KR20140032889A - 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20140032889A
KR20140032889A KR1020130102184A KR20130102184A KR20140032889A KR 20140032889 A KR20140032889 A KR 20140032889A KR 1020130102184 A KR1020130102184 A KR 1020130102184A KR 20130102184 A KR20130102184 A KR 20130102184A KR 20140032889 A KR20140032889 A KR 20140032889A
Authority
KR
South Korea
Prior art keywords
support pin
die
die pads
support
semiconductor device
Prior art date
Application number
KR1020130102184A
Other languages
English (en)
Inventor
요시하루 카네다
나오코 다니쿠치
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20140032889A publication Critical patent/KR20140032889A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/45198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/45298—Fillers
    • H01L2224/45399—Coating material
    • H01L2224/454—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45417—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H01L2224/48249—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

[과제] 반도체 장치의 신뢰성 향상을 도모한다.
[해결 수단] 반도체칩(1, 2)이 각각에 탑재된 다이 패드(3a, 3h)와, 다이 패드(3a, 3h)를 각각 지지하는 복수의 지지핀과, 다이 패드(3a, 3h)의 주위에 배치된 복수의 이너 리드(3b) 및 아우터 리드(3c)와, 반도체칩(1, 2)과 복수의 이너 리드(3b)를 전기적으로 접속하는 복수의 와이어(6)와, 반도체칩(1, 2)과 복수의 이너 리드(3b) 및 와이어(6)를 밀봉하는 밀봉체(4)를 가지며, 다이 패드(3a, 3h)는 각각 다이 패드와 일체로 형성된 3개의 지지핀에 의해 지지되고, 각각 3개의 지지핀 중 제2 지지핀(3e, 3j)은 서로 이웃하는 이너 리드(3b) 사이에 배치되어 있다.

Description

반도체 장치의 제조 방법 및 반도체 장치{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치 및 그 제조 기술에 관한 것으로, 예를 들면 다이 패드를 지지하는 지지핀을 갖춘 반도체 장치와 그 조립에 적용하는 유효한 기술에 관한 것이다.
리드 프레임 장치로서, 제1 재료로부터 제조된 리드 프레임과, 다수의 리드와, 제2 재료로부터 제조된 다이 패드를 갖는 구조가, 예를 들면 일본 특표 2002-505523호 공보(특허 문헌 1)에 개시되어 있다.
[특허 문헌 1] 일본 특표 2002-505523호 공보
반도체 칩이 탑재되는 다이 패드(아일랜드라고도 한다)를 지지하는 지지핀(현수 리드(support leads)라고도 한다)을 갖춘 반도체 장치(반도체 패키지)에서, 지지핀은, 예를 들면 다이 패드의 코너부나 대향하는 변에 배치되어, 다이 패드를 적정하게 지지하고 있다.
또한, 복수의 반도체 칩을 탑재하기 위해 복수의 다이 패드가 나란히 배치된 구조의 반도체 장치에서도, 아우터 리드에 연결되는 리드에 의해 다이 패드의 지지를 겸용함으로써, 다이 패드를 3개의 지지핀으로 지지(3점 지지)하는 것이 가능하고, 다이 본딩이나 와이어 본딩 등에 있어서의 신뢰성을 확보하고 있다.
그런데, 반도체 장치의 기능 향상으로 반도체 장치의 본체의 크기(외관 사이즈)를 바꾸지 않고 핀 수를 늘리려고 하면, 다이 패드를 지지하고 있는 지지 핀의 수를 줄여서 독립한 신호용 리드를 설치할 필요가 있기 때문에, 지지 핀의 수가 줄어서 다이 패드가 2점 지지로 된다.
그 결과, 다이 패드의 지지 상태가 불안정하게 되어, 반도체 장치의 조립 공정에서 다이 패드에 외적 부하가 걸리면, 다이 패드가 상하 방향으로 변형하거나 진동하는 것에 의해, 공정 내에서의 오류가 발생하거나, 반도체 칩이나 와이어에 데미지를 줄 수 있다.
즉, 다이 본딩 공정이나 와이어 본딩 공정에서, 다이 패드가 상하동(上下動:진동)하여 하중이 충분히 전달되지 못함으로써 본딩 불량이 발생하거나, 혹은 수지 몰드 공정에서, 다이 패드가 상하동(진동)하여 반도체 칩이나 와이어에 데미지를 줄 수 있는 것과 함께, 와이어 절단 등의 불량으로 이어질 수 있다.
또한, 특허 문헌 1(일본 특표 2002-505523호 공보)에 개시된 리드 프레임 장치에서는, 바인딩 바(지지핀)가 제1 재료로부터 제조되고, 한편, 다이 패드가 제2 재료로부터 제조되어 있으며, 따라서, 지지 핀과 다이 패드가 개별 재료로 형성되며, 이들을 나중에 접합한 프레임 구조로 되어 있다.
이러한 프레임 구조에서는, 다이 패드에 지지 핀과의 접합부(coupling portion)가 필요하게 되고, 다이 패드를 칩 사이즈보다 상당히 크게 해야 한다. 즉, 다이 패드를 칩 사이즈와 동일한 정도로 작게 하는 것이 가능하지 않고, 소형 반도체 장치에서는, 지지 핀과 다이 패드가 다른 대로 하여 형성하고, 나중에 접합하는 타입의 상기 프레임 구조는 채용할 수 없다.
본 발명에서 개시되는 실시 형태의 목적은, 반도체 장치의 신뢰성 향상을 도모할 수 있는 기술을 제공하는데 있다.
기타 과제와 신규한 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명확해 질 것이다.
일 실시 형태에 따른 반도체 장치의 제조 방법은, 복수의 다이 패드와 복수의 지지 핀을 갖춘 리드 프레임을 준비하는 공정과, 반도체 칩을 복수의 다이 패드에 탑재하는 공정과, 반도체 칩의 전극 패드와 이너 리드를 와이어를 통해 전기적으로 접속하는 공정과, 복수의 지지핀, 반도체 칩 및 복수의 와이어를 밀봉하는 밀봉체를 형성하는 공정을 갖는다. 또한, 반도체 장치의 제조 방법은, 복수의 지지핀이, 아우터 리드에 연결되는 제1 지지핀과, 복수의 이너 리드 중 2개 사이에 배치되어, 타이 바에 연결되는 제2 지지핀과, 제1 지지핀 및 제2 지지핀이 각각 연결되는 다이 패드의 변과는 다른 변에 연결되는 제3 지지핀을 포함하며, 제1, 제2 및 제3 지지핀의 각각은, 복수의 다이 패드의 각각과 일체로 형성되어 있다.
상기 일 실시 형태에 의하면, 반도체 장치의 신뢰성 향상을 도모할 수 있다.
[도 1] 실시 형태로서 반도체 장치의 구조의 일례를 밀봉체를 투과하여 나타내는 평면도이다.
[도 2] 도 1의 A-A선에 따라 절단한 구조의 일례를 나타내는 단면도이다.
[도 3] 도 1의 B-B선에 따라 절단한 구조의 일례를 나타내는 단면도이다.
[도 4] 도 1의 반도체 장치의 조립 절차의 일례를 나타내는 순서도이다.
[도 5] 도 4의 조립 절차(일부)의 일례를 나타내는 프로세스 순서도이다.
[도 6] 도 4의 조립 절차(일부)의 일례를 나타내는 프로세스 순서도이다.
[도 7] 도 4의 조립 절차(일부)의 일례를 나타내는 프로세스 순서도이다.
[도 8] 도 1의 반도체 장치의 조립에서 이용되는 리드 프레임 구조의 일례를 나타내는 확대 부분 평면도이다.
[도 9] 도 8의 리드 프레임의 다이 패드의 안정성을 나타내는 부분 평면도이다.
[도 10] 도 1의 반도체 장치 조립의 개편 분리 공정에서의 제2 지지핀의 분리 방법의 일례를 나타내는 확대 부분 평면도이다.
[도 11] 도 1의 반도체 장치의 조립에 있어서의 제2 지지핀의 분리 방법(수지 주입 전)의 제1 변형예를 나타내는 부분 평면도이다.
[도 12] 도 11의 D 부의 구조를 나타내는 확대 부분 평면도이다.
[도 13] 도 1의 반도체 장치의 조립에 있어서의 제2 지지핀의 분리 방법(수지 주입 후)의 제1 변형예를 나타내는 부분 평면도이다.
[도 14] 도 13의 G 부의 구조를 나타내는 확대 부분 평면도이다.
[도 15] 도 14의 상세 구조를 나타내는 확대 부분 평면도이다.
[도 16] 실시 형태로서 반도체 장치의 조립에서 이용되는 제2 변형예의 리드 프레임 구조를 나타내는 확대 부분 평면도이다.
[도 17] 도 16의 리드 프레임의 다이 패드의 안정성을 나타내는 부분 평면도이다.
[도 18] 실시 형태로서 반도체 장치의 조립에서 이용되는 제3 변형예의 리드 프레임 구조를 나타내는 확대 부분 평면도이다.
[도 19] 도 18의 리드 프레임의 다이 패드의 안정성을 나타내는 부분 평면도이다.
[도 20] 실시 형태로서 반도체 장치의 조립에서 이용되는 제4 변형예의 리드 프레임 구조를 나타내는 확대 부분 평면도이다.
[도 21] 도 20의 리드 프레임의 다이 패드의 안정성을 나타내는 부분 평면도이다.
[도 22] 실시 형태로서 반도체 장치의 조립에서 이용되는 제5 변형예의 리드 프레임 구조를 나타내는 확대 부분 평면도 및 부분 단면도이다.
[도 23] 실시 형태로서 반도체 장치의 조립에서 이용되는 제6 변형예의 리드 프레임 구조를 나타내는 확대 부분 평면도이다.
[도 24] 도 23의 A-A선에 따라 절단한 구조를 나타내는 단면도이다.
[도 25] 실시 형태로서 반도체 장치의 조립에서 이용되는 제7 변형예의 리드 프레임 구조를 나타내는 확대 부분 평면도 및 부분 단면도이다.
이하의 실시 형태에서는 특별히 필요한 때 이외에는 동일 또는 같은 부분의 설명을 원칙으로서 반복하지 않는다.
또한, 이하의 실시 형태에서는 편의상 그 필요가 있을 때는, 복수의 섹션 또는 실시 형태로 분할하여 설명하지만, 특별히 명시한 경우를 제외하고, 그것들은 서로 무관계한 것이 아니라, 한쪽은 다른 쪽의 일부 또는 전부의 변형예, 상세 설명, 보충 설명 등의 관계에 있다.
또한, 이하의 실시 형태에서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함)을 언급할 경우, 특별히 명시한 경우 및 원리적으로 명백히 특정 수로 한정되는 경우 등을 제외하고, 그 특정 수로 한정되는 것이 아니라, 특정 수 이상도 이하도 좋은 것으로 한다.
또한, 이하의 실시 형태에서, 그 구성 요소(요소 스텝 등도 포함)은, 특별히 명시한 경우 및 원리적으로 분명히 필수적으로 여겨지는 경우 등을 제외하고, 반드시 필수적인 것이 아님은 말할 것도 없다.
또한, 이하의 실시 형태에 있어서, 구성요소 등에 대해, 「A로 구성되는」,「A로 되는」,「A를 갖는」,「A을 포함하는」이라고 말할 때는, 특별히 그 요소뿐임을 가리켜 명시한 경우 등을 제외하고, 그 이외의 요소를 배제하는 것이 아님은 말할 것도 없다. 마찬가지로, 이하의 실시 형태에서, 구성 요소 등의 형상, 위치 관계 등으로 언급할 때는, 특별히 명시한 경우 및 원리적으로 분명히 그렇지 않다고 여겨지는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이것은, 상기 수치 및 범위 등에 대해서도 마찬가지이다.
이하, 실시 형태를 도면에 근거하여 상세히 설명한다. 또한, 실시 형태를 설명하기 위한 모든 도면에 대해, 동일한 기능을 갖는 부재에는 동일한 부호를 붙이고, 그 반복 설명은 생략한다. 또한, 도면을 알기 쉽도록 하기 위해 평면도라도 해칭을 부여한 경우가 있다.
(실시 형태) 도 1은 실시 형태로서 반도체 장치의 구조의 일례를 밀봉체를 투과하여 나타내는 평면도, 도 2는 도 1의 A-A선에 따라 절단한 구조의 일례를 나타내는 단면도, 도 3은 도 1의 B-B선에 따라 절단한 구조의 일례를 나타내는 단면도이다.
도 1 ~ 도 3에 나타내는 본 실시 형태의 반도체 장치는, 후술하는 도 8에 나타내는 듀얼 아일랜드 타입(dual island type)의 리드 프레임(3)을 이용하여 조립되는 프레임 타입의 반도체 패키지이며, 본 실시 형태에서는, 상기 반도체 장치의 일례로서, 수지 밀봉형의 8 핀의 SOP(Small Outline Package)(7)을 들어서, 이 SOP(7)의 구조와 그 제조 방법에 대해 설명한다. 즉, 본 실시 형태의 반도체 장치는, 복수의 다이 패드(아일랜드, 탭)를 갖는 것이며, 본 실시 형태에서는, 2개의 다이 패드를 갖는 SOP(7)를 들어서 설명한다.
우선, 도 1~도 3을 이용하여 SOP(7)의 구조에 대해 설명하면, 반도체소자(반도체 집적회로)(1d)가 형성된 반도체칩(1)과, 반도체소자(2d)가 형성된 반도체칩(2)과, 반도체칩(1)이 탑재된 다이 패드(3a)와, 반도체칩(2)이 탑재된 다이 패드(3h)를 가지고 있다.
즉, 2개의 칩 탑재부인 다이 패드(3a)와 다이 패드(3h)가 나란히 배치되어 있고, 다이 패드(3a)의 상면(3aa)에 땜납재로 이루어진 다이 본드재(5)를 통해 반도체칩(1)이 탑재되며, 한편, 다이 패드(3h)의 상면(3ha)에 같은 땜납재로 이루어진 다이 본드재(5)를 통해 반도체칩(2)이 탑재되어 있다.
또한, SOP(7)는, 다이 패드(3a, 3h)의 주위에 배치된 복수(6개)의 이너 리드(3b)와, 이너 리드(3b)와 일체로 형성된 복수(8개)의 아우터 리드(3c)와, 반도체칩(1, 2)과 이너 리드(3b)를 전기적으로 접속하는 복수의 와이어(6)를 가지고 있다.
즉, 본 실시 형태의 SOP(7)에서는, 와이어(6)를 통해 전극 패드(1c, 2c)와 전기적으로 접속되는 리드를 이너 리드(3b)로 하고 있으며, 와이어(6)와 접속되는 이너 리드(3b)는 6개인 것과 함께, 이들 6개의 이너 리드(3b)는, 아우터 리드(3c)에 연결되어 있다.
또한, 다이 패드(3a, 3h)를 지지하는 각각 3개의 지지핀 중, 제1 지지핀(3d, 3i)은, 각각 아우터 리드(3c)에 연결되어 있다. 따라서, 아우터 리드(3c)는, 이너 리드(3b)와 연결되는 6개와, 제1 지지핀(3d, 3i)과 연결되는 2개로, 총 8개로 되어 있다.
또한, 제2 지지핀(3e)과 제3 지지핀(3f), 및 제2 지지핀(3j)과 제3 지지핀(3k)에는 아우터 리드(3c)는 연결되어 있지 않다.
또한, 도 1 및 도 2에 나타내는 바와 같이, 반도체칩(1)의 표면(주면)(1a)에 형성된 복수의 전극 패드(1c)와, 이들 전극 패드(1c)에 대응하는 복수의 이너 리드(3b)가 복수의 와이어(6)에 의해 각각 전기적으로 접속되어 있다. 한편, 반도체칩(2)의 표면(주면)(2a)에 형성된 복수의 전극 패드(2c)와, 이들 전극 패드(2c)에 대응하는 복수의 이너 리드(3b)가 복수의 와이어(6)에 의해 각각 전기적으로 접속되어 있다.
또한, SOP(7)는 와이어 본딩 타입이기 때문에, 반도체칩(1)은, 그 주면(표면)(1a)을 위쪽으로 향한 상태에서, 다이 패드(3a)의 상면(3aa) 상에 페이스 업(face-up) 실장되어 있다.
즉, 다이 패드(3a)의 상면(3aa)과, 이 상면(3aa)과 대향하도록 배치된 반도체칩(1)의 이면(1b)이 다이 본드재(5)를 통해 접합되어 있다.
한편, 반도체칩(2)도, 그 주면(표면)(2a)을 위쪽으로 향한 상태에서, 다이 패드(3h)의 상면(3ha) 상에 페이스 업 실장되어 있다. 즉, 다이 패드(3h)의 상면(3ha)과, 이 상면(3ha)과 대향하도록 배치된 반도체칩(2)의 이면(2b)이 다이 본드재(5)를 통해 접합되어 있다.
또한, 반도체칩(1)의 표면(1a)에 형성된 복수의 전극 패드(1c)는, 각각 와이어(6)를 통해 이너 리드(3b)와 전기적으로 접속되어 있으며, 이에 따라, 반도체칩(1)과, 이너 리드(3b) 및 외부 단자로 이루어진 아우터 리드(3c)가 전기적으로 접속되어 있다.
즉, 복수의 와이어(6) 각각의 일단은, 반도체칩(1)의 전극 패드(1c)에 전기적으로 접속되어 있으며, 한편, 복수의 와이어(6) 각각의 타단은, 각각의 와이어(6)에 대응하는 이너 리드(3b)에 전기적으로 접속되어 있다. 마찬가지로, 반도체칩(2)의 표면(2a)에 형성된 복수의 전극 패드(2c)도, 각각 와이어(6)를 통해 이너 리드(3b)와 전기적으로 접속되어 있으며, 이에 따라, 반도체칩(2)과, 이너 리드(3b) 및 외부 단자로 이루어진 아우터 리드(3c)가 전기적으로 접속되어 있다.
또한, 복수의 와이어(6) 각각의 일단은, 반도체칩(2)의 전극 패드(2c)에 전기적으로 접속되어 있으며, 한편, 복수의 와이어(6) 각각의 타단은, 각각의 와이어(6)에 대응하는 이너 리드(3b)에 전기적으로 접속되어 있다.
또한, 다이 패드(3a, 3h)는, 평면으로 볼 때 각각 거의 사각형의 상면(3aa, 3ha), 및 상면(3aa, 3ha)과 반대측의 하면(3ab, 3hb)을 가지고 있으며, 각각 3개의 지지핀에 의해 지지되어 있다.
즉, 다이 패드(3a)는, 아우터 리드(3c)에 연결되는 제1 지지핀(3d)과, 서로 이웃하는 2개의 이너 리드(3b) 사이에 배치된 제2 지지핀(3e)과, 다른 제3 지지핀(3f)에 의해 지지되어 있다. 마찬가지로, 다이 패드(3h)도, 아우터 리드(3c)에 연결되는 제1 지지핀(3i)과, 서로 이웃하는 2개의 이너 리드(3b) 사이에 배치된 제2 지지핀(3j)과, 다른 제3 지지핀(3k)에 의해 지지되어 있다.
또한, 다이 패드(3a)의 상면(3aa)은, 제1변(3ac)과 제2변(3ad)과 제3변(3ae)과 제4변(3af)을 가지고 있는 것과 함께, 제1 지지핀(3d)은, 제1변(3ac)에 연결되어 있고, 제2 지지핀(3e)은, 제1변(3ac)과 반대측의 제2변(3ad)에 연결되어 있다. 또한, 제3 지지핀(3f)은, 제1 지지핀(3d)이 연결되는 제1변(3ac) 및 제2 지지핀(3e)이 연결되는 제2변(3ad)의 양쪽 변과는 다른 제3변(3ae)에 연결되어 있다.
한편, 다이 패드(3h)의 상면(3ha)도, 다이 패드(3a)와 마찬가지로, 제1변(3hc)과 제2변(3hd)과 제3변(3he)과 제4변(3hf)을 가지고 있는 것과 함께, 제1 지지핀(3i)은, 제1변(3hc)에 연결되어 있고, 제2 지지핀(3j)은 제1변(3hc)과 반대측의 제2변(3hd)에 연결되어 있다. 또한, 제3 지지핀(3k)은 제1 지지핀(3i)이 연결되는 제1변(3hc) 및 제2 지지핀(3j)이 연결되는 제2변(3hd)의 양쪽 변과는 다른 제3변(3he)에 연결되어 있다.
또한, 이들 제1 지지핀(3d), 제2 지지핀(3e), 제3 지지핀(3f)은, 각각 다이 패드(3a)와 일체로 형성되어 있으며, 한편, 제1 지지핀(3i), 제2 지지핀(3j), 제3 지지핀(3k)도, 각각 다이 패드(3h)와 일체로 형성되어 있다.
또한, 다이 패드(3a)의 제4변(3af) 및 다이 패드(3h)의 제4변(3hf)에는, 각각 지지핀이 연결되어 있지 않고, 제4변(3af)와 제4변(3hf)이 서로 대향하도록 다이 패드(3a)와 다이 패드(3h)가 배치되어 있다.
또한, 본 실시 형태의 SOP(7)는, 후술하는 도 6에 나타내는 밀봉용 수지(8)로부터 형성되고, 또한 반도체칩(1, 2)과 다이 패드(3a, 3h)와 복수의 와이어(6)와 복수의 이너 리드(3b)와 각 지지 핀(3d, 3e, 3f, 3i, 3j, 3k)을 밀봉하는 밀봉체(4)를 가지고 있다.
또한, 다이 패드(3a)를 지지하는 제2 지지핀(3e) 및 다이 패드(3h)를 지지하는 제2 지지핀(3j)은, 각각 밀봉체 내부에서 종단(終端)하고 있는 것이 바람직하다. 이것은, 후술하는 반도체 장치 조립 공정의 지지핀을 리드 프레임(3)으로부터 분리하는 공정에서, 제2 지지핀(3e, 3j)을 밀봉 공정의 수지 주입 압력으로 떼어 내는(tear off) 것과 함께, 그 후, 수지에서 제2 지지핀(3e, 3j)의 선단을 덮는 조립 방법을 채용하는 것에 의한 것이다.
따라서, SOP(7)에서는, 제2 지지핀(3e, 3j) 각각의 선단은, 밀봉체(4)의 내부에 매립되어 있다. 다만, 제3 지지핀(3f, 3k)에 대해서는, 조립 공정의 지지핀을 리드 프레임(3)으로부터 분리하는 공정에서, 수지 밀봉 공정 후에 제3 지지핀(3f, 3k)을 절단하는 조립 방법을 채용하고 있으므로, 도 3에 나타내는 바와 같이, 밀봉체(4)의 외부에 약간 노출되어 있다.
또한, 제2 지지핀(3e, 3j)을 리드 프레임(3)으로부터 분리하는 방법에 대해서는, 제3 지지핀(3f, 3k)과 마찬가지로 수지 밀봉 공정 후에 절단하는 방법을 채용해도 좋고, 그 경우에는, 제3 지지핀(3f, 3k)과 마찬가지로 밀봉체(4)의 외부에 약간 노출된다.
여기서, 복수의 이너 리드(3b)나 아우터 리드(3c), 및 상기 각 지지핀과 다이 패드(3a, 3h)는, 예를 들면 동(銅) 합금이나 철-니켈 합금 등으로 이루어지는 박판 모양의 부재에 의해 형성되고, 게다가 밀봉체(4)는 예를 들어, 열경화성의 에폭시계 수지 등으로 이루어지며, 수지 밀봉 공정에서 형성된 것이다.
또한, 복수의 와이어(6)는, 예를 들면, 금(Au) 와이어나 동(Cu) 와이어이다.
또한, SOP(7)이므로, 복수의 이너 리드(3b) 각각과 일체로 형성된 복수의 아우터 리드(3c)는, 도 2에 나타내는 바와 같이 밀봉체(4)의 측면으로부터 외부를 향하여 상반된 2방향으로 돌출하고 있으며, 각각 걸 윙(gull-wing) 모양으로 구부려서 성형되어 있다.
다음으로, 본 실시 형태의 반도체 장치(SOP(7))의 조립을, 도 4에 나타내는 순서도에 따라 설명한다. 즉, 본 실시 형태에서는, 반도체 장치의 일례로서, 8 핀 듀얼 아일랜드 타입의 SOP(7)의 조립에 대해 설명한다.
도 4는 도 1의 반도체 장치의 조립 절차의 일례를 나타내는 순서도, 도 5는 도 4의 조립 절차(일부)의 일례를 나타내는 프로세스 순서도, 도 6은 도 4의 조립 절차(일부)의 일례를 나타내는 프로세스 순서도, 도 7은 도 4의 조립 절차(일부)의 일례를 나타내는 프로세스 순서도이다. 또한, 도 8은 도 1의 반도체 장치의 조립에서 이용되는 리드 프레임 구조의 일례를 나타내는 확대 부분 평면도, 도 9는 도 8의 리드 프레임의 다이 패드의 안정성을 나타내는 부분 평면도, 도 10은 도 1의 반도체 장치 조립의 개편 분리 공정에서의 제2 지지핀의 분리 방법의 일례를 나타내는 확대 부분 평면도이다.
우선, 도 4 및 도 5의 스텝 S1에 나타내는 리드 프레임 준비를 행한다. 본 실시 형태에서는, 도 8에 나타내는 바와 같이, 2개의 다이 패드(아일랜드)(3a, 3h)와, 2개의 다이 패드(3a, 3h)를 각각 지지하는 3개씩의 지지 핀이 설치된 리드 프레임(3)을 준비한다. 또한, 리드 프레임(3)에는, 2개의 다이 패드(3a, 3h)의 주위에 배치된 복수의 이너 리드(3b)와, 복수의 이너 리드(3b)의 각각과 연결되는 복수의 아우터 리드(3c)와, 복수의 아우터 리드(3c)를 연결하는 타이 바(3g)가 설치되어 있다.
또한, 아우터 리드열의 단부에 배치된 각 아우터 리드(3c)는, 각각 타이 바(3g)를 통해 테두리부(frame portion; 3q)에 연결되어 있다.
여기서, 다이 패드(3a)와 다이 패드(3h)는 나란히 배치되고, 각각 평면으로볼 때 거의 사각형의 상면(3aa, 3ha), 및 상면(3aa, 3ha)과 반대측의 하면(3ab, 3hb)(도 3참조)을 가지고 있으며, 다이 패드(3a, 3h)는 각각 3개의 지지핀에 의해 지지되어 있다. 즉, 다이 패드(3a, 3h)는 각각 지지핀에 의한 3점 지지로 되어 있다.
상세하게는, 도 8에 나타내는 바와 같이 다이 패드(3a)는, 아우터 리드(3c)에 연결되는 제1 지지핀(3d)과, 서로 이웃하는 2개의 이너 리드(3b) 사이에 배치되고, 또한 타이 바(3g)에 연결되는 제2 지지핀(3e)과, 테두리부(3q)에 연결되는 제3 지지핀(3f)에 의해 지지되어 있다. 마찬가지로, 다이 패드(3h)도, 아우터 리드(3c)에 연결되는 제1 지지핀(3i)과, 서로 이웃하는 2개의 이너 리드(3b) 사이에 배치되며, 또한 타이 바(3g)에 연결되는 제2 지지핀(3j)과, 테두리부(3q)에 연결되는 제3 지지핀(3k)에 의해 지지되어 있다.
또한, 이러한 제1 지지핀(3d), 제2 지지핀(3e), 제3 지지핀(3f)은, 각각 다이 패드(3a)와 일체로 형성되어 있으며, 한편, 제1 지지핀(3i), 제2 지지핀(3j), 제3 지지핀(3k)도, 각각 다이 패드(3h)와 일체로 형성되어 있다.
또한, 다이 패드(3a)의 상면(3aa)은, 제1변(3ac)과 제2변(3ad)과 제3변(3ae)과 제4변(3af)을 가지고 있는 것과 함께, 제1 지지핀(3d)은 제1변(3ac)에 연결되어 있고, 제2 지지핀(3e)은 제1변(3ac)과 반대측의 제2변(3ad)에 연결되어 있다. 또한, 제3 지지핀(3f)은 제1 지지핀(3d)이 연결되는 제1변(3ac) 및 제2 지지핀(3e)이 연결되는 제2변(3ad)의 양쪽 변과는 다른 제3변(3ae)에 연결되어 있다.
한편, 다이 패드(3h)의 상면(3ha)도, 다이 패드(3a)와 마찬가지로, 제1변(3hc)과 제2변(3hd)과 제3변(3he)과 제4변(3hf)을 가지고 있는 것과 함께, 제1 지지핀(3i)은 제1변(3hc)에 연결되어 있고, 제2 지지핀(3j)은 제1변(3hc)과 반대측의 제2변(3hd)에 연결되어 있다. 또한, 제3 지지핀(3k)은 제1 지지핀(3i)이 연결되는 제1변(3hc) 및 제2 지지핀(3j)이 연결되는 제2변(3hd)의 양쪽 변과는 다른 제3변(3he)에 연결되어 있다.
또한, 다이 패드(3a)의 제4변(3af) 및 다이 패드(3h)의 제4변(3hf)에는, 각각 지지핀은 연결되어 있지 않고, 제4변(3af)과 제4변(3hf)이 서로 대향하도록 다이 패드(3a)와 다이 패드(3h)가 배치되어 있다.
여기서, 복수의 이너 리드(3b)나 아우터 리드(3c), 및 상기 각 지지핀과 다이 패드(3a, 3h)와 타이 바(3g)와 테두리부(3q) 등을 포함하는 리드 프레임(3)은, 예를 들면 동 합금이나 철-니켈 합금 등으로 이루어지는 박판 모양의 부재에 의해 형성되어 있다.
이상에서와 같이, 본 실시 형태의 리드 프레임(3)에서는, 2개의 다이 패드(3a, 3h)의 각각이 3개의 지지핀에 의한 3점 지지 형태인 것과 함께, 도 8의 A부에 나타내는 바와 같이, 각 3개의 지지핀 중 제2 지지핀(3e, 3j)이 각각 서로 인접하는 2개의 이너 리드(3b) 사이에 배치되고, 또한 타이 바(3g)로 연결되어 있다. 또한, 각각의 3개의 지지 핀과 다이 패드(3a, 3h)가 각각 일체로 형성되어 있다.
여기서, 도 9를 이용하여 본 실시 형태의 리드 프레임(3)에서의 2개의 다이 패드(3a, 3h)의 지지 형태의 밸런스(안정도)에 대해 설명한다. 도 9는 본 실시 형태의 리드 프레임(3)에 있어서의 3점 지지에 의해 각각의 다이 패드(3a, 3h)의 지지 위치의 밸런스를 나타내는 것이다. 각각의 다이 패드(3a, 3h)에 있어서 지지 위치를 포인트로 하여 삼각형을 형성하고, 이 삼각형의 형상이 밸런스가 좋은지(극단적으로 작은 예각(銳角)을 갖고 있지 않은지)여부를 평가한 것이다.
도 9에 나타내는 바와 같이, 다이 패드(3a)의 삼각형 A도, 다이 패드(3h)의 삼각형 B도 삼각 형상의 밸런스가 좋고, 안정도가 높은 지지 상태로 되어 있음을 알 수 있다.
리드 프레임 준비 후, 도 4 및 도 5의 스텝 S2에 나타내는 다이 본딩을 행한다. 본 다이 본딩 공정에서는, 우선, 도 5의 S2-1에 나타내는 다이 본드재 도포를 행한다. 즉, 리드 프레임(3)의 다이 패드(3a, 3h)에 다이 본드재(5)인 땜납재를 도포한다. 또한, 도 5의 S2-2에 나타내는 칩 탑재를 행한다.
여기에서는, 도 3에 나타내는 바와 같이, 다이 패드(3a)의 상면(3aa) 상에 다이 본드재(5)를 통해 반도체칩(1)을 탑재하는 것과 함께, 다이 패드(3h)의 상면(3ha) 상에 다이 본드재(5)를 통해 반도체칩(2)를 탑재한다. 또한, 도 1에 나타내는 바와 같이, 반도체칩(1)의 표면(1a)에는 복수의 전극 패드(1c)가 형성되어 있고, 한편, 반도체칩(2)의 표면(2a)에도 복수의 전극 패드(2c)가 형성되어 있다.
칩 탑재시에는, 반도체칩(1, 2)에 대해 소정의 하중이 부여되지만, 본 실시 형태의 리드 프레임(3)의 다이 패드(3a, 3h)는, 각각 3개의 지지핀에 의해 안정도 높은 3점 지지되어 있기 때문에, 다이 패드(3a, 3h)가 상하동(진동)하는 것을 저감할 수 있다.
다이 본딩 완료 후, 도 4 및 도 6의 스텝 S3에 나타내는 와이어 본딩을 행한다. 본 와이어 본딩 공정에서는, 도 1에 나타내는 바와 같이, 각각의 반도체칩(1, 2)의 복수의 전극 패드(1c, 2c)와, 이들에 대응하는 각각의 복수의 이너 리드(3b)를 복수의 와이어(6)를 통해 전기적으로 접속한다.
와이어 본딩시에 있어서도, 반도체칩(1, 2)에 대해 소정의 하중 혹은 초음파가 부여되지만, 본 실시 형태의 리드 프레임(3)의 다이 패드(3a, 3h)는, 각각 3개의 지지핀에 의해 안정도 높은 3점 지지로 되어 있기 때문에, 와이어 본딩시 다이 패드(3a, 3h)가 상하동(진동)하는 것을 저감할 수 있다.
와이어 본딩 완료 후, 도 4 및 도 6의 단계 S4에 나타내는 수지 봉입(수지 몰드)을 행한다. 즉, 상기 복수의 지지핀, 반도체칩(1, 2), 다이 패드(3a, 3h), 복수의 이너 리드(3b) 및 와이어(6)를 도 6에 나타내는 밀봉용 수지(8)에 의해 봉입하여, 밀봉체(4)를 형성한다.
이 때, 수지 성형 금형(樹脂成形金型: 9)의 하형(下型: 9a) 상에, 작업중에 있는 와이어 본딩된 리드 프레임(3)을 배치한 후, 하형(9a)과 상형(上型: 9b)에서 클램프(clamp)를 행하고, 또한 하형(9a)과 상형(9b)에 의해서 형성되는 캐비티(cavity: 9c)에 밀봉용 수지(8)를 주입하여 수지 봉입을 행한다.
수지 봉입 공정의 수지 주입시에 있어서도, 반도체칩(1, 2)이나 다이 패드(3a, 3h)에 대하여 수지 주입에 의한 압력이 부여되지만, 본 실시 형태의 리드 프레임(3)의 다이 패드(3a, 3h)는, 각각 3개의 지지핀에 의해 안정도 높은 3점 지지로 되어 있으므로, 수지 주입시에 다이 패드(3a, 3h)가 상하동(진동)하는 것을 저감할 수 있다.
수지 봉입 완료 후, 도 4 및 도 7의 스텝 S5에 나타내는 포스트 큐어(post cure)를 행한다. 즉, 수지 봉입 공정에서 형성한 밀봉체(4)를 열 처리하여 경화시킨다.
포스트 큐어 완료 후, 도 4의 스텝 S6에 나타내는 디버링(deburring)·외장 도금을 행한다. 즉, 수지 봉입 공정 등에서 형성된 수지 버(resin burr) 등을 제거하는 것과 함께, 아우터 리드(3c)등에 대해 외장 도금을 실시한다.
디버링·외장 도금 완료 후, 도 4 및 도 7의 스텝 S7에 나타내는 개편 분리·리드 가공을 행한다. 즉, 도 7에 나타내는 바와 같이, 리드 프레임(3)으로부터 복수의 아우터 리드(3c)의 각각을 절단·분리하는 것과 함께, 각 아우터 리드(3c)의 굴곡 성형을 행한다. 본 실시 형태에서는, 각 아우터 리드(3c)를 걸 윙 모양으로 굴곡 성형한다.
또한, 개편 분리 공정에서는, 도 10에 나타내는 바와 같이, 우선, 서로 인접하는 아우터 리드(3c) 사이의 타이 바(3g)를 타이 바 컷 펀치(tie bar cut punch: 10)에 의해 절단(A부)하는 것과 함께, 제2 지지핀(3e, 3j)을 동시에 타이 바 컷 펀치(10)에 의해 절단한다(B부, C부).
즉, 제2 지지핀(3e, 3j)은 모두 타이 바(3g)에 연결되어 있기 때문에, 타이 바 컷 펀치(10)에 의해 타이 바(3g)와 함께 절단할 수 있다. 즉, 제2 지지핀(3e, 3j)은 모두 타이 바 컷 공정에서, 남아 있지 않도록 쉽게 절단할 수 있다.
개편 분리·리드 가공 후, 도 4의 스텝 S8에 나타내는 특성 선별을 행한다. 즉, 조립된 SOP(7)에 대해 전기적 특성 검사를 행하고, 양품·불량품의 판별을 행한다.
특성 선별 후, 양품으로 판정된 SOP(7)에 대해 스텝 S9에 나타내는 날인(捺印)을 행한다. 여기에서는, 예를 들어 밀봉체(4)의 표면에 제품의 형번(型番) 등의 정보를 마킹(날인)한다.
날인 후, 도 4의 스텝 S10에 나타내는 테이핑(taping)을 행하고, 또한 스텝 S11에 나타내는 곤포(梱包)·출하를 행한다.
본 실시 형태의 반도체 장치의 제조 방법 및 반도체 장치에 의하면, 다이 패드(3a, 3h)를 지지하는 각각 3개의 지지핀이, 제1 지지핀(3d, 3i)과 제2 지지핀(3e, 3j)과 제3 지지핀(3f, 3k)을 포함하며, 또한, 제1 지지핀(3d, 3i)과 제2 지지핀(3e, 3j)과 제3 지지핀(3f, 3k)의 각각이, 2개의 다이 패드(3a, 3h)의 각각과 일체로 형성되어 있다. 이에 따라, 다이 패드(3a, 3h)의 각각이 3점 지지되기 때문에, 조립 공정에서 다이 패드(3a, 3h) 각각이 상하동(진동)하는 것을 저감할 수 있다.
즉, 다이 패드(3a, 3h)의 각각이 밸런스 좋은 3점 지지로 되어 있는 것에 의해, 다이 본딩 공정이나 와이어 본딩 공정 등에서의 다이 패드(3a, 3h) 각각의 상하동(진동)을 저감할 수 있다. 이에 따라, 본딩 시 하중을 충분히 전할 수 있어, 본딩 불량의 발생을 억제할 수 있다.
또한, 다이 패드가 밸런스 좋은 3점 지지로 되어 있기 때문에, 수지 봉입 공정에서 수지 주입 시 다이 패드의 상하동(진동)도 저감할 수 있다. 그 결과, 수지 주입 시 반도체 칩이나 와이어에 데미지를 주는 것을 저감할 수 있고, 와이어 절단 등의 불량 발생을 억제할 수 있다.
이상에서와 같이, 반도체 장치의 신뢰성 향상을 도모할 수 있다.
또한, 제2 지지핀(3e, 3j)을 이너 리드 사이에 배치함으로써, 반도체 장치 본체의 크기(외관 사이즈)를 바꾸는 일 없이 반도체 장치의 핀 수를 늘릴 수 있어, 반도체 장치의 기능 향상에도 대응시킬 수 있다. 즉, 이너 리드(3b) 사이에 배치한 제2 지지핀(3e, 3j)을 각각 타이 바(3g)에 연결함으로써, 신호용 핀을 사용하는 일 없이 다이 패드(3a, 3h)를 지지할 수 있다.
이에 따라, 신호용 핀 수를 늘릴 수 있으므로, 반도체 장치의 기능을 향상시킬 수 있다.
또한, 제2 지지핀(3e, 3j)을 이너 리드(3b) 사이에 배치함으로써, 서로 이웃하는 이너 리드(3b) 사이의 거리를 확보할 수 있어, 이너 리드(3b) 간에 발생하는 이동(migration)을 억제할 수 있다.
또한, 반도체 장치가 소형화된 반도체 장치의 경우, 이너 리드(3b)의 2차 본드부(스티치(stitch)부)에는, 와이어 본딩을 행하기 위한 면적이 필요하게 되어, 다이 패드(3a, 3h)의 외주부(外周部)를 밀봉체(4)의 외주부의 근방까지 가깝게 하는 것은 가능하지 않다. 즉, 다이 패드(3a, 3h)의 각각을 반도체칩(1, 2)보다 크게 돌출시켜 형성할 수 없다. 따라서, 지지 핀과 다이 패드가 다른 대로 형성되어 나중에 접합하는 타입의 프레임 구조의 경우, 상기 다이 패드에 그 접합부를 마련할 필요가 있지만, 상기 다이 패드를 반도체칩(1, 2)보다 크게 돌출시켜 형성할 수 없으며, 그 결과, 상기 다이 패드에 상기 접합부를 마련하는 스페이스(space)가 없으므로, 상기 프레임 구조의 채용은 어렵다.
그러나, 본 실시 형태의 반도체 장치에서는, 3개의 지지핀이 각각 다이 패드(3a, 3h)와 일체로 형성되어 있으므로, 상기 접합부를 마련할 필요가 없으며, 따라서, 다이 패드(3a, 3h)의 사이즈를 칩 사이즈와 동일한 정도로 작게 하는 것이 가능하다. 그 결과, 반도체 장치(SOP(7))의 소형화에도 대응시킬 수 있다.
또한, 상기 지지 핀과 상기 다이 패드가 다른 대로 형성된 프레임 구조에서는, 리드 프레임이 2 종류의 재료로 형성되어 있으므로, 고비용으로 되는 것과 함께, 상기 지지핀과 상기 다이 패드를 접합하기 위한 가공비도 있으므로, 반도체 장치가 더 고비용으로 된다.
또한, 상기 지지 핀과 상기 다이 패드의 접합시 접합 정밀도를 확보함에 있어서도, 상기 다이 패드를 칩 사이즈보다 상당히 크게 할 필요가 있어, 소형 반도체 장치의 경우에는 적용이 불가능하다.
다음으로 본 실시 형태의 변형예에 대해 설명한다.
도 11은 도 1의 반도체 장치 조립의 제2 지지핀의 분리 방법(수지 주입 전)의 제1 변형예를 나타내는 부분 평면도, 도 12는 도 11의 D부의 구조를 나타내는 확대 부분 평면도, 도 13은 도 1의 반도체 장치 조립의 제2 지지핀의 분리 방법(수지 주입 후)의 제1 변형예를 나타내는 부분 평면도, 도 14는 도 13의 G부의 구조를 나타내는 확대 부분 평면도, 도 15는 도 14의 상세 구조를 나타내는 확대 부분 평면도이다.
도 11~도 15에 나타내는 제1 변형예는, 서로 이웃하는 이너 리드(3b) 사이에 배치한 제2 지지핀(3e, 3j)의 분리 방법의 변형예를 나타내는 것이며, 도 10에서와 같이 수지 봉입 후 타이 바 컷 공정에서 타이 바(3g)와 함께 절단하는 방법과 다르게, 제1 변형예는, 수지 봉입 공정에서 수지의 주입 압력에 의해 떼어내서 분리하는 것이다. 즉, 수지 봉입 공정에서는, 타이 바(3g)의 내측에는 도 13에 나타내는 밀봉용 수지(8)가 충전되기 때문에, 타이 바(3g)에 작용하는 밀봉용 수지(8)의 압력을 이용하는 것이며, 수지 주입 시 밀봉용 수지(8)의 압력에 의해 타이 바(3g)을 눌러서 변형시키고, 이 타이 바(3g)의 변형에 의해 타이 바(3g)에 연결되어 있는 제2 지지핀(3e, 3j)을 떼어내는 것이다.
자세히 설명하면, 우선, 도 11 및 도 12에 나타내는 바와 같이, 도 13의 밀봉용 수지(8)를 도 6의 수지 성형 금형(9) 내에 주입하기 전에, 타이 바(3g)와 거리 E의 극간(clearance)(12)을 마련하여 블록재(11)를 타이 바(3g)의 외측에 배치한다. 이 때, 도 12에 나타내는 바와 같이, 상기 밀봉용 수지(8)의 압력에 의해 변형하는 타이 바(3g)의 변형 허용량을 E로 하면, 이 경우, 타이 바(3g)의 변형량은 블록재(11)와의 극간(12)의 거리 E로 설정할 수 있다.
또한, 거리 E를, 제2 지지핀(3e, 3j)의 도 11의 파단부(torn off portion: 3r)와, 수지 밀봉에 의해 형성되는 도 12의 밀봉체(4)의 외주부(몰드 외형)의 거리 F와 동등하거나, 혹은 크게 하는(E≥F) 것에 의해, 밀봉체(4)의 외주부보다 내측으로 지지 핀을 떼어낼 수 있다.
또한, 타이 바(3g)의 최대 변형량이 거리 E가 되므로, 이에 따라, 타이 바(3g)의 변형이 필요 이상으로 일어나는 것을 방지할 수 있다.
또한, 도 12의 H부에 나타내는 바와 같이, 지지 핀이 연결되어 있지 않은 타이 바(3g)에 대해서는, 타이 바(3g)를 변형시킬 필요가 없기 때문에, 타이 바(3g)와 극간을 마련하지 않고 접촉할 정도의 위치에 블록재(11)를 배치한다.
또한, 도 12의 I부에 나타내는 바와 같이, 제2 지지핀(3e, 3j)의 선단 부근의 도 11에 나타내는 파단부(3r)에는, 그 단면적을 줄일 수 있게 홈부(3p)(예를 들면 V 홈) 혹은 단차부 혹은 노치(notch) 등이 형성되어 있는 것이 바람직하다. 제2 지지핀(3e, 3j)의 선단 부근의 파단부(3r)에 홈부(3p) 혹은 단차부 혹은 노치가 형성되어 있는 것에 의해, 떼어낼 때 뜯기 쉽게 하는 것이 가능한 것과 함께, 뜯어낼 때 제2 지지핀(3e, 3j)에 걸리는 응력을 저감할 수 있다.
또한, 제2 지지핀(3e, 3j)의 파단부(3r)는, 형성되는 밀봉체(4)의 외주부 보다 내측의 위치에 형성하는 것이 바람직하다. 이에 따라, 제2 지지핀(3e, 3j)을 그 선단까지 밀봉체(4) 내에 봉입할 수 있다.
또한, 타이 바(3g)의 변형 및 제2 지지핀(3e, 3j)의 파단(떼어냄)이 발생하는 타이밍은, 도 13 및 도 14에 나타내는 바와 같이, 수지 성형 금형(9)(도 6 참조)의 게이트(9d)를 통해 밀봉용 수지(8)의 주입이 행해지고, 수지 흐름(resin flow: 8a)이 이루어져 수지 성형 금형(9) 내를 충전한 후, 수지 봉입 프로세스의 최종 단계, 즉 거의 밀봉용 수지(8)의 충전이 완료해서, 설정된 최종 압력이 가해지는 때이다. 이때, 밀봉용 수지(8)는 미(未) 경화 상태의 유동체이며, 도 14에서와 같이, 타이 바(3g)에 밀봉용 수지(8)의 압력 P가 가해져, 도 14의 I부 주변에 나타내는 바와 같이, 압력 P에 의해 타이 바(3g)가 변형되고, 또한 이 타이 바(3g)의 변형력에 의해 도 15의 I부에 나타내는 바와 같이, 제2 지지핀(3e, 3j)이 그것들의 파단부(3r)에서 떼어내진다.
또한, 제2 지지핀(3e, 3j)이 파단하고, 그 파단된 지지핀 사이에는, 밀봉용 수지(8)가 유입하지만 그 양은 밀봉체(4)의 체적에 비교해서 극미량이므로, 다이 패드(3a, 3h)는 각각 지지핀의 파단에 의해 지지력을 잃고는 있지만, 상하로 진동(이동)하거나, 변형은 발생하지 않는다.
제2 지지핀(3e, 3j)이 떼어내진 후, 제2 지지핀(3e, 3j)의 선단은 밀봉용 수지(8)로 덮여진다. 즉, 내부에서 파단한 제2 지지핀(3e, 3j)과 밀봉체(4)의 외주부의 사이(도 15의 I부에 나타내는 떼어내진 핀 사이)는 밀봉용 수지(8)로 매립되기 때문에, 제2 지지핀(3e, 3j)의 떼어내진 선단은 밀봉체(4) 내에 매립된 상태가 된다.
봉입 완료 후, 파단부(3r)에서 떼어내진 제2 지지핀(3e, 3j)은, 각각 밀봉체(4) 내에 매립되어 외관상으로는 보이지 않아, SOP(7)의 외관성을 훼손하는 일은 없다.
또한, 밀봉체(4) 외부로부터의 액 침입에 의한 내습성 저하나, 절연 저항의 저하, 또한 지지핀과 인접 리드 사이의 이동(migration) 발생을 방지할 수 있으며, SOP(7)의 신뢰성 향상을 도모할 수 있다.
또한, 타이 바(3g)의 변형에 의해 제2 지지핀(3e, 3j)이 떼어내진 후, 타이 바(3g)의 변형은 블록재(11)에 부딪쳐 멈추기 때문에, 타이 바(3g)가 그 이상 변형되지 않고, 타이 바(3g)와 연결되는 각 이너 리드(3b)가 변형되는 것을 방지할 수 있다.
또한, 도 12의 J부에 나타내는 바와 같이, 각 이너 리드(3b)의 밀봉체(4)의 외주부의 내측에 위치하는 개소에는, V홈 등의 홈부(3p)나 단차부 등이 형성되어 있으며, 이에 따라, 외부로부터의 액 침입에 의한 내습성 저하나 절연 저항의 저하 등을 억제하여, SOP(7)의 신뢰성 향상을 도모할 수 있다.
다음으로 제2 변형예 ~ 제4 변형예에 대해 설명한다.
도 16은 실시 형태로서 반도체 장치의 조립에서 이용되는 제2 변형예의 리드 프레임 구조를 나타내는 확대 부분 평면도, 도 17은 도 16의 리드 프레임의 다이 패드의 안정성을 나타내는 부분 평면도, 도 18은 실시 형태로서 반도체 장치의 조립에서 이용되는 제3 변형예의 리드 프레임 구조를 나타내는 확대 부분 평면도이다. 또한, 도 19는 도 18의 리드 프레임의 다이 패드의 안정성을 나타내는 부분 평면도, 도 20은 실시 형태로서 반도체 장치 조립에서 이용되는 제4 변형예의 리드 프레임 구조를 나타내는 확대 부분 평면도, 도 21은 도 20의 리드 프레임의 다이 패드의 안정성을 나타내는 부분 평면도이다.
도 16 및 도 17에 나타내는 제2 변형예에서는, 2개의 다이 패드(3a, 3h)가 나란히 설치된 리드 프레임(3)에서, 2개의 다이 패드(3a, 3h)의 각각에 연결되는 2개의 제2 지지핀(3e, 3j)이, 도 16의 A부에 나타내는 바와 같이, 서로 이웃하여 배치되어 있는 것이며, 양쪽 다이 패드(3a, 3h) 모두 3개의 지지핀에 의해 지지된 3점 지지 형태의 것이다.
또한, 3개의 지지핀 중 각각의 제2 지지핀(3e, 3j)이 타이 바(3g)에 연결되어 있다.
도 16 및 도 17에 나타내는 제2 변형예의 리드 프레임(3)에서도, 도 17에 나타내는 바와 같이, 다이 패드(3a)의 삼각형 A도, 다이 패드(3h)의 삼각형 B도 삼각 형상의 밸런스가 좋고, 안정도가 높은 지지 상태가 되어 있음을 알 수 있다.
또한, 도 18 및 도 19에 나타내는 제3 변형예에서는, 2개의 다이 패드(3a, 3h)가 나란히 설치된 리드 프레임(3)에 있어서, 2개의 다이 패드(3a, 3h)의 각각에 연결되는 2개의 제2 지지핀(3e, 3j)이, 도 18의 A부에 나타내는 바와 같이, 각각 서로 이웃하는 이너 리드(3b) 사이에 배치되고, 또한 제2 지지핀(3e, 3j) 모두 타이 바(3g)에 연결된 구조의 것이다.
따라서, 양쪽 다이 패드(3a, 3h)도, 3개의 지지핀에 의해 지지된 3점 지지 형태의 것이다.
도 18 및 도 19에 나타내는 제3 변형예의 리드 프레임(3)에 있어서도, 도 19에 나타내는 바와 같이, 다이 패드(3a)의 삼각형 A도, 다이 패드(3h)의 삼각형 B도 삼각 형상의 밸런스가 좋고, 안정도가 높은 지지 상태가 되어 있음을 알 수 있다.
또한, 도 20 및 도 21에 나타내는 제4 변형예는, 2개의 다이 패드(3a, 3h)가 나란히 설치된 리드 프레임(3)에 있어서, 2개의 다이 패드(3a, 3h)의 각각에 연결되는 2개의 제2 지지핀(3e, 3j)이, 도 20의 A부에 나타내는 바와 같이, 각각 이너 리드(3b) 사이에 배치되고, 타이 바(3g)에 연결되어 있다. 또한, 한쪽의 다이 패드(3a)가 타이 바(3g)에 연결되는 도 20의 B부에 나타내는 제4 지지핀(3m)에 의해서도 지지되고 있는 것이다.
즉, 다이 패드(3a)는 4개의 지지핀에 의해 지지된 4점 지지형태이며, 한편, 다이 패드(3h)는 3점 지지 형태로 되어 있다.
도 20 및 도 21에 나타내는 제4 변형예의 리드 프레임(3)에 있어서도, 4점 지지 형태의 다이 패드(3a)와 3점 지지 형태의 다이 패드(3h)를 구비하고 있으며, 도 21에 나타내는 바와 같이, 다이 패드(3a)의 사각형 A도, 다이 패드(3h)의 삼각형 B도, 각각 사각 및 삼각 형상의 밸런스가 좋고, 안정도가 높은 지지 상태가 되어 있음을 알 수 있다.
상기 제2 변형예 ~ 제4 변형예의 리드 프레임(3)을 이용하여 조립되는 SOP(7)에서도, 도 1 ~ 도 3에 나타내는 SOP(7) 및 그 조립에 의해 얻어진 효과와 같은 효과를 얻을 수 있다.
다음으로 제5 변형예 ~ 제7 변형예에 대해 설명한다.
도 22는 실시 형태로서 반도체 장치의 조립에서 이용되는 제5 변형예의 리드 프레임 구조를 나타내는 확대 부분 평면도 및 부분 단면도, 도 23은 실시 형태로서 반도체 장치 조립에서 이용되는 제6 변형예의 리드 프레임 구조를 나타내는 확대 부분 평면도, 도 24는 도 23의 A-A선을 따라 절단한 구조를 나타내는 단면도이다. 또한, 도 25는 실시 형태로서 반도체 장치의 조립에서 이용되는 제7 변형예의 리드 프레임 구조를 나타내는 확대 부분 평면도 및 부분 단면도이다.
도 22에 나타내는 제5 변형예는, 도 8에 나타내는 리드 프레임(3)의 다이 패드(3a, 3h)와 마찬가지로, 2개의 다이 패드(3a, 3h)가 나란히 설치되어 있고, 2개의 다이 패드(3a, 3h) 각각에 연결되는 제2 지지핀(3e, 3j)이 각각 이너 리드(3b) 사이에 배치되며, 또한 타이 바(3g)에 연결되어 있는 형상의 리드 프레임(3)이다.
게다가, 한쪽의 다이 패드(3a)에 있어서, 이 다이 패드(3a)를 지지하는 어느 지지핀(여기에서는, 제1 지지핀(3d)과 제3 지지핀(3f))과 다이 패드(3a)의 가장자리에 굴곡부(bent portion: 3n)가 형성되어 있다.
즉, 도 22의 A부 및 B부에 나타내는 바와 같이, 제1 지지핀(3d)과 제3 지지핀(3f)에 그 연장 방향을 따라 굴곡부(3n)가 형성되어 있는 것과 함께, 이 굴곡부(3n)와 연결된 다른 굴곡부(3n)가 다이 패드(3a)의 일부의 가장자리(단부)에 형성되어 있다. 또한, 굴곡부(3n)는 A부나 B부와 같이 지지 핀의 단면이 역V 형상(산 형상)으로 되도록 하는 굴곡이어도 좋고, 혹은 V 형상(계곡 형상)이 되도록 하는 굴곡이어도 좋다.
이와 같이 다이 패드(3a)의 가장자리(단부) 및 지지핀에 절곡부(3n)가 형성되어 있는 것에 의해, 다이 본딩 공정이나 와이어 본딩 공정 등에 있어서의 다이 패드(3a)의 상하동(진동)을 저감할 수 있다.
또한, 수지 봉입시의 도 6에 나타내는 수지 성형 금형(9)의 하형(9a)이나 상형(9b)의 각각의 접합면의 형상을 지지 핀의 굴곡부(3n)의 형상에 대응시킴으로써, 수지 봉입 공정에서 수지 주입 시 다이 패드의 상하동(진동)도 저감할 수 있고, 그 결과, 반도체 장치의 신뢰성 향상을 도모할 수 있다.
또한, 다이 패드의 가장자리(단부)나 지지 핀의 굴곡부(3n)는, 어느 1개의 다이 패드 혹은 지지핀에 형성되어 있어도 좋고, 혹은 복수의 다이 패드 혹은 지지핀에 형성되어 있어도 좋다.
다음으로, 도 23 및 도 24에 나타내는 제6 변형예는, 도 8에 나타내는 리드 프레임(3)의 다이 패드(3a, 3h)와 마찬가지로, 2개의 다이 패드(3a, 3h)가 나란히 설치되어 있고, 2개의 다이 패드(3a, 3h) 각각에 연결되는 제2 지지핀(3e, 3j)이, 각각 이너 리드(3b) 사이에 배치되고, 또한 타이 바(3g)에 연결되어 있는 형상의 리드 프레임(3)이다.
제6 변형예의 리드 프레임(3)에서는 도 23의 Q부 및 R부에 나타내는 바와 같이, 각각의 다이 패드(3a, 3h)의 4변 중 적어도 1변에 대응한 가장자리(단부)에 접힘부(folded portion: 3ag)가 형성되어 있다. 여기서, 접힘부(3ag)는, 도 24에 나타내는 바와 같이, 하면(3ab, 3hb) 측을 향하여 접혀지는 모양으로 형성되어 있다.
이와 같이, 접힘부(3ag)를 하면(3ab, 3hb) 측을 향하여 접혀지게 형성함으로써, 반도체칩(1, 2) 탑재에 장애가 되지 않도록 할 수 있다.
또한, 접힘부(3ag)는, 복수의 다이 패드 중 적어도 1개의 다이 패드의 어느 변에 대응하여 형성되어 있으면 좋다.
이상에서와 같이, 다이 패드(3a)나 다이 패드(3h)에 접힘부(3ag)를 형성함으로써, 다이 패드(3a, 3h) 그 자체의 강성(剛性)을 높일 수 있다. 그 결과, 다이 본딩 공정이나 와이어 본딩 공정, 또한, 수지 봉입 공정에서 다이 패드(3a, 3h) 각각의 상하동(진동)을 저감할 수 있고, 그 결과, 반도체 장치의 신뢰성 향상을 도모할 수 있다.
또한, 도 25에 나타내는 제7 변형예는, 도 8에 나타내는 리드 프레임(3)의 다이 패드(3a, 3h)와 마찬가지로, 2개의 다이 패드(3a, 3h)가 나란히 설치되어 있고, 2개의 다이 패드(3a, 3h) 각각에 연결되는 제2 지지핀(3e, 3j)이, 각각 이너 리드(3b) 사이에 배치되고, 타이 바(3g)에 연결되어 있는 형상의 리드 프레임(3)이다.
게다가, 도 25의 리드 프레임(3)의 형상은, 도 22의 지지핀 및 다이 패드의 가장자리(단부)의 굴곡부(3n)(A부, B부)와, 도 23의 다이 패드의 다른 가장자리(다른 단부)의 접힘부(3ag)(Q부, R부)를 조합한 것이다.
이에 따라, 다이 패드 그 자체의 강성을 높일 수 있는 것과 함께, 지지핀의 강성도 높일 수 있다.
그 결과, 다이 본딩 공정이나 와이어 본딩 공정 등에서의 다이 패드(3a)의 상하동(진동)을 저감할 수 있다. 또한, 수지 봉입시의 도 6에 나타내는 수지 성형 금형(9)의 하형(9a)이나 상형(9b)의 각각의 접합면의 형상을 지지 핀의 굴곡부(3n)의 형상에 대응시킴으로써, 수지 봉입 공정에서 수지 주입 시 다이 패드의 상하동(진동)도 저감할 수 있다.
이상에서와 같이, 반도체 장치의 신뢰성 향상을 도모할 수 있다.
또한, 다이 패드의 가장자리(단부)의 접힘부(3ag)나 굴곡부(3n), 또한 지지 핀의 굴곡부(3n)는, 어느 1개의 다이 패드나 지지핀에 형성되어 있어도 좋고, 혹은 복수의 다이 패드나 지지핀에 형성되어 있어도 좋다.
이상, 본 발명자에 의해 이루어진 발명을 발명의 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 발명의 실시 형태로 한정되는 것이 아니라, 그 요지를 벗어나지 않는 범위에서 다양하게 변경 가능한 것은 말할 것도 없다.
예를 들면, 상기 실시 형태에서는, 반도체 장치의 일례로서 SOP를 들어 설명했지만, 상기 반도체 장치는 복수의 다이 패드와 이들 다이 패드를 지지하는 복수의 지지핀을 갖춘 반도체 장치라면, 다른 반도체 장치라도 좋다. 즉, SOP 이외의 개별 소자(discrete device)라도 좋고, 또한, QFN(Quad Flat Non-leaded Package)이나 QFP(Quad Flat Package) 등의 반도체 장치라도 좋다.
1 반도체칩
1a 표면(주면)
1b 이면
1c 전극 패드
1d 반도체소자
2 반도체칩
2a 표면(주면)
2b 이면
2c 전극 패드
2d 반도체소자
3 리드 프레임
3a 다이 패드
3aa 상면
3ab 하면
3ac 제1변
3ad 제2변
3ae 제3변
3af 제4변
3ag 접힘부
3b 이너 리드
3c 아우터 리드
3d 제1 지지핀
3e 제2 지지핀
3f 제3 지지핀
3g 타이 바
3h 다이 패드
3ha 상면
3hb 하면
3hc 제1변
3hd 제2변
3he 제3변
3hf 제4변
3i 제1 지지핀
3j 제2 지지핀
3k 제3 지지핀
3m 제4 지지핀
3n 굴곡부
3p 홈부
3q 테두리부
3r 파단부
4 밀봉체
5 다이 본드재
6 와이어
7 SOP(반도체 장치)
8 밀봉용 수지
8a 수지 흐름
9 수지 성형 금형
9a 하형
9b 상형
9c 캐비티
9d 게이트
10 타이 바 컷 펀치
11 블록재
12 극간

Claims (15)

  1. (a) 상면의 평면시(平面視)가 사각형을 이루는 복수의 다이 패드와, 상기 복수의 다이 패드의 각각을 지지하는 복수의 지지핀과, 상기 복수의 다이 패드의 주위에 배치된 복수의 이너 리드와, 상기 복수의 이너 리드의 각각과 연결되는 복수의 아우터 리드와, 상기 복수의 아우터 리드를 연결하는 타이 바를 구비한 리드 프레임을 준비하는 공정과,
    (b) 상기 (a)공정 후, 주면, 상기 주면에 형성된 복수의 전극 패드, 및 상기 주면과 반대측 이면을 갖는 반도체 칩을 상기 복수의 다이 패드의 상기 상면 상에 탑재하는 공정과,
    (c) 상기 (b)공정 후, 상기 반도체 칩의 상기 복수의 전극 패드와 상기 복수의 이너 리드를 각각 복수의 와이어를 통해 전기적으로 접속하는 공정과,
    (d) 상기 (c)공정 후, 상기 복수의 지지핀, 상기 복수의 이너 리드, 상기 반도체 칩 및 상기 복수의 와이어를 밀봉하는 밀봉체를 형성하는 공정을 가지며,
    상기 복수의 다이 패드의 각각은, 나란히 배치되고,
    상기 복수의 지지핀은, 상기 아우터 리드에 연결되는 제1 지지핀과, 상기 복수의 이너 리드 중 어느 2개 사이에 배치되고 상기 타이 바에 연결되는 제2 지지핀과, 상기 제1 지지핀 및 상기 제2 지지핀이 각각 연결되는 상기 다이 패드의 변과 다른 변에 연결되는 제3 지지핀을 포함하며,
    상기 제1, 제2 및 제3 지지핀의 각각은, 상기 복수의 다이 패드의 각각과 일체로 형성되어 있는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 (d)공정 후, 상기 타이 바를 절단할 때, 상기 제2 지지핀을 동시에 절단하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 (d)공정에서, 상기 밀봉체를 형성하는 밀봉용 수지의 수지 성형 금형으로의 주입 압력에 의해 상기 타이 바를 눌러서 상기 제2 지지핀을 떼어내고, 그 후, 상기 제2 지지핀의 선단(先端)을 상기 밀봉용 수지로 덮는 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서,
    상기 밀봉용 수지를 상기 수지 성형 금형 내에 주입하기 전에, 상기 타이 바와 극간(隙間)을 마련하여 블록재를 배치하고, 그 후, 상기 밀봉용 수지를 주입하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 제2 지지핀에 홈부 혹은 단차부가 형성되어 있는 반도체 장치의 제조 방법.
  6. 제 1 항에 있어서,
    상기 다이 패드가 2개 설치되고, 상기 2개의 다이 패드의 각각에 연결되는 2개의 상기 제2 지지핀이 서로 이웃하여 배치되어 있는 반도체 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 2개의 다이 패드의 각각은, 서로 대향하고, 상기 제1, 제2 및 제3 지지핀의 어느 것도 연결되어 있지 않은 변을 가지고 있는 반도체 장치의 제조 방법.
  8. 제 1 항에 있어서,
    상기 복수의 다이 패드 중 어느 하나를 지지하고, 상기 타이 바에 연결되는 제4 지지 핀을 가지고 있는 반도체 장치의 제조 방법.
  9. 제 1 항에 있어서,
    상기 복수의 다이 패드의 각각의 가장자리에 접힘부(folded portion)가 형성되어 있는 반도체 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 제1, 제2 및 제3 지지핀 중 적어도 하나의 지지핀에 굴곡부(bent portion)가 형성되어 있는 반도체 장치의 제조 방법.
  11. 상면 및 상기 상면과 반대측 하면을 가지고, 평면시(平面視)에서 상기 상면이 사각형을 이루는 복수의 다이 패드와,
    상기 복수의 다이 패드의 각각을 지지하는 복수의 지지핀과,
    상기 복수의 다이 패드의 주위에 배치된 복수의 이너 리드와,
    상기 복수의 이너 리드의 각각과 연결되는 복수의 아우터 리드와,
    주면 및 상기 주면과 반대측 이면을 가지고, 상기 주면에 복수의 전극 패드가 형성되며, 상기 이면이 상기 다이 패드의 상기 상면과 대향하도록 상기 다이 패드 상에 탑재된 반도체 칩과,
    상기 반도체 칩의 상기 복수의 전극 패드와 상기 복수의 이너 리드를 각각 전기적으로 접속하는 복수의 와이어와,
    상기 복수의 지지핀, 상기 복수의 이너 리드, 상기 반도체 칩 및 상기 복수의 와이어를 밀봉하는 밀봉체를 가지며,
    상기 복수의 다이 패드의 각각은, 나란히 배치되고,
    상기 복수의 지지핀은, 상기 아우터 리드에 연결되는 제1 지지핀과, 상기 복수의 이너 리드 중 어느 2개의 사이에 배치된 제2 지지핀과, 상기 제1 지지핀 및 상기 제2 지지핀이 각각 연결되는 상기 다이 패드의 변과는 다른 변에 연결되는 제3 지지핀을 포함하며,
    상기 제1, 제2 및 제3 지지핀의 각각은, 상기 복수의 다이 패드의 각각과 일체로 형성되어 있는 반도체 장치.
  12. 제 11 항에 있어서,
    상기 제2 지지핀은, 상기 밀봉체의 내부에서 종단(終端)하고 있는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 제2 지지핀의 선단은, 상기 밀봉체의 내부에 매립되어 있는 반도체 장치.
  14. 제 11 항에 있어서,
    상기 복수의 다이 패드의 각각의 가장자리에 접힘부가 형성되어 있는 반도체 장치.
  15. 제 14 항에 있어서,
    상기 제1, 제2 및 제3 지지핀 중 적어도 하나의 지지핀에 굴곡부가 형성되어 있는 반도체 장치.
KR1020130102184A 2012-09-07 2013-08-28 반도체 장치의 제조 방법 및 반도체 장치 KR20140032889A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012197142A JP6178555B2 (ja) 2012-09-07 2012-09-07 半導体装置の製造方法および半導体装置
JPJP-P-2012-197142 2012-09-07

Publications (1)

Publication Number Publication Date
KR20140032889A true KR20140032889A (ko) 2014-03-17

Family

ID=50232441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130102184A KR20140032889A (ko) 2012-09-07 2013-08-28 반도체 장치의 제조 방법 및 반도체 장치

Country Status (4)

Country Link
US (3) US8872316B2 (ko)
JP (1) JP6178555B2 (ko)
KR (1) KR20140032889A (ko)
CN (1) CN103681379B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6178555B2 (ja) * 2012-09-07 2017-08-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
WO2017040787A1 (en) * 2015-09-01 2017-03-09 Macom Technology Solutions Holdings, Inc. Air cavity package
US10103072B2 (en) 2016-08-18 2018-10-16 Semiconductor Components Industries, Llc Damaging components with defective electrical couplings
TWI662683B (zh) * 2017-11-14 2019-06-11 矽萊克電子股份有限公司 電晶體之串聯裝置
CN108269778A (zh) * 2018-01-09 2018-07-10 深圳电通纬创微电子股份有限公司 一种双基岛sop芯片封装结构
JP7027983B2 (ja) * 2018-03-15 2022-03-02 株式会社デンソー リードフレーム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667763U (ko) * 1979-10-30 1981-06-05
JPS5667763A (en) 1979-11-08 1981-06-08 Toshiba Corp Voltage detecting circuit for electric power converter
JPH01108731A (ja) * 1987-10-21 1989-04-26 Mitsubishi Electric Corp リードフレーム
JPH0165144U (ko) * 1987-10-21 1989-04-26
JPH0432540U (ko) * 1990-07-12 1992-03-17
JPH0817995A (ja) * 1994-06-27 1996-01-19 Nec Corp 半導体装置用リードフレーム
JPH08264685A (ja) * 1995-03-27 1996-10-11 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
US5682673A (en) * 1995-04-17 1997-11-04 Ipac, Inc. Method for forming encapsulated IC packages
US5869883A (en) * 1997-09-26 1999-02-09 Stanley Wang, President Pantronix Corp. Packaging of semiconductor circuit in pre-molded plastic package
DE19808193B4 (de) 1998-02-27 2007-11-08 Robert Bosch Gmbh Leadframevorrichtung und entsprechendes Herstellungsverfahren
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
JP5634033B2 (ja) * 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法
US20130015567A1 (en) 2010-10-21 2013-01-17 Panasonic Corporation Semiconductor device and production method for same
JP6178555B2 (ja) * 2012-09-07 2017-08-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US8872316B2 (en) 2014-10-28
US20150262923A1 (en) 2015-09-17
US9385071B2 (en) 2016-07-05
JP6178555B2 (ja) 2017-08-09
JP2014053461A (ja) 2014-03-20
US20150008569A1 (en) 2015-01-08
CN103681379A (zh) 2014-03-26
US20140070389A1 (en) 2014-03-13
CN103681379B (zh) 2017-09-08
US9076777B2 (en) 2015-07-07

Similar Documents

Publication Publication Date Title
KR20140032889A (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US6258630B1 (en) Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
CN101611484A (zh) 无引脚半导体封装及其制造方法
JP6357415B2 (ja) 半導体装置の製造方法
KR20000017634A (ko) 반도체 장치 및 그 제조 방법
JP5767294B2 (ja) 半導体装置
JP2010165777A (ja) 半導体装置及びその製造方法
US20090051017A1 (en) Lead Frame with Non-Conductive Connective Bar
JP5420737B2 (ja) 半導体装置の製造方法
JPH07161910A (ja) 樹脂封止型半導体装置
US9214447B2 (en) Non-leaded type semiconductor package and method of assembling same
JP5857883B2 (ja) モールドパッケージの製造方法
JP3723351B2 (ja) 半導体装置、およびその製造方法
KR20070078593A (ko) 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2005183492A (ja) 半導体装置
JP6264193B2 (ja) モールドパッケージ
EP1628338A1 (en) The manufacturing method of a modularized leadframe
JPH04316359A (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JPH04276648A (ja) 電子部品製造用フレーム、およびこれを用いた電子部品製造方法、ならびにこの製造方法により製造された電子部品
JPH0364954A (ja) 半導体集積回路装置およびその製造方法
JP2009176987A (ja) 半導体装置およびその製造方法
JP2006294946A (ja) 半導体装置用リードフレームおよび封止金型ならびに半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application