JPH0364954A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH0364954A
JPH0364954A JP20112089A JP20112089A JPH0364954A JP H0364954 A JPH0364954 A JP H0364954A JP 20112089 A JP20112089 A JP 20112089A JP 20112089 A JP20112089 A JP 20112089A JP H0364954 A JPH0364954 A JP H0364954A
Authority
JP
Japan
Prior art keywords
lead
lead frame
semiconductor chip
package body
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20112089A
Other languages
English (en)
Inventor
Masachika Masuda
正親 増田
Satoru Koshiba
小柴 悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP20112089A priority Critical patent/JPH0364954A/ja
Publication of JPH0364954A publication Critical patent/JPH0364954A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特にZI P(
Zigzag 1n−1ine Package)の小
形化に適用して有効な技術に関するものである。
〔従来の技術〕
ピン挿入形パッケージの一種であるZIFは、パッケー
ジ本体の一面から突出する複数のリードを千鳥状に折り
曲げた構造を有している。このZIFは、同じピン挿入
形パッケージの一種であるDIP(口ual 1n−1
ine Package)に比べてバッケージの幅方向
の寸法が短いので、印刷配線板などに実装する際の実装
面積がDIPの約173程度で済むという利点がある。
なお、ZIPについては、例えば特開昭62−1360
60号公報に記載されている。
〔発明が解決しようとする課題〕
ところが、上記ZIPは、パッケージ本体の一面のみか
らリードを突出させるため、パッケージ本体の複数の面
からリードを突出させる他のパッケージに比べてパッケ
ージの長手方向の寸法が長くなってしまうという欠点が
あった。
本発明の目的は、ZIPの小形化を促進することのでき
る技術を提供することにある。
本発明の他の目的は、上記目的を達成するとともに、Z
IPの製造歩留りを向上させることのできる技術を提供
することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明
細書の記述および添付図面から明らかになるであろう。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
本願の第一の発明は、リードのアウタリード部をパッケ
ージ本体の一面から千鳥状に突出させたZIPである。
本願の第二の発明は、複数のリードをパッケージ本体の
一面から千鳥状に突出させた前記ZIPの製造方法であ
って、まずリードフレームのタブに半導体チップを搭載
し、上記リードフレームのインナリード部と半導体チッ
プとの間にワイヤをボンディングした後、上記半導体チ
ップ、タブ、ワイヤおよびインナリード部の先端を仮封
止し、次いで上記リードフレームのアウタリード部をそ
れらの配列が千鳥状となるように成形した後、パッケー
ジ本体をモールドするものである。
本願の第三の発明は、複数のリードをパッケージ本体の
一面から千鳥状に突出させた前記ZIPの製造方法であ
って、まずリードフレームのタブに半導体チップを搭載
し、上記リードフレームのインナリード部と半導体チッ
プとをワイヤで接続した後、上記インナリード部にテー
ピングを施し、次いで上記リードフレームのアウタリー
ド部をそれらの配列が千鳥状となるように成形した後、
パッケージ本体をモールドするものである。
〔作用〕
ZIPのアウタリード部をパッケージ本体の一面・から
千鳥状に突出させる前記第一の発明によれば、アウタリ
ード部の先端部のピッチをパッケージ本体の長手方向お
よび幅方向ともに縮小することができるので、その分パ
ッケージの寸法を縮小することが可能となる。
あらかじめ半導体チップ、タブ、ワイヤおよびインナリ
ード部の先端を仮封止した後、リードフレームのアウタ
リード部を成形する前記第二の発明によれば、アウタリ
ード部を成形する際にインナリード部に加わる応力に起
因するインナリード部同士あるいはワイヤ同−士の短絡
や、ワイヤの断線などを防止することができる。また、
アウタリード部を成形する際に半導体チップの表面に異
物が付着するのを防止することもできる。
あらかじめインナリード部にテーピングを施した後、リ
ードフレームのアウタリード部を成形する前記第三の発
明によれば、アウタリード部を成形する際にインナリー
ド部に加わる応力に起因するインナリード部の断線やイ
ンナリード部同士の短絡などを防止することができる。
〔実施例〕
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
第1図、第2図は、本実施例の半導体集積回路装置であ
るZIPIを示している。このZIPIのパッケージ本
体2は、例えばシリカなどのフィラーを充填したエポキ
シ樹脂で樋底されている。
このパッケージ本体2の長手方向の寸法(L)は、例え
ば500ω1l(12,7闘〉程度であり、幅(W)は
、例えば2.4 m程度である。パッケージ本体2の内
部には、メモIJLSIなどの半導体集積回路を形成し
た半導体チップ3が封止されている。
パッケージ本体2の一面(基板実装時の底面)には、Z
IPIの外部端子を構成する、例えば16木のアウタリ
ード部4a(4a+ 〜4a、、) が外方に突出して
いる。これらのアウタリード部4aは、42アロイ、C
uなどの導電材料で構成されている。
第1図に示すように、パッケージ本体2の一面から千鳥
状に突出されたアウタリード部4a+ 〜4 assは
、それぞれの中途部が一本置きに図の斜め上方または斜
め下方に折り曲げられ、さらにその先端部が図の手前方
向に折り曲げられている。
従って、アウタリード部4a+ 〜4a目の先端部のピ
ッチ(dl)は−本置きに異なっており、例えばアウタ
リード部4a+ の先端部とこれに隣接するアウタリー
ド部4az の先端部のピッチ(dl)は、50m1l
(1,27帥)であるのに対し、アウタリード部4a2
とアウタリード部4as とは、それらの先端部同士を
結ぶ直線の方向がパッケージ本体2の幅方向と一致して
いるため、d、−〇である。また、アウタリード部4a
2の先端部とアウタリード部4a3の先端部の幅方向の
ピッチ(aS)は、例えば5 (lnil(1,27M
)である。
上記ZIPIは、例えば下記のような方法で製造するこ
とができる。
まず、第3図に示すようなリードフレーム5を用意する
。このリードフレーム5は、前記半導体チップ3を搭載
するタブ6と、このタブ6を支持する3本のタブ吊りリ
ード7と、16本のり−ド4と、これらを取り囲む外枠
部8、内枠部9とで構成されている。外枠部8には、リ
ードフレーム5の搬送時や、リードフレーム5をモール
ド用の金型に位置決めする時のガイドとなるガイド孔1
0が設けられている。
リード4は、その中途部に設けられたダム11を境にタ
ブ6側がインナリードN4 b、その反対側がアウタリ
ード部4aとなっており、製品となった時点ではインナ
リード部4bがパッケージ本体2に封止され、アウタリ
ードl54aがパッケージ本体2から外方に突出してZ
IPIの外部端子となる。上記ダム11は、リード4の
一本置きに設けられている。アウタリード84aのそれ
ぞれは、内枠部9の延在する方向に沿って等しいピッチ
(例えば50m1l= 1.27 u)で配列され、そ
れぞれの先端部は内枠部9と一体化されている。−方、
インナリード部4bは、タブ6の三辺を囲むように配列
されている。
リードフレーム5は、上記した各部によって構成される
単位フレームを外枠部8の延在する方向に複数段連設し
た、例えば7連のものをプレスあるいはエツチングで一
体成形した構成になっており、その材質は、例えば42
アロイやCuからなり、板厚は、例えば250μm程度
である。
上記リードフレーム5を用いてZIPIを組み立てるに
は、まず常法により、このリードフレーム5のタブ6に
半導体チップ3を搭載し、ワイヤボンディング装置を用
いて半導体チップ3とインナリード部4bとの間にワイ
ヤ(図示せず)をボンディングする。次に、第4図に示
すように、半導体チップ3、タブ6、ワイヤおよびイン
ナリード部4bの先端部を、例えばエポキシ樹脂などの
ポツティング樹脂12を用いて仮封止する。この仮封正
により、後の工程でアウタリード部4aを成形する際に
インナリード部4bに加わる応力に起因するインナリー
ド部4b同士あるいはワイヤ同士の短絡や、ワイヤの断
線などを防止することができ、かつリードフレーム5の
アウタリード部4aを成形する際に半導体チップ3の表
面に異物が付着するのを防止することができるので、Z
工ptの製造歩留りを向上させることができる。また、
上記ポツティング樹脂12による仮封止を行った後、あ
るいはこの仮封止に先立ち、インナリード部4bの中途
部にテープ13を接着してインナリード1ff14bを
仮固定してもよい。このテーピングにより、後の工程で
アウタリード部4aを成形する際にインナリード部4b
に加わる応力に起因するインナリード部4bの断線やイ
ンナリード部4b同士の短絡などを防止することができ
るので、ZIPIの製造歩留りを向上させることができ
る。
次に、アウタリード部4aの先端部をプレスなどによっ
て内枠部9から切り離した後、アウタリ−ド部4aをリ
ードフレーム5の主面に対して斜め方向に折り曲げるこ
とによって、アウタリード部4aの先端部を千鳥状に配
列させ、続いて第5図に示すように、リードフレーム5
をモールド用金型14に装填する。このモールド用金型
14は、上型14aと下型14bとからなり、リード4
と当接される合わせ面が千鳥状になっている。リードフ
レーム5のダム11は、リード4の一本置きに設けられ
ているため、リード4と当接される金型14合わせ面の
一部は、上型14aと下型14bとが直接当接される構
造になっている。従って、上型14aと下型14bとが
直接当接される箇所では、樹脂がキャビティから漏出し
ないので、このモールド用金型14は、モールド後のパ
リ取り作業の手間を半減することができるという効果が
ある。
次に、常法により、上記モールド用金型14のキャビテ
ィ内に樹脂を注入してパッケージ本体2を成形した後、
パッケージ本体2の一面から千鳥状に突出されたアウタ
リード部4aをフォーミングすることにより、前記第1
図、第2図に示すZIF−1が完成する。
第6図は、本実施例のZIPIおよび前記リードフレー
ム5を用いて従来方式で組み立てられたZIPI5のそ
れぞれを印刷配線板16に実装した状態を示している。
前記リードフレーム5のアウタリード部4aのピッチは
50+++1l(1,27M)であるため、このリード
フレーム5を用いて組立られたZIPI5のアウタリー
ド部のピッチは、パッケージ本体の長手方向のピッチ(
d、)および幅方向のピッチ(d2〉ともに2x50m
il=10Qmil となる。これに対し、本実施例の
ZIPIの場合は、パッケージ本体2からアウタリード
部4aを千鳥状に突出させたことにより、アウタリード
部4aの先端部のピッチは、パッケージ本体の長手方向
、幅方向ともに53m1l  となる。すなわち、本実
施例のZIPIは、アウタリード部4aの先端部のピッ
チが、パッケージ本体の長手方向、幅方向ともに従来の
ZIPI 5のAとなり、これにより、パッケージ本体
の長手方向および幅方向の寸法をそれぞれ各程度縮小す
ることができるので、従来のZIPI5に比べて実装密
度を4倍程度向上させることができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
〔発明の効果〕
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
(1)、リードのアウタリード部をパッケージ本体の一
面から千鳥状に突出させたZIP構造とすることにより
、アウタリード部の先端部のピッチをパッケージ本体の
長手方向および幅方向ともに縮小することができるので
、その分パッケージ本体を小形化することができる。
(2)、複数のリードをパッケージ本体の一面から千鳥
状に突出させたZIPを製造する際、まずり−ドフレー
ムのタブに半導体チップを搭載し、上記リードフレーム
のインナリード部と半導体チップとの間にワイヤをボン
ディングした後、上記半導体チップ、タブ、ワイヤおよ
びインナリード部の先端を仮封止し、次いで上記リード
フレームのアウタリード部をそれらの配列が千鳥状とな
るように成形することにより、アウタリード部の成形時
にインナリード部に加わる応力に起因するインナリード
部同士あるいはワイヤ同士の短絡や、ワイヤの断線など
を防止することができ、また、アウタリード部の成形時
に半導体チップの表面に異物が付着するのを防止するこ
とができるので、上記ZIPの製造歩留りを向上させる
ことができる。
(3)、複数のリードをパッケージ本体の一面から千鳥
状に突出させたZIFを製造する際、まずリードフレー
ムのタブに半導体チップを搭載し、上記リードフレーム
のインナリード部と半導体チップとの間にワイヤをボン
ディングした後、上記インナリード部にテーピングを施
し、次いで上記リードフレームのアウタリード部をそれ
らの配列が千島状となるように成形することにより、ア
ウタリード部の成形時にインナリード部に加わる応力に
起因するインナリード部の断線やインナリード部同士の
短絡などを防止することができるので、上記ZIPの製
造歩留りを向上させることができる。
【図面の簡単な説明】
第1図は、本発明の一実施例である半導体集積口、路装
置の底面図、 第2図は、この半導体集積回路装置の側面図、第3図、
第4図は、この半導体集積回路装置の製造に用いるリー
ドフレームの要部平面図、第5図は、この半導体集積回
路装置の製造に用いるモールド用金型の要部側面図、 第6図は、この半導体集積回路装置を実装した印刷配線
板の要部平面図である。 1.15・・・ZIP、2・・・パッケージ本体、3・
・・半導体チップ、4・・・リード、4a・・・アウタ
リードl1lR14b・・・インナリード部、5・・・
リードフレーム、6・・・タブ、7・・・タブ吊りリー
ド、8・・・外枠部、9・・・内枠部、10・・・ガイ
ド孔、11・・・ダム、12・・・ポツティング樹脂、
13・・・テープ、14・・・モールド用金型、16・
・・印刷配線板。

Claims (1)

  1. 【特許請求の範囲】 1、パッケージ本体の一面から突出する複数のリードの
    アウタリード部を千鳥状に折り曲げてなるジグザグイン
    ラインパッケージ構造を有する半導体集積回路装置であ
    って、前記複数のリードのアウタリード部を前記パッケ
    ージ本体の一面から千鳥状に突出させたことを特徴とす
    る半導体集積回路装置。 2、リードフレームのタブに半導体チップを搭載し、前
    記リードフレームのインナリード部と前記半導体チップ
    との間にワイヤをボンディングした後、前記半導体チッ
    プ、タブ、ワイヤおよびインナリード部の先端を仮封止
    し、次いで前記リードフレームのアウタリード部をそれ
    らの配列が千鳥状となるように成形した後、パッケージ
    本体をモールドすることを特徴とする請求項1記載の半
    導体集積回路装置の製造方法。 3、リードフレームのタブに半導体チップを搭載し、前
    記リードフレームのインナリード部と前記半導体チップ
    との間にワイヤをボンディングした後、前記インナリー
    ド部にテーピングを施し、次いで前記リードフレームの
    アウタリード部をそれらの配列が千鳥状となるように成
    形した後、パッケージ本体をモールドすることを特徴と
    する請求項1記載の半導体集積回路装置の製造方法。
JP20112089A 1989-08-02 1989-08-02 半導体集積回路装置およびその製造方法 Pending JPH0364954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20112089A JPH0364954A (ja) 1989-08-02 1989-08-02 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20112089A JPH0364954A (ja) 1989-08-02 1989-08-02 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0364954A true JPH0364954A (ja) 1991-03-20

Family

ID=16435742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20112089A Pending JPH0364954A (ja) 1989-08-02 1989-08-02 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0364954A (ja)

Similar Documents

Publication Publication Date Title
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
JPH07273268A (ja) 半導体パッケージ及び半導体パッケージ用リードフレーム
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH05226564A (ja) 半導体装置
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
JP6178555B2 (ja) 半導体装置の製造方法および半導体装置
JP2004014801A (ja) 半導体装置およびその製造方法
JPS63296252A (ja) 樹脂封止型半導体装置
JPH0364954A (ja) 半導体集積回路装置およびその製造方法
JP3136029B2 (ja) 半導体装置
JPS62298146A (ja) 電子装置
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JP4162303B2 (ja) 半導体装置の製造方法
JPH0653399A (ja) 樹脂封止型半導体装置
JP4569048B2 (ja) 面実装型半導体パッケージおよびその製造方法
JP3224224B2 (ja) 半導体装置の製造方法
JP3289000B2 (ja) 半導体装置の製造方法
JP2001077136A (ja) 樹脂封止型半導体装置の製造方法
JPH08316397A (ja) 半導体装置およびその製造方法
JPS622560A (ja) 樹脂封止型半導体装置
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
JP3877448B2 (ja) 半導体装置の製造方法
JP2004200719A (ja) 半導体装置
TW508773B (en) Packaging structure