JP7027983B2 - リードフレーム - Google Patents

リードフレーム Download PDF

Info

Publication number
JP7027983B2
JP7027983B2 JP2018047522A JP2018047522A JP7027983B2 JP 7027983 B2 JP7027983 B2 JP 7027983B2 JP 2018047522 A JP2018047522 A JP 2018047522A JP 2018047522 A JP2018047522 A JP 2018047522A JP 7027983 B2 JP7027983 B2 JP 7027983B2
Authority
JP
Japan
Prior art keywords
frame
transistor
metal plate
terminal
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018047522A
Other languages
English (en)
Other versions
JP2019161084A (ja
Inventor
裕孝 大野
貴之 古畑
崇功 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018047522A priority Critical patent/JP7027983B2/ja
Publication of JP2019161084A publication Critical patent/JP2019161084A/ja
Application granted granted Critical
Publication of JP7027983B2 publication Critical patent/JP7027983B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本明細書が開示する技術は、半導体装置の製造に用いるリードフレームに関する。
金属板に接合されている半導体素子が樹脂パッケージに封止されている半導体装置が特許文献1に開示されている。樹脂パッケージの一面からパワー端子が延びており、反対側の面から制御端子が延びている。そのような半導体装置を製造する際、金属板とパワー端子と制御端子が金属片で連結されたリードフレームを用いる。
特許文献2には、厚みの異なる金属板と端子を含んでいるリードフレームが開示されている。一枚の金属板で厚みの異なる部分を作るのはコストが嵩む。特許文献3には、半導体素子を接合するアイランド(金属板)を支持している第1フレームと、端子を支持している第2フレームを接合し、一つのリードフレームを形成する技術が開示されている。第2フレームは第1フレーム(アイランドを含む)よりも薄い。即ち、特許文献3の技術は、リードフレームの厚い部分と薄い部分を別々に作って接合する。その方が、厚みの異なる部分を有する一枚の金属板を準備してリードフレームを作るよりコストが下がる可能性がある。
特開2016-92166号公報 特開2013-135100号公報 特開平11-97600号公報
特許文献3に開示されたリードフレームは、端子を支持している第2フレームが、第1フレームと重ねて平面視したときに、アイランドを囲む矩形の枠を備えており、枠の平行な2辺からアイランドへ向けて端子が延びている。即ち、第2フレームは、樹脂パッケージの一面から延びる端子と反対側の面から延びる端子を枠で支持する構造を有している。第2フレームの枠は、切断されて捨てられる。本明細書は、厚みの異なる2種類のフレームを接合したリードフレームであって後に切り捨てる部分を少なくしたリードフレームを提供する。
本明細書が開示するリードフレームは、金属板に固定されている半導体チップが樹脂パッケージに封止されているとともに、半導体チップと導通している第1端子が樹脂パッケージの一面から延びており、半導体チップと導通している第2端子が反対側の面から延びている半導体装置の製造に用いられる。リードフレームは、金属板よりも薄い第1フレームと第2フレームを備えている。第1フレームは、第1端子を支持しているとともに金属板に接合されている。第2フレームは、第2端子を支持しており、金属板の法線方向からみて第1フレームとは反対側に位置しており、金属板に接合されている。本明細書が開示するリードフレームは、樹脂パッケージの一面側に位置する端子を支持するフレーム(第1フレーム)と反対側に位置する端子を支持するフレーム(第2フレーム)を別々に製造し、それらを樹脂パッケージに封止される金属板に接合する。従って、枠状のフレームが必要なく、後に切り捨てられる部分を削減することができる。
樹脂パッケージは射出成形で作られる。半導体素子を固定した金属板は金型のキャビティに入れられる。その場合、第1フレームと第2フレームが上型と下型に挟まれ、金属板がキャビティ内で保持される。そこで、第1フレームと第2フレームの少なくとも一方は、平面を規定する3点の接合箇所を含むように金属板に接合されているとよい。平面を規定する3点(即ち、直線上に並ばない3点)を含むように接合することで、第1フレーム(又は第2フレーム)に対する金属板のねじれ変形が抑制できる。その結果、金型内における金属板の位置ずれを抑制することができる。なお、平面を規定する3カ所とは、互いに離反している必要はない。例えば、第1フレーム(又は第2フレーム)と金属板は、L字形状の接合面を輸していてもよい。L字の両端と角部の3か所で平面が規定される。
本明細書が開示するリードフレームは、第1フレームまたは第2フレームの金属板との接合部が、金属板の縁と半導体チップとの間に延びているとよい。金属板の縁から浸入してくる水分を接合部が遮るので半導体装置の耐水性が向上する。
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
実施例のリードフレームを使って作られる半導体装置の斜視図である。 図1のII-II線に沿った断面図である。 実施例のリードフレームの分解斜視図である。 実施例のリードフレームの斜視図である。 半導体チップが接合されたリードフレームの斜視図である。 図5のリードフレームの平面図である。 樹脂パッケージを形成前の半導体装置の斜視図である。 半導体パッケージ形成後の半導体装置の斜視図である(連結部除去前)。
最初に、実施例のリードフレームを使って作られる半導体装置を説明する。図1に半導体装置2の斜視図を示し、図2に図1のII-II線に沿った断面図を示す。半導体装置2は、樹脂パッケージ9の中に、4個の半導体チップ(トランジスタ3、5、ダイオード4、6)が封止されたパワーモジュールである。樹脂パッケージ9は扁平なカードタイプであり、一方の幅広面に放熱板15、25が露出しており、反対側の幅広面に放熱板12、22が露出している。放熱板12、15、22、25は、露出している面以外の部分が、樹脂パッケージ9に埋設されている。放熱板12、15、22、25は、半導体チップの熱を放出する役割のほか、半導体チップの電極とパワー端子14(正極端子14a、負極端子14b、中点端子14c)を接続する導電経路の役割を有している。トランジスタ3、5は、npn型のIGBT(Insulated Gate Bipolar Transistor)である。
2個のトランジスタ3、5は、樹脂パッケージ9の中で直列に接続されている。トランジスタ5が高電位側に位置している。即ち、トランジスタ5のエミッタ電極がトランジスタ3のコレクタ電極に接続されている。ダイオード4は樹脂パッケージ9の中でトランジスタ3と逆並列に接続されており、ダイオード6は樹脂パッケージ9の中でトランジスタ5と逆並列に接続されている。
樹脂パッケージ9の一つの幅狭面から3個のパワー端子(正極端子14a、負極端子14b、中点端子14c)が延びており、その反対側の面から複数の制御端子15a、15bが延びている。正極端子14aは、トランジスタ3、5の直列接続の高電位側と導通している。即ち、正極端子14aは、高電位側のトランジスタ5のコレクタ電極と接続されている。負極端子14bは、トランジスタ3、5の直列接続の低電位側と導通している。即ち、負極端子14bは、低電位側のトランジスタ3のエミッタ電極と接続されている。中点端子14cは、トランジスタ3、5の直列接続の中点に接続されている。以下では、正極端子14a、負極端子14b、中点端子14cを、パワー端子14と総称する場合がある。
制御端子15aは、トランジスタ5のゲート電極、センスエミッタ、トランジスタ5の近傍に配置された温度センサ等に接続されている。制御端子15bは、トランジスタ3のゲート電極、センスエミッタ、トランジスタ3の近傍に配置された温度センサ等に接続されている。
図2は、図1のII-II線に沿った断面であってトランジスタ3、5を横断する断面を示している。説明の都合上、図2の座標系の+X方向を「上」と表現し、-X方向を「下」と表現する。
樹脂パッケージ9の下面に放熱板12、22が露出している。放熱板12、22は、露出している一面を除き、樹脂パッケージ9に埋設されている。樹脂パッケージ9の上面に放熱板15、25が露出している。放熱板15、25は、露出している一面を除き、樹脂パッケージ9に埋設されている。
放熱板22の上にハンダ8を介してトランジスタ5が接合されている。トランジスタ5の下面にはコレクタ電極5aが配置されており、コレクタ電極5aがハンダ8を介して放熱板22と導通している。トランジスタ5の上面には、ハンダ8を介して銅ブロック7cが接合されている。トランジスタ5の上面にはエミッタ電極5bが配置されており、ハンダ8を介して銅ブロック7cと導通している。銅ブロック7cの上面にはハンダ8を介して放熱板25が接合されている。トランジスタ5のエミッタ電極5bは、ハンダ8と銅ブロック7cを介して放熱板25と導通している。
放熱板12の上にハンダ8を介してトランジスタ3が接合されている。トランジスタ3の下面にはコレクタ電極3aが配置されており、コレクタ電極3aがハンダ8を介して放熱板12と導通している。トランジスタ3の上面には、ハンダ8を介して銅ブロック7aが接合されている。トランジスタ3の上面にはエミッタ電極3bが配置されており、ハンダ8を介して銅ブロック7aと導通している。銅ブロック7a、7cは、樹脂パッケージ9の厚みを確保する目的で備えられている。銅ブロック7aの上面にハンダ8を介して放熱板15が接合されている。トランジスタ3のエミッタ電極3bは、ハンダ8と銅ブロック7aを介して放熱板15と導通している。
樹脂パッケージ9の内部において、放熱板12の縁から継手13が延びており、放熱板25の縁から継手26が延びている。継手13と継手26はハンダ8を介して接合されているとともに導通している。トランジスタ3とトランジスタ5は、放熱板12、25、継手13、26、銅ブロック7c、ハンダ8を介して導通する。この導通によって、トランジスタ3とトランジスタ5が直列に接続される。
図2では見えないが、放熱板22、25の間には、ダイオード6と銅ブロック7dが挟まれており、放熱板12、15の間には、ダイオード4と銅ブロック7bが挟まれている。トランジスタ5とダイオード6は、放熱板22、25によって、逆並列に接続される。トランジスタ3とダイオード4は、放熱板12、15によって、逆並列に接続される。
トランジスタ5と放熱板22の縁の間に接合部43s1が位置している。後に詳述するが、接合部43s1は、製造工程において樹脂パッケージ9を形成する前に、放熱板12、22と、先に述べた制御端子15a、15b、パワー端子14を連結するリードフレーム40の一部である。接合部43s1は、トランジスタ5と放熱板22の縁の間を、縁に沿って平行に延びているとともに、ハンダ8で放熱板22に接合されている。破線矩形Aが囲む範囲の拡大図を図2の左下に示す。矢印Bは、樹脂パッケージ9の外面において、樹脂と放熱板22の境界から侵入する水分の経路を示している。矢印線Bが示すように、接合部43s1は、樹脂と放熱板22の境界から侵入してトランジスタ5に近づく水分の経路を長くする役割を果たす。水分侵入経路が長くなるので、トランジスタ5の劣化が抑制される。図の左右方向で接合部43s1とは反対側には接合部43s2が配置されている。接合部43s2も接合部43s1と同じ作用を奏し、トランジスタ3の劣化を抑制する。
半導体装置2の製造工程において、樹脂パッケージ9は、射出成形で作られる。樹脂パッケージ9を形成する前、先に述べたように、制御端子15a、15b、パワー端子14、放熱板12、22は、一つのリードフレームにまとめられている。リードフレームについて説明する。
図3にリードフレーム40の分解斜視図を示し、図4にリードフレーム40の斜視図を示す。図3に示すように、リードフレーム40は、放熱板12、22、第1フレーム42、第2フレーム43が別々に作られる。第1フレーム42には、3個のパワー端子14が連結されている。第1フレーム42において、隣り合うパワー端子14をつなぐ部分を連結部42aと称する。正極端子14aにおいて、放熱板22と接合される部位を接合部14s1と称する。中点端子14cにおいて、放熱板12と接合される部分を接合部14s2と称する。
第1フレーム42と第2フレーム43は、放熱板12、22よりも薄い。放熱板12、22は、放熱板としての機能から厚みが規定される。一方、第1フレーム42と第2フレーム43は、パワー端子14や制御端子15a、15bの機能から厚みが規定される。それぞれ、要求が異なるので、放熱板12、22と、第1フレーム42/第2フレーム43は、厚みが異なる。
第2フレーム43には、複数の制御端子15a、15bが連結されている。第2フレーム43において、個々の制御端子15a、15bをつなぐ部分を連結部43aと称する。連結部43aの一端から延びており、放熱板12と接合される部分を接合部43s2と称し、連結部43aの他端から延びており、放熱板22と接合される部分を43s1と称する。
第1フレーム42は、放熱板12、22とハンダで接合される。第2フレーム43も、放熱板12、22とハンダで接合される。図1に示されているように、パワー端子14と制御端子15a、15bは、樹脂パッケージ9の対向する一対の幅狭面の夫々に位置している。それゆえ、第2フレーム43は、放熱板12、22の法線方向(図中の座標系のX方向)からみて、放熱板12、22を挟んで第1フレーム42とは反対側に位置する。
放熱板12、22は、第1フレーム42及び第2フレーム43に接合され、それらは一体となってリードフレーム40を構成する。リードフレーム40は、厚みの異なる部分(放熱板12、22と、フレーム42、43)を有するが、それらは別々に作られた後に接合される。
リードフレーム40が作られた後の半導体装置2の製造工程を、図5に示す。リードフレーム40が作られた後、放熱板12にトランジスタ3とダイオード4が接合され、放熱板22にトランジスタ5とダイオード6が接合される。それぞれの半導体チップの上に、銅ブロック7a-7dが接合される。
図6に、半導体チップ(トランジスタ3、5、ダイオード4、6)と銅ブロック7a-7dを接合したリードフレーム40の平面図を示す。図6では、樹脂パッケージ9を仮想線で描いてある。図6において、グレーで塗りつぶした部位は、接合部と放熱板の接合範囲S1-S4を示している。第1フレーム42と放熱板12の接合範囲S1、及び、第1フレーム42と放熱板22の接合範囲S2は、L字形状に拡がっている。L字形状に拡がっている接合範囲S1、S2では、平面を規定する3点(L字の両端とL字の角部)を含んでいるため、放熱板12(22)と第1フレーム42の間の捩れが抑制される。
樹脂パッケージ9は、リードフレーム40を金型で挟み、キャビティに放熱板12、22などを固定し、キャビティに溶融樹脂を流し込んで形成される。樹脂パッケージ9を形成する際、第1フレーム42と第2フレーム43が上型と下型に挟まれ、放熱板12、22などが固定される。第1フレーム42と放熱板12、22の夫々が、L字形状の接合範囲S1、S2で接合されることで、キャビティ内での放熱板12、22の位置ずれを抑制することができる。
なお、第2フレーム43と放熱板12の接合範囲S3と、第2フレーム43と放熱板22の接合範囲S4は、ともに一直線である。接合範囲S3とS4で、第2フレーム43を固定する平面が定まる。また、第1フレーム42と第2フレーム43の少なくとも一方が、放熱板12、22の夫々と、平面を規定する3点の接合箇所を含むように接合されることで、樹脂パッケージ9を形成するキャビティ内で、放熱板12、22の位置ずれ(図中のX方向の位置ずれ)を抑制することができる。また、平面を規定する3点の接合箇所を含むように接合されることで、第1フレーム42(あるいは第2フレーム43)の平面と、放熱板12、22の平面の平行状態が保持できる。フレームと放熱板の接合範囲は、L字形状に限られず、三角形を形成する離散的な3点であってもよい。放熱板12(22)に、独立に接続される3個の端子が存在する場合、夫々の端子と放熱板の接合箇所が、平面を規定する三角形を形成してもよい。また、接合箇所は、4点以上であってもよい。
一方、第2フレーム43の接合部43s2は、トランジスタ3と、放熱板12の縁の間で、放熱板12の縁に沿って延びている。接合部43s2は、トランジスタ3の一辺の全ての範囲で、放熱板12の縁との間に位置している。接合部43s2と放熱板12の接合範囲S3も、トランジスタ3の一辺の全範囲で一辺に沿っている。先に述べたように、接合部43s2が放熱板12の縁とトランジスタ3との間に延びていることで、樹脂パッケージ9の樹脂と放熱板12の境界からトランジスタ5までの水分侵入経路を長くすることができ、トランジスタ5の劣化を抑える。接合部43s1も、トランジスタ3と、放熱板22の縁との間に延びており、同様の効果を奏する。
リードフレーム40にトランジスタ3、5、ダイオード4、6を接合した後、トランジスタ3、5の一面に設けられている制御電極と制御端子15a、15bをボンディングワイヤ51で接続する(図6参照)。正極端子14aは、接合部14s1を介して放熱板22に接合されている。先に述べたように、放熱板22は、トランジスタ5のコレクタ電極5aと導通しているので、正極端子14aはトランジスタ5のコレクタ電極5aと導通することになる。中点端子14cは、接合部14s2を介して放熱板12に接合されている。先に述べたように、放熱板12は、トランジスタ3のコレクタ電極3aと導通している。トランジスタ3のコレクタ電極3aは、放熱板12と放熱板25を介してトランジスタ5のエミッタ電極5bと導通している(図2参照)。よって、中点端子14cは、トランジスタ3、5の直列接続の中点に接続される。後述するように、負極端子14bは、トランジスタ3のエミッタ電極3bと導通する。
次の製造工程では、銅ブロック7a、7bの上に放熱板15を接合し、銅ブロック7c、7dの上に放熱板25を接合する(図7参照)。図7に示されているように、放熱板25の縁から継手26が延びており、その継手26は、放熱板12の縁から延びている継手13と接合される。また、放熱板15の縁から継手16が延びており、その継手16は、負極端子14bの端部14b1に接合される。放熱板15は、トランジスタ3のエミッタ電極3bと導通する(図2参照)。よって、負極端子14bは、トランジスタ3のエミッタ電極3b、即ち、トランジスタ3、5の直列接続の負極側と導通する。
図7は、樹脂パッケージ9を形成する前の半導体装置のアセンブリに相当する。次の製造工程では、アセンブリを金型に入れて、樹脂パッケージ9を射出成形する。先に述べたように、第1フレーム42と第2フレーム43が上型と下型に挟まれる。そして、放熱板12、22がキャビティ内に保持される。第1フレーム42と放熱板12(22)は、平面を規定する3点を含む領域で接合されているので、放熱板12(22)は第1フレーム42に対して捩れ難い。それゆえ、キャビティの中における放熱板12、22の位置ずれ(図中のX方向の位置ずれ)が抑制される。同様に、放熱板12(22)は、第2フレーム43に対しても捩れ難い。
溶融樹脂を射出し、樹脂パッケージ9を形成した後の半導体装置2を図8に示す。図8の半導体装置2は、リードフレーム40の不要部分(即ち、連結部42a、43a)を除去する前の図である。図8の破線CLでリードフレーム40をカットし、連結部42a、43aを除去すると、図1の半導体装置2が完成する。
リードフレーム40の利点を説明する。半導体装置2は、樹脂パッケージ9の一面にパワー端子14を備えており、反対面に制御端子15a、15bを備えている。それゆえ、パワー端子14を支持する第1フレーム42と、制御端子15a、15bを支持する第2フレーム43は、放熱板12、22の法線方向からみて、放熱板12、22を挟んで互いに反対側に位置する。
第1フレーム42と第2フレーム43は、放熱板12、22を介して一体化している。仮に、枠形状のリードフレームを形成し、その枠の内側でパワー端子14、制御端子15a、15b、放熱板12、22を支持すると、樹脂パッケージ9を形成した後に枠全体を不要部位として捨てることになる。リードフレーム40は、樹脂パッケージ9に残る放熱板12、22に第1フレーム42と第2フレーム43を接合するので、切り捨てる部分が少なくて済む。図8に示すように、連結部42a、43aのみが削除する部分である。
第1フレーム42は、平面を規定する3点を含む範囲(図6の接合範囲S1、S2)で放熱板12(22)に接合される。それゆえ、第1フレーム42に対して放熱板12(22)は捩れ難くなる。樹脂パッケージ9を射出成形する際、第1フレーム42は射出成形用の上型と下型に挟まれ、放熱板12、22がキャビティ内に固定される。放熱板12、22は、第1フレーム42に対して捩れ難いので、キャビティの中における放熱板12、22の位置ずれが抑制できる。
接合部43s1、43s2は、第2フレーム43を放熱板12、22に接合するだけでなく、放熱板12、22と樹脂パッケージ9の境界から侵入する水分がトランジスタ3、5に届くまでの距離を長くする役割も果たす。それゆえ、トランジスタ3、5の経時劣化が抑えられる。第2フレーム43は、第1フレーム42と同様に、放熱板12、22を捩れ難くするだけでなく、水分の浸入を防ぐ効果も奏する。
実施例で説明した技術に関する留意点を述べる。放熱板12、22が、金属板の一例に相当する。パワー端子14が第1端子の一例に相当する。制御端子15a、15bが第2端子の一例に相当する。トランジスタ3、5、ダイオード4、6が、半導体チップの一例に相当する。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:半導体装置
3、5:トランジスタ
4、6:ダイオード
7a-7d:銅ブロック
8:ハンダ
9:樹脂パッケージ
12、15、22、25:放熱板
13、16、26:継手
14:パワー端子
15a、15b:制御端子
14s1、14s2、43s1、43s2:接合部
40:リードフレーム
42:第1フレーム
42a、43a:連結部
43:第2フレーム
51:ボンディングワイヤ

Claims (3)

  1. 金属板に固定されている半導体チップが樹脂パッケージに封止されているとともに、前記半導体チップと導通している第1端子が前記樹脂パッケージの一面から延びており、前記半導体チップと導通している第2端子が前記一面の反対側の面から延びている半導体装置の製造に用いるリードフレームであり、
    前記金属板よりも薄く、前記第1端子を支持しているとともに前記金属板に接合されている第1フレームと、
    前記金属板よりも薄く、前記第2端子を支持しており、前記金属板の法線方向からみて前記第1フレームとは反対側に位置しており、前記金属板に接合されている第2フレームと、
    を備えている、半導体装置製造用のリードフレーム。
  2. 前記第1フレームと前記第2フレームの少なくとも一方は、平面を規定する3点の接合箇所を含むように前記金属板に接合されている、請求項1に記載のリードフレーム。
  3. 前記第1フレームまたは前記第2フレームの前記金属板との接合部が、前記金属板の縁と前記半導体チップとの間に延びている、請求項1又は2に記載のリードフレーム。
JP2018047522A 2018-03-15 2018-03-15 リードフレーム Active JP7027983B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018047522A JP7027983B2 (ja) 2018-03-15 2018-03-15 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018047522A JP7027983B2 (ja) 2018-03-15 2018-03-15 リードフレーム

Publications (2)

Publication Number Publication Date
JP2019161084A JP2019161084A (ja) 2019-09-19
JP7027983B2 true JP7027983B2 (ja) 2022-03-02

Family

ID=67994963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018047522A Active JP7027983B2 (ja) 2018-03-15 2018-03-15 リードフレーム

Country Status (1)

Country Link
JP (1) JP7027983B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098165A (ja) * 2008-10-17 2010-04-30 Yamaha Corp 半導体装置、半導体装置の製造方法、及び、リードフレームユニット
JP5805029B2 (ja) * 2012-08-08 2015-11-04 三菱電機株式会社 半導体装置およびその製造方法
JP6178555B2 (ja) * 2012-09-07 2017-08-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6152842B2 (ja) * 2014-11-04 2017-06-28 トヨタ自動車株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
JP2019161084A (ja) 2019-09-19

Similar Documents

Publication Publication Date Title
US11075190B2 (en) Semiconductor device and semiconductor device fabrication method
JP3910383B2 (ja) パワーモジュールおよびインバータ
JP3847676B2 (ja) パワー半導体装置
US9171774B2 (en) Power semiconductor module and method of manufacturing the same
US9831160B2 (en) Semiconductor device
US20150028466A1 (en) Semiconductor device and manufacturing method thereof
WO2016084622A1 (ja) 半導体装置
JP2009278134A (ja) パワーモジュールおよびインバータ
KR102011559B1 (ko) 반도체 장치 및 그 제조 방법
CN110600457B (zh) 半导体装置
JP2018157157A (ja) 半導体装置とその製造方法
JP5409889B2 (ja) インバータ
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
US10950526B2 (en) Semiconductor device
JP5904041B2 (ja) 半導体装置
US11201099B2 (en) Semiconductor device and method of manufacturing the same
JP7027983B2 (ja) リードフレーム
JP4449724B2 (ja) 半導体モジュール
JP2011172483A (ja) インバータ
JP5273265B2 (ja) 電力用半導体装置
US10903138B2 (en) Semiconductor device and method of manufacturing the same
JP2014154770A (ja) 半導体装置、及び、半導体装置の製造方法
JP4978445B2 (ja) リードフレームおよび半導体装置の製造方法
JP5202685B2 (ja) インバータ
JP2021027146A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220131

R151 Written notification of patent or utility model registration

Ref document number: 7027983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151