JP6264193B2 - モールドパッケージ - Google Patents

モールドパッケージ Download PDF

Info

Publication number
JP6264193B2
JP6264193B2 JP2014109122A JP2014109122A JP6264193B2 JP 6264193 B2 JP6264193 B2 JP 6264193B2 JP 2014109122 A JP2014109122 A JP 2014109122A JP 2014109122 A JP2014109122 A JP 2014109122A JP 6264193 B2 JP6264193 B2 JP 6264193B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
mold
mold resin
boundary
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014109122A
Other languages
English (en)
Other versions
JP2015097249A (ja
Inventor
幸太郎 安藤
幸太郎 安藤
本田 匡宏
本田  匡宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014109122A priority Critical patent/JP6264193B2/ja
Priority to PCT/JP2014/004878 priority patent/WO2015052884A1/ja
Publication of JP2015097249A publication Critical patent/JP2015097249A/ja
Application granted granted Critical
Publication of JP6264193B2 publication Critical patent/JP6264193B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体チップの一部をモールド樹脂で封止し、残部をモールド樹脂より露出させてなるモールドパッケージに関する。
従来より、この種のモールドパッケージとして、半導体チップと、半導体チップの一部である第1の部位を封止するモールド樹脂と、を備え、半導体チップの残部である第2の部位は、モールド樹脂より露出しているものが提案されている(特許文献1参照)。
このようなパッケージ構造は、フィルムを介して、半導体チップの第2の部位に金型を押し当てた状態で、残りのキャビティ部分にモールド樹脂を充填して、モールド樹脂を成形することにより製造される。
この場合、半導体チップにおける第1の部位と第2の部位との境界部にて、モールド樹脂には、金型形状に応じて、当該境界部から半導体チップの表面と交差する方向に延びる壁面、つまり半導体チップ上に延びる壁面が形成される。
特開2010−50452号公報
ところで、上記構造の場合、従来では、上記境界部に位置するモールド樹脂の上記壁面の部分にて、クラックが発生し、ひいては剥離に至るという問題がある。この問題について、図7A、図7Bに示されるように、本発明者は、従来のモールド樹脂の成形方法に準じた試作検討を行った。
図7A、図7Bに示されるように、半導体チップ10の保護用のフィルム110を介して、半導体チップ10の第2の部位2に金型100を押し当てた状態で、モールド樹脂20を充填する。ここで、フィルム110は樹脂等よりなり、金型100と半導体チップ10との直接接触による半導体チップ10へのダメージを防止するものである。
これにより、半導体チップ10の第1の部位1がモールド樹脂20で封止され、第2の部位2がモールド樹脂20より露出した構成となる。そして、半導体チップ10における第1の部位1と第2の部位2との境界部3にて、モールド樹脂20には、上記壁面21が形成される。
ここにおいて、上記したようなモールド樹脂20の成形方法によれば、上記壁面21における上記境界部3側の部位は、フィルム110の形状に起因して、薄い裾拡がりのフィレット形状となる。
もともと、上記境界部3の近傍は、半導体チップ10とモールド樹脂20との線膨張係数差に起因して発生する応力が集中する部分であるため、当該フィレット形状の部分にクラックKが生じやすく、ひいては、モールド樹脂20と半導体チップ10との剥離に至る恐れがある。
このように上記境界部3の近傍にて発生する上記クラックKは、モールド樹脂20のうち薄いフィレット形状の部分にて発生するものであるため、クラックKを境としてフィレットの先端部分が分離しやすい。そして、この分離した樹脂の部分は、モールド樹脂20より露出するべき第2の部位2上に異物として残ることとなってしまう。
本発明は、上記した本発明者の試作検討の結果、明らかとなった問題に鑑みてなされたものである。そして、本発明は、半導体チップの一部である第1の部位をモールド樹脂で封止し、残部である第2の部位を露出させてなるモールドパッケージにおいて、第1の部位と第2の部位との境界部近傍にて、モールド樹脂にクラックが発生して分離することで異物を発生してしまうのを極力防止することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、半導体チップ(10)と、半導体チップの一部である第1の部位(1)を封止するモールド樹脂(20)と、を備え、半導体チップの残部である第2の部位(2)は、前記モールド樹脂より露出しているモールドパッケージであって、
半導体チップにおける第1の部位と第2の部位との境界部(3)において、モールド樹脂には、境界部から半導体チップの表面と交差する方向に延びる壁面(21)が形成されており、この壁面のうち境界部との接触部を含む境界部側の一部のみが、当該交差する方向にて凸状に曲がっている曲面形状をなすものとされており、壁面は、境界部との接触部を含む境界部側の一部が第2の部位側へ突出する段差部(23)を有する段付き面とされており、段差部の突出先端面(23a)が曲面形状をなすと共に、当該突出先端面の上端部分および下端部分に比べて、当該上下端の間に位置する突出先端面の部分が第2の部位側に突出していることを特徴としている。
それによれば、モールド樹脂自身の少なくとも一部、すなわちモールド樹脂の壁面のうちの境界部との接触部を含む境界部側の一部のみが、上記した凸状の曲面形状となっている。
つまり、境界部側が薄いフィレット形状とされた壁面を有する従来のモールド樹脂に比べて、本発明のモールド樹脂は、薄いフィレット形状部分が無いものとなるから、クラックが発生しにくい形状とされる。そのため、本発明によれば、境界部近傍にて、モールド樹脂にクラックが発生して分離することで異物を発生してしまうのを極力防止することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態にかかるモールドパッケージを示す概略断面図である。 図1中の上視概略平面図である。 図1のモールドパッケージの製造方法における封止工程を示す概略断面図である。 本発明の第2実施形態にかかるモールドパッケージを示す概略断面図である。 本発明の第3実施形態にかかるモールドパッケージを示す概略断面図である。 図5のモールドパッケージの製造方法における封止工程を示す概略断面図である。 本発明者の試作としてのモールドパッケージの製造方法における封止工程を示す概略断面図である。 図7Aに続く封止工程を示す概略断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態にかかるモールドパッケージS1について、図1、図2を参照して述べる。このモールドパッケージS1は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。
モールドパッケージS1は、大きくは、半導体チップ10と、半導体チップ10の一部である第1の部位1を封止するモールド樹脂20と、を備え、半導体チップ10の残部である第2の部位2は、モールド樹脂20より露出しているものである。
半導体チップ10は、シリコン半導体等よりなるもので、通常の半導体プロセスにより形成される。モールド樹脂20からの露出部分である第2の部位2は、典型的にはセンシング部とされる。つまり、半導体チップ10は、このセンシング部を外部環境に露出させることで、外部環境の状態を直接センシングするものである。
限定するものではないが、たとえば半導体チップ10は、圧力センサ、湿度センサ、温度センサ、光センサ等のセンサチップとして構成されるものである。ここでは、半導体チップ10は、典型的な矩形板状をなすものとされている。
ここで、半導体チップ10の第1の部位1とは、半導体チップ10の外表面のうちモールド樹脂20で被覆されている部位であり、半導体チップ10の第2の部位2とは、上記センシング部等、モールド樹脂20で被覆されずに露出している部位である。そして、第1の部位1と第2の部位2との境界部3は、半導体チップ10の外表面に位置するモールド樹脂20の外形線に相当するものである。
モールド樹脂20は、この種のモールドパッケージにおいて通常用いられるモールド材料よりなる。モールド樹脂20は、典型的にはエポキシ樹脂等よりなり、後述するように、金型100を用いたトランスファーモールド法により成形されるものである。
そして、本実施形態では、半導体チップ10は、リードフレーム30のアイランド31上に搭載され、導電性接着剤やはんだ等のダイボンド材40を介して、接合され固定されている。
また、アイランド31の周囲には、リードフレーム30のリード端子32が配置され、このリード端子32と半導体チップ10とが、ボンディングワイヤ50により結線されて電気的に接続されている。このボンディングワイヤ50は、AuやAl等よりなり通常のワイヤボンディングにより形成される。
ここで、アイランド31とリード端子32とは、たとえば共通のリードフレーム素材よりなるもので、典型的なCuや42アロイ等の導電性金属よりなる板状のものである。つまり、アイランド31とリード端子32とは、モールド樹脂20による封止前では図示しないタイバー等で連結されて一体とされているものであるが、封止後には、通常のリードカットを行うことにより分離した状態とされている。
そして、モールド樹脂20は、半導体チップ10の第2の部位2を露出させつつ、半導体チップ10の第1の部位1、アイランド31、リード端子32、およびボンディングワイヤ50を封止している。ここで、アイランド31における半導体チップ10の搭載面とは反対側の面、および、リード端子32におけるおよびワイヤボンディング面側とは反対側の面は、モールド樹脂20で被覆されずに露出している。つまり、本実施形態のモールドパッケージS1は、ハーフモールド構造をなしている。
また、半導体チップ10における第1の部位1と第2の部位2との境界部3において、モールド樹脂20には、境界部3から半導体チップ10の表面と交差する方向(図1中の上下方向)に延びる壁面21が形成されている。つまり、壁面21における半導体チップ10側の端部は、当然ながら境界部3に直接接触しており、壁面21は、この境界部3との接触部を起点として半導体チップ10の表面と交差する方向に延びるものである。
具体的に、本実施形態では、モールド樹脂20には、当該モールド樹脂20の表面から第2の部位2まで到達する貫通孔22が形成されている。そして、第2の部位2は、この貫通孔22によってモールド樹脂20より露出している。ここで、貫通孔22の側面が壁面21として構成されている。
また、ここでは、貫通孔22の開口形状は円形とされている。これにより、壁面21は、半導体チップ10に向かって径が小さくなる略円筒形状をなすものとして構成され、半導体チップ10の境界部3は、第2の部位2を取り巻く円形に構成される。
なお、この貫通孔22としては、開口形状が、角部がR形状とされた多角形であるものでもよいが、直線部分を持たない円形が望ましい。ここで、円形とは真円だけでなく楕円も含む。それによれば、当該多角形の場合に比べて、境界部3にて発生する上記応力が貫通孔22の全周にて均等になるので、応力緩和の点で望ましい。
そして、このような壁面21において、本実施形態では、さらに、次のような独自の構成を有している。すなわち、この壁面21のうち少なくとも境界部3との接触部を含む境界部3側の一部が、半導体チップ10の表面と交差する方向にて凸状に曲がっている曲面形状をなすものとされている。ここで、境界部3との接触部を含む境界部3側の一部とは、壁面21において境界部3との接触部から半導体チップ10の表面と交差する方向に向かって連続する領域である。
特に、本実施形態では、壁面21は、境界部3との接触部を含む境界部3側の一部のみが上記凸状の曲面形状をなすものとされている。具体的には、図1、図2に示されるように、壁面21は、境界部3との接触部を含む境界部3側の一部が段差部23を有する段付き面とされている。ここでは、段差部23は、円筒状の壁面21の全周に連続して設けられているが、不連続な配置であってもよい。
この段差部23は、壁面21のうち段差部23よりも半導体チップ10とは反対側に位
置する部分に比べて、第2の部位2側へ突出している。そして、この段差部23の突出先
端面23aが、上記凸状の曲面形状をなしている。これにより、壁面21のうちの上記凸
状の曲面形状部分における半導体チップ10の表面上の高さは、当該突出先端面23aの
幅すなわち段差部23の厚さに相当する。なお、段差部23の突出長さについては特に限
定されるものではない。
更に言うならば、段差部23の突出先端面23aが、第2の部位2側に凸となるように
半導体チップ10の表面と交差する方向に沿って湾曲した面とされることにより、凸状の
曲面形状が構成されている。つまり、図1に示される段差部23の突出先端面23aにお
いては、当該突出先端面23aの上端部分および下端部分に比べて、当該上下端の間に位
置する突出先端面23aの部分が第2の部位2側に突出している。
次に、本実施形態のモールドパッケージS1の製造方法について、図3も参照して述べる。まず、アイランド31およびリード端子32が一体となっているリードフレーム30を用意する。
そして、ダイボンド材40を介してアイランド31上に半導体チップ10を搭載し、固定する。次に、ワイヤボンディングを行い、半導体チップ10とリード端子32とをボンディングワイヤ50で結線する。
次に、金型100に半導体チップ10およびリードフレーム30を設置して金型100内にモールド樹脂20を充填することでモールド樹脂20による第1の部位1の封止を行う(封止工程)。
つまり、上記のように形成されたワークを、図3に示されるように、金型100に設置し、図示しないゲートから金型100内にモールド樹脂20を流入させ、モールド樹脂20による当該ワークの封止を行う。この封止工程後、モールド樹脂20で封止されたワークを、金型100から取り出し、必要に応じてリードカット等を行うことにより、本実施形態のモールドパッケージS1ができあがる。
ここで、封止工程に用いられる金型100は、トランスファーモールド法に用いられる典型的なものであり、上型101と下型102とを離脱可能に合致させることで、当該上下型101、102間にキャビティを形成するものである。
本実施形態では、上型101において、半導体チップ10の第2の部位2に正対する部位に、突起103が設けられている。この突起103は、上記した貫通孔22の空間形状に対応した形状を有するものである。ここでは、突起103は断面台形の先窄まりの円錐形状、いわゆるプリンカップの如き形状をなす。
ここで、封止工程では、第2の部位2と金型100の上型101との間にモールド樹脂が侵入する大きさの隙間200を設けておく。具体的には、当該隙間200は、上型101の突起103の先端面と第2の部位2との間に設けられる。つまり、この封止工程においては、キャビティ内にて半導体チップ10と金型100とは非接触とされる。
そして、この隙間200の周辺部のみにモールド樹脂20を侵入させつつ、隙間200に空気溜まりを形成する。それにより、侵入したモールド樹脂20の先端面が、上記凸状の曲面形状をなす壁面21、すなわち段差部23の突出先端面23aとして形成される。
さらに言えば、当該隙間200は、封止工程において金型100内のモールド樹脂20流れの終点となる空間である。つまり、封止工程では、図示しないゲートから金型100内に流入するモールド樹脂20は、図3中の矢印201のように流れ、隙間200に向かってくる。
そして、隙間200には、当該隙間200に向かって流れてくるモールド樹脂20によって、最終的に密閉空間としての空気溜まりが形成される。つまり、隙間200は、封止工程において金型100におけるエアベント等の空気の抜け道とは直接つながっていないものとされている。
それにより、隙間200の周辺部全体にモールド樹脂20が入り込んだ時点で、隙間200は密閉空間となる。そのため、モールド樹脂20の押し込みにより、当該隙間200内の成形圧力が高くなり、これによってモールド樹脂20の隙間200への更なる侵入が途中で止められる。こうして、最終的に、モールド樹脂20と金型100と半導体チップ10とで区画された密閉空間が形成され、第2の部位2が露出した状態が形成されるのである。
ここで、隙間200の周辺部に侵入するモールド樹脂20は、金型100および半導体チップ10との接触部分では流速が比較的小さく、当該接触部分以外の中央部分では流速が比較的大きい。そのため、隙間200に侵入したモールド樹脂20の先端面が、上記凸状の曲面形状をなすものとして形成されるのである。
このように、本実施形態の封止工程によれば、隙間200へのモールド樹脂20の侵入が、当該隙間200の周辺部で止められることで、半導体チップ10の第2の部位2がモールド樹脂20より露出した構成が形成されるのである。
また、この隙間200の寸法により、上記段差部23の厚さが、当該隙間200の寸法と実質同等の大きさに規定される。しかし、隙間200への侵入によって上記凸状の曲面形状が適切に形成されるものならば、隙間200の寸法は特に限定されない。
ところで、本実施形態によれば、モールド樹脂20自身の少なくとも一部、すなわちモールド樹脂20の壁面21のうちの少なくとも境界部3との接触部を含む境界部3側の一部が、上記した凸状の曲面形状となっている。
つまり、境界部側が薄いフィレット形状とされた壁面を有する従来のモールド樹脂(上記図7B参照)に比べて、本実施形態のモールド樹脂20の壁面21は、薄いフィレット形状部分を持たないものとなり、クラックが発生しにくい。そのため、本実施形態によれば、境界部3近傍にて、モールド樹脂20にクラックが発生して分離することが無くなり、当該分離したモールド樹脂の部分が異物となって残ることが回避される。よって、本実施形態によれば、境界部3近傍にて、モールド樹脂20による異物を発生するのを極力防止することができる。
また、本実施形態によれば、上記曲面形状による形状効果(shape effect)により、境界部側がフィレット形状とされた壁面を有する従来のモールド樹脂に比べて、境界部3近傍に発生する応力を緩和されると考えられる。
なお、上記境界部3にて半導体チップ10とモールド樹脂20との間に応力緩和用の応力緩和部材を介在させることも考えられるが、そのための手間がかかる。また、応力緩和部材というモールド樹脂20とは異種材料が介在することになるため、応力緩和部材と、これに接触する各部との剥離等も懸念される。その点、本実施形態によれば、モールド樹脂20そのもので応力緩和構造を形成し、異種材料である応力緩和部材を不要とするため、そのような問題を回避できる。
(第2実施形態)
本発明の第2実施形態にかかるモールドパッケージS2について、図4を参照して述べる。本実施形態のモールドパッケージS2は、上記第1実施形態のモールドパッケージS1に対して、モールド樹脂20の壁面21の構成を変形したところが相違するものであり、ここでは、その相違点を中心に述べることとする。
上記第1実施形態では、壁面21の一部のみが上記凸状の曲面形状とされたものであった。それに対して、図4に示されるように、本実施形態では、壁面21の全体が上記凸状の曲面形状とされたものである。
ここで、図4には、上記製造方法における封止工程に用いる金型100の上型101の外形が破線にて示してある。本実施形態の上型101では、半導体チップ10と対向する面に上記した突起103を持たずに、当該対向する面が平坦な面とされている。これにより、上記第1実施形態の製造方法と同様にして、本実施形態のモールドパッケージS2が製造される。
ここで、上記第1実施形態においては、金型100に上記突起103を設けることで、壁面21のうち応力低減の必要な境界部3側のみを上記凸状の曲面形状としている。これによれば、本実施形態のように壁面21の全体を上記凸状の曲面形状とする場合に比べて、上記封止工程における金型100と第2の部位2との隙間200を狭いものにしやすい。
モールド樹脂20の成形圧力は、当該隙間200が狭い方が制御しやすい。そのため、上記第1実施形態のように段差部23を有する壁面21とする方が、上記凸状の曲面形状を形成しやすくできるという点で効果的である。
(第3実施形態)
本発明の第3実施形態にかかるモールドパッケージS3について、図5を参照して述べる。本実施形態のモールドパッケージS3は、モールド樹脂20による半導体チップ10の封止および露出形態が上記第1実施形態と相違するものであり、ここでは、その相違点を中心に述べることとする。
上記各実施形態では、モールド樹脂20に設けた貫通孔22から第2の部位2を露出させることにより、半導体チップ10の第2の部位2は、その全周囲を第1の部位1で取り囲まれた領域として構成されていた。
それに対して、本実施形態では、モールド樹脂20により半導体チップ10を片持ち支持した構造としている。具体的には、半導体チップ10の一端側(つまり図5中の右端側)が第1の部位1とされてモールド樹脂20で封止され、他端側(つまり図5中の左端側)が第2の部位2としてモールド樹脂20より露出している。
この半導体チップ10も、上記第1実施形態と同様、たとえば第2の部位2に上記センシング部を有する各種のセンサチップ等として構成されるものである。そして、この半導体チップは、たとえば上記一端側と上記他端側とを結ぶ方向を長手方向とする長方形板状をなすものとされる。
そして、この場合、モールド樹脂20は、半導体チップ10の一端側の全周を取り巻くように、半導体チップ10の第1の部位1を封止している。それゆえ、モールド樹脂20の壁面21も半導体チップ10の全周に位置し、それにより、境界部3が半導体チップ10の全周に存在するものとされている。
そして、本実施形態においても、壁面21は、境界部3との接触部を含む境界部3側の一部のみが上記凸状の曲面形状をなすものとされている。具体的には、図5に示されるように壁面21は、境界部3との接触部を含む境界部3側の一部が段差部23を有する段付き面とされている。
そして、本実施形態においても、段差部23は第2の部位2側へ突出しており、段差部23の突出先端面23aが、上記凸状の曲面形状をなしている。ここで、段差部23は、半導体チップ10の境界部3の全周に連続して設けられているが、不連続な配置であってもよい。
本実施形態によれば、上記第1実施形態にて述べたのと同様、モールド樹脂20自身の一部、すなわちモールド樹脂20の壁面21のうちの境界部3との接触部を含む境界部3側の一部が、上記した凸状の曲面形状となっている。そのため、その曲面形状により、従来に比べて境界部3近傍にて、モールド樹脂20にクラックが発生しにくいものとされている。
また、本実施形態では、モールド樹脂20の内部にて、半導体チップ10の第1の部位1が、上記同様、リードフレーム30のアイランド31上にダイボンド材40を介して接合されている。
ここで、本実施形態のモールドパッケージS3においては、このアイランド31上にはダイボンド材70を介して回路チップ60が搭載され、固定されている。この回路チップ60は、たとえばセンサチップとしての半導体チップ10を駆動したり、制御したりするものである。また、この回路チップ60のダイボンド材70は、半導体チップ10のダイボンド材40と同様のものである。
そして、モールド樹脂20内にて、半導体チップ10の第1の部位1と回路チップ60とは、ボンディングワイヤ50により結線されて電気的に接続されている。さらに、モールド樹脂20内にて、リードフレーム30のリード端子32と回路チップ60とがボンディングワイヤ50により結線されて電気的に接続されている。
そして、モールド樹脂20は、半導体チップ10を片持ち支持しつつ、これら回路チップ60、リードフレーム30、ボンディングワイヤ50を封止している。このような本実施形態のモールド樹脂20による封止形態は、片持ち支持構造における典型的なものである。
なお、本実施形態においては、回路チップ60は省略された構成であってもよく、上記第1実施形態と同様、半導体チップ10とリード端子32とが直接ボンディングワイヤ50で接続されていてもよい。
ここで、本実施形態のモールドパッケージS3の製造方法について、図6を参照して述べておく。本実施形態においては、ダイボンド材40、70を介してアイランド31上に半導体チップ10および回路チップ60を搭載し、固定する。次に、ワイヤボンディングを行い、半導体チップ10、回路チップ60およびリード端子32をボンディングワイヤ50で結線する。
次に、このワークを、上型101と下型102よりなる金型100に設置し、金型100内にモールド樹脂20を充填することでモールド樹脂20による第1の部位1の封止を行う(封止工程)。その後、モールド樹脂20で封止されたワークを、金型100から取り出し、必要に応じてリードカット等を行うことにより、本実施形態のモールドパッケージS3ができあがる。
ここで、本実施形態の金型100では、半導体チップ10の第2の部位2と金型100の上型101および下型102との間にモールド樹脂が侵入する大きさの隙間200が設けられる。この隙間200は、上記第1実施形態と同様、モールド樹脂20の流れ201の終点に位置するものであり、最終的に密閉空間となるものである。
そして、上記第1実施形態と同様、この隙間200における境界部3側の周辺部のみにモールド樹脂20を侵入させつつ、隙間200に空気溜まりを形成する。それにより、侵入したモールド樹脂20の先端面が、上記凸状の曲面形状をなす壁面21すなわち段差部23の突出先端面23aとして形成される。
そして、本実施形態によっても、モールド樹脂20における壁面21のうちの境界部3との接触部を含む境界部3側の一部が、上記した凸状の曲面形状となっているため、モールド樹脂20は、従来に比べてクラックが発生しにくい形状とされる。そのため、本実施形態によっても、境界部3近傍にて、モールド樹脂20にクラックが発生して分離することで異物を発生してしまうのを極力防止することができる。
また、本実施形態のような片持ち支持構造の場合であっても、上記第2実施形態のように、壁面21の全体が上記凸状の曲面形状とされたものとしてもよい。このような構成は、上記第2実施形態と同様、金型100の構成を変形させたものとすることにより、容易に実現できることはもちろんである。
(他の実施形態)
なお、上述の如く、上記壁面21の上記凸状の曲面形状部分における半導体チップ10の表面上の高さは、上記封止工程における隙間200の寸法により規定されるものである。そして、上述の如く、当該隙間200の寸法は、隙間200へのモールド樹脂20の侵入により上記凸状の曲面形状が形成できるものであればよい。この点を考慮するならば、当該壁面21における上記凸状の曲面形状部分の高さ(たとえば図1における段差部23の厚さ等)については、特に限定されるものではない。
また、上記第1実施形態のモールドパッケージS1は、図1に示される例では、モールド樹脂20の外郭の端部よりリード端子32が突出していない構造、典型的にはQFN(クワッドフラットノンリード)パッケージ構造であった。しかしながら、上記第1実施形態の変形としては、たとえばQFP(クワッドフラットパッケージ)等のリード端子32がモールド樹脂20の当該端部より突出するタイプであってもよい。
また、上記各実施形態では、半導体チップ10がリードフレーム30のアイランド31に搭載され、ワイヤボンディングにより他部材と電気的接続されたものであった。その他、半導体チップ10の搭載要素としては、配線基板等であってもよいし、半導体チップ10と他部材との電気的接続等については、バンプ等により行うものであってもよい。
さらに言うならば、モールドパッケージとしては、半導体チップ10の一部である第1の部位1がモールド樹脂20で封止され、残部である第2の部位2がモールド樹脂20より露出しているものであればよく、その封止および露出形態については、上記実施形態に限定されるものではない。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
1 半導体チップの第1の部位
2 半導体チップの第2の部位
3 半導体チップにおける第1の部位と第2の部位との境界部
10 半導体チップ
20 モールド樹脂
21 モールド樹脂の壁面

Claims (2)

  1. 半導体チップ(10)と、
    前記半導体チップの一部である第1の部位(1)を封止するモールド樹脂(20)と、を備え、
    前記半導体チップの残部である第2の部位(2)は、前記モールド樹脂より露出しているモールドパッケージであって、
    前記半導体チップにおける前記第1の部位と前記第2の部位との境界部(3)において、前記モールド樹脂には、前記境界部から前記半導体チップの表面と交差する方向に延びる壁面(21)が形成されており、
    この壁面のうち前記境界部との接触部を含む前記境界部側の一部のみが、当該交差する方向にて凸状に曲がっている曲面形状をなすものとされており、
    前記壁面は、前記境界部との接触部を含む前記境界部側の一部が前記第2の部位側へ突出する段差部(23)を有する段付き面とされており、
    前記段差部の突出先端面(23a)が前記曲面形状をなすと共に、前記突出先端面の上端部分および下端部分に比べて、当該上下端の間に位置する前記突出先端面の部分が前記第2の部位側に突出していることを特徴とするモールドパッケージ。
  2. 前記第2の部位は、前記モールド樹脂の表面から前記第2の部位まで到達するように前記モールド樹脂に形成された貫通孔(22)によって、前記モールド樹脂より露出しており、
    前記貫通孔の側面が前記壁面として構成されており、
    前記貫通孔の開口形状は円形とされていることを特徴とする請求項1に記載のモールドパッケージ。
JP2014109122A 2013-10-07 2014-05-27 モールドパッケージ Expired - Fee Related JP6264193B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014109122A JP6264193B2 (ja) 2013-10-07 2014-05-27 モールドパッケージ
PCT/JP2014/004878 WO2015052884A1 (ja) 2013-10-07 2014-09-24 モールドパッケージ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013210111 2013-10-07
JP2013210111 2013-10-07
JP2014109122A JP6264193B2 (ja) 2013-10-07 2014-05-27 モールドパッケージ

Publications (2)

Publication Number Publication Date
JP2015097249A JP2015097249A (ja) 2015-05-21
JP6264193B2 true JP6264193B2 (ja) 2018-01-24

Family

ID=52812720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014109122A Expired - Fee Related JP6264193B2 (ja) 2013-10-07 2014-05-27 モールドパッケージ

Country Status (2)

Country Link
JP (1) JP6264193B2 (ja)
WO (1) WO2015052884A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3936365B2 (ja) * 2004-09-14 2007-06-27 ソニーケミカル&インフォメーションデバイス株式会社 機能素子実装モジュール及びその製造方法
JP2008053546A (ja) * 2006-08-25 2008-03-06 Tdk Corp 受光素子
JP4450031B2 (ja) * 2007-08-22 2010-04-14 株式会社デンソー 半導体部品
JP2009099680A (ja) * 2007-10-15 2009-05-07 Panasonic Corp 光学デバイスおよびその製造方法
JP2009152299A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 光学デバイス及び光学デバイスの製造方法
JP5333381B2 (ja) * 2010-08-25 2013-11-06 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2015097249A (ja) 2015-05-21
WO2015052884A1 (ja) 2015-04-16

Similar Documents

Publication Publication Date Title
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2009010423A (ja) 半導体装置
JP6178555B2 (ja) 半導体装置の製造方法および半導体装置
JP6357415B2 (ja) 半導体装置の製造方法
JP2015072947A (ja) 半導体装置及びその製造方法
JP5767294B2 (ja) 半導体装置
KR20180106874A (ko) 반도체 장치
JP6264193B2 (ja) モールドパッケージ
JP2010165777A (ja) 半導体装置及びその製造方法
JP5420737B2 (ja) 半導体装置の製造方法
JP6011277B2 (ja) 半導体装置の製造方法
JP6032171B2 (ja) モールドパッケージの製造方法
JP6143726B2 (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
JP5857883B2 (ja) モールドパッケージの製造方法
JP5512784B2 (ja) 半導体装置の製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP2013030561A (ja) リードフレーム、成形金型、半導体装置及びパッケージ
JP2007080889A (ja) 半導体装置
JP2009158978A (ja) 半導体装置の製造方法
JP2010056371A (ja) 樹脂封止型半導体装置とその製造方法
JP2017038051A (ja) 半導体パッケージ及びその製造方法
JP2005135938A (ja) 半導体装置およびその製造方法
JP2005183492A (ja) 半導体装置
JP2007294637A (ja) 半導体装置の製造方法
JP2014112714A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171204

R151 Written notification of patent or utility model registration

Ref document number: 6264193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees