JP6264193B2 - モールドパッケージ - Google Patents
モールドパッケージ Download PDFInfo
- Publication number
- JP6264193B2 JP6264193B2 JP2014109122A JP2014109122A JP6264193B2 JP 6264193 B2 JP6264193 B2 JP 6264193B2 JP 2014109122 A JP2014109122 A JP 2014109122A JP 2014109122 A JP2014109122 A JP 2014109122A JP 6264193 B2 JP6264193 B2 JP 6264193B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mold
- mold resin
- boundary
- shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229920005989 resin Polymers 0.000 claims description 115
- 239000011347 resin Substances 0.000 claims description 115
- 239000004065 semiconductor Substances 0.000 claims description 95
- 238000007789 sealing Methods 0.000 claims description 25
- 208000002925 dental caries Diseases 0.000 claims 1
- 238000000034 method Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000465 moulding Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 235000011962 puddings Nutrition 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
半導体チップにおける第1の部位と第2の部位との境界部(3)において、モールド樹脂には、境界部から半導体チップの表面と交差する方向に延びる壁面(21)が形成されており、この壁面のうち境界部との接触部を含む境界部側の一部のみが、当該交差する方向にて凸状に曲がっている曲面形状をなすものとされており、壁面は、境界部との接触部を含む境界部側の一部が第2の部位側へ突出する段差部(23)を有する段付き面とされており、段差部の突出先端面(23a)が曲面形状をなすと共に、当該突出先端面の上端部分および下端部分に比べて、当該上下端の間に位置する突出先端面の部分が第2の部位側に突出していることを特徴としている。
本発明の第1実施形態にかかるモールドパッケージS1について、図1、図2を参照して述べる。このモールドパッケージS1は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。
置する部分に比べて、第2の部位2側へ突出している。そして、この段差部23の突出先
端面23aが、上記凸状の曲面形状をなしている。これにより、壁面21のうちの上記凸
状の曲面形状部分における半導体チップ10の表面上の高さは、当該突出先端面23aの
幅すなわち段差部23の厚さに相当する。なお、段差部23の突出長さについては特に限
定されるものではない。
半導体チップ10の表面と交差する方向に沿って湾曲した面とされることにより、凸状の
曲面形状が構成されている。つまり、図1に示される段差部23の突出先端面23aにお
いては、当該突出先端面23aの上端部分および下端部分に比べて、当該上下端の間に位
置する突出先端面23aの部分が第2の部位2側に突出している。
本発明の第2実施形態にかかるモールドパッケージS2について、図4を参照して述べる。本実施形態のモールドパッケージS2は、上記第1実施形態のモールドパッケージS1に対して、モールド樹脂20の壁面21の構成を変形したところが相違するものであり、ここでは、その相違点を中心に述べることとする。
本発明の第3実施形態にかかるモールドパッケージS3について、図5を参照して述べる。本実施形態のモールドパッケージS3は、モールド樹脂20による半導体チップ10の封止および露出形態が上記第1実施形態と相違するものであり、ここでは、その相違点を中心に述べることとする。
なお、上述の如く、上記壁面21の上記凸状の曲面形状部分における半導体チップ10の表面上の高さは、上記封止工程における隙間200の寸法により規定されるものである。そして、上述の如く、当該隙間200の寸法は、隙間200へのモールド樹脂20の侵入により上記凸状の曲面形状が形成できるものであればよい。この点を考慮するならば、当該壁面21における上記凸状の曲面形状部分の高さ(たとえば図1における段差部23の厚さ等)については、特に限定されるものではない。
2 半導体チップの第2の部位
3 半導体チップにおける第1の部位と第2の部位との境界部
10 半導体チップ
20 モールド樹脂
21 モールド樹脂の壁面
Claims (2)
- 半導体チップ(10)と、
前記半導体チップの一部である第1の部位(1)を封止するモールド樹脂(20)と、を備え、
前記半導体チップの残部である第2の部位(2)は、前記モールド樹脂より露出しているモールドパッケージであって、
前記半導体チップにおける前記第1の部位と前記第2の部位との境界部(3)において、前記モールド樹脂には、前記境界部から前記半導体チップの表面と交差する方向に延びる壁面(21)が形成されており、
この壁面のうち前記境界部との接触部を含む前記境界部側の一部のみが、当該交差する方向にて凸状に曲がっている曲面形状をなすものとされており、
前記壁面は、前記境界部との接触部を含む前記境界部側の一部が前記第2の部位側へ突出する段差部(23)を有する段付き面とされており、
前記段差部の突出先端面(23a)が前記曲面形状をなすと共に、前記突出先端面の上端部分および下端部分に比べて、当該上下端の間に位置する前記突出先端面の部分が前記第2の部位側に突出していることを特徴とするモールドパッケージ。 - 前記第2の部位は、前記モールド樹脂の表面から前記第2の部位まで到達するように前記モールド樹脂に形成された貫通孔(22)によって、前記モールド樹脂より露出しており、
前記貫通孔の側面が前記壁面として構成されており、
前記貫通孔の開口形状は円形とされていることを特徴とする請求項1に記載のモールドパッケージ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014109122A JP6264193B2 (ja) | 2013-10-07 | 2014-05-27 | モールドパッケージ |
PCT/JP2014/004878 WO2015052884A1 (ja) | 2013-10-07 | 2014-09-24 | モールドパッケージ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013210111 | 2013-10-07 | ||
JP2013210111 | 2013-10-07 | ||
JP2014109122A JP6264193B2 (ja) | 2013-10-07 | 2014-05-27 | モールドパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015097249A JP2015097249A (ja) | 2015-05-21 |
JP6264193B2 true JP6264193B2 (ja) | 2018-01-24 |
Family
ID=52812720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014109122A Expired - Fee Related JP6264193B2 (ja) | 2013-10-07 | 2014-05-27 | モールドパッケージ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6264193B2 (ja) |
WO (1) | WO2015052884A1 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3936365B2 (ja) * | 2004-09-14 | 2007-06-27 | ソニーケミカル&インフォメーションデバイス株式会社 | 機能素子実装モジュール及びその製造方法 |
JP2008053546A (ja) * | 2006-08-25 | 2008-03-06 | Tdk Corp | 受光素子 |
JP4450031B2 (ja) * | 2007-08-22 | 2010-04-14 | 株式会社デンソー | 半導体部品 |
JP2009099680A (ja) * | 2007-10-15 | 2009-05-07 | Panasonic Corp | 光学デバイスおよびその製造方法 |
JP2009152299A (ja) * | 2007-12-19 | 2009-07-09 | Panasonic Corp | 光学デバイス及び光学デバイスの製造方法 |
JP5333381B2 (ja) * | 2010-08-25 | 2013-11-06 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
2014
- 2014-05-27 JP JP2014109122A patent/JP6264193B2/ja not_active Expired - Fee Related
- 2014-09-24 WO PCT/JP2014/004878 patent/WO2015052884A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2015097249A (ja) | 2015-05-21 |
WO2015052884A1 (ja) | 2015-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5634033B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
JP2009010423A (ja) | 半導体装置 | |
JP6178555B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP6357415B2 (ja) | 半導体装置の製造方法 | |
JP2015072947A (ja) | 半導体装置及びその製造方法 | |
JP5767294B2 (ja) | 半導体装置 | |
KR20180106874A (ko) | 반도체 장치 | |
JP6264193B2 (ja) | モールドパッケージ | |
JP2010165777A (ja) | 半導体装置及びその製造方法 | |
JP5420737B2 (ja) | 半導体装置の製造方法 | |
JP6011277B2 (ja) | 半導体装置の製造方法 | |
JP6032171B2 (ja) | モールドパッケージの製造方法 | |
JP6143726B2 (ja) | 樹脂封止型半導体装置とその製造方法、リードフレーム | |
JP5857883B2 (ja) | モールドパッケージの製造方法 | |
JP5512784B2 (ja) | 半導体装置の製造方法 | |
KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
JP2013030561A (ja) | リードフレーム、成形金型、半導体装置及びパッケージ | |
JP2007080889A (ja) | 半導体装置 | |
JP2009158978A (ja) | 半導体装置の製造方法 | |
JP2010056371A (ja) | 樹脂封止型半導体装置とその製造方法 | |
JP2017038051A (ja) | 半導体パッケージ及びその製造方法 | |
JP2005135938A (ja) | 半導体装置およびその製造方法 | |
JP2005183492A (ja) | 半導体装置 | |
JP2007294637A (ja) | 半導体装置の製造方法 | |
JP2014112714A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171204 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6264193 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |