KR20180106874A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20180106874A
KR20180106874A KR1020180023679A KR20180023679A KR20180106874A KR 20180106874 A KR20180106874 A KR 20180106874A KR 1020180023679 A KR1020180023679 A KR 1020180023679A KR 20180023679 A KR20180023679 A KR 20180023679A KR 20180106874 A KR20180106874 A KR 20180106874A
Authority
KR
South Korea
Prior art keywords
resin
external terminal
semiconductor device
external terminals
external
Prior art date
Application number
KR1020180023679A
Other languages
English (en)
Inventor
야스히로 다구치
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20180106874A publication Critical patent/KR20180106874A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
    • G01D11/24—Housings ; Casings for instruments
    • G01D11/245—Housings for sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H02K11/20—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection for measuring, monitoring, testing, protecting or switching
    • H02K11/21—Devices for sensing speed or position, or actuated thereby
    • H02K11/215—Magnetic effect devices, e.g. Hall-effect or magneto-resistive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(과제) 내진성이 높은 싱글 인라인 패키지를 사용한 반도체 장치를 제공한다.
(해결 수단) 자기 센서 등을 내장하는 수지 봉지체 (3) 로부터 외부 단자 (2a ∼ 2c) 를 인출하고, 외부 단자와 이웃하는 외부 단자 사이에 수지 돌기부를 형성하고, 수지 돌기부와 외부 단자 사이에 간극을 형성한다. 실장 기판에 실장할 때, 수지 돌기부를 실장 기판 표면에 고정시키고, 외부 단자는 실장 기판에 형성된 구멍 내에서 고착시킨다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 싱글 인라인 패키지를 사용한 반도체 장치에 관한 것이다.
자동차의 주행에 있어서는 브러시리스 모터나 엔진의 회전 상태를 센싱하고, 그 센싱 결과를 피드백하여 회전을 제어하고 회전 정밀도를 높이는 것이 필요시되고 있다. 이들 수요에 응하기 위해서, 브러시리스 모터나 자동차 엔진의 회전을 센싱하기 위한 자기 센서 등의 센서 소자가 요구되고 있다. 센서 소자는 반도체 집적 회로와 조합되어 반도체 패키지에 들어가 있다. 센서 소자를 탑재한 반도체 패키지 중 하나로서, 핀 삽입형 패키지, 이른바 싱글 인라인 패키지가 일반적으로 알려져 있다. 이후, SIP 라고 부르는 것으로 한다.
SIP 는 수지 봉지된 수지 보디와 수지 보디로부터 인출된 적어도 3 개 이상의 외부 단자로 이루어지고, 외부 단자의 길이는 수지 보디에 대해 적어도 2 배 이상으로, 기판 실장 후에도 외부 단자의 대부분은 기판으로부터 노출되어 있다. 기판에 외부 단자의 대부분이 노출된 상태로 SIP 를 탑재하면, 자동차 엔진이나 브러시리스 모터의 회전에 의한 고유 진동이 외부 단자에 전해진다. 수지 보디는 외부 단자를 개재하여, 실장 기판에 대해 뜬 상태로 유지되고 있으므로 실장 위치가 높고, 브러시리스 모터나 자동차 엔진으로부터의 진동을 반복하여 받기 쉽다. 진동을 반복하여 받음으로써, SIP 의 외부 단자부에 응력이 집중하여, 외부 단자 자체의 결손이나 기판과 SIP 를 고정 접속하기 위한 땜납의 크랙이 발생하기 쉽다. 이와 같은 문제가 발생하면, 실장 기판과 SIP 의 회로가 토막토막 끊어져, 운전 중의 엔진 정지나 냉각 팬의 정지에 의한 온도 상승에 의해 기판이나 부품이 소실된다는 문제에 이를 가능성이 있다.
이들 과제를 해결하기 위해서, 내진성이 높은 SIP 가 제안되어 있다 (예를 들어, 특허문헌 1 참조).
일본 공개특허공보 평6-213741호
특허문헌 1 에 기재된 기술을 이용함으로써 진동을 받는 영향은 저하되지만, 외부 단자의 스탠드 오프부가 노출되고, 여기서 진동 하중이 받아 들여지기 때문에 진동의 영향은 적잖이 남아 내진성이 충분하지 않다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로, 내진성이 높은 싱글 인라인 패키지를 사용한 반도체 장치를 제공하는 것이다.
상기 과제를 해결하기 위해서, 그 때문에, 본 발명에서는 이하의 수단을 사용하였다.
수지 봉지체의 일면으로부터 인출된 외부 단자가 일렬로 나열되어 배열된 싱글 인라인 패키지를 사용한 반도체 장치로서, 상기 수지 봉지체로부터 연장 형성된 수지 돌기부와, 상기 수지 돌기부와 이웃하는 수지 돌기부 사이에 형성된 수지 노치부를 구비하고, 상기 수지 노치부에는 상기 외부 단자가 배치되고, 상기 외부 단자의 선단이 상기 수지 돌기부의 선단보다 돌출되어 있는 것을 특징으로 하는 반도체 장치로 하였다.
상기 수단을 사용함으로써, 외부로부터의 진동의 영향을 경감시키는, 보다 내진성이 높은 싱글 인라인 패키지를 사용한 반도체 장치로 하는 것이 가능해진다.
도 1 은 본 발명의 제 1 실시형태에 관련된 반도체 장치의 조감도이다.
도 2 는 도 1 에 있어서의 본 발명의 제 1 실시형태에 관련된 반도체 장치를 각 방향에서 본 평면도이다.
도 3 은 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 나타내는 조감도이다.
도 4 는 도 3 에 이어지는, 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 나타내는 조감도이다.
도 5 는 본 발명의 제 1 실시형태에 관련된 반도체 장치의 실장 기판 탑재시의 상태를 나타내는 조감도이다.
도 6 은 도 5 에 있어서의 본 발명의 제 1 실시형태에 관련된 반도체 장치를 D 방향에서 본 도면이다.
도 7 은 도 6 에 있어서의 E 부의 확대도이다.
도 8 은 본 발명의 제 2 실시형태에 관련된 반도체 장치의 평면도이다.
도 9 는 본 발명의 제 3 실시형태에 관련된 반도체 장치의 평면도이다.
도 10 은 본 발명의 제 4 실시형태에 관련된 반도체 장치의 평면도이다.
도 11 은 본 발명의 제 5 실시형태에 관련된 반도체 장치의 평면도이다.
이하, 본 발명의 반도체 장치를 도면에 기초하여 설명한다.
도 1 은 본 발명의 제 1 실시형태에 관련된 반도체 장치의 조감도이다. 반도체 장치는 자기 센서 혹은 각속도 센서 등의 센서 소자 혹은 자기 센서 혹은 각속도 센서 등을 포함하지 않는 비센서 소자 (이것들을 합하여 이하에서는 반도체 소자라고 총칭한다) 를 봉지하는 수지 봉지체 (3) 와 수지 봉지체 (3) 의 좌측 바로 앞의 일면인 바닥면으로부터 돌출되는 수지 돌기부 (3a, 3b, 3c, 3d) 와 외부 단자 (2a, 2b, 2c) 를 구비하고, 인접하는 수지 돌기부 (3a, 3b, 3c, 3d) 사이에는 수지가 없는 부분인 수지 노치부 (4a, 4b, 4c) 가 형성되고, 수지 노치부 (4a, 4b, 4c) 에는 각각 외부 단자 (2a, 2b, 2c) 가 형성되어 있다. 외부 단자 (2a, 2b, 2c) 는 일렬로 나열되어 있고, 싱글 인라인 패키지를 구성하고 있다. 도시하지 않지만, 외부 단자 (2a, 2b, 2c) 는 수지 봉지체 (3) 에 봉지된 반도체 소자와 전기적으로 접속되어 있다.
도 2 는 도 1 에 있어서의 본 발명의 제 1 실시형태에 관련된 반도체 장치를 각 방향에서 본 평면도이고, (a) 는 A 방향에서 본 도면, (b) 는 B 방향에서 본 도면, (c) 는 C 방향에서 본 도면이다.
도 2 의 (a) 에서는 외부 단자 (2a, 2b, 2c) 를 하측으로 하여 도시하고 있고, 기판에 실장되는 경우의 실장면은 본 도면의 하면이다. 수지 봉지체 (3) 의 하면에는 수지 돌기부 (3a, 3b, 3c, 3d) 가 돌출되고, 수지 돌기부 (3a 와 3b) 사이에는 コ 자형의 수지 노치부 (4a), 수지 돌기부 (3b 와 3c) 사이에는 수지 노치부 (4b), 수지 돌기부 (3c 와 3d) 사이에는 수지 노치부 (4c) 가 형성되어 있다. 각각의 コ 자형의 수지 노치부 (4a, 4b, 4c) 에는 수지 봉지체 (3) 로부터 인출된 외부 단자 (2a, 2b, 2c) 가 각각 형성되어 있고, 수지 봉지체 (3) 와 접하는 외부 단자 (2a, 2b, 2c) 의 기부 (基部) 는 수지 노치부 (4a, 4b, 4c) 에 들어가 있고, 외부 단자 (2a, 2b, 2c) 의 선단부는 수지 돌기부 선단 (3h) 보다 돌출되어 있다. 수지 노치부 (4a, 4b, 4c) 의 폭은 외부 단자 (2a, 2b, 2c) 의 폭보다 넓고, 수지 노치부의 내측면과 외부 단자의 측면 사이에는 간극이 있고, 이 간극은 기판 실장시에 수지 돌기부 선단 (3h) 보다 상측에 형성되는 땜납 필릿을 수납하는 데에 충분한 폭 및 높이를 확보하고 있다. 외부 단자가 폭 0.4 ㎜ 인 경우, 수지 노치부의 내측면 (수지 돌기부의 측면) 과 외부 단자의 측면 사이의 간극은 적어도 0.1 ㎜ 이면 충분하고, 일반적으로는 0.1 ㎜ ∼ 0.2 ㎜, 즉, 외부 단자의 폭에 대해 1/4 ∼ 1/2 의 간극이 있는 것이 바람직하다.
도 2 의 (b) 는 도 1 의 B 방향에서 본 도면이다. 수지 돌기부 선단 (3h) 이 기판과 접촉하여 실장되는 면에서, 외부 단자 (2a, 2b, 2c) 가 수지 돌기부 선단 (3h) 보다 돌출되어 있는 부분이 기판에 형성된 구멍에 들어가거나, 또는 끼워 맞춰져 실장되게 된다.
도 2 의 (c) 에는 도 1 의 C 방향에서 본 도면이 도시되어 있다. 수지 노치부 (4a) 에는 외부 단자 (2a), 수지 노치부 (4b) 에는 외부 단자 (2b), 수지 노치부 (4c) 에는 외부 단자 (2c) 와 같이, 수지 노치부와 외부 단자가 쌍으로 배치되어 있다. 그리고, 외부 단자 (2a, 2b, 2c) 는 일직선으로 나열되어 배열되어 있다. 본 실시예에서는, 외부 단자가 3 개인 경우를 예로 설명하고 있지만, 외부 단자 수가 증가하면 그에 따라 수지 노치부가 증가하게 된다.
다음으로, 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 도 3 및 도 4 를 사용하여 설명한다.
도 3 의 (a) 에 나타내는 바와 같이, 리드 프레임 테두리 (1) 의 1 변에 외부 단자 (2a, 2b, 2c) 가 접속되고, 외부 단자 (2b) 에는 반도체 소자 (9) 를 탑재하는 아일랜드 (5) 가 연결되어 있고, 아일랜드 (5) 의 단부에는 연신된 내부 단자 (7a, 7b) 가 배치되어 있다. 또, 외부 단자 (2a, 2c) 로부터 연신된 내부 단자 (6a, 6c) 가 아일랜드 (5) 의 근방에 아일랜드 (5) 와 이간되어 형성되어 있다. 또한, 리드 프레임 재료로는 194 Alloy 재나 구리 합금을 사용하는 것이 일반적이다.
도 3 의 (b) 는 다이 본딩 공정 후의 도면으로, 아일랜드 (5) 의 표면에 다이 어태치재 (8) 를 개재하여 반도체 소자 (9) 를 접착시킨 상태를 나타내고 있다.
도 3 의 (c) 는 와이어 본딩 공정 후의 도면으로, 반도체 소자 (9) 의 표면의 전극 패드와 내부 단자 (6a, 6c, 7a) 를 와이어 (10) 를 통하여 전기적으로 접속한 상태를 나타내고 있다. 도면에서는 아일랜드 (5) 로부터 연신된 내부 단자 (7a) 와 반도체 소자 (9) 를 와이어 (10) 에 의해 접속하고 있는데, 반도체 소자 (9) 상의 전극 패드의 배치 상태를 감안하여 아일랜드 (5) 로부터 연신되는 내부 단자 (7b) 에 접속하는 것이어도 상관없다.
도 4 는 도 3 에 이어지는, 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 나타내는 조감도이다.
도 4 의 (a) 는 아일랜드 (5) 상에 재치 (載置) 된 반도체 소자 (9) 와 내부 단자 (6a, 6c, 7a) 와 와이어 (10) 를 수지 봉지체 (3) 에 의해 봉지한 상태를 나타내는 도면이다. 이 때, 리드 프레임 테두리 (1) 와 외부 단자 (2a, 2b, 2c) 는 수지 봉지체 (3) 로부터 노출되어 있다. 외부 단자 (2a, 2b, 2c) 가 수지 봉지체 (3) 와 접하는 기부의 삼방을 둘러싸도록 수지 노치부 (4a, 4b, 4c) 가 형성되어 있다.
다음으로, 리드 프레임 테두리 (1) 및 외부 단자 (2a, 2b, 2c) 의 전체면에 땜납 도금을 부착시키고, 외부 단자 (2a, 2b, 2c) 의 선단에서 절단하여 리드 프레임 테두리 (1) 를 떼어내면, 도 4 의 (b) 에 나타내는 바와 같은 본 발명의 반도체 장치가 완성된다.
이 반도체 장치는 수지 봉지체 (3) 의 일면에 수지 돌기부 (3a, 3b, 3c, 3d) 와 수지 노치부 (4a, 4b, 4c) 로 이루어지는 요철을 갖고, 수지 봉지체 (3) 의 수지 노치부 (4a, 4b, 4c) 에 외부 단자 (2a, 2b, 2c) 가 배치된 외관을 나타내고 있다.
도 5 는 본 발명의 제 1 실시형태에 관련된 반도체 장치의 실장 기판 탑재시의 상태를 나타내는 조감도이다. 실장 기판 (11) 을 준비하고, 실장 기판 (11) 의 표면과 수지 봉지체 (3) 의 요철면이 마주 보고 접하도록 실장되어 있다.
도 6 은 도 5 에 있어서의 본 발명의 제 1 실시형태에 관련된 반도체 장치를 D 방향에서 본 도면이다. 또, 도 7 은 도 6 에 있어서의 E 부 (점선에 의한 원으로 둘러싸인 부분) 의 확대도이다.
실장 기판 (11) 에 실장된 본 발명의 반도체 장치의 수지 봉지체 (3) 로부터 인출된 외부 단자 (2a, 2b, 2c) 는, 그 하측 절반 초과 (半分强) 가 실장 기판 (11) 에 형성된 배선용 구멍 (12) 에 들어가고, 기판 실장용 땜납 (13) 을 통하여 배선용 구멍 (12) 에 고착되어 있다. 이 때, 배선용 구멍 (12) 의 깊이에 비해 고착된 외부 단자 (2a, 2b, 2c) 의 길이는 동등하거나 약간 짧게 설정되고, 실장 기판 (11) 의 이면으로부터 튀어 나오지 않도록 하고 있다. 그리고, 수지 봉지체 (3) 의 바닥면인 요철면을 구성하고 있는 수지 돌기부 (3a ∼ 3d) 가 실장 기판 (11) 에 접하여 고정되어 있다. 수지 돌기부 (3a ∼ 3d) 의 선단은 동일한 높이를 가지고 있고, 실장 기판 (11) 에 대해 균등하게 접하도록 되어 있다.
또, 외부 단자의 상측 절반 미만 (半分弱) 은 실장 기판 (11) 상에 위치하고, 주위는 수지 돌기부 (3a ∼ 3d) 에 둘러싸여 있다. 기판 실장용 땜납 (13) 으로부터 솟아 오른 땜납 필릿이 외부 단자 측면에 형성되고, 외부 단자 (2a, 2b, 2c) 와 수지 봉지체 (3) 에 형성된 수지 노치부 (4a, 4b, 4c) 사이의 간극에는 땜납 필릿이 충전되기 때문에, 외부 단자 (2a, 2b, 2c) 의 상부와 수지 돌기부 (3a ∼ 3d) 가 땜납 필릿을 통하여 접합되어 있다.
이상과 같이, 본 발명의 실시형태에 관련된 반도체 장치를 실장 기판에 실장 하면, 실장 기판과 외부 단자가 고착될 뿐만 아니라, 실장 기판과 수지 돌기부가 접하여 고정되고, 나아가서는, 수지 돌기부와 외부 단자가 땜납 필릿을 통하여 접속되어 있기 때문에, 외부로부터 진동을 반복하여 받았다고 해도 외부 단자의 결손이나 땜납 크랙에는 이르기 어렵다.
본 발명의 제 2 실시형태에 관련된 반도체 장치의 평면도를 도 8 의 (a) 에 나타낸다.
도 2 의 (a) 에서는 외부 단자 (2a, 2b, 2c) 의 측면과, 이와 마주보는 수지 노치부 (4a, 4b, 4c) 의 측면을 평행하게 배치하고 있지만, 도 8 의 (a) 에서는 수지 노치부 (4a, 4b, 4c) 의 측면에 테이퍼를 형성하고, 수지 노치부와 외부 단자가 형성하는 간극이 외부 단자의 기부로부터 서서히 폭이 넓어지는 사다리꼴 형상으로 하였다. 이와 같이 함으로써 간극 속에 충전된, 외부 단자 (2a, 2b, 2c) 와 배선용 구멍 (12) 의 접합에 사용한 기판 접합용 땜납 (13) 의 잔부가 배선용 구멍 (12) 으로부터 흘러 나와 수지 돌기부 (3a ∼ 3d) 와 실장 기판 사이에 침입한다는 문제를 회피할 수 있다. 도 8 의 (b) 및 (c) 는 (a) 의 변형예로, 각각 수지 노치부의 측면을, 그 사이의 간극이 외부 단자의 기부로부터 계단상으로 폭이 넓어지도록 형성한 것, 원호상으로 폭이 넓어지도록 형성한 것으로, 도 8 의 (a) 의 실시예와 같이, 수지 돌기부 (3a ∼ 3d) 와 실장 기판 사이로의 땜납 침입을 억제하는 구조이다.
본 발명의 제 3 실시형태에 관련된 반도체 장치의 평면도를 도 9 의 (a) 에 나타낸다.
도 9 의 (a) 의 도 2 의 (a) 와의 차이는 수지 돌기부 (3a ∼ 3d) 의 각각의 선단 중앙부에 홈부 (15) 를 형성한 점이다. 홈부 (15) 는, 상기 서술한 수지 노치부 (4a ∼ 4c) 에 비해, 노치 높이가 낮게 설정되고, 도면의 바로 앞으로부터 가장 안쪽까지 관통되어 형성되어 있다. 도 9 의 (b) 및 (c) 는 각각 도 2 의 (c) 와 대응하는 도면으로 외부 단자가 형성되어 있는 반도체 장치 바닥면에서 본 평면도이다. 도 9 의 (b) 에서는 홈부 (15) 가 수지 돌기부 (3a ∼ 3d) 각각의 상변으로부터 반대측의 바닥변까지 관통하고, 외부 단자 (2a, 2b, 2c) 가 배열된 방향에 대해 수직으로 형성되어 있고, 수지 돌기부 (3a ∼ 3d) 를 완전하게 분할하는 형상을 이루고 있다. 도 9 의 (c) 에서는 홈부 (15) 가 수지 돌기부 (3a ∼ 3d) 의 각각에 부분적으로 형성되고, 홈부 (15) 는 주위가 수지 돌기부 (3a ∼ 3d) 에 둘러싸이는 형상이다. 홈부 (15) 의 길이 (도면의 상하 방향) 는 외부 단자 (2a, 2b, 2c) 의 두께 (도면의 상하 방향) 의 길이보다 길고, 외부 단자 (2a, 2b, 2c) 의 양측에 형성되어 있다. 본 실시예에 있어서는 외부 단자 (2a, 2b, 2c) 의 두께는 0.4 ㎜ 이고, 홈부 (15) 의 길이는 0.6 ㎜ 로 하였다. 도 9 의 (b), (c) 에서는 하나의 수지 돌기부에 대해 하나의 홈부를 형성하고 있는 형태를 도시하고 있지만, 이후에 도 11 에서 설명하는 바와 같이, 복수의 홈부 (15) 를 형성하는 것이어도 된다. 이와 같이 함으로써, 실장 기판 배선용 구멍으로부터 흘러 나온 땜납을 근방에 각각의 홈부 (15) 에 의해 막는 것이 가능해진다.
이상과 같이, 이 홈부를 형성함으로써 수지 돌기부와 실장 기판 사이에 땜납이 침입해도, 단자간의 쇼트를 회피할 수 있게 된다.
본 발명의 제 4 실시형태에 관련된 반도체 장치의 평면도를 도 10 의 (a) 에 나타낸다.
도 10 의 (a) 의 도 2 의 (a) 와의 차이는 수지 돌기부 (3a ∼ 3d) 의 선단 중앙부에 제 2 수지 돌기부 (16) 를 형성한 점이다. 이 제 2 수지 돌기부 (16) 는 외부 단자 (2a, 2b, 2c) 보다 돌출되지 않는 정도의 높이가 바람직하다. 대향하는 실장 기판에는 제 2 수지 돌기부 (16) 에 대응하는 위치에 구멍을 형성하고, 그 구멍과 제 2 수지 돌기부 (16) 가 끼워 맞춰짐으로써, 본 발명의 실시형태에 관련된 반도체 장치와 실장 기판의 접합이 더욱 강고한 것이 된다. 또한, 그 구멍과 제 2 수지 돌기부 (16) 의 접합은 단순한 끼워 맞춤이어도 되고, 절연 성 접착제를 개재하여 접합하는 것이어도 된다. 도 10 의 (b) 는 도 2 의 (c) 와 대응하는 도면으로 외부 단자가 형성되어 있는 반도체 장치 바닥면에서 본 평면도이다. 제 2 수지 돌기부 (16) 는 수지 돌기부 (3a ∼ 3d) 상에 수지 돌기부 (3a ∼ 3d) 보다 전유 면적을 작게 하여 배치하지만, 가능한 한 외부 단자 (2a, 2b, 2c) 의 근처에, 외부 단자 (2a, 2b, 2c) 와 제 2 수지 돌기부 (16) 가 일직선으로 나열되도록 배치함으로써 외부 단자 (2a, 2b, 2c) 로의 진동의 영향을 경감시킬 수 있다. 나아가서는, 외부 단자 (2a, 2b, 2c) 와 양측의 제 2 수지 돌기부 (16) 가 등거리로 (대칭으로) 배치되는 것이 바람직하다. 또, 도 10 에서는 하나의 수지 돌기부에 대해 하나의 제 2 수지 돌기부 (16) 를 형성하는 형태를 나타내고 있지만, 제 2 수지 돌기부 (16) 를 복수 배치함으로써 보다 강고한 접합이 가능해진다. 또, 제 2 수지 돌기부 (16) 와 대응하는 구멍의 배치에 대해 제약이 있는 경우에는 수지 돌기부 (3a 및 3d) 에는 제 2 수지 돌기부 (16) 를 형성하지 않고, 수지 돌기부 (3b 및 3c) 에만 형성하는 것이어도 된다.
본 발명의 제 5 실시형태에 관련된 반도체 장치의 평면도를 도 11 의 (a) 에 나타낸다.
도 11 의 (a) 는 도 10 의 (a) 와 대응하고, 도 11 의 (b) 는 도 10 의 (b) 와 대응하는 것이다. 도 10 과의 차이는, 제 2 수지 돌기부 (16) 의 양측에 홈부 (15) 를 형성한 점이다. 이와 같은 구성으로 함으로써, 제 2 수지 돌기부 (16) 에 의한 접합의 향상과 홈부 (15) 에 의한 단자간 쇼트의 회피의 양방을 기대할 수 있다.
이상, 설명한 바와 같이, 본 발명의 반도체 장치는 외부 단자의 양측에 수지 돌기부를 가지고 있음으로써, 실장 기판과 외부 단자가 고착될 뿐만 아니라, 실장 기판과 수지 돌기부가 접하여 고정되고, 나아가서는, 수지 돌기부와 외부 단자가 땜납 필릿을 통하여 접속되어 있기 때문에 외부로부터 진동을 반복하여 받았다고 해도 외부 단자의 결손이나 땜납 크랙에는 이르기 어렵다. 또한, 외부 단자는 스트레이트 형상이고 리드 프레임 가공용 스탬핑 프레스 금형의 타발 펀치도 단순 형상이며 펀치 수도 적어 염가의 금형으로 할 수 있다. 또, 외부 단자가 짧음으로써 동일 사이즈의 리드 프레임이면 리드 프레임면 내에 본 발명의 반도체 장치를 다수 레이아웃하는 것이 가능해져, 리드 프레임 1 장당의 반도체 장치 수를 증가시킬 수 있어, 토탈 패키지 제조 비용을 낮출 수 있다.
1 : 리드 프레임 테두리
2, 2a, 2b, 2c : 외부 단자
3 : 수지 봉지체
3a, 3b, 3c, 3d : 수지 돌기부
3h : 수지 돌기부 선단
4a, 4b, 4c : 수지 노치부
5 : 아일랜드
6a, 6c, 7a, 7b : 내부 단자
8 : 다이 어태치제
9 : 반도체 소자
10 : 와이어
11 : 실장 기판
12 : 배선용 구멍
13 : 기판 접합용 땜납
14 : 수지 노치와 외부 단자의 간극
15 : 홈부
16 : 제 2 수지 돌기부

Claims (7)

  1. 수지 봉지체의 일면으로부터 인출된 외부 단자가 일렬로 나열되어 배열된 싱글 인라인 패키지를 사용한 반도체 장치로서,
    상기 수지 봉지체로부터 연장 형성된 수지 돌기부와, 상기 수지 돌기부와 이웃하는 수지 돌기부 사이에 형성된 수지 노치부를 구비하고,
    상기 수지 노치부에는 상기 외부 단자가 배치되고, 상기 외부 단자의 선단이 상기 수지 돌기부의 선단보다 돌출되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 외부 단자의 측면과, 상기 측면과 대향하는 상기 수지 노치부의 내측면은 이간되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 수지 돌기부에 홈부를 형성하고, 상기 홈부는, 상기 외부 단자와, 상기 외부 단자와 이웃하는 외부 단자 사이에 배치되는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 수지 돌기부에 제 2 수지 돌기부를 형성하고, 상기 제 2 수지 돌기부는, 상기 외부 단자와, 상기 외부 단자와 이웃하는 외부 단자 사이에 배치되는 것을 특징으로 하는 반도체 장치.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 수지 노치부의 내측면을 테이퍼 형상으로 하고, 상기 내측면과 상기 외부 단자 사이의 간극이 상기 외부 단자의 기부로부터 선단을 향함에 따라 서서히 폭을 넓게 한 것을 특징으로 하는 반도체 장치.
  6. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 수지 노치부의 내측면을 계단상으로 하고, 상기 내측면과 상기 외부 단자 사이의 간극이 외부 단자의 기부로부터 선단을 향함에 따라 서서히 폭을 넓게 한 것을 특징으로 하는 반도체 장치.
  7. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 수지 노치부의 내측면을 원호상으로 하고, 상기 내측면과 상기 외부 단자 사이의 간극이 외부 단자의 기부로부터 선단을 향함에 따라 서서히 폭을 넓게 한 것을 특징으로 하는 반도체 장치.
KR1020180023679A 2017-03-17 2018-02-27 반도체 장치 KR20180106874A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017052824A JP6827347B2 (ja) 2017-03-17 2017-03-17 半導体装置
JPJP-P-2017-052824 2017-03-17

Publications (1)

Publication Number Publication Date
KR20180106874A true KR20180106874A (ko) 2018-10-01

Family

ID=63519600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180023679A KR20180106874A (ko) 2017-03-17 2018-02-27 반도체 장치

Country Status (5)

Country Link
US (1) US10586773B2 (ko)
JP (1) JP6827347B2 (ko)
KR (1) KR20180106874A (ko)
CN (1) CN108630648B (ko)
TW (1) TW201901897A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6561940B2 (ja) * 2016-08-12 2019-08-21 株式会社デンソー 半導体センサ及びその製造方法
CN111162420B (zh) * 2018-11-08 2023-10-20 富鼎精密工业（郑州）有限公司 射频连接器
US20200225067A1 (en) * 2019-01-15 2020-07-16 Nxp B.V. Sensor package, sensor assembly, and method of fabrication

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3163814B2 (ja) 1993-01-14 2001-05-08 富士電機株式会社 半導体装置
EP1270168B1 (en) * 2001-06-25 2006-02-22 The Furukawa Electric Co., Ltd. Chip antenna and method of manufacturing the same
JP2005158778A (ja) * 2003-11-20 2005-06-16 New Japan Radio Co Ltd リードフレームの製造方法及び半導体装置の製造方法
JP2007207924A (ja) * 2006-01-31 2007-08-16 Murata Mfg Co Ltd 表面実装型電子部品
JP2008283019A (ja) * 2007-05-11 2008-11-20 Toyota Motor Corp 電子部品
JP2010258200A (ja) * 2009-04-24 2010-11-11 Panasonic Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW201901897A (zh) 2019-01-01
JP6827347B2 (ja) 2021-02-10
US20180269165A1 (en) 2018-09-20
US10586773B2 (en) 2020-03-10
CN108630648A (zh) 2018-10-09
JP2018157070A (ja) 2018-10-04
CN108630648B (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US20060071307A1 (en) Lead frame and semiconductor package therefor
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
JPH09260550A (ja) 半導体装置
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
KR20180106874A (ko) 반도체 장치
JP6677616B2 (ja) 半導体装置の製造方法
US8242587B2 (en) Electronic device and pressure sensor
CN112750801B (zh) 功率半导体装置
KR20140100904A (ko) 반도체 장치
JP4887346B2 (ja) 半導体装置
JP2011192817A (ja) 面実装半導体装置及び面実装半導体装置の製造方法
JP6663294B2 (ja) 半導体装置の製造方法
JP5857883B2 (ja) モールドパッケージの製造方法
JP2018166083A (ja) 電子部品モジュール、及び電子部品モジュールの製造方法
JP2013187268A (ja) 半導体モジュール
JP7420640B2 (ja) 電流センサおよび電流センサの製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
JP6264193B2 (ja) モールドパッケージ
KR0129198B1 (ko) 반도체 패키지
WO2020079743A1 (ja) 電力用半導体装置及びその製造方法
KR19980085416A (ko) 홈을 갖는 리드 프레임
JP4383436B2 (ja) 半導体装置
JPH08340074A (ja) 樹脂封止型半導体装置及びその製造方法