JP3872530B2 - 半導体装置およびその製造に用いるリードフレーム - Google Patents
半導体装置およびその製造に用いるリードフレーム Download PDFInfo
- Publication number
- JP3872530B2 JP3872530B2 JP26960495A JP26960495A JP3872530B2 JP 3872530 B2 JP3872530 B2 JP 3872530B2 JP 26960495 A JP26960495 A JP 26960495A JP 26960495 A JP26960495 A JP 26960495A JP 3872530 B2 JP3872530 B2 JP 3872530B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor chip
- lead
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造に用いるリードフレームに関する。
【０００２】
【従来の技術】
半導体装置の一つとして、樹脂封止（レジンパッケージ）型半導体装置が知られている。
【０００３】
また、レジンパッケージ型半導体装置の一つとして、半導体チップの上面に絶縁テープを介して金属製リードフレームのインナー・リードを接着し、インナー・リードと半導体チップの電極を導電性のワイヤで接続したＬＯＣ（Lead on Chip）構造が知られている。
【０００４】
ＬＯＣ構造の半導体装置については、日経ＢＰ社発行「日経マイクロデバイス」1991年２月号、同年２月１日発行、Ｐ89〜Ｐ97に記載されている。
【０００５】
この文献には、ＬＯＣ構造を使った１６ＭＤＲＡＭ（Dynamic Random Access Memory) 向けＳＯＪ（Small Outline J-Leaded) について記載されている。
【０００６】
この文献には、ＬＯＣ構造以外に、ダイ・パッド（タブ）上にチップを搭載する構造の半導体装置、リード上に絶縁テープを介してチップを搭載するＣＯＬ（Chip on Lead) 構造の半導体装置が示されている。
【０００７】
また、この文献には、ＬＯＣ構造において、「チップ上全面に渡りリードがあるためモールド流れを妨げやすい。このためモールド時にチップ上下面へ同時に充填し，ボイドを発生させない上下バランス，モールド条件をシュミレーションで決定している。」旨記載されている。
【０００８】
【発明が解決しようとする課題】
従来のＬＯＣ型半導体装置は、パッケージサイズとチップサイズの差が少なかった。
【０００９】
また、ＬＯＣ型半導体装置の製造におけるモールドでは、パッケージ形成のためのキャビティでの流入レジンの流入バランスをとるため、チップの上下面側の空間高さを略同程度に設定している。
【００１０】
これによって、キャビティ間の上下空間を流れるレジンの流速は均一となり、形成されるパッケージ内に気泡（ボイド）が発生しなくなる。
【００１１】
また、リードフレームのタブ上にチップを固定した後、チップの電極とリード内端部分をワイヤで接続し、かつトランスファモールドによってパッケージを形成する通常の樹脂封止型半導体装置の製造においても、モールド型によって形成されるキャビティにおけるチップの上面側の空間高さと、タブの下面側の空間高さは略同一に設定されてモールドが行われている。
【００１２】
一方、本出願人においては、ＬＯＣ構造の半導体装置において、微細加工によって回路パターンの縮小化を図り、チップの一層の縮小化（シュリンク）を図っている。
【００１３】
しかし、チップサイズの縮小化（小型化）は下記のような問題を新たに引き起こすことが判明した。
【００１４】
すなわち、チップサイズの小型化によって、たとえば、細長のパッケージの両端側では、半導体チップ部分が存在しないためレジンだけとなり、パッケージのレジンバランスが崩れる。この結果、パッケージ形成時のトランスファモールド時、キャビティに流れ込むモールドレジンの流れが不均一となり、パッケージ内にボイドが発生してしまい、耐湿性が低下することが判明した。
【００１５】
また、パッケージを形成するレジンの量がパッケージの両端側で多く、中央部分で少ないため、パッケージの中央上面が窪むような反りが発生する。パッケージの長手方向での反りは、配線基板に半導体装置を実装した場合、パッケージの端側のリードが配線基板の固定用配線部分（ランド）から浮き上がり、半田による確実な接続が出来ない場合も発生する。
【００１６】
本発明の目的は、パッケージ内にボイドのない耐湿性に優れた半導体装置を提供することにある。
【００１７】
本発明の他の目的は、パッケージの反りのない半導体装置を提供することにある。
【００１８】
本発明の他の目的は、半導体装置の製造において、パッケージ内にボイドが発生しないリードフレームを提供することにある。
【００１９】
本発明の他の目的は、半導体装置の製造において、パッケージが反ったりしないリードフレームを提供することにある。
【００２０】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００２１】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２２】
（１）半導体チップと、複数のリードと、前記リードと前記半導体チップの電極を接続する導電性のワイヤと、前記半導体チップおよびリードの一部ならびに前記ワイヤを覆う樹脂からなるパッケージとを有する半導体装置であって、前記パッケージ内でありかつ前記半導体チップが位置しない領域の所定のリード部分にはパッケージのレジンバランスをとるバランス部が設けられている。前記リードの一部は半導体チップの一面に絶縁テープを介して接着され、ＬＯＣ構造を構成している。前記バランス部は前記リードの側面から突出した分岐片となり、前記半導体チップが位置する下面側に途中で屈曲している。
【００２３】
（２）前記手段（１）を製造するためのリードフレームであり、パターニングされた金属板からなり、半導体チップに絶縁テープを介して固定されるとともに前記半導体チップの電極に導電性のワイヤを介して接続される複数のリードと、前記リードを連結するダムとを有し、使用時には所定領域がレジンからなるパッケージで封止されるリードフレームであって、前記一部のリードには前記パッケージのレジンバランスをとるバランス部が設けられている構造となっている。前記バランス部は一部のリードの側面から突出した分岐片からなり、半導体チップが位置する領域以外に設けられ、前記半導体チップが位置する下面側に屈曲している。
【００２４】
（３）半導体チップと、前記半導体チップが固定されるタブと、前記タブを支持するタブ吊りリードと、複数のリードと、前記リードと前記半導体チップの電極を接続する導電性のワイヤと、前記半導体チップおよびリードの一部ならびに前記ワイヤ等を覆う樹脂からなるパッケージとを有する半導体装置であって、前記パッケージ内でありかつ前記半導体チップが位置しない領域のタブ吊りリード部分にはパッケージのレジンバランスをとるバランス部が設けられている。前記バランス部は前記タブ吊りリードの側面から突出した複数の分岐片となり、前記半導体チップが位置する下面側に途中で屈曲している。
【００２５】
（４）前記手段（３）を製造するためのリードフレームであり、パターニングされた金属板からなり、半導体チップを固定するタブと、前記タブを支持するタブ吊りリードと、前記半導体チップの周縁に一端を臨ませる複数のリードとを有し、使用時には所定領域がレジンからなるパッケージで封止されるリードフレームであって、前記タブ吊りリードには前記パッケージのレジンバランスをとるバランス部が設けられている構造となっている。前記バランス部は分岐片からなり、半導体チップが位置する領域以外に設けられ、前記半導体チップが位置する下面側に屈曲している。
【００２６】
前記（１）の手段によれば、パッケージに比較して小型となった半導体チップの周囲領域に、リードの側面から突出する分岐片が延在している。また、前記分岐片は半導体チップが位置する下面側に途中で屈曲していることから、前記バランス部は補強体あるいはレジンモールド時のレジン流れを均一とするバランス体として作用するため、パッケージ内に気泡が発生したり、パッケージを構成するレジンの収縮状況の違いによるパッケージの反りを防止することができる。これにより、半導体装置はボイド発生がなくパッケージの反りのないＬＯＣ型半導体装置やＣＯＬ型半導体装置となる。
【００２７】
前記（２）の手段によれば、バランス部を有するリードフレームを使用して半導体装置を製造するため、パッケージ形成時、前記手段（１）と同様に前記バランス部は補強体あるいはレジンモールド時のレジン流れを均一とするバランス体として作用するため、パッケージ内に気泡が発生したり、パッケージを構成するレジンの収縮状況の違いによるパッケージの反りを防止することができる。これにより、パッケージの反りのないＬＯＣ型半導体装置やＣＯＬ型半導体装置を製造することができる。
【００２８】
前記（３）の手段によれば、パッケージに比較して小型となった半導体チップの周囲領域に、タブ吊りリードの側面から突出する分岐片が延在している。また、前記分岐片は半導体チップが位置する下面側に途中で屈曲していることから、前記バランス部は補強体あるいはレジンモールド時のレジン流れを均一とするバランス体として作用するため、パッケージ内に気泡が発生したり、パッケージを構成するレジンの収縮状況の違いによるパッケージの反りを防止することができる。これにより、タブ上に半導体チップを固定した構造の半導体装置において、ボイド発生，パッケージの反りを防止できる。
【００２９】
前記（４）の手段によれば、バランス部を有するリードフレームを使用して半導体装置を製造するため、パッケージ形成時、前記手段（３）と同様に前記バランス部は補強体あるいはレジンモールド時のレジン流れを均一とするバランス体として作用するため、パッケージ内に気泡が発生したり、パッケージを構成するレジンの収縮状況の違いによるパッケージの反りを防止することができる。これにより、パッケージ内にボイドがなくかつパッケージに反りのない半導体装置を製造することができる。
【００３０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００３１】
なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３２】
（実施形態１）
図１は本発明の一実施形態（実施形態１）であるＬＯＣ型半導体装置を示す一部を切り欠いた平面図、図２は図１のＡ−Ａ線に沿う断面図、図３は図１のＢ−Ｂ線に沿う断面図、図４は本実施形態１の半導体装置の製造に用いるリードフレームの平面図、図５は同じくリードフレームの一部を示す斜視図、図６は本実施形態１の半導体装置の製造において、半導体チップに絶縁テープを介してリードを固定したリードフレームを示す平面図である。
【００３３】
本実施形態１の半導体装置１は、図１および図２に示すように、外観的には細長矩形体のパッケージ２の長辺部分である両側からそれぞれ複数のリード３を突出させる構造となっている。また、突出するリード３は、パッケージ２の中央部分には設けられず、パッケージ２の両端側に片寄って設けられている。各リード３は、先端がパッケージ２の下面側に曲がるいわゆるＪベンド構造となり、表面実装型となっている。
【００３４】
前記パッケージ２はトランスファモールドによって形成され、レジンで構成されている。
【００３５】
本実施形態１の半導体装置１はＬＯＣ型となり、前記パッケージ２内において、半導体チップ４の上面に絶縁テープ５を介してリード３の先端部分が固定されている。
【００３６】
また、半導体チップ４の電極６と、前記リード３の先端部分は導電性のワイヤ７で電気的に接続されている。リード３の先端部分は、図３に示すように、一段低く形成され、リード３の他の部分が半導体チップ４に接触しないように配慮されている。
【００３７】
本実施形態１の半導体装置１では、半導体チップ４は縮小化され、パッケージ２の両端側に長く半導体チップ４が位置しない空き領域が発生する。
【００３８】
パッケージ２の外から中に向かって延在する各リード３は、前記空き領域内に延在し、途中で屈曲した後再びパッケージ２の長手方向に沿って延在し、先端部分を半導体チップ４上に離して這わせ、かつ半導体チップ４上の絶縁テープ５に接続される構造となっている。
【００３９】
前記リード３の屈曲部分は、最短距離をとるように斜め方向に延在するように設計されるため、パッケージ２の一対の長辺部分からパッケージ２内に延在する最外側のリード３と、パッケージ２の端面部分との間には、リードが存在しない三角形状の領域（リード不在領域９）が発生する。
【００４０】
したがって、このままの状態でトランスファモールドを行ってパッケージ２を形成した場合、前記リード不在領域９の部分は、パッケージ２の上から下までがレジンだけとなり、レジンバランスをとるように設計されたパッケージ２の中央部分とは異なりレジンバランスが崩れ、ボイド発生やパッケージの反りの発生の原因となる。
【００４１】
そこで、本実施形態１では、最外側のリード３ａの側面から前記リード不在領域９に向かって複数本（たとえば、４本）の分岐片１０を突出させ、パッケージのレジンバランスをとるバランス部１１としてある。
【００４２】
また、前記分岐片１０は、リード３の延在面と同一の面に延在させておくだけでも効果があるが、パッケージのレジンバランスをさらに良くするため、図３および図５に示すように、半導体チップ４が位置する側、すなわち、下面側に一段屈曲させてある。そして、この屈曲の程度、すなわち、一段下がった分岐片１０の高さの選択によってパッケージのレジンバランスが所望の程度に設定される。また、分岐片１０は短いことから、一段屈曲する屈曲部分を垂直に折り曲げておくことによって、一段低い部分の長さを多くすることができ、パッケージのレジンバランスをとる効果をさらに上げることができる。
【００４３】
本実施形態１のＬＯＣ型の半導体装置の場合には、前記分岐片１０は半導体チップが下方に位置するため下方に一段屈曲するが、半導体チップがリードの上方に位置するＣＯＬ型の半導体装置の場合には、前記分岐片１０は半導体チップが位置する側、すなわち、上面側に屈曲する。
【００４４】
このような半導体装置１において、前記バランス部１１としての分岐片１０は、パッケージ２の反りを防止するための補強体として作用する。すなわち、パッケージ２はトランスファモールドによって形成されるが、そのときのレジンの硬化収縮において、前記分岐片１０の存在によってパッケージ２の上面側と下面側のレジンバランスが良好にとられているため、また、分岐片１０が補強体として作用するため、パッケージ２の反りが発生しなくなる。
【００４５】
また、バランス部１１としての分岐片１０は、パッケージのレジンバランスをとることから、パッケージを形成する際のトランスファモールド時、モールドレジンの流れが半導体チップの上面側と下面側で均一となって空気を巻き込み難くなるため、パッケージ内にボイドが発生しなくなり、半導体装置１の耐湿性が向上する。
【００４６】
これにより、半導体装置１はボイド発生がなくパッケージの反りのないＬＯＣ型半導体装置となる。
【００４７】
つぎに、本実施形態１の半導体装置１の製造と、製造に使用されるリードフレーム１５について説明する。
【００４８】
リードフレーム１５は、図４に示すように、たとえば、０．１５ｍｍ程度の薄い金属板を精密プレス処理やエッチング処理によって所望のパターンにパターニングされた構造となっている。
【００４９】
リードフレーム１５は、一対の平行に延在する外枠１６と、この一対の外枠１６を連結し外枠１６に直交する方向に延在する一対の内枠１７とによって形成される枠構造となっている。
【００５０】
また、前記外枠１６の内側から複数（たとえば、８本）のリード３が枠内に突出している。８本のリード３は外枠１６の中央部分には設けられず、両端側にそれぞれ４本づつ設けられている。
【００５１】
リードフレーム１５の枠の中央を外れた位置には、前記外枠１６に平行に細いダム１９がそれぞれ設けられている。これら２本のダム１９は内枠１７に連結されるパターンとなっている。この２本のダム１９と、２本のダム１９間の内枠１７とによって囲まれる矩形領域のわずか内側の矩形領域が、パッケージ２を形成するためのモールド領域２０となる。したがって、前記ダム１９は、トランスファモールド時、溶けたレジンの流出を防止するためのダムとして作用する。
【００５２】
外枠１６から突出したリード３は、内枠１７に平行に延在し、ダム１９を通過し、モールド領域２０に入った部分で枠中央に斜めに進み、再び屈曲して先端部分を外枠１６に平行に延在させる構造となっている。図４において、リードフレーム１５の左右から進んできたリード３の先端間には、ワイヤボンディングのために所定の間隔が発生するように設計されている。
【００５３】
このままでは、リードフレーム１５の左右の最外側のリード３ａにおいて、図４の上下の最外側のリード３ａ間には、前述のようにリード不在領域９が発生することになることから、本実施形態１のリードフレーム１５では、図４および図５に示すように、前記最外側のリード３ａの側面から一定間隔に複数本（４本）の分岐片１０が設けられ、バランス部１１を構成するようになっている。これら分岐片１０は、リード不在領域９を略埋めるように設けられる。
【００５４】
また、前記リード３は、図３および図５に示すように、先端部分は一段低くなっている。これは、リード３の先端が半導体チップ４上に貼り付けられる絶縁テープ５に接続される必要があるが、半導体チップ４上に延在するリード部分は、半導体チップ４に接触させないためである。
【００５５】
前記分岐片１０の本数および分岐片１０の先端部分を一段低くする高さの程度は、パッケージのレジンバランスが良好となるように選択される。
【００５６】
また、分岐片１０は短いことから、一段屈曲する屈曲部分を垂直に折り曲げるよにすればて、一段低い部分の長さを多くすることができ、パッケージのレジンバランスをとる効果をさらに上げるようになる。
【００５７】
なお、図示はしないが、前記外枠１６には、リードフレームの搬送や位置決めに使用するガイド孔が設けられている。
【００５８】
ＬＯＣ型半導体装置の製造においては、図６に示すように、前記リードフレーム１５の各リード３部分が、半導体チップ４の上面に絶縁テープ５を介して固定される。
【００５９】
つぎに、半導体チップ４の電極６とリード３の先端部分が導電性のワイヤ７で接続される。
【００６０】
つぎに、常用のトランスファモールド装置によって、二点鎖線で示すようにパッケージ２が形成される。
【００６１】
つぎに、リードフレーム１５の不要部分を切断除去するとともに、パッケージ２の外側に突出されたリード３を成形し、図１および図２に示すような半導体装置１を製造する。
【００６２】
本実施形態１の半導体装置１は、パッケージのレジンバランスをとるため、一部のリードに分岐片１０を設けてバランス部１１とした構造となっていることから、その製造において、トランスファモールド時にモールドレジンの流れが均一となり、気泡を含まないパッケージ２が形成されるため、耐湿性の優れた半導体装置となる。
【００６３】
本実施形態１の半導体装置１は、パッケージのレジンバランスをとるため、一部のリードに分岐片１０を設けてバランス部１１とした構造となっている。前記分岐片１０はパッケージのレジンバランスをとるためだけではなく、補強体としても作用するため、レジン量分布の不均一によるパッケージ２の反りの発生を抑えることができ、実装歩留りの高い半導体装置となる。
【００６４】
本実施形態１のリードフレーム１５は、パッケージ２のレジンバランスをとるバランス部１１をリードの一部に分岐片１０として形成してあることから、このリードフレーム１５を用いて半導体装置１を製造した場合、前述のように半導体装置１のパッケージ２に気泡を含まずかつパッケージ２に反りのない半導体装置を製造することができる。したがって、半導体装置の製造歩留りの向上から、半導体装置の製造コストの低減が達成できる。
【００６５】
なお、本実施形態１の半導体装置１において、パッケージ２内のリード３部分は、半導体チップ４から外れた位置で一段下方に屈曲させ、パッケージのレジンバランスをとるようにしてもよい。
【００６６】
また、最外側のリード３ａの側面から突出する分岐片１０は、その付け根部分が細く括れさせておいてもよい。この場合、リード上部レジンとリード下部レジンのバランスが良くなり反り量を低減できる。
【００６７】
（実施形態２）
図７は本発明の一実施形態（実施形態２）であるＬＯＣ型半導体装置を示す一部を切り欠いた平面図である。
【００６８】
本実施形態２の半導体装置１は、図１で示す実施形態１の半導体装置１において、最外側のリード３ａをリード不在領域９に繰り返し引き回すことによってバランス部１１を形成している。このバランス部１１は、最外側のリード３ａの延在面と同一の面であってもよく、また、半導体チップ４が存在する下面側に部分的に一段低くするようにしてもよい。バランス部１１の存在によって、半導体装置１のパッケージ２内にボイドが発生しなくなり、かつまたパッケージ２の反りが発生しなくなる。
【００６９】
（実施形態３）
図８は本発明の一実施形態（実施形態３）である半導体装置を示す一部を切り欠いた平面図、図９は図８のＣ−Ｃ線に沿う断面図である。
【００７０】
本実施形態３の半導体装置１は、パッケージ２内において、半導体チップ４を支持板であるタブ２５上に固定するとともに、半導体チップ４の周囲近傍にリード３の先端を臨ませ、半導体チップ４の電極とリード３の先端部分をワイヤ７で接続した最も一般的な樹脂封止型半導体装置に本発明を適用したものである。
【００７１】
本実施形態３では、前記タブ２５を支持するタブ吊りリード２６の両側面から一定間隔で分岐片１０をリード不在領域９に突出させてバランス部１１としたものである。
【００７２】
前記タブ吊りリード２６は２か所で屈曲し、図９に示すように、タブ２５がリード３よりも一段低くなっている。
【００７３】
図１０は本実施形態３の半導体装置１の製造に用いるリードフレーム１５を示す平面図である。リードフレーム１５は、外枠１６と内枠１７とからなる枠の中央部分に半導体チップ４よりもわずかに大きいタブ２５が設けられている。このタブ２５は、その両端をタブ吊りリード２６で支持されている。タブ吊りリード２６は、内枠１７近傍で二股に分岐して内枠１７に連結されている。
【００７４】
外枠１６の内側から延在するリード３は、内枠１７に平行に延在し、ダム１９を通過して延在する形状になっている。また、一部のリード３においては、ダム１９を通過し、モールド領域２０に入った部分で屈曲して外枠１６に平行に延在し、その先端をタブ２５の縁近傍に臨ませるようになっている。
【００７５】
本実施形態３の半導体装置１でも、前記実施形態の場合と同様に、リード不在領域９に分岐片１０を突出させていることから、パッケージのレジンバランスが良好となり、パッケージ２内でのボイドの発生を抑止できるとともに、パッケージ２の反りを防止できる。
【００７６】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００７８】
（１）半導体装置の製造において、パッケージのレジンバランスをとるバランス部をリードに設けたリードフレームを使用して半導体装置を製造するため、パッケージを形成するトランスファモールド時、前記バランス部の働きによってレジン流れが均一となり、パッケージ内に気泡が発生しなくなる。この結果、半導体装置は耐湿性の優れたものとなる。
【００７９】
（２）半導体装置の製造において、パッケージのレジンバランスをとるバランス部をリードに設けたリードフレームを使用して半導体装置を製造するため、パッケージのレジンバランスが良くなるとともに、前記バランス部は補強体として作用するため、パッケージの反りが発生しなくなる。
【００８０】
（３）半導体装置の製造において、パッケージのレジンバランスをとるバランス部をリードに設けたリードフレームを使用して半導体装置を製造するため、気泡発生やパッケージの反りを防止できるため、半導体チップの縮小化が達成できる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）であるＬＯＣ型半導体装置を示す一部を切り欠いた平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】図１のＢ−Ｂ線に沿う断面図である。
【図４】本実施形態１の半導体装置の製造に用いるリードフレームの平面図である。
【図５】本実施形態１の半導体装置の製造に用いるリードフレームの一部を示す斜視図である。
【図６】本実施形態１の半導体装置の製造において、半導体チップに絶縁テープを介してリードを固定したリードフレームを示す平面図である。
【図７】本発明の一実施形態（実施形態２）であるＬＯＣ型半導体装置を示す一部を切り欠いた平面図である。
【図８】本発明の一実施形態（実施形態３）である半導体装置を示す一部を切り欠いた平面図である。
【図９】図８のＣ−Ｃ線に沿う断面図である。
【図１０】本実施形態３の半導体装置の製造に用いるリードフレームの平面図である。
【符号の説明】
１…半導体装置、２…パッケージ、３…リード、３ａ…最外側のリード、４…半導体チップ、５…絶縁テープ、６…電極、７…ワイヤ、９…リード不在領域、１０…分岐片、１１…バランス部、１５…リードフレーム、１６…外枠、１７…内枠、１９…ダム、２０…モールド領域、２５…タブ、２６…タブ吊りリード。
【発明の属する技術分野】
本発明は半導体装置およびその製造に用いるリードフレームに関する。
【０００２】
【従来の技術】
半導体装置の一つとして、樹脂封止（レジンパッケージ）型半導体装置が知られている。
【０００３】
また、レジンパッケージ型半導体装置の一つとして、半導体チップの上面に絶縁テープを介して金属製リードフレームのインナー・リードを接着し、インナー・リードと半導体チップの電極を導電性のワイヤで接続したＬＯＣ（Lead on Chip）構造が知られている。
【０００４】
ＬＯＣ構造の半導体装置については、日経ＢＰ社発行「日経マイクロデバイス」1991年２月号、同年２月１日発行、Ｐ89〜Ｐ97に記載されている。
【０００５】
この文献には、ＬＯＣ構造を使った１６ＭＤＲＡＭ（Dynamic Random Access Memory) 向けＳＯＪ（Small Outline J-Leaded) について記載されている。
【０００６】
この文献には、ＬＯＣ構造以外に、ダイ・パッド（タブ）上にチップを搭載する構造の半導体装置、リード上に絶縁テープを介してチップを搭載するＣＯＬ（Chip on Lead) 構造の半導体装置が示されている。
【０００７】
また、この文献には、ＬＯＣ構造において、「チップ上全面に渡りリードがあるためモールド流れを妨げやすい。このためモールド時にチップ上下面へ同時に充填し，ボイドを発生させない上下バランス，モールド条件をシュミレーションで決定している。」旨記載されている。
【０００８】
【発明が解決しようとする課題】
従来のＬＯＣ型半導体装置は、パッケージサイズとチップサイズの差が少なかった。
【０００９】
また、ＬＯＣ型半導体装置の製造におけるモールドでは、パッケージ形成のためのキャビティでの流入レジンの流入バランスをとるため、チップの上下面側の空間高さを略同程度に設定している。
【００１０】
これによって、キャビティ間の上下空間を流れるレジンの流速は均一となり、形成されるパッケージ内に気泡（ボイド）が発生しなくなる。
【００１１】
また、リードフレームのタブ上にチップを固定した後、チップの電極とリード内端部分をワイヤで接続し、かつトランスファモールドによってパッケージを形成する通常の樹脂封止型半導体装置の製造においても、モールド型によって形成されるキャビティにおけるチップの上面側の空間高さと、タブの下面側の空間高さは略同一に設定されてモールドが行われている。
【００１２】
一方、本出願人においては、ＬＯＣ構造の半導体装置において、微細加工によって回路パターンの縮小化を図り、チップの一層の縮小化（シュリンク）を図っている。
【００１３】
しかし、チップサイズの縮小化（小型化）は下記のような問題を新たに引き起こすことが判明した。
【００１４】
すなわち、チップサイズの小型化によって、たとえば、細長のパッケージの両端側では、半導体チップ部分が存在しないためレジンだけとなり、パッケージのレジンバランスが崩れる。この結果、パッケージ形成時のトランスファモールド時、キャビティに流れ込むモールドレジンの流れが不均一となり、パッケージ内にボイドが発生してしまい、耐湿性が低下することが判明した。
【００１５】
また、パッケージを形成するレジンの量がパッケージの両端側で多く、中央部分で少ないため、パッケージの中央上面が窪むような反りが発生する。パッケージの長手方向での反りは、配線基板に半導体装置を実装した場合、パッケージの端側のリードが配線基板の固定用配線部分（ランド）から浮き上がり、半田による確実な接続が出来ない場合も発生する。
【００１６】
本発明の目的は、パッケージ内にボイドのない耐湿性に優れた半導体装置を提供することにある。
【００１７】
本発明の他の目的は、パッケージの反りのない半導体装置を提供することにある。
【００１８】
本発明の他の目的は、半導体装置の製造において、パッケージ内にボイドが発生しないリードフレームを提供することにある。
【００１９】
本発明の他の目的は、半導体装置の製造において、パッケージが反ったりしないリードフレームを提供することにある。
【００２０】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００２１】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２２】
（１）半導体チップと、複数のリードと、前記リードと前記半導体チップの電極を接続する導電性のワイヤと、前記半導体チップおよびリードの一部ならびに前記ワイヤを覆う樹脂からなるパッケージとを有する半導体装置であって、前記パッケージ内でありかつ前記半導体チップが位置しない領域の所定のリード部分にはパッケージのレジンバランスをとるバランス部が設けられている。前記リードの一部は半導体チップの一面に絶縁テープを介して接着され、ＬＯＣ構造を構成している。前記バランス部は前記リードの側面から突出した分岐片となり、前記半導体チップが位置する下面側に途中で屈曲している。
【００２３】
（２）前記手段（１）を製造するためのリードフレームであり、パターニングされた金属板からなり、半導体チップに絶縁テープを介して固定されるとともに前記半導体チップの電極に導電性のワイヤを介して接続される複数のリードと、前記リードを連結するダムとを有し、使用時には所定領域がレジンからなるパッケージで封止されるリードフレームであって、前記一部のリードには前記パッケージのレジンバランスをとるバランス部が設けられている構造となっている。前記バランス部は一部のリードの側面から突出した分岐片からなり、半導体チップが位置する領域以外に設けられ、前記半導体チップが位置する下面側に屈曲している。
【００２４】
（３）半導体チップと、前記半導体チップが固定されるタブと、前記タブを支持するタブ吊りリードと、複数のリードと、前記リードと前記半導体チップの電極を接続する導電性のワイヤと、前記半導体チップおよびリードの一部ならびに前記ワイヤ等を覆う樹脂からなるパッケージとを有する半導体装置であって、前記パッケージ内でありかつ前記半導体チップが位置しない領域のタブ吊りリード部分にはパッケージのレジンバランスをとるバランス部が設けられている。前記バランス部は前記タブ吊りリードの側面から突出した複数の分岐片となり、前記半導体チップが位置する下面側に途中で屈曲している。
【００２５】
（４）前記手段（３）を製造するためのリードフレームであり、パターニングされた金属板からなり、半導体チップを固定するタブと、前記タブを支持するタブ吊りリードと、前記半導体チップの周縁に一端を臨ませる複数のリードとを有し、使用時には所定領域がレジンからなるパッケージで封止されるリードフレームであって、前記タブ吊りリードには前記パッケージのレジンバランスをとるバランス部が設けられている構造となっている。前記バランス部は分岐片からなり、半導体チップが位置する領域以外に設けられ、前記半導体チップが位置する下面側に屈曲している。
【００２６】
前記（１）の手段によれば、パッケージに比較して小型となった半導体チップの周囲領域に、リードの側面から突出する分岐片が延在している。また、前記分岐片は半導体チップが位置する下面側に途中で屈曲していることから、前記バランス部は補強体あるいはレジンモールド時のレジン流れを均一とするバランス体として作用するため、パッケージ内に気泡が発生したり、パッケージを構成するレジンの収縮状況の違いによるパッケージの反りを防止することができる。これにより、半導体装置はボイド発生がなくパッケージの反りのないＬＯＣ型半導体装置やＣＯＬ型半導体装置となる。
【００２７】
前記（２）の手段によれば、バランス部を有するリードフレームを使用して半導体装置を製造するため、パッケージ形成時、前記手段（１）と同様に前記バランス部は補強体あるいはレジンモールド時のレジン流れを均一とするバランス体として作用するため、パッケージ内に気泡が発生したり、パッケージを構成するレジンの収縮状況の違いによるパッケージの反りを防止することができる。これにより、パッケージの反りのないＬＯＣ型半導体装置やＣＯＬ型半導体装置を製造することができる。
【００２８】
前記（３）の手段によれば、パッケージに比較して小型となった半導体チップの周囲領域に、タブ吊りリードの側面から突出する分岐片が延在している。また、前記分岐片は半導体チップが位置する下面側に途中で屈曲していることから、前記バランス部は補強体あるいはレジンモールド時のレジン流れを均一とするバランス体として作用するため、パッケージ内に気泡が発生したり、パッケージを構成するレジンの収縮状況の違いによるパッケージの反りを防止することができる。これにより、タブ上に半導体チップを固定した構造の半導体装置において、ボイド発生，パッケージの反りを防止できる。
【００２９】
前記（４）の手段によれば、バランス部を有するリードフレームを使用して半導体装置を製造するため、パッケージ形成時、前記手段（３）と同様に前記バランス部は補強体あるいはレジンモールド時のレジン流れを均一とするバランス体として作用するため、パッケージ内に気泡が発生したり、パッケージを構成するレジンの収縮状況の違いによるパッケージの反りを防止することができる。これにより、パッケージ内にボイドがなくかつパッケージに反りのない半導体装置を製造することができる。
【００３０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００３１】
なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３２】
（実施形態１）
図１は本発明の一実施形態（実施形態１）であるＬＯＣ型半導体装置を示す一部を切り欠いた平面図、図２は図１のＡ−Ａ線に沿う断面図、図３は図１のＢ−Ｂ線に沿う断面図、図４は本実施形態１の半導体装置の製造に用いるリードフレームの平面図、図５は同じくリードフレームの一部を示す斜視図、図６は本実施形態１の半導体装置の製造において、半導体チップに絶縁テープを介してリードを固定したリードフレームを示す平面図である。
【００３３】
本実施形態１の半導体装置１は、図１および図２に示すように、外観的には細長矩形体のパッケージ２の長辺部分である両側からそれぞれ複数のリード３を突出させる構造となっている。また、突出するリード３は、パッケージ２の中央部分には設けられず、パッケージ２の両端側に片寄って設けられている。各リード３は、先端がパッケージ２の下面側に曲がるいわゆるＪベンド構造となり、表面実装型となっている。
【００３４】
前記パッケージ２はトランスファモールドによって形成され、レジンで構成されている。
【００３５】
本実施形態１の半導体装置１はＬＯＣ型となり、前記パッケージ２内において、半導体チップ４の上面に絶縁テープ５を介してリード３の先端部分が固定されている。
【００３６】
また、半導体チップ４の電極６と、前記リード３の先端部分は導電性のワイヤ７で電気的に接続されている。リード３の先端部分は、図３に示すように、一段低く形成され、リード３の他の部分が半導体チップ４に接触しないように配慮されている。
【００３７】
本実施形態１の半導体装置１では、半導体チップ４は縮小化され、パッケージ２の両端側に長く半導体チップ４が位置しない空き領域が発生する。
【００３８】
パッケージ２の外から中に向かって延在する各リード３は、前記空き領域内に延在し、途中で屈曲した後再びパッケージ２の長手方向に沿って延在し、先端部分を半導体チップ４上に離して這わせ、かつ半導体チップ４上の絶縁テープ５に接続される構造となっている。
【００３９】
前記リード３の屈曲部分は、最短距離をとるように斜め方向に延在するように設計されるため、パッケージ２の一対の長辺部分からパッケージ２内に延在する最外側のリード３と、パッケージ２の端面部分との間には、リードが存在しない三角形状の領域（リード不在領域９）が発生する。
【００４０】
したがって、このままの状態でトランスファモールドを行ってパッケージ２を形成した場合、前記リード不在領域９の部分は、パッケージ２の上から下までがレジンだけとなり、レジンバランスをとるように設計されたパッケージ２の中央部分とは異なりレジンバランスが崩れ、ボイド発生やパッケージの反りの発生の原因となる。
【００４１】
そこで、本実施形態１では、最外側のリード３ａの側面から前記リード不在領域９に向かって複数本（たとえば、４本）の分岐片１０を突出させ、パッケージのレジンバランスをとるバランス部１１としてある。
【００４２】
また、前記分岐片１０は、リード３の延在面と同一の面に延在させておくだけでも効果があるが、パッケージのレジンバランスをさらに良くするため、図３および図５に示すように、半導体チップ４が位置する側、すなわち、下面側に一段屈曲させてある。そして、この屈曲の程度、すなわち、一段下がった分岐片１０の高さの選択によってパッケージのレジンバランスが所望の程度に設定される。また、分岐片１０は短いことから、一段屈曲する屈曲部分を垂直に折り曲げておくことによって、一段低い部分の長さを多くすることができ、パッケージのレジンバランスをとる効果をさらに上げることができる。
【００４３】
本実施形態１のＬＯＣ型の半導体装置の場合には、前記分岐片１０は半導体チップが下方に位置するため下方に一段屈曲するが、半導体チップがリードの上方に位置するＣＯＬ型の半導体装置の場合には、前記分岐片１０は半導体チップが位置する側、すなわち、上面側に屈曲する。
【００４４】
このような半導体装置１において、前記バランス部１１としての分岐片１０は、パッケージ２の反りを防止するための補強体として作用する。すなわち、パッケージ２はトランスファモールドによって形成されるが、そのときのレジンの硬化収縮において、前記分岐片１０の存在によってパッケージ２の上面側と下面側のレジンバランスが良好にとられているため、また、分岐片１０が補強体として作用するため、パッケージ２の反りが発生しなくなる。
【００４５】
また、バランス部１１としての分岐片１０は、パッケージのレジンバランスをとることから、パッケージを形成する際のトランスファモールド時、モールドレジンの流れが半導体チップの上面側と下面側で均一となって空気を巻き込み難くなるため、パッケージ内にボイドが発生しなくなり、半導体装置１の耐湿性が向上する。
【００４６】
これにより、半導体装置１はボイド発生がなくパッケージの反りのないＬＯＣ型半導体装置となる。
【００４７】
つぎに、本実施形態１の半導体装置１の製造と、製造に使用されるリードフレーム１５について説明する。
【００４８】
リードフレーム１５は、図４に示すように、たとえば、０．１５ｍｍ程度の薄い金属板を精密プレス処理やエッチング処理によって所望のパターンにパターニングされた構造となっている。
【００４９】
リードフレーム１５は、一対の平行に延在する外枠１６と、この一対の外枠１６を連結し外枠１６に直交する方向に延在する一対の内枠１７とによって形成される枠構造となっている。
【００５０】
また、前記外枠１６の内側から複数（たとえば、８本）のリード３が枠内に突出している。８本のリード３は外枠１６の中央部分には設けられず、両端側にそれぞれ４本づつ設けられている。
【００５１】
リードフレーム１５の枠の中央を外れた位置には、前記外枠１６に平行に細いダム１９がそれぞれ設けられている。これら２本のダム１９は内枠１７に連結されるパターンとなっている。この２本のダム１９と、２本のダム１９間の内枠１７とによって囲まれる矩形領域のわずか内側の矩形領域が、パッケージ２を形成するためのモールド領域２０となる。したがって、前記ダム１９は、トランスファモールド時、溶けたレジンの流出を防止するためのダムとして作用する。
【００５２】
外枠１６から突出したリード３は、内枠１７に平行に延在し、ダム１９を通過し、モールド領域２０に入った部分で枠中央に斜めに進み、再び屈曲して先端部分を外枠１６に平行に延在させる構造となっている。図４において、リードフレーム１５の左右から進んできたリード３の先端間には、ワイヤボンディングのために所定の間隔が発生するように設計されている。
【００５３】
このままでは、リードフレーム１５の左右の最外側のリード３ａにおいて、図４の上下の最外側のリード３ａ間には、前述のようにリード不在領域９が発生することになることから、本実施形態１のリードフレーム１５では、図４および図５に示すように、前記最外側のリード３ａの側面から一定間隔に複数本（４本）の分岐片１０が設けられ、バランス部１１を構成するようになっている。これら分岐片１０は、リード不在領域９を略埋めるように設けられる。
【００５４】
また、前記リード３は、図３および図５に示すように、先端部分は一段低くなっている。これは、リード３の先端が半導体チップ４上に貼り付けられる絶縁テープ５に接続される必要があるが、半導体チップ４上に延在するリード部分は、半導体チップ４に接触させないためである。
【００５５】
前記分岐片１０の本数および分岐片１０の先端部分を一段低くする高さの程度は、パッケージのレジンバランスが良好となるように選択される。
【００５６】
また、分岐片１０は短いことから、一段屈曲する屈曲部分を垂直に折り曲げるよにすればて、一段低い部分の長さを多くすることができ、パッケージのレジンバランスをとる効果をさらに上げるようになる。
【００５７】
なお、図示はしないが、前記外枠１６には、リードフレームの搬送や位置決めに使用するガイド孔が設けられている。
【００５８】
ＬＯＣ型半導体装置の製造においては、図６に示すように、前記リードフレーム１５の各リード３部分が、半導体チップ４の上面に絶縁テープ５を介して固定される。
【００５９】
つぎに、半導体チップ４の電極６とリード３の先端部分が導電性のワイヤ７で接続される。
【００６０】
つぎに、常用のトランスファモールド装置によって、二点鎖線で示すようにパッケージ２が形成される。
【００６１】
つぎに、リードフレーム１５の不要部分を切断除去するとともに、パッケージ２の外側に突出されたリード３を成形し、図１および図２に示すような半導体装置１を製造する。
【００６２】
本実施形態１の半導体装置１は、パッケージのレジンバランスをとるため、一部のリードに分岐片１０を設けてバランス部１１とした構造となっていることから、その製造において、トランスファモールド時にモールドレジンの流れが均一となり、気泡を含まないパッケージ２が形成されるため、耐湿性の優れた半導体装置となる。
【００６３】
本実施形態１の半導体装置１は、パッケージのレジンバランスをとるため、一部のリードに分岐片１０を設けてバランス部１１とした構造となっている。前記分岐片１０はパッケージのレジンバランスをとるためだけではなく、補強体としても作用するため、レジン量分布の不均一によるパッケージ２の反りの発生を抑えることができ、実装歩留りの高い半導体装置となる。
【００６４】
本実施形態１のリードフレーム１５は、パッケージ２のレジンバランスをとるバランス部１１をリードの一部に分岐片１０として形成してあることから、このリードフレーム１５を用いて半導体装置１を製造した場合、前述のように半導体装置１のパッケージ２に気泡を含まずかつパッケージ２に反りのない半導体装置を製造することができる。したがって、半導体装置の製造歩留りの向上から、半導体装置の製造コストの低減が達成できる。
【００６５】
なお、本実施形態１の半導体装置１において、パッケージ２内のリード３部分は、半導体チップ４から外れた位置で一段下方に屈曲させ、パッケージのレジンバランスをとるようにしてもよい。
【００６６】
また、最外側のリード３ａの側面から突出する分岐片１０は、その付け根部分が細く括れさせておいてもよい。この場合、リード上部レジンとリード下部レジンのバランスが良くなり反り量を低減できる。
【００６７】
（実施形態２）
図７は本発明の一実施形態（実施形態２）であるＬＯＣ型半導体装置を示す一部を切り欠いた平面図である。
【００６８】
本実施形態２の半導体装置１は、図１で示す実施形態１の半導体装置１において、最外側のリード３ａをリード不在領域９に繰り返し引き回すことによってバランス部１１を形成している。このバランス部１１は、最外側のリード３ａの延在面と同一の面であってもよく、また、半導体チップ４が存在する下面側に部分的に一段低くするようにしてもよい。バランス部１１の存在によって、半導体装置１のパッケージ２内にボイドが発生しなくなり、かつまたパッケージ２の反りが発生しなくなる。
【００６９】
（実施形態３）
図８は本発明の一実施形態（実施形態３）である半導体装置を示す一部を切り欠いた平面図、図９は図８のＣ−Ｃ線に沿う断面図である。
【００７０】
本実施形態３の半導体装置１は、パッケージ２内において、半導体チップ４を支持板であるタブ２５上に固定するとともに、半導体チップ４の周囲近傍にリード３の先端を臨ませ、半導体チップ４の電極とリード３の先端部分をワイヤ７で接続した最も一般的な樹脂封止型半導体装置に本発明を適用したものである。
【００７１】
本実施形態３では、前記タブ２５を支持するタブ吊りリード２６の両側面から一定間隔で分岐片１０をリード不在領域９に突出させてバランス部１１としたものである。
【００７２】
前記タブ吊りリード２６は２か所で屈曲し、図９に示すように、タブ２５がリード３よりも一段低くなっている。
【００７３】
図１０は本実施形態３の半導体装置１の製造に用いるリードフレーム１５を示す平面図である。リードフレーム１５は、外枠１６と内枠１７とからなる枠の中央部分に半導体チップ４よりもわずかに大きいタブ２５が設けられている。このタブ２５は、その両端をタブ吊りリード２６で支持されている。タブ吊りリード２６は、内枠１７近傍で二股に分岐して内枠１７に連結されている。
【００７４】
外枠１６の内側から延在するリード３は、内枠１７に平行に延在し、ダム１９を通過して延在する形状になっている。また、一部のリード３においては、ダム１９を通過し、モールド領域２０に入った部分で屈曲して外枠１６に平行に延在し、その先端をタブ２５の縁近傍に臨ませるようになっている。
【００７５】
本実施形態３の半導体装置１でも、前記実施形態の場合と同様に、リード不在領域９に分岐片１０を突出させていることから、パッケージのレジンバランスが良好となり、パッケージ２内でのボイドの発生を抑止できるとともに、パッケージ２の反りを防止できる。
【００７６】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００７８】
（１）半導体装置の製造において、パッケージのレジンバランスをとるバランス部をリードに設けたリードフレームを使用して半導体装置を製造するため、パッケージを形成するトランスファモールド時、前記バランス部の働きによってレジン流れが均一となり、パッケージ内に気泡が発生しなくなる。この結果、半導体装置は耐湿性の優れたものとなる。
【００７９】
（２）半導体装置の製造において、パッケージのレジンバランスをとるバランス部をリードに設けたリードフレームを使用して半導体装置を製造するため、パッケージのレジンバランスが良くなるとともに、前記バランス部は補強体として作用するため、パッケージの反りが発生しなくなる。
【００８０】
（３）半導体装置の製造において、パッケージのレジンバランスをとるバランス部をリードに設けたリードフレームを使用して半導体装置を製造するため、気泡発生やパッケージの反りを防止できるため、半導体チップの縮小化が達成できる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）であるＬＯＣ型半導体装置を示す一部を切り欠いた平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】図１のＢ−Ｂ線に沿う断面図である。
【図４】本実施形態１の半導体装置の製造に用いるリードフレームの平面図である。
【図５】本実施形態１の半導体装置の製造に用いるリードフレームの一部を示す斜視図である。
【図６】本実施形態１の半導体装置の製造において、半導体チップに絶縁テープを介してリードを固定したリードフレームを示す平面図である。
【図７】本発明の一実施形態（実施形態２）であるＬＯＣ型半導体装置を示す一部を切り欠いた平面図である。
【図８】本発明の一実施形態（実施形態３）である半導体装置を示す一部を切り欠いた平面図である。
【図９】図８のＣ−Ｃ線に沿う断面図である。
【図１０】本実施形態３の半導体装置の製造に用いるリードフレームの平面図である。
【符号の説明】
１…半導体装置、２…パッケージ、３…リード、３ａ…最外側のリード、４…半導体チップ、５…絶縁テープ、６…電極、７…ワイヤ、９…リード不在領域、１０…分岐片、１１…バランス部、１５…リードフレーム、１６…外枠、１７…内枠、１９…ダム、２０…モールド領域、２５…タブ、２６…タブ吊りリード。
Claims (1)
- 表面とそれに対向する裏面を有し、前記表面形状は互いに向かい合う第１、第２の短辺と互いに向かい合う第１、第２の長辺を有する長方形状の半導体チップと、
前記半導体チップを封止する、平面形状が長方形で前記半導体チップの第１、第２の短辺方向に沿う第３、第４の短辺と、前記半導体チップの第１、第２の長辺方向に沿う第３、第４の長辺とを有するパッケージと、
前記半導体チップの上面に一部が延在して前記半導体チップ上面に絶縁テープを介して固定され前記半導体チップの電極と接続し、他部は前記パッケージの第３、第４の長辺それぞれを横切るように前記パッケージから突出する複数のリードとを有し、
前記第３、第４の長辺を横切る複数のリードの前記第３、第４の短辺にもっとも近いリードは、側面から突出する複数の分岐片を有し、
前記分岐片は前記半導体チップの第１、第２の短辺と前記パッケージの第３、第４の短辺との間にそれぞれに設けられ、かつ前記半導体チップが位置する下面側に途中で一段屈曲していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26960495A JP3872530B2 (ja) | 1995-10-18 | 1995-10-18 | 半導体装置およびその製造に用いるリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26960495A JP3872530B2 (ja) | 1995-10-18 | 1995-10-18 | 半導体装置およびその製造に用いるリードフレーム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004110875A Division JP4108637B2 (ja) | 2004-04-05 | 2004-04-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09116074A JPH09116074A (ja) | 1997-05-02 |
| JP3872530B2 true JP3872530B2 (ja) | 2007-01-24 |
Family
ID=17474681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26960495A Expired - Lifetime JP3872530B2 (ja) | 1995-10-18 | 1995-10-18 | 半導体装置およびその製造に用いるリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3872530B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW468258B (en) | 1998-10-21 | 2001-12-11 | Hitachi Ltd | Semiconductor device and method of manufacturing the same |
| KR100359361B1 (ko) * | 1998-12-17 | 2002-10-31 | 닛뽕덴끼 가부시끼가이샤 | 리드 프레임 및 이를 포함한 반도체 장치의 제조방법 |
| JP3161447B2 (ja) | 1998-12-17 | 2001-04-25 | 日本電気株式会社 | リードフレーム |
| DE10014306B4 (de) | 2000-03-23 | 2005-12-22 | Infineon Technologies Ag | Systemträger für einen Halbleiterchip mit einem Leiterrahmen |
| JP2002289758A (ja) * | 2001-03-23 | 2002-10-04 | Hitachi Chem Co Ltd | 半導体装置 |
| TWI273636B (en) | 2005-08-02 | 2007-02-11 | Chipmos Technologies Inc | Chip package having asymmetric molding |
| JP4620710B2 (ja) * | 2007-08-03 | 2011-01-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4755214B2 (ja) * | 2008-02-22 | 2011-08-24 | 力成科技股▲分▼有限公司 | リードフレーム及びそれを用いる半導体装置 |
| CN114203663B (zh) * | 2021-11-24 | 2022-08-19 | 广东气派科技有限公司 | 一种引线框架连筋结构 |
-
1995
- 1995-10-18 JP JP26960495A patent/JP3872530B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09116074A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3334864B2 (ja) | 電子装置 | |
| JP3872530B2 (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| EP0114531B1 (en) | Package for a semiconductor chip with lead terminals | |
| US20130200507A1 (en) | Two-sided die in a four-sided leadframe based package | |
| JPH1056124A (ja) | リードフレーム及びボトムリード型半導体パッケージ | |
| KR100364978B1 (ko) | 반도체패키지의 와이어 본딩용 클램프 및 히트블록 | |
| JP4837628B2 (ja) | 半導体装置 | |
| JP4108637B2 (ja) | 半導体装置 | |
| JPH06104364A (ja) | リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型 | |
| US20090004782A1 (en) | Method of fabricating a two-sided die in a four-sided leadframe based package | |
| JP3136029B2 (ja) | 半導体装置 | |
| KR100333386B1 (ko) | 칩 스캐일 패키지 | |
| JP3305981B2 (ja) | 半導体装置 | |
| KR100566781B1 (ko) | 리드 온 칩 타입 반도체 패키지 | |
| JPH06132458A (ja) | 樹脂封止型半導体装置およびそのリードフレーム | |
| JP3185354B2 (ja) | 半導体装置の製造方法及び半導体装置の樹脂封止装置 | |
| JP3289000B2 (ja) | 半導体装置の製造方法 | |
| JP3224224B2 (ja) | 半導体装置の製造方法 | |
| JPH05243464A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 | |
| JPH04239753A (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| JPS6334289Y2 (ja) | ||
| JPH05291487A (ja) | 半導体リードフレーム | |
| JP3060210U (ja) | リードフレーム及びボトムリード型半導体パッケージ | |
| JPH08264705A (ja) | 半導体装置及びそれを用いた実装構造及び実装方法 | |
| KR19990060455A (ko) | 반도체 칩 사이즈 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040525 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040618 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061020 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |