JPH09116074A - 半導体装置およびその製造に用いるリードフレーム - Google Patents

半導体装置およびその製造に用いるリードフレーム

Info

Publication number
JPH09116074A
JPH09116074A JP26960495A JP26960495A JPH09116074A JP H09116074 A JPH09116074 A JP H09116074A JP 26960495 A JP26960495 A JP 26960495A JP 26960495 A JP26960495 A JP 26960495A JP H09116074 A JPH09116074 A JP H09116074A
Authority
JP
Japan
Prior art keywords
package
lead
semiconductor chip
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26960495A
Other languages
English (en)
Other versions
JP3872530B2 (ja
Inventor
Tamaki Wada
環 和田
Akihiko Iwatani
昭彦 岩谷
Mikako Kimura
美香子 木村
Hiroyuki Miyagi
宏幸 宮城
Masachika Masuda
正親 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP26960495A priority Critical patent/JP3872530B2/ja
Publication of JPH09116074A publication Critical patent/JPH09116074A/ja
Application granted granted Critical
Publication of JP3872530B2 publication Critical patent/JP3872530B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 チップ縮小化におけるパッケージの反りおよ
びボイド発生の防止。 【解決手段】 半導体チップと、複数のリードと、前記
リードと前記半導体チップの電極を接続する導電性のワ
イヤと、前記半導体チップおよびリードの一部ならびに
前記ワイヤを覆う樹脂からなるパッケージとを有する半
導体装置であって、前記パッケージ内でありかつ前記半
導体チップが位置しない領域の所定のリード部分にはパ
ッケージのレジンバランスをとるバランス部が設けられ
ている。前記リードの一部は半導体チップの一面に絶縁
テープを介して接着され、ＬＯＣ構造を構成している。
前記バランス部は前記リードの側面から突出した分岐片
となり、前記半導体チップが位置する下面側に途中で屈
曲している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造に用いるリードフレームに関する。
【０００２】
【従来の技術】半導体装置の一つとして、樹脂封止（レ
ジンパッケージ）型半導体装置が知られている。
【０００３】また、レジンパッケージ型半導体装置の一
つとして、半導体チップの上面に絶縁テープを介して金
属製リードフレームのインナー・リードを接着し、イン
ナー・リードと半導体チップの電極を導電性のワイヤで
接続したＬＯＣ（Lead on Chip）構造が知られている。
【０００４】ＬＯＣ構造の半導体装置については、日経
ＢＰ社発行「日経マイクロデバイス」1991年２月号、同
年２月１日発行、Ｐ89〜Ｐ97に記載されている。
【０００５】この文献には、ＬＯＣ構造を使った１６Ｍ
ＤＲＡＭ（Dynamic Random AccessMemory) 向けＳＯＪ
（Small Outline J-Leaded) について記載されている。
【０００６】この文献には、ＬＯＣ構造以外に、ダイ・
パッド（タブ）上にチップを搭載する構造の半導体装
置、リード上に絶縁テープを介してチップを搭載するＣ
ＯＬ（Chip on Lead) 構造の半導体装置が示されてい
る。
【０００７】また、この文献には、ＬＯＣ構造におい
て、「チップ上全面に渡りリードがあるためモールド流
れを妨げやすい。このためモールド時にチップ上下面へ
同時に充填し，ボイドを発生させない上下バランス，モ
ールド条件をシュミレーションで決定している。」旨記
載されている。
【０００８】
【発明が解決しようとする課題】従来のＬＯＣ型半導体
装置は、パッケージサイズとチップサイズの差が少なか
った。
【０００９】また、ＬＯＣ型半導体装置の製造における
モールドでは、パッケージ形成のためのキャビティでの
流入レジンの流入バランスをとるため、チップの上下面
側の空間高さを略同程度に設定している。
【００１０】これによって、キャビティ間の上下空間を
流れるレジンの流速は均一となり、形成されるパッケー
ジ内に気泡（ボイド）が発生しなくなる。
【００１１】また、リードフレームのタブ上にチップを
固定した後、チップの電極とリード内端部分をワイヤで
接続し、かつトランスファモールドによってパッケージ
を形成する通常の樹脂封止型半導体装置の製造において
も、モールド型によって形成されるキャビティにおける
チップの上面側の空間高さと、タブの下面側の空間高さ
は略同一に設定されてモールドが行われている。
【００１２】一方、本出願人においては、ＬＯＣ構造の
半導体装置において、微細加工によって回路パターンの
縮小化を図り、チップの一層の縮小化（シュリンク）を
図っている。
【００１３】しかし、チップサイズの縮小化（小型化）
は下記のような問題を新たに引き起こすことが判明し
た。
【００１４】すなわち、チップサイズの小型化によっ
て、たとえば、細長のパッケージの両端側では、半導体
チップ部分が存在しないためレジンだけとなり、パッケ
ージのレジンバランスが崩れる。この結果、パッケージ
形成時のトランスファモールド時、キャビティに流れ込
むモールドレジンの流れが不均一となり、パッケージ内
にボイドが発生してしまい、耐湿性が低下することが判
明した。
【００１５】また、パッケージを形成するレジンの量が
パッケージの両端側で多く、中央部分で少ないため、パ
ッケージの中央上面が窪むような反りが発生する。パッ
ケージの長手方向での反りは、配線基板に半導体装置を
実装した場合、パッケージの端側のリードが配線基板の
固定用配線部分（ランド）から浮き上がり、半田による
確実な接続が出来ない場合も発生する。
【００１６】本発明の目的は、パッケージ内にボイドの
ない耐湿性に優れた半導体装置を提供することにある。
【００１７】本発明の他の目的は、パッケージの反りの
ない半導体装置を提供することにある。
【００１８】本発明の他の目的は、半導体装置の製造に
おいて、パッケージ内にボイドが発生しないリードフレ
ームを提供することにある。
【００１９】本発明の他の目的は、半導体装置の製造に
おいて、パッケージが反ったりしないリードフレームを
提供することにある。
【００２０】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００２１】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００２２】（１）半導体チップと、複数のリードと、
前記リードと前記半導体チップの電極を接続する導電性
のワイヤと、前記半導体チップおよびリードの一部なら
びに前記ワイヤを覆う樹脂からなるパッケージとを有す
る半導体装置であって、前記パッケージ内でありかつ前
記半導体チップが位置しない領域の所定のリード部分に
はパッケージのレジンバランスをとるバランス部が設け
られている。前記リードの一部は半導体チップの一面に
絶縁テープを介して接着され、ＬＯＣ構造を構成してい
る。前記バランス部は前記リードの側面から突出した分
岐片となり、前記半導体チップが位置する下面側に途中
で屈曲している。
【００２３】（２）前記手段（１）を製造するためのリ
ードフレームであり、パターニングされた金属板からな
り、半導体チップに絶縁テープを介して固定されるとと
もに前記半導体チップの電極に導電性のワイヤを介して
接続される複数のリードと、前記リードを連結するダム
とを有し、使用時には所定領域がレジンからなるパッケ
ージで封止されるリードフレームであって、前記一部の
リードには前記パッケージのレジンバランスをとるバラ
ンス部が設けられている構造となっている。前記バラン
ス部は一部のリードの側面から突出した分岐片からな
り、半導体チップが位置する領域以外に設けられ、前記
半導体チップが位置する下面側に屈曲している。
【００２４】（３）半導体チップと、前記半導体チップ
が固定されるタブと、前記タブを支持するタブ吊りリー
ドと、複数のリードと、前記リードと前記半導体チップ
の電極を接続する導電性のワイヤと、前記半導体チップ
およびリードの一部ならびに前記ワイヤ等を覆う樹脂か
らなるパッケージとを有する半導体装置であって、前記
パッケージ内でありかつ前記半導体チップが位置しない
領域のタブ吊りリード部分にはパッケージのレジンバラ
ンスをとるバランス部が設けられている。前記バランス
部は前記タブ吊りリードの側面から突出した複数の分岐
片となり、前記半導体チップが位置する下面側に途中で
屈曲している。
【００２５】（４）前記手段（３）を製造するためのリ
ードフレームであり、パターニングされた金属板からな
り、半導体チップを固定するタブと、前記タブを支持す
るタブ吊りリードと、前記半導体チップの周縁に一端を
臨ませる複数のリードとを有し、使用時には所定領域が
レジンからなるパッケージで封止されるリードフレーム
であって、前記タブ吊りリードには前記パッケージのレ
ジンバランスをとるバランス部が設けられている構造と
なっている。前記バランス部は分岐片からなり、半導体
チップが位置する領域以外に設けられ、前記半導体チッ
プが位置する下面側に屈曲している。
【００２６】前記（１）の手段によれば、パッケージに
比較して小型となった半導体チップの周囲領域に、リー
ドの側面から突出する分岐片が延在している。また、前
記分岐片は半導体チップが位置する下面側に途中で屈曲
していることから、前記バランス部は補強体あるいはレ
ジンモールド時のレジン流れを均一とするバランス体と
して作用するため、パッケージ内に気泡が発生したり、
パッケージを構成するレジンの収縮状況の違いによるパ
ッケージの反りを防止することができる。これにより、
半導体装置はボイド発生がなくパッケージの反りのない
ＬＯＣ型半導体装置やＣＯＬ型半導体装置となる。
【００２７】前記（２）の手段によれば、バランス部を
有するリードフレームを使用して半導体装置を製造する
ため、パッケージ形成時、前記手段（１）と同様に前記
バランス部は補強体あるいはレジンモールド時のレジン
流れを均一とするバランス体として作用するため、パッ
ケージ内に気泡が発生したり、パッケージを構成するレ
ジンの収縮状況の違いによるパッケージの反りを防止す
ることができる。これにより、パッケージの反りのない
ＬＯＣ型半導体装置やＣＯＬ型半導体装置を製造するこ
とができる。
【００２８】前記（３）の手段によれば、パッケージに
比較して小型となった半導体チップの周囲領域に、タブ
吊りリードの側面から突出する分岐片が延在している。
また、前記分岐片は半導体チップが位置する下面側に途
中で屈曲していることから、前記バランス部は補強体あ
るいはレジンモールド時のレジン流れを均一とするバラ
ンス体として作用するため、パッケージ内に気泡が発生
したり、パッケージを構成するレジンの収縮状況の違い
によるパッケージの反りを防止することができる。これ
により、タブ上に半導体チップを固定した構造の半導体
装置において、ボイド発生，パッケージの反りを防止で
きる。
【００２９】前記（４）の手段によれば、バランス部を
有するリードフレームを使用して半導体装置を製造する
ため、パッケージ形成時、前記手段（３）と同様に前記
バランス部は補強体あるいはレジンモールド時のレジン
流れを均一とするバランス体として作用するため、パッ
ケージ内に気泡が発生したり、パッケージを構成するレ
ジンの収縮状況の違いによるパッケージの反りを防止す
ることができる。これにより、パッケージ内にボイドが
なくかつパッケージに反りのない半導体装置を製造する
ことができる。
【００３０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
【００３１】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【００３２】（実施形態１）図１は本発明の一実施形態
（実施形態１）であるＬＯＣ型半導体装置を示す一部を
切り欠いた平面図、図２は図１のＡ−Ａ線に沿う断面
図、図３は図１のＢ−Ｂ線に沿う断面図、図４は本実施
形態１の半導体装置の製造に用いるリードフレームの平
面図、図５は同じくリードフレームの一部を示す斜視
図、図６は本実施形態１の半導体装置の製造において、
半導体チップに絶縁テープを介してリードを固定したリ
ードフレームを示す平面図である。
【００３３】本実施形態１の半導体装置１は、図１およ
び図２に示すように、外観的には細長矩形体のパッケー
ジ２の長辺部分である両側からそれぞれ複数のリード３
を突出させる構造となっている。また、突出するリード
３は、パッケージ２の中央部分には設けられず、パッケ
ージ２の両端側に片寄って設けられている。各リード３
は、先端がパッケージ２の下面側に曲がるいわゆるＪベ
ンド構造となり、表面実装型となっている。
【００３４】前記パッケージ２はトランスファモールド
によって形成され、レジンで構成されている。
【００３５】本実施形態１の半導体装置１はＬＯＣ型と
なり、前記パッケージ２内において、半導体チップ４の
上面に絶縁テープ５を介してリード３の先端部分が固定
されている。
【００３６】また、半導体チップ４の電極６と、前記リ
ード３の先端部分は導電性のワイヤ７で電気的に接続さ
れている。リード３の先端部分は、図３に示すように、
一段低く形成され、リード３の他の部分が半導体チップ
４に接触しないように配慮されている。
【００３７】本実施形態１の半導体装置１では、半導体
チップ４は縮小化され、パッケージ２の両端側に長く半
導体チップ４が位置しない空き領域が発生する。
【００３８】パッケージ２の外から中に向かって延在す
る各リード３は、前記空き領域内に延在し、途中で屈曲
した後再びパッケージ２の長手方向に沿って延在し、先
端部分を半導体チップ４上に離して這わせ、かつ半導体
チップ４上の絶縁テープ５に接続される構造となってい
る。
【００３９】前記リード３の屈曲部分は、最短距離をと
るように斜め方向に延在するように設計されるため、パ
ッケージ２の一対の長辺部分からパッケージ２内に延在
する最外側のリード３と、パッケージ２の端面部分との
間には、リードが存在しない三角形状の領域（リード不
在領域９）が発生する。
【００４０】したがって、このままの状態でトランスフ
ァモールドを行ってパッケージ２を形成した場合、前記
リード不在領域９の部分は、パッケージ２の上から下ま
でがレジンだけとなり、レジンバランスをとるように設
計されたパッケージ２の中央部分とは異なりレジンバラ
ンスが崩れ、ボイド発生やパッケージの反りの発生の原
因となる。
【００４１】そこで、本実施形態１では、最外側のリー
ド３ａの側面から前記リード不在領域９に向かって複数
本（たとえば、４本）の分岐片１０を突出させ、パッケ
ージのレジンバランスをとるバランス部１１としてあ
る。
【００４２】また、前記分岐片１０は、リード３の延在
面と同一の面に延在させておくだけでも効果があるが、
パッケージのレジンバランスをさらに良くするため、図
３および図５に示すように、半導体チップ４が位置する
側、すなわち、下面側に一段屈曲させてある。そして、
この屈曲の程度、すなわち、一段下がった分岐片１０の
高さの選択によってパッケージのレジンバランスが所望
の程度に設定される。また、分岐片１０は短いことか
ら、一段屈曲する屈曲部分を垂直に折り曲げておくこと
によって、一段低い部分の長さを多くすることができ、
パッケージのレジンバランスをとる効果をさらに上げる
ことができる。
【００４３】本実施形態１のＬＯＣ型の半導体装置の場
合には、前記分岐片１０は半導体チップが下方に位置す
るため下方に一段屈曲するが、半導体チップがリードの
上方に位置するＣＯＬ型の半導体装置の場合には、前記
分岐片１０は半導体チップが位置する側、すなわち、上
面側に屈曲する。
【００４４】このような半導体装置１において、前記バ
ランス部１１としての分岐片１０は、パッケージ２の反
りを防止するための補強体として作用する。すなわち、
パッケージ２はトランスファモールドによって形成され
るが、そのときのレジンの硬化収縮において、前記分岐
片１０の存在によってパッケージ２の上面側と下面側の
レジンバランスが良好にとられているため、また、分岐
片１０が補強体として作用するため、パッケージ２の反
りが発生しなくなる。
【００４５】また、バランス部１１としての分岐片１０
は、パッケージのレジンバランスをとることから、パッ
ケージを形成する際のトランスファモールド時、モール
ドレジンの流れが半導体チップの上面側と下面側で均一
となって空気を巻き込み難くなるため、パッケージ内に
ボイドが発生しなくなり、半導体装置１の耐湿性が向上
する。
【００４６】これにより、半導体装置１はボイド発生が
なくパッケージの反りのないＬＯＣ型半導体装置とな
る。
【００４７】つぎに、本実施形態１の半導体装置１の製
造と、製造に使用されるリードフレーム１５について説
明する。
【００４８】リードフレーム１５は、図４に示すよう
に、たとえば、０．１５ｍｍ程度の薄い金属板を精密プ
レス処理やエッチング処理によって所望のパターンにパ
ターニングされた構造となっている。
【００４９】リードフレーム１５は、一対の平行に延在
する外枠１６と、この一対の外枠１６を連結し外枠１６
に直交する方向に延在する一対の内枠１７とによって形
成される枠構造となっている。
【００５０】また、前記外枠１６の内側から複数（たと
えば、８本）のリード３が枠内に突出している。８本の
リード３は外枠１６の中央部分には設けられず、両端側
にそれぞれ４本づつ設けられている。
【００５１】リードフレーム１５の枠の中央を外れた位
置には、前記外枠１６に平行に細いダム１９がそれぞれ
設けられている。これら２本のダム１９は内枠１７に連
結されるパターンとなっている。この２本のダム１９
と、２本のダム１９間の内枠１７とによって囲まれる矩
形領域のわずか内側の矩形領域が、パッケージ２を形成
するためのモールド領域２０となる。したがって、前記
ダム１９は、トランスファモールド時、溶けたレジンの
流出を防止するためのダムとして作用する。
【００５２】外枠１６から突出したリード３は、内枠１
７に平行に延在し、ダム１９を通過し、モールド領域２
０に入った部分で枠中央に斜めに進み、再び屈曲して先
端部分を外枠１６に平行に延在させる構造となってい
る。図４において、リードフレーム１５の左右から進ん
できたリード３の先端間には、ワイヤボンディングのた
めに所定の間隔が発生するように設計されている。
【００５３】このままでは、リードフレーム１５の左右
の最外側のリード３ａにおいて、図４の上下の最外側の
リード３ａ間には、前述のようにリード不在領域９が発
生することになることから、本実施形態１のリードフレ
ーム１５では、図４および図５に示すように、前記最外
側のリード３ａの側面から一定間隔に複数本（４本）の
分岐片１０が設けられ、バランス部１１を構成するよう
になっている。これら分岐片１０は、リード不在領域９
を略埋めるように設けられる。
【００５４】また、前記リード３は、図３および図５に
示すように、先端部分は一段低くなっている。これは、
リード３の先端が半導体チップ４上に貼り付けられる絶
縁テープ５に接続される必要があるが、半導体チップ４
上に延在するリード部分は、半導体チップ４に接触させ
ないためである。
【００５５】前記分岐片１０の本数および分岐片１０の
先端部分を一段低くする高さの程度は、パッケージのレ
ジンバランスが良好となるように選択される。
【００５６】また、分岐片１０は短いことから、一段屈
曲する屈曲部分を垂直に折り曲げるよにすればて、一段
低い部分の長さを多くすることができ、パッケージのレ
ジンバランスをとる効果をさらに上げるようになる。
【００５７】なお、図示はしないが、前記外枠１６に
は、リードフレームの搬送や位置決めに使用するガイド
孔が設けられている。
【００５８】ＬＯＣ型半導体装置の製造においては、図
６に示すように、前記リードフレーム１５の各リード３
部分が、半導体チップ４の上面に絶縁テープ５を介して
固定される。
【００５９】つぎに、半導体チップ４の電極６とリード
３の先端部分が導電性のワイヤ７で接続される。
【００６０】つぎに、常用のトランスファモールド装置
によって、二点鎖線で示すようにパッケージ２が形成さ
れる。
【００６１】つぎに、リードフレーム１５の不要部分を
切断除去するとともに、パッケージ２の外側に突出され
たリード３を成形し、図１および図２に示すような半導
体装置１を製造する。
【００６２】本実施形態１の半導体装置１は、パッケー
ジのレジンバランスをとるため、一部のリードに分岐片
１０を設けてバランス部１１とした構造となっているこ
とから、その製造において、トランスファモールド時に
モールドレジンの流れが均一となり、気泡を含まないパ
ッケージ２が形成されるため、耐湿性の優れた半導体装
置となる。
【００６３】本実施形態１の半導体装置１は、パッケー
ジのレジンバランスをとるため、一部のリードに分岐片
１０を設けてバランス部１１とした構造となっている。
前記分岐片１０はパッケージのレジンバランスをとるた
めだけではなく、補強体としても作用するため、レジン
量分布の不均一によるパッケージ２の反りの発生を抑え
ることができ、実装歩留りの高い半導体装置となる。
【００６４】本実施形態１のリードフレーム１５は、パ
ッケージ２のレジンバランスをとるバランス部１１をリ
ードの一部に分岐片１０として形成してあることから、
このリードフレーム１５を用いて半導体装置１を製造し
た場合、前述のように半導体装置１のパッケージ２に気
泡を含まずかつパッケージ２に反りのない半導体装置を
製造することができる。したがって、半導体装置の製造
歩留りの向上から、半導体装置の製造コストの低減が達
成できる。
【００６５】なお、本実施形態１の半導体装置１におい
て、パッケージ２内のリード３部分は、半導体チップ４
から外れた位置で一段下方に屈曲させ、パッケージのレ
ジンバランスをとるようにしてもよい。
【００６６】また、最外側のリード３ａの側面から突出
する分岐片１０は、その付け根部分が細く括れさせてお
いてもよい。この場合、リード上部レジンとリード下部
レジンのバランスが良くなり反り量を低減できる。
【００６７】（実施形態２）図７は本発明の一実施形態
（実施形態２）であるＬＯＣ型半導体装置を示す一部を
切り欠いた平面図である。
【００６８】本実施形態２の半導体装置１は、図１で示
す実施形態１の半導体装置１において、最外側のリード
３ａをリード不在領域９に繰り返し引き回すことによっ
てバランス部１１を形成している。このバランス部１１
は、最外側のリード３ａの延在面と同一の面であっても
よく、また、半導体チップ４が存在する下面側に部分的
に一段低くするようにしてもよい。バランス部１１の存
在によって、半導体装置１のパッケージ２内にボイドが
発生しなくなり、かつまたパッケージ２の反りが発生し
なくなる。
【００６９】（実施形態３）図８は本発明の一実施形態
（実施形態３）である半導体装置を示す一部を切り欠い
た平面図、図９は図８のＣ−Ｃ線に沿う断面図である。
【００７０】本実施形態３の半導体装置１は、パッケー
ジ２内において、半導体チップ４を支持板であるタブ２
５上に固定するとともに、半導体チップ４の周囲近傍に
リード３の先端を臨ませ、半導体チップ４の電極とリー
ド３の先端部分をワイヤ７で接続した最も一般的な樹脂
封止型半導体装置に本発明を適用したものである。
【００７１】本実施形態３では、前記タブ２５を支持す
るタブ吊りリード２６の両側面から一定間隔で分岐片１
０をリード不在領域９に突出させてバランス部１１とし
たものである。
【００７２】前記タブ吊りリード２６は２か所で屈曲
し、図９に示すように、タブ２５がリード３よりも一段
低くなっている。
【００７３】図１０は本実施形態３の半導体装置１の製
造に用いるリードフレーム１５を示す平面図である。リ
ードフレーム１５は、外枠１６と内枠１７とからなる枠
の中央部分に半導体チップ４よりもわずかに大きいタブ
２５が設けられている。このタブ２５は、その両端をタ
ブ吊りリード２６で支持されている。タブ吊りリード２
６は、内枠１７近傍で二股に分岐して内枠１７に連結さ
れている。
【００７４】外枠１６の内側から延在するリード３は、
内枠１７に平行に延在し、ダム１９を通過して延在する
形状になっている。また、一部のリード３においては、
ダム１９を通過し、モールド領域２０に入った部分で屈
曲して外枠１６に平行に延在し、その先端をタブ２５の
縁近傍に臨ませるようになっている。
【００７５】本実施形態３の半導体装置１でも、前記実
施形態の場合と同様に、リード不在領域９に分岐片１０
を突出させていることから、パッケージのレジンバラン
スが良好となり、パッケージ２内でのボイドの発生を抑
止できるとともに、パッケージ２の反りを防止できる。
【００７６】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００７７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００７８】（１）半導体装置の製造において、パッケ
ージのレジンバランスをとるバランス部をリードに設け
たリードフレームを使用して半導体装置を製造するた
め、パッケージを形成するトランスファモールド時、前
記バランス部の働きによってレジン流れが均一となり、
パッケージ内に気泡が発生しなくなる。この結果、半導
体装置は耐湿性の優れたものとなる。
【００７９】（２）半導体装置の製造において、パッケ
ージのレジンバランスをとるバランス部をリードに設け
たリードフレームを使用して半導体装置を製造するた
め、パッケージのレジンバランスが良くなるとともに、
前記バランス部は補強体として作用するため、パッケー
ジの反りが発生しなくなる。
【００８０】（３）半導体装置の製造において、パッケ
ージのレジンバランスをとるバランス部をリードに設け
たリードフレームを使用して半導体装置を製造するた
め、気泡発生やパッケージの反りを防止できるため、半
導体チップの縮小化が達成できる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）であるＬＯ
Ｃ型半導体装置を示す一部を切り欠いた平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】図１のＢ−Ｂ線に沿う断面図である。
【図４】本実施形態１の半導体装置の製造に用いるリー
ドフレームの平面図である。
【図５】本実施形態１の半導体装置の製造に用いるリー
ドフレームの一部を示す斜視図である。
【図６】本実施形態１の半導体装置の製造において、半
導体チップに絶縁テープを介してリードを固定したリー
ドフレームを示す平面図である。
【図７】本発明の一実施形態（実施形態２）であるＬＯ
Ｃ型半導体装置を示す一部を切り欠いた平面図である。
【図８】本発明の一実施形態（実施形態３）である半導
体装置を示す一部を切り欠いた平面図である。
【図９】図８のＣ−Ｃ線に沿う断面図である。
【図１０】本実施形態３の半導体装置の製造に用いるリ
ードフレームの平面図である。
【符号の説明】
１…半導体装置、２…パッケージ、３…リード、３ａ…
最外側のリード、４…半導体チップ、５…絶縁テープ、
６…電極、７…ワイヤ、９…リード不在領域、１０…分
岐片、１１…バランス部、１５…リードフレーム、１６
…外枠、１７…内枠、１９…ダム、２０…モールド領
域、２５…タブ、２６…タブ吊りリード。
フロントページの続き (72)発明者 岩谷 昭彦 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 木村 美香子 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 宮城 宏幸 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 増田 正親 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、複数のリードと、前記
    リードと前記半導体チップの電極を接続する導電性のワ
    イヤと、前記半導体チップおよびリードの一部ならびに
    前記ワイヤを覆う樹脂からなるパッケージとを有する半
    導体装置であって、前記パッケージ内でありかつ前記半
    導体チップが位置しない領域の所定のリード部分にはパ
    ッケージのレジンバランスをとるバランス部が設けられ
    ていることを特徴とする半導体装置。
  2. 【請求項２】 前記リードの一部は半導体チップの一面
    に絶縁テープを介して接着されていることを特徴とする
    請求項１記載の半導体装置。
  3. 【請求項３】 前記半導体チップはタブ吊りリードに支
    持されるタブ上に固定され、前記バランス部は前記タブ
    吊りリードおよび／またはリードに設けられていること
    を特徴とする請求項１記載の半導体装置。
  4. 【請求項４】 前記バランス部は前記リードまたはタブ
    吊りリードの側面から突出した分岐片となり、前記パッ
    ケージの上面側または下面側に屈曲していることを特徴
    とする請求項２または請求項３記載の半導体装置。
  5. 【請求項５】 パターニングされた金属板からなり、半
    導体チップに絶縁テープを介して固定されるとともに前
    記半導体チップの電極に導電性のワイヤを介して接続さ
    れる複数のリードと、前記リードを連結するダムとを有
    し、使用時には所定領域がレジンからなるパッケージで
    封止されるリードフレームであって、前記一部のリード
    には前記パッケージのレジンバランスをとるバランス部
    が設けられていることを特徴とするリードフレーム。
  6. 【請求項６】 パターニングされた金属板からなり、半
    導体チップを固定するタブと、前記タブを支持するタブ
    吊りリードと、前記半導体チップの周縁に一端を臨ませ
    る複数のリードとを有し、使用時には所定領域がレジン
    からなるパッケージで封止されるリードフレームであっ
    て、前記一部のリードおよび／またはタブ吊りリードに
    は前記パッケージのレジンバランスをとるバランス部が
    設けられていることを特徴とするリードフレーム。
  7. 【請求項７】 前記バランス部は分岐片からなり、半導
    体チップが位置する領域以外に設けられ、前記リードが
    配列された配列面と略同一面に沿うように延在するかま
    たは上面側または下面側に屈曲していることを特徴とす
    る請求項５または請求項６記載のリードフレーム。
JP26960495A 1995-10-18 1995-10-18 半導体装置およびその製造に用いるリードフレーム Expired - Lifetime JP3872530B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26960495A JP3872530B2 (ja) 1995-10-18 1995-10-18 半導体装置およびその製造に用いるリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26960495A JP3872530B2 (ja) 1995-10-18 1995-10-18 半導体装置およびその製造に用いるリードフレーム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004110875A Division JP4108637B2 (ja) 2004-04-05 2004-04-05 半導体装置

Publications (2)

Publication Number Publication Date
JPH09116074A true JPH09116074A (ja) 1997-05-02
JP3872530B2 JP3872530B2 (ja) 2007-01-24

Family

ID=17474681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26960495A Expired - Lifetime JP3872530B2 (ja) 1995-10-18 1995-10-18 半導体装置およびその製造に用いるリードフレーム

Country Status (1)

Country Link
JP (1) JP3872530B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320248B1 (en) 1998-12-17 2001-11-20 Nec Corporation Lead frame and method of fabricating semiconductor device including the lead frame
US6392295B1 (en) 1998-10-21 2002-05-21 Hitachi, Ltd. Semiconductor device
JP2002289758A (ja) * 2001-03-23 2002-10-04 Hitachi Chem Co Ltd 半導体装置
KR100359361B1 (ko) * 1998-12-17 2002-10-31 닛뽕덴끼 가부시끼가이샤 리드 프레임 및 이를 포함한 반도체 장치의 제조방법
US6563201B1 (en) 2000-03-23 2003-05-13 Infineon Technologies Ag System carrier for a semiconductor chip having a lead frame
JP2007288221A (ja) * 2007-08-03 2007-11-01 Renesas Technology Corp 半導体装置
JP2009200319A (ja) * 2008-02-22 2009-09-03 Powertech Technology Inc リードフレーム及びそれを用いる半導体装置
US7834432B2 (en) 2005-08-02 2010-11-16 Chipmos Technologies Inc. Chip package having asymmetric molding
CN114203663A (zh) * 2021-11-24 2022-03-18 广东气派科技有限公司 一种引线框架连筋结构

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392295B1 (en) 1998-10-21 2002-05-21 Hitachi, Ltd. Semiconductor device
US6545349B2 (en) 1998-10-21 2003-04-08 Hitachi, Ltd. Semiconductor device
US6576994B2 (en) 1998-10-21 2003-06-10 Hitachi, Ltd. Semiconductor device
US6320248B1 (en) 1998-12-17 2001-11-20 Nec Corporation Lead frame and method of fabricating semiconductor device including the lead frame
KR100359361B1 (ko) * 1998-12-17 2002-10-31 닛뽕덴끼 가부시끼가이샤 리드 프레임 및 이를 포함한 반도체 장치의 제조방법
US6563201B1 (en) 2000-03-23 2003-05-13 Infineon Technologies Ag System carrier for a semiconductor chip having a lead frame
JP2002289758A (ja) * 2001-03-23 2002-10-04 Hitachi Chem Co Ltd 半導体装置
US7834432B2 (en) 2005-08-02 2010-11-16 Chipmos Technologies Inc. Chip package having asymmetric molding
JP2007288221A (ja) * 2007-08-03 2007-11-01 Renesas Technology Corp 半導体装置
JP4620710B2 (ja) * 2007-08-03 2011-01-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2009200319A (ja) * 2008-02-22 2009-09-03 Powertech Technology Inc リードフレーム及びそれを用いる半導体装置
CN114203663A (zh) * 2021-11-24 2022-03-18 广东气派科技有限公司 一种引线框架连筋结构

Also Published As

Publication number Publication date
JP3872530B2 (ja) 2007-01-24

Similar Documents

Publication Publication Date Title
JP3334864B2 (ja) 電子装置
US7432128B2 (en) Method of making semiconductor device
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
KR19990005508A (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
JPH09116074A (ja) 半導体装置およびその製造に用いるリードフレーム
KR0179925B1 (ko) 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지
JPH11214607A (ja) 半導体装置
JP2000012725A (ja) コラムリ―ド型半導体パッケ―ジ及びその製造方法
JP4108637B2 (ja) 半導体装置
JPH10270618A (ja) リードフレーム、リードフレームの製造方法および半導体装置
JP4837628B2 (ja) 半導体装置
JP3179414B2 (ja) 半導体装置及びその製造方法
KR20010004527A (ko) 칩 스캐일 패키지
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
JP3185354B2 (ja) 半導体装置の製造方法及び半導体装置の樹脂封止装置
KR100321149B1 (ko) 칩사이즈 패키지
KR100431315B1 (ko) 반도체패키지및그제조방법
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR100290783B1 (ko) 반도체 패키지
JPH08162596A (ja) リードフレーム及び半導体装置
KR970007842B1 (ko) 플라스틱 반도체 패키지
JP2504901B2 (ja) 複数の電子部品パッケ―ジの製造方法
JP3251436B2 (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH08264705A (ja) 半導体装置及びそれを用いた実装構造及び実装方法
JPH06260586A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040405

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040525

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040618

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061020

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 7

EXPY Cancellation because of completion of term