JP2000012725A - コラムリ―ド型半導体パッケ―ジ及びその製造方法 - Google Patents

コラムリ―ド型半導体パッケ―ジ及びその製造方法

Info

Publication number
JP2000012725A
JP2000012725A JP11129501A JP12950199A JP2000012725A JP 2000012725 A JP2000012725 A JP 2000012725A JP 11129501 A JP11129501 A JP 11129501A JP 12950199 A JP12950199 A JP 12950199A JP 2000012725 A JP2000012725 A JP 2000012725A
Authority
JP
Japan
Prior art keywords
lead
insulator
hole
semiconductor package
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11129501A
Other languages
English (en)
Other versions
JP3072515B2 (ja
Inventor
Lee Ju-Fua
リー ジュ−ファ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JP2000012725A publication Critical patent/JP2000012725A/ja
Application granted granted Critical
Publication of JP3072515B2 publication Critical patent/JP3072515B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体チップのうち設計自由度の高いセンター
パッド型半導体チップに適用し得るコラムリード型半導
体パッケージ及びその製造方法を提供する。 【解決手段】貫通孔41が形成された絶縁体30と、上下面
を露出しており、水平リード31aと該水平リード31aの両
方側から下方に屈曲延長して形成された垂直リード31b
とからなる複数のリードバー31とを備えた半導体パッケ
ージ用基板100と、該水平リード31aの下面に上面の一部
が接着され、前記貫通孔の下方にある上面には複数のパ
ッド33aが形成された半導体チップ33と、該各パッド33a
と各リードバー31の水平リード31aの上面所定部位とを
夫々連結した複数の導電ワイヤー35と、該各導電ワイヤ
ー35及び各パッド33aを包含して半導体チップ33の上面
を被覆した上部カバー36とから構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コラムリード型
（Column lead type）半導体パッケージ及びその製造
方法に係るもので、詳しくは、半導体チップの中央にパ
ッドが形成されたセンターパッド型半導体チップのパッ
ケージングに適用し得るコラムリード型半導体パッケー
ジ及びその製造方法に関する。
【０００２】
【従来の技術】一般に、コラムリード型半導体パッケー
ジは、絶縁体内に外部リードが埋設されているので、外
部リードのたわみ現象が発生せず、外部からの物理的衝
撃に強い耐性を有することなどにより、広用されてい
る。
【０００３】図５は、従来のコラムリード型半導体パッ
ケージの構造を示した概略斜視図で、図６は、図５のII
- II'線断面図である。以下、従来のコラムリード型半
導体パッケージの構成について、図５及び図６を用いて
説明する。
【０００４】従来のコラムリード型半導体パッケージ
は、モールディングコンパウンドを用いて形成された絶
縁体１０と、該絶縁体１０内に埋設されて、該絶縁体１
０の上下面及び外周面に露出した複数個のリードバー１
１と、前記絶縁体１０の上面中央に溝部が切刻形成され
て該溝部の底部上面にポリイミド系接着剤により接着さ
れ、上面に複数個のボンディング用パッド（図示せず）
が形成された半導体チップ１２と、該各パッドと前記各
リードバー１１の上面所定部位とを夫々連結した導電ワ
イヤー１３と、該各導電ワイヤー１３と前記半導体チッ
プ１２を包含して該溝部を被覆することにより形成され
たカバー１４と、を備えて構成されている。
【０００５】以下、このように構成された従来のコラム
リード型半導体パッケージの製造方法について、図７
(A) 〜(D) を用いて説明する。まず、図７(A) に示した
ように、絶縁体１０の内部縁側に複数個のリードバー１
１が埋設された半導体パッケージ用基板を準備する。な
お、該各リードバー１１は、前記絶縁体１０の縁部外周
面に夫々露出されている。このような半導体パッケージ
用基板は、通常、リードバー１１となる細棒状の導電性
金属棒を、支持部材により支持して、成形フレーム内の
縁側に挿入し、該成形フレーム内に液状のモールディン
グコンパウンドを充填した後、該モールディングコンパ
ウンドを硬化させて成形体を製造し、前記成形フレーム
を外して、該成形体を長手方向に対して直角をなす方向
に薄く切断して形成していた。
【０００６】次いで、図７(B) に示したように、半導体
パッケージ用基板の上面中央部分を研磨して、溝部１２
a を形成し、その後、図７(C) に示したように、前記溝
部１２a の底面上にポリイミド系接着剤を介して半導体
チップ１２を接着し、該半導体チップ１２の上面両縁部
に形成されているパッド（図示せず）と前記リードバー
１１の上面所定部位とを導電ワイヤー１３により接続す
る。
【０００７】次いで、図７(D) に示したように、前記半
導体チップ１２と溝部１２a とをモールディングコンパ
ウンドのカバー１４により覆って、従来コラムリード型
半導体パッケージの製造工程を終了する。
【０００８】なお、導電ワイヤー１３によってリードバ
ー１１と接続するパッドが表面中央部分に形成された半
導体チップ１２を、センターパッド型半導体チップと称
する。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のセンターパッド型半導体チップは、半導体チ
ップの設計自由度を向上し得る長所を有するにも関わら
ず、コラムリード型半導体パッケージにパッケージング
することが極めて困難であった。
【００１０】つまり、センターパッド型半導体チップを
従来のコラムリード型半導体パッケージにパッケージン
グする場合、チップ中央部のパッドからリードまでをワ
イヤーで連結するためには、ワイヤーがチップの上方を
通るので、ワイヤーを長くする必要がある。
【００１１】したがって、電気的な導電経路が長くなる
と信号遅延が発生し、さらに、ワイヤーがたわむなどの
問題が発生する。その結果、半導体パッケージ用基板の
上に半導体チップを載置する構造の場合には、センター
パッド型半導体チップを利用してコラムリード型半導体
パッケージを製造することができないという問題があ
る。
【００１２】また、このような従来のコラムリード型半
導体パッケージを、センターパッド型半導体チップのパ
ッケージングに適用する場合、パッドが半導体チップの
表面中央部分に形成されているため、パッドとリードバ
ーとの間隔が遠くなって導電ワイヤリング工程が難しく
なるという問題があった。
【００１３】そこで、本発明は、このような従来の課題
に鑑みてなされたもので、半導体チップのうち設計自由
度の高いセンターパッド型半導体チップに適用し得るコ
ラムリード型半導体パッケージ及びその製造方法を提供
することを目的とする。
【００１４】
【課題を解決するための手段】請求項１に係る発明は、
上下方向に貫通する貫通孔が中央部に穿孔形成されると
共に、下部に上方に凹む溝部が形成された絶縁体と、該
絶縁体の前記貫通孔の両側内部に、それぞれ上下両側の
みに露出して埋設され、前記貫通孔と絶縁体外側壁とを
結ぶ方向に水平に延びる水平リードと該水平リードの絶
縁体外側壁に近い側から下方に屈曲延長された垂直リー
ドとからなる複数のリードバーとを備えた半導体パッケ
ージ用基板と、前記溝部に露出する各水平リードの下面
に上面両縁部が接着され、前記貫通孔に露出する上面中
央部に複数のパッドが形成された半導体チップと、前記
貫通孔を介して、前記各パッドと各水平リードの露出す
る上面との間に夫々接続された複数の導電ワイヤーと、
該各導電ワイヤー及び各パッドを包含した前記半導体チ
ップの上面に被覆された上部カバーと、から構成される
ことを特徴とする。
【００１５】請求項２に係る発明は、前記半導体チップ
と前記絶縁体の凹部との隙間を塞ぐ下部カバーを更に備
えて構成されることを特徴とする。請求項３に係る発明
は、上下方向に貫通する貫通孔が中央部に穿孔形成され
ると共に、上部に下方に凹む溝部が形成された絶縁体
と、該絶縁体の前記貫通孔の両側内部に、それぞれ上下
両側のみに露出して埋設され、前記貫通孔と絶縁体外側
壁とを結ぶ方向に水平に延びる水平リードと該水平リー
ドの絶縁体外側壁に近い側から上方に屈曲延長された垂
直リードとからなる複数のリードバーとを備えた半導体
パッケージ用基板と、前記溝部に露出する各水平リード
の上面に、複数のパッドを形成した下面両縁部を導電性
接着剤を介して接着された半導体チップと、前記溝部と
半導体チップとの隙間を塞ぐ上部カバーと、から構成さ
れることを特徴とする。
【００１６】請求項４に係る発明は、上下方向に貫通す
る貫通孔が中央部に穿孔形成されると共に、下部に上方
に凹む溝部が形成された絶縁体と、該絶縁体の前記貫通
孔の両側内部に、それぞれ上下両側のみに露出して埋設
され、前記貫通孔と絶縁体外側壁とを結ぶ方向に水平に
延びる水平リードと該水平リードの絶縁体外側壁に近い
側から下方に屈曲延長された垂直リードとからなる複数
のリードバーとを備えた半導体パッケージ用基板を製造
する工程と、前記溝部に露出する各水平リードの下面
に、複数のパッドが上面中央部に形成された半導体チッ
プの上面両縁部を接着し、前記パッドを前記貫通孔に露
出させる工程と、前記各パッドと各リードバーの露出す
る上面とを前記貫通孔を介して複数の導電ワイヤーによ
り接続する工程と、前記各導電ワイヤー及び各パッドを
包含した半導体チップの上面にモールディングを施して
上部カバーを形成する工程と、を順次行うことを特徴と
する。
【００１７】請求項５に係る発明は、前記上部カバーを
形成する工程の後に、前記半導体チップの下方を被覆し
て下部カバーを形成する工程を有することを特徴とす
る。請求項６に係る発明は、上下方向に貫通する貫通孔
が中央部に穿孔形成されると共に、上部に下方に凹む溝
部が形成された絶縁体と、該絶縁体の前記貫通孔の両側
内部に、それぞれ上下両側のみに露出して埋設され、前
記貫通孔と絶縁体外側壁とを結ぶ方向に水平に延びる水
平リードと該水平リードの絶縁体外側壁に近い側から上
方に屈曲延長された垂直リードとからなる複数のリード
バーとを備えた半導体パッケージ用基板を製造する工程
と、前記半導体チップの上面に形成されている複数のパ
ッドと前記水平リードの上面所定部位とを導電性接着材
を介して、接着する工程と、該半導体チップを埋設する
上部カバーを形成する工程と、を順次行うことを特徴と
する。
【００１８】請求項７に係る発明は、前記半導体パッケ
ージ用基板は、成形フレーム内に複数の金属バーを装入
させる工程と、前記成形フレーム内にエポキシ樹脂を注
入して硬化させ、コラムを製造する工程と、前記コラム
の中央に貫通孔を穿孔形成する工程と、前記コラムを金
属バーの長手方向に対して直角の方向に切断して、所定
厚さの単位コラムを形成する工程と、前記単位コラムの
表面に研磨を施して溝部を形成すると同時に水平リード
と垂直リードとからなる複数のリードバーを形成する工
程と、を順次行って製造することを特徴とする。
【００１９】
【発明の効果】請求項１に係る発明によれば、半導体パ
ッケージ用基板の中央、即ち、半導体チップのパッドが
位置するセンター部分に貫通孔を穿孔形成し、該貫通孔
を介して半導体チップのパッドを露出させ、更に、従来
とは異なって水平リードバーをチップの上方を横切って
チップの中央部まで延長させることにより、パッドとリ
ードとの距離を近接させることができるので、信号遅延
の発生を防止し、さらに、ワイヤーのたわみなどを防止
できる。
【００２０】また、請求項３に係る発明によれば、パッ
ドとリードを導電性接着剤で接着することにより、ワイ
ヤーを用いることなくパッドとリードとの距離を近接さ
せることができるので、信号遅延の発生を防止できる。
【００２１】また、本発明に係るコラムリード型半導体
パッケージ及びその製造方法には、設計自由度の高いセ
ンターパッド型半導体チップに適用し得るようになって
いるため、半導体パッケージの生産性を向上し得るとい
う効果がある。
【００２２】また、パッドとリードバーとの間隔を十分
近づけて、導電ワイヤリング工程が容易となり、若しく
は、該工程を削除することができる。
【００２３】
【発明の実施の形態】以下、本発明に係るコラムリード
型半導体パッケージ及びその製造方法の第１の実施の形
態について、図１〜図３に基づいて説明する。
【００２４】まず、本発明に係るコラムリード型半導体
パッケージは、図１及び図２に示したように構成されて
いる。即ち、半導体パッケージ用基板１００は、一部材
の絶縁体３０と複数のリードバー３１とからなり、下部
に凹んで形成され、かつ、貫通孔４１が上方向に穿孔形
成されている断面形状（Ｖ−Ｖ'線断面の形状）を有す
る半導体パッケージ用基板１００であって、該断面形状
にあっては、前記絶縁体３０は、前記貫通孔４１の側壁
を形成する部分と該半導体パッケージ用基板１００の外
側壁を形成する部分とからなり、該貫通孔４１の側壁を
形成する部分から該半導体パッケージ用基板１００の外
側壁を形成する部分まで水平に延伸した水平リード３１
ａと該水平リード３１ａから該半導体パッケージ用基板
１００の外側壁を形成する部分に沿って下方に延伸した
垂直リード３１ｂとからなるリードバー３１が上下面を
露出させて形成されている。
【００２５】半導体チップ３３は、前記水平リード３１
a の下面と、上面の両端部において絶縁性接着剤３２を
介して接着し、該上面の中央部には複数のパッド３３a
が形成されている。
【００２６】前記各パッド３３a と各水平リード３１a
の上面所定部位とが夫々複数の導電ワイヤー３５によっ
て接続されている。また、該各導電ワイヤー３５と前記
各パッド３３a とを包含して前記半導体チップ３３の上
面を被覆する樹脂等からなる上部カバー３６と、を備え
ている。
【００２７】そして、前記複数のリードバー３１は、相
互に所定間隔だけ離隔して、前記絶縁体３０の中心線II
I−III'（貫通孔４１）の両方側に、対向するように配
置されている。
【００２８】また、前記垂直リード３１b によって形成
される内側空間であって、半導体チップ３３の下面及び
側面には、モールディングコンパウンドが充填されて下
部カバー３４を形成している。
【００２９】次に、このように構成された本発明に係る
コラムリード型半導体パッケージの製造方法について、
図３(A) 〜(G) を用いて説明する。なお、図３（Ａ）は
全体斜視図、図３（Ｂ）〜（Ｇ）は（Ａ）のＶＩ−Ｖ
Ｉ'線工程縦断面図である。
【００３０】まず、図３（A）に示したように、成形フ
レーム（図示せず）内に複数個のリードバー３１となる
金属バー５０を装入し、該成形フレーム内に絶縁体３０
としてポリイミド系エポキシ樹脂を充填して硬化させた
後、該成形フレームを外してコラム４０を形成する。以
上、従来技術と同様の方法である。
【００３１】次いで、前記コラム４０の中央に、左右方
向に長い貫通孔４１を穿孔形成した後、前記コラム４０
を金属バー５０の長手方向に対して直角の方向に切断し
て、所望の厚さの単位コラム４２を形成する。
【００３２】次いで、図３(B)と図３(C) に示したよう
に、前記単位コラム４２の表面に半導体チップ３３が装
着できるほどの大きさの溝部４４を切刻形成して、半導
体パッケージ用基板１００を準備する。なお、該溝部４
４は、通常、研磨を施して形成される。
【００３３】そして、溝部４４の底面には、リードバー
３１の一部である水平リード３１aが下面を露出して埋
設形成され、該水平リード３１a と連続しており、絶縁
体３０の外側壁に沿って、垂直リード３１b が上面を露
出して夫々形成される。
【００３４】次いで、図３(D) に示したように、水平リ
ード３１a と貫通孔４１の周囲を形成する絶縁体３０の
上面に接着剤３２を塗布する。次に、図３(E) に示した
ように、前記接着剤３２の上面に、複数のパッド３３a
が下面中央に形成された半導体チップ３３の両端部を接
着する。
【００３５】このとき、前記各パッド３３a は、貫通孔
４１から下方に露出している。次いで、前記半導体チッ
プ３３の上面を被覆するように溝部４４をモールディン
グ樹脂で盛り上がることのないように完全に充填して下
部カバー３４を形成する。
【００３６】その後、図３(F) に示したように、半導体
パッケージ用基板１００の上下をひっくり返した後、前
記複数のパッド３３a と水平リード３１a の所定部位と
を導電ワイヤー３５により夫々接続する。
【００３７】次いで、図３(G) に示したように、前記各
パッド３３a 、各導電ワイヤー３５を包含して、半導体
チップ３３の上面が被覆されるように、モールディング
工程を施して樹脂等からなる上部カバー３６を形成し、
本発明に係る第１の実施の形態のコラムリード型半導体
パッケージの製造方法を終了する。
【００３８】以上より、半導体パッケージ用基板の中
央、即ち、半導体チップのパッドが位置するセンター部
分に貫通孔を穿孔形成し、該貫通孔を介して半導体チッ
プのパッドを露出させ、更に、従来とは異なって水平リ
ードバーをチップの上方を横切ってチップの中央部まで
延長させることにより、パッドとリードとの距離を近接
させることができるので、信号遅延の発生を防止し、さ
らに、ワイヤーのたわみなどを防止できる。
【００３９】以下、本発明に係るコラムリード型半導体
パッケージ及びその製造方法の第２の実施の形態につい
て、図４に基づいて説明する。図４(A) 〜(C) は、本発
明に係るコラムリード型半導体パッケージ及びその製造
方法の第２の実施の形態を示した工程縦断面で、途中の
製造工程まで第１の実施の形態の図３(A) 〜(C) に対応
する工程をそのまま適用することができる。
【００４０】第１の実施の形態の図３(A) 〜(C) の工程
が終了した後は、図４(A) に示したように、第１の実施
の形態と同様の構成の半導体パッケージ用基板１００を
製造する。貫通孔４１は、そのまま残しておいてもよ
く、樹脂等で埋め立ててもよいが、貫通孔４１を有した
絶縁体３０を用いることで、第１の実施の形態と絶縁体
３０を共通化できる。
【００４１】次いで、図４(B) に示したように、前記半
導体チップ７３の下面の両端部に形成されている複数の
パッド７３ａと、前記水平リード７１ａの上面と所定部
位とをソルダーペースト、導電ボール又は導電フィルム
のような導電性接着材７２を介して接着する。
【００４２】次いで、図４(C) に示したように、前記半
導体チップ７３を埋設するように、樹脂等によりモール
ディングを施して上部カバー７６を形成し、本発明に係
る第２の実施の形態のコラムリード型半導体パッケージ
の製造を終了する。
【００４３】以上より、パッドとリードを導電性接着剤
で接着することにより、ワイヤーを用いることなくパッ
ドとリードとの距離を近接させることができるので、信
号遅延の発生を防止できる。
【００４４】また、本発明に係るコラムリード型半導体
パッケージ及びその製造方法には、設計自由度の高いセ
ンターパッド型半導体チップに適用し得るようになって
いるため、半導体パッケージの生産性を向上し得るとい
う効果がある。
【００４５】また、パッドとリードバーとの間隔を十分
近づけて、導電ワイヤリング工程が容易となり、若しく
は、該工程を削除することができる。
【図面の簡単な説明】
【図１】本発明に係るコラムリード型半導体パッケージ
の構造を示した概略斜視図
【図２】図１のＶ-Ｖ'線断面図
【図３】本発明に係るコラムリード型半導体パッケージ
の製造方法の第１の実施の形態を示した工程縦断面図
で、詳しくは、（Ａ）が全体斜視図、（Ｂ）〜（Ｇ）が
（Ａ）のＶＩ−ＶＩ'線工程縦断面図
【図４】本発明に係るコラムリード型半導体パッケージ
の製造方法の第２の実施の形態を示した工程縦断面図
【図５】従来のコラムリード型半導体パッケージの構造
を示した概略斜視図
【図６】図５のＩＩ- ＩＩ'線断面図
【図７】従来のコラムリード型半導体パッケージの製造
方法を示した工程斜視図
【符号の説明】
３０：絶縁体 ３１a、７１ａ：水平リード ３１b：垂直リード ３１：リードバー ３２：接着剤 ３３、７３：半導体チップ ３３a、７３ａ：パッド ３４：下部カバー ３５：導電ワイヤー ３６、７６：上部カバー ４０：コラム ４１：貫通孔 ４２：単位コラム ４４：溝部 ５０：金属バー ７２：導電性接着剤 １００：半導体パッケージ用基板

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】上下方向に貫通する貫通孔が中央部に穿孔
    形成されると共に、下部に上方に凹む溝部が形成された
    絶縁体と、該絶縁体の前記貫通孔の両側内部に、それぞ
    れ上下両側のみに露出して埋設され、前記貫通孔と絶縁
    体外側壁とを結ぶ方向に水平に延びる水平リードと該水
    平リードの絶縁体外側壁に近い側から下方に屈曲延長さ
    れた垂直リードとからなる複数のリードバーとを備えた
    半導体パッケージ用基板と、 前記溝部に露出する各水平リードの下面に上面両縁部が
    接着され、前記貫通孔に露出する上面中央部に複数のパ
    ッドが形成された半導体チップと、 前記貫通孔を介して、前記各パッドと各水平リードの露
    出する上面との間に夫々接続された複数の導電ワイヤー
    と、 該各導電ワイヤー及び各パッドを包含した前記半導体チ
    ップの上面に被覆された上部カバーと、から構成される
    ことを特徴とするコラムリード型半導体パッケージ。
  2. 【請求項２】前記半導体チップと前記絶縁体の凹部との
    隙間を塞ぐ下部カバーを更に備えて構成されることを特
    徴とする請求項１に記載のコラムリード型半導体パッケ
    ージ。
  3. 【請求項３】上下方向に貫通する貫通孔が中央部に穿孔
    形成されると共に、上部に下方に凹む溝部が形成された
    絶縁体と、該絶縁体の前記貫通孔の両側内部に、それぞ
    れ上下両側のみに露出して埋設され、前記貫通孔と絶縁
    体外側壁とを結ぶ方向に水平に延びる水平リードと該水
    平リードの絶縁体外側壁に近い側から上方に屈曲延長さ
    れた垂直リードとからなる複数のリードバーとを備えた
    半導体パッケージ用基板と、 前記溝部に露出する各水平リードの上面に、複数のパッ
    ドを形成した下面両縁部を導電性接着剤を介して接着さ
    れた半導体チップと、 前記溝部と半導体チップとの隙間を塞ぐ上部カバーと、
    から構成されることを特徴とするコラムリード型半導体
    パッケージ。
  4. 【請求項４】上下方向に貫通する貫通孔が中央部に穿孔
    形成されると共に、下部に上方に凹む溝部が形成された
    絶縁体と、該絶縁体の前記貫通孔の両側内部に、それぞ
    れ上下両側のみに露出して埋設され、前記貫通孔と絶縁
    体外側壁とを結ぶ方向に水平に延びる水平リードと該水
    平リードの絶縁体外側壁に近い側から下方に屈曲延長さ
    れた垂直リードとからなる複数のリードバーとを備えた
    半導体パッケージ用基板を製造する工程と、 前記溝部に露出する各水平リードの下面に、複数のパッ
    ドが上面中央部に形成された半導体チップの上面両縁部
    を接着し、前記パッドを前記貫通孔に露出させる工程
    と、 前記各パッドと各リードバーの露出する上面とを前記貫
    通孔を介して複数の導電ワイヤーにより接続する工程
    と、 前記各導電ワイヤー及び各パッドを包含した半導体チッ
    プの上面にモールディングを施して上部カバーを形成す
    る工程と、を順次行うことを特徴とするコラムリード型
    半導体パッケージの製造方法。
  5. 【請求項５】前記上部カバーを形成する工程の後に、前
    記半導体チップの下方を被覆して下部カバーを形成する
    工程を有することを特徴とする請求項４に記載のコラム
    リード型半導体パッケージの製造方法。
  6. 【請求項６】上下方向に貫通する貫通孔が中央部に穿孔
    形成されると共に、上部に下方に凹む溝部が形成された
    絶縁体と、該絶縁体の前記貫通孔の両側内部に、それぞ
    れ上下両側のみに露出して埋設され、前記貫通孔と絶縁
    体外側壁とを結ぶ方向に水平に延びる水平リードと該水
    平リードの絶縁体外側壁に近い側から上方に屈曲延長さ
    れた垂直リードとからなる複数のリードバーとを備えた
    半導体パッケージ用基板を製造する工程と、 前記半導体チップの上面に形成されている複数のパッド
    と前記水平リードの上面所定部位とを導電性接着材を介
    して、接着する工程と、 該半導体チップを埋設する上部カバーを形成する工程
    と、を順次行うことを特徴とするコラムリード型半導体
    パッケージの製造方法。
  7. 【請求項７】前記半導体パッケージ用基板は、成形フレ
    ーム内に複数の金属バーを装入させる工程と、 前記成形フレーム内にエポキシ樹脂を注入して硬化さ
    せ、コラムを製造する工程と、 前記コラムの中央に貫通孔を穿孔形成する工程と、 前記コラムを金属バーの長手方向に対して直角の方向に
    切断して、所定厚さの単位コラムを形成する工程と、 前記単位コラムの表面に研磨を施して溝部を形成すると
    同時に水平リードと垂直リードとからなる複数のリード
    バーを形成する工程と、を順次行って製造することを特
    徴とする請求項４〜６のいずれか１つに記載のコラムリ
    ード型半導体パッケージの製造方法。
JP11129501A 1998-05-30 1999-05-11 コラムリード型半導体パッケージの製造方法 Expired - Fee Related JP3072515B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980020099A KR100271657B1 (ko) 1998-05-30 1998-05-30 칼럼 리드형 반도체 패키지 및 그 제조방법
KR20099/1998 1998-05-30

Publications (2)

Publication Number Publication Date
JP2000012725A true JP2000012725A (ja) 2000-01-14
JP3072515B2 JP3072515B2 (ja) 2000-07-31

Family

ID=19537978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11129501A Expired - Fee Related JP3072515B2 (ja) 1998-05-30 1999-05-11 コラムリード型半導体パッケージの製造方法

Country Status (3)

Country Link
US (2) US6146918A (ja)
JP (1) JP3072515B2 (ja)
KR (1) KR100271657B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299384B1 (ko) * 1998-12-16 2001-10-29 박종섭 볼 그리드 어레이 패키지
KR100437821B1 (ko) * 1999-12-31 2004-06-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
US6337510B1 (en) * 2000-11-17 2002-01-08 Walsin Advanced Electronics Ltd Stackable QFN semiconductor package
KR100600214B1 (ko) * 2000-12-26 2006-07-13 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6633005B2 (en) 2001-10-22 2003-10-14 Micro Mobio Corporation Multilayer RF amplifier module
CN100350578C (zh) * 2004-03-02 2007-11-21 沈育浓 半导体晶片封装体的封装方法
EP1655778A1 (en) * 2004-11-09 2006-05-10 Optimum Care International Tech. Inc. Chip package structure
KR20060004885A (ko) * 2005-12-24 2006-01-16 최현규 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
WO2007075007A1 (en) * 2005-12-24 2007-07-05 Hyun-Kyu Choi Semiconductor package, method of fabricating the same and semiconductor package module for image sensor
JP2009521798A (ja) * 2005-12-24 2009-06-04 ヒュン キュ チョイ， 半導体パッケージ、その製造方法及びイメージセンサー用の半導体パッケージモジュール
US8811030B1 (en) * 2011-07-05 2014-08-19 International Rectifier Corporation Packaging of electronic circuitry
CN103426845B (zh) * 2013-07-30 2016-01-13 陕西华经微电子股份有限公司 双面独立多引脚带自锁电路端子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744382A (en) * 1992-05-13 1998-04-28 Matsushita Electric Industrial Co., Ltd. Method of packaging electronic chip component and method of bonding of electrode thereof
KR960005042B1 (ko) * 1992-11-07 1996-04-18 금성일렉트론주식회사 반도체 펙케지
TW270213B (ja) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
US5673479A (en) * 1993-12-20 1997-10-07 Lsi Logic Corporation Method for mounting a microelectronic circuit peripherally-leaded package including integral support member with spacer
US5963796A (en) * 1996-07-29 1999-10-05 Lg Semicon Co., Ltd. Fabrication method for semiconductor package substrate and semiconductor package
US5736432A (en) * 1996-09-20 1998-04-07 National Semiconductor Corporation Lead frame with lead finger locking feature and method for making same
KR100242393B1 (ko) * 1996-11-22 2000-02-01 김영환 반도체 패키지 및 제조방법

Also Published As

Publication number Publication date
US6525411B1 (en) 2003-02-25
JP3072515B2 (ja) 2000-07-31
KR19990086917A (ko) 1999-12-15
KR100271657B1 (ko) 2000-11-15
US6146918A (en) 2000-11-14

Similar Documents

Publication Publication Date Title
US5841192A (en) Injection molded ball grid array casing
USRE35109E (en) Semiconductor device and method for fabricating the same
KR100235308B1 (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
JP3038553B2 (ja) 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法
JP2509595B2 (ja) 電子構成要素のパツケ−ジおよびその製造方法
JP2957168B2 (ja) リードフレーム及びこれを用いた半導体パッケージ
US5834835A (en) Semiconductor device having an improved structure for storing a semiconductor chip
US6750080B2 (en) Semiconductor device and process for manufacturing the same
JP3072515B2 (ja) コラムリード型半導体パッケージの製造方法
TWM531057U (zh) 預成形封裝導線架
TWM523189U (zh) 導線架預成形體及導線架封裝結構
JP3427874B2 (ja) 樹脂封止型半導体装置とその製造方法
US7358598B2 (en) Process for fabricating a semiconductor package and semiconductor package with leadframe
US6501158B1 (en) Structure and method for securing a molding compound to a leadframe paddle
JPH10189792A (ja) 半導体パッケージ
JP3938525B2 (ja) 半導体装置の製造方法
KR100214563B1 (ko) 반도체 패키지용 기판 및 반도체 패키지 제조방법
JPS6244815B2 (ja)
TWI620279B (zh) 分離式預成形封裝導線架及其製作方法
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
JP4917305B2 (ja) 半導体装置及びその製造方法
JP2917556B2 (ja) 絶縁物封止型電子部品の製造方法
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
US20010011770A1 (en) Semiconductor device and method for fabricating the same
EP1094518A1 (en) Semiconductor device comprising a lead frame and method for fabricating the same

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees