JPH03228339A - ボンディングツール - Google Patents

ボンディングツール

Info

Publication number
JPH03228339A
JPH03228339A JP2460590A JP2460590A JPH03228339A JP H03228339 A JPH03228339 A JP H03228339A JP 2460590 A JP2460590 A JP 2460590A JP 2460590 A JP2460590 A JP 2460590A JP H03228339 A JPH03228339 A JP H03228339A
Authority
JP
Japan
Prior art keywords
bonding
lead
leads
bonding tool
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2460590A
Other languages
English (en)
Inventor
Masatoshi Yasunaga
雅敏 安永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2460590A priority Critical patent/JPH03228339A/ja
Publication of JPH03228339A publication Critical patent/JPH03228339A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体製造装置に係り、特にTAB (T
ape Auto+*ated Bonding)法に
よる半導体製造工程の一つであるアウターリードボンデ
ィング工程で用いられるボンディングツールの構造に関
するものである。
〔従来の技術〕
半導体素子上のボンディングパッドと外部とを電気的に
接続する方法として、従来より、金やアルミ等の金属細
線とリードフレームを用いて接続する方法がある。しか
し、この方法だと半導体素子上の電極パッドの間隔をあ
まり狭めることができないという制約があった。そこで
最近、特に多数(主に100以上)の電極パッドを有す
る半導体素子においては、T A B (Tape A
utomated Bonding)法が用いられる様
になった。この発明は、TAB法を用いて製造された半
導体装置を基板に取付ける工程、いわゆるアウターリー
ドボンディング工程で用いられる装置(アウターリード
ボンダー)の一部であるボンディングツールの構造に関
するものである。
以下、従来の技術について説明する。第3図a。
bは従来のボンディングツールを用いたアウターリード
ボンディング工程を示す断面図であり、図において、1
はボンディングツール、2は半導体素子、3はリード、
4は上記半導体素子2上に形成された電極と上記リード
3とを接続するバンプ、5はプリント配線等の基板、6
は上記基板5に形成されたボンディングパッド、7は上
記基板5と上記半導体素子2の間に介在させるスペーサ
ーである。
次に動作について説明する。第3図a、bにおいて、ア
ウターリードボンディングの前工程であるインナーリー
ドボンディング工程により半導体素子2上の電極とリー
ド3をバンプ4を介して接続したものと、ボンディング
ツール1との位置合わせを行う。更に、これら位置合わ
せをしたものと、基板5上に形成されたボンディングパ
ッド6とを、スペーサー7をはさんで再度位置合わせを
する0次に、ボンディングツール1によってり−ト3を
ボンディングパッド6まで押し下げた後、加熱すること
により、リード3とボンディングパッド6とを接続する
。この時、リード3の一端はバンプ4により固定されて
いるため、バンプ4からボンディングパッド6までのリ
ード3の形状は、第3図すに示す様に直線的にフォーミ
ングされることとなる。
〔発明が解決しようとする課題〕
従来のボンディングツールによれば、バンプ4からボン
ディングパッド6までのり−ド3の形状が直線的にフォ
ーミングされた状態で接合されるため、リード3に対し
て熱や外力によるストレス(特に引張応力)が加わった
場合、リード3に強度劣化や破断が発生し、接合の信頼
性が著しく低下するなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、耐ストレス性を有する形状にリードをフォー
ミングできるボンディングツールを得ることを目的とす
る。
〔課題を解決するための手段〕
この発明に係るボンデインツールは、半導体装置のリー
ドを基板上のボンディングパッドに取り付けるアウター
リードボンディング工程に使用されるボンディングツー
ルにおいて、リードに接触するボンディングツール下面
に曲率部又は面取部を設けたものである。
〔作用〕
この発明におけるボンディングツールは、その下面に曲
率部又は面取部を設けることにより、リードが耐ストレ
ス性を有するたわみを持った形状にフォーミングされた
状態で基板に接合されることとなる。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図a、bにおいて、1はボンディングツール、2は半導
体素子、3はリード、4は上記半導体素子2上の電極と
上記リード3を接続するためのバンプ、5はプリント配
線等の基板、6は上記基板5に形成されたボンディング
パッド、7は上記基板5と上記半導体素子2の間に介在
させるスペーサー、8は上記ボンディングツール1の上
記リード3に接触する下面のへりの半導体素子2側に設
けられた曲率部である。
次に動作について説明する。第1図a、bにおいて、従
来技術の場合と同様に、アウターリードボンディングの
前工程であるインナーリードボンディング工程により半
導体素子2上の電極とり−ド3をバンプ4を介して接続
したものと、ボンディングツール1との位置合わせを行
う。更に、これら位置合わせをしたものと、基板5上に
形成されたボンディングパッド6とを、スペーサー7を
はさんで位置合わせをする。次に、ボンディングツール
1を下降させて、曲率部8を設けた下面によりリード3
を基板5のボンディングパッド6に押し付けた後、加熱
することにより、リード3とボンディングパッド6とを
接続する。この際、ボンディングツール1の下部のリー
ド3は、ボンディングツール1の下面の形状に従って、
第1図すに示す様に曲率を持った形状にフォーミングさ
れた状態で基板5のボンディングパッド6に接着される
。即ち、バンプ4からボンディングパッド6までのリー
ド3はたわみを持った形状となる。
なお、上記実施例では、ボンディングツール1の下面に
曲率部8を設けたが、第2図a、bに示す様に面取部9
を設けても同様の効果が得られる。
また、上記実施例ではボンディングツール1の下面の半
導体素子2側のみに、曲率部8又は面取部9を設けたが
、両側に設けた場合も上記実施例と同様の効果を奏する
〔発明の効果〕
以上のようにこの発明によれば、リードに接触するボン
ディングツール下面に曲率部又は面取部を設けたので、
リードがたわみを持った状態でボンディングパッドに接
続され、リードに対する熱や外力によるストレスをこの
たわみで吸収することができ、ストレスに対して信頼性
が高い半導体装置を提供することができる。
【図面の簡単な説明】
第1図a、bはこの発明の一実施例によるボンディング
ツールを用いたアウターリードボンディング工程を示す
断面図、第2図a、bはこの発明の他の実施例によるボ
ンディングツールを用いたアウターリードボンディング
工程を示す断面図、第3図a、bは従来のボンディング
ツールを用いたアウターリードボンディング工程を示す
断面図である。 図中、1はボンディングツール、2は半導体素子、3は
リード、4はバンブ、5は基板、6はボンディングパッ
ド、7はスペーサー、8は曲率部、9は面取部である。 なお、図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 半導体装置のリードを基板上のボンディングパッドに取
    り付けるアウターリードボンディング工程に使用される
    ボンディングツールにおいて、上記リードを上記基板上
    のボンディングパッドに押し付ける面のへりの片側又は
    両側に、曲率部又は面取部を設けたことを特徴とするボ
    ンディングツール。
JP2460590A 1990-02-02 1990-02-02 ボンディングツール Pending JPH03228339A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2460590A JPH03228339A (ja) 1990-02-02 1990-02-02 ボンディングツール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2460590A JPH03228339A (ja) 1990-02-02 1990-02-02 ボンディングツール

Publications (1)

Publication Number Publication Date
JPH03228339A true JPH03228339A (ja) 1991-10-09

Family

ID=12142784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2460590A Pending JPH03228339A (ja) 1990-02-02 1990-02-02 ボンディングツール

Country Status (1)

Country Link
JP (1) JPH03228339A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190595A (ja) * 1992-01-09 1993-07-30 Fujitsu Ltd 半導体装置
US8008133B2 (en) 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US8216887B2 (en) 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid
US8232138B2 (en) 2010-04-14 2012-07-31 Advanced Micro Devices, Inc. Circuit board with notched stiffener frame
US8313984B2 (en) 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190595A (ja) * 1992-01-09 1993-07-30 Fujitsu Ltd 半導体装置
US8008133B2 (en) 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US8313984B2 (en) 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
US8927344B2 (en) 2008-03-19 2015-01-06 Ati Technologies Ulc Die substrate with reinforcement structure
US8216887B2 (en) 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid
US8232138B2 (en) 2010-04-14 2012-07-31 Advanced Micro Devices, Inc. Circuit board with notched stiffener frame

Similar Documents

Publication Publication Date Title
US5227662A (en) Composite lead frame and semiconductor device using the same
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP4615282B2 (ja) 半導体パッケージの製造方法
EP0458469A1 (en) Composite lead frame and semiconductor device using the same
US6465876B1 (en) Semiconductor device and lead frame therefor
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
JPH03228339A (ja) ボンディングツール
JPH0582977B2 (ja)
JPS60120543A (ja) 半導体装置およびそれに用いるリ−ドフレ−ム
JP3384762B2 (ja) 半導体装置の製造方法
JP2699855B2 (ja) 半導体装置のボンディング方法
JPH02271561A (ja) 樹脂封止型半導体装置
JPH0969618A (ja) Ccd固体撮像素子パッケージ及びその封止方法
JP4213499B2 (ja) 半導体装置及びその製造方法
JP2748759B2 (ja) フィルムキャリアテープの製造方法
JPH02111059A (ja) 半導体装置
JP3314516B2 (ja) 前成形ずみフィルムキャリアおよびその製造方法ならびに電子素子およびその製造方法
JPH09223767A (ja) リードフレーム
JPH06350009A (ja) 半導体装置の製造方法及びリードフレーム
JP2707153B2 (ja) リードフレームの製造方法
JP2582534B2 (ja) 半導体装置の製造方法
JPH0382067A (ja) 樹脂封止型半導体装置
JPH06244335A (ja) 樹脂封止型半導体装置
JPH0384941A (ja) 半導体装置の製造方法
JPH04324948A (ja) ボンディング方法