JPH03205857A - 樹脂封止型電子部品 - Google Patents

樹脂封止型電子部品

Info

Publication number
JPH03205857A
JPH03205857A JP2000801A JP80190A JPH03205857A JP H03205857 A JPH03205857 A JP H03205857A JP 2000801 A JP2000801 A JP 2000801A JP 80190 A JP80190 A JP 80190A JP H03205857 A JPH03205857 A JP H03205857A
Authority
JP
Japan
Prior art keywords
substrate
resin
integrated circuit
electronic component
sealed electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000801A
Other languages
English (en)
Inventor
Toshio Matsuzaki
松崎　壽夫
Hiroaki Toshima
博彰 戸島
Nobuaki Hirasawa
平澤　暢朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000801A priority Critical patent/JPH03205857A/ja
Priority to EP90125080A priority patent/EP0436907B1/en
Priority to DE69020878T priority patent/DE69020878T2/de
Publication of JPH03205857A publication Critical patent/JPH03205857A/ja
Priority to US07/944,033 priority patent/US5264730A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 樹脂封止型電子部品の構造に関し、 プリント板実装時の半田リフローなどによる熱衝撃に際
してもパッケージの損傷が発生しないで良好な状態に保
持することを目的とし、半導体集積回路または混成集積
回路などが形成された基板をリードフレームに搭載し、
プラスチックモールドにより一体外装されてなる樹脂封
止型電子部品において、前記基板に複数の基板欠除部を
設け、基板と外装樹脂との結合固着をよくするように樹
脂封止型電子部品を構成する。
〔産業上の利用分野〕
本発明は、樹脂封止型電子部品，とくに、能動素子と受
動素子が混成実装され、プラスチックモールドにより一
体外装された混成集積回路装置の基板構造に関する。
〔従来の技術〕
最近、半導体集積回路や混成集積回路のパッケーシとし
て、エボキシ樹脂等の樹脂材を用い、それら回路基板を
リードフレームと共にインサートモールドした表面実装
型の構造のものが多く使用されている。
第４図は従来の樹脂封止型電子部品の構造を示す図で、
同図（イ）はリードフレームと基板、同図（口）は樹脂
封止後の断面図である。
リードフレーム２には基板１′を搭載するステージ２ｌ
が４隅に設けられており、サポートパー２２でタイパー
２３にぞれぞれ接続支持されている。基板１′は，たと
えば、混成集積回路用のセラミック基板で導体配線その
他が形成されている。１１，　１２．　１３はそれぞれ
基板１゛に搭載された半導体ＩＣ，　コンデンサチップ
，抵抗素子である。基板１′は４隅のステージ２ｌに，
たとえば、エポキシ樹脂系の接着材で接着される。リー
ドフレーム２のリード２４とこ＼には図示してない基板
１゛のボンディングパッドとはボンディングワイヤ５で
接続されている。
上記のごとくリードフレーム２の上に搭載された基板１
”を，たとえば、エポキシ系の熱硬化性樹脂によりトラ
ンスファーモールド成形し、リード成形・リード切断す
ると、同図（口）に示した樹脂封止型電子部品が得られ
る。
〔発明が解決しようとする課題〕
しかし、この種のパッケージにおいては、製造後プリン
ト回路基板などに実装するまでの保存期間中に外装樹脂
に水分が吸収されており，たとえば、プリント回路基板
への搭載のためのりフローその他の半田付け処理に際し
て、吸収されている水分がガス化して膨張し種々の障害
が発生することがある。
たとえば、第３図は従来製品における外装樹脂の障害発
生状況を示す図で、同図（イ）は超音波探傷法により観
測された剥離またはクラック（平面図）である。超音波
探傷法はよく知られているように，たとえば、水中に入
れた被検査物体に超音波を５０μｍのステップでスキャ
ン照射し一試料に約５分かけて非破壊的に検査して画像
処理したものである。図中、点線７は剥離部であり実線
８は外装樹脂のクラックである。いずれも肉眼観察では
検出できない初期段階のものである。図示したごとく、
剥離やクラックは基板ｌ”を搭載したステージ２ｌを囲
むように４隅から発生し易いことがわかる。同図（口）
は外装樹脂のクラック（側断面図）で剥離部７を含めて
クラック８の発生の極端なものを模式的に図示したもの
である。
このようなクラックは勿論，目視できないような微小な
剥離が生じても、デバイス全体の長期の信頼性の低下を
招くという問題があり、その解決が求められている。
〔課題を解決するための手段〕
上記した課題は、半導体集積回路または混成集積回路な
どが形成された基板１をリードフレーム２に搭載し、プ
ラスチックモールドにより一体外装されてなる樹脂封止
型電子部品において、前記基板ｌに複数の基板欠除部３
を設け、基板ｌと外装樹脂との結合固着をよくした樹脂
封止型電子部品により解決することができる。
〔作用〕
本発明によれば、基板１の周辺部に形成された切り欠き
状の基板欠除部３ａと外装樹脂，あるいは、基板ｌの内
部に形成された貫通孔からなる基板欠除部３ｂと外装樹
脂が嵌合して結合固着し、両者はきわめて強固に密着さ
れているので，たとえ、外装樹脂に水分が吸収されてい
て半田付け時に加熱されてガス化し応力が加わったとし
ても、基板ｌと外装樹脂の剥離やクラックが発生し難く
なるのである。
〔実施例〕
第１図は本発明の実施例の構造を示す図で、同図（イ）
はリードフレームと基板を、同図（口）は樹脂封止後の
断面図を示す。
リードフレーム２は前記第４図に示したものと同様のも
のを使用しているので、基板ｌの裏面の大半は外装樹脂
に密着できる構造になっている。
基板ｌは，たとえば、混成集積回路用の厚さ０．６　ｍ
ｍ，　大きさ２３　Ｘ　２３ｍ　ｍのセラミック基板て
圧膜導体配線その他が形成されている。１１，　１２．
　１３はそれぞれ基板ｌに搭載接着された半導体ＩＣ．
コンデンサチップ，抵抗素子である。基板１は４隅のス
テージ２１に，たとえば、エポキシ樹脂系の接着材で接
着される。リードフレーム２のリード２４とこ＼には図
示してない基板１のボンディングパッドとはボンディン
グワイヤ５で接続されている。
基板Ｉの４つの周辺部には，たとえば、直径０．４ｍｍ
の半円形切り欠き状の基板欠除部３ａが１．６ｍｍピッ
チで等間隔に形成され，かつ、前記４つの周辺端部から
約２ｍｍ入った直線上に直径０．２ｍｍφの貫通孔から
なる基板欠除部３ｂを同じ＜１．６ｍｍピッチで等間隔
に形成してある。
上記のごとくリードフレーム２の上に搭載された基板１
を，たとえば、エポキシ系の熱硬化性樹脂によりトラン
スファーモールド成形し、リード成形・リード切断して
外形寸法が２８Ｘ２８Ｘ４　ｍｍのＰＱＦＰ（プラスチ
ック・クワド・フラット・パッケージ）タイプの，たと
えば、同図（口）に示した樹脂封止型電子部品を作製し
た（試料Ｎｏ．１）。
第２図は本発明の他の基板実施例を示す図である。
同図（イ）は基板１の周辺部に直径０．４ｍｍの半円形
切り欠き状の基板欠除部３ａだけを１．６ｍｍピッチで
等間隔に設けた場合で、前記第１図で説明したのと同様
にしてリードフレーム２に搭載接着後、樹脂封止して試
料を作製した（試料Ｎｏ．　２）。
同図（口）は基板１の４つの周辺端部から約２ｍｍ入っ
た直線上に直径０．２ｍｍφの貫通孔からなる基板欠除
部３ｂを同じ＜１．６ｍｍピッチで等間隔に形成した場
合で、前記第１図で説明したのと同様にしてリードフレ
ーム２に搭載接着後、樹脂封止して試料を作製した（試
料Ｎｏ．　３）。
同図（ハ）は基板１の内部に直径０．２ｍｍφの貫通孔
からなる基板欠除部３ｂを、導体配線部や搭載部品の邪
魔にならない部分に適当な間隔で１５０個形成した場合
で、前記第１図で説明したのと同様にしてリードフレー
ム２に搭載接着後、樹脂封止して試料を作製した（試料
Ｎｏ．　４）。
以上４種類の本発明実施例の試料と従来例の試料とを、
下記第１表に示した条件で試験し超音波探傷法および目
視により検査した結果を同しく下記第ｌ表にまとめて示
した。
放置条件は表示した各種吸湿環境に指定時間の間放置し
た条件を示す。半田付け方式は各放置条件に放置した試
料をプリント回路基板に半田付けする方法を示し、通常
、最も一般的に用いられる赤外線リフロ一法と噴流式デ
ィップ法の２つの方式について試験した。いずれの場合
も最高温度は２６０°Ｃに達する条件で半田付けを行っ
た。
評価レベルはＯ，▲，×の３水準にとり、Ｏは全く異常
なしの場合，▲は一部に外装樹脂に剥離部７発生の場合
，×は全面剥離または外装樹脂にクラック８が発生した
場合である。
８５８Ｃ−８５％−２４Ｈ 赤外線８５°Ｃ−８５％−４８Ｈ リフロ８５°Ｃ−８５％−９６８ 一法　８５°Ｃ−８５％−１９２Ｈ ○　○　○　○ ○　○　Ｏ　○ ○　○　○　○ ○　▲　○　○ ８５°Ｃ−８５％−２４Ｈ 噴流式８５°Ｃ−８５％−４８Ｈ ディッ８５°Ｃ−８５％−９６Ｈ ○　○　○　○ Ｏ　○　○　○ ○　▲　Ｏ　○ ○ プ法　８５°Ｃ−８５％−１９２Ｈ　　Ｏ　　Ｘ　　▲
　Ｏ　　×予期されたように全般的には噴流式ディップ
法の方が赤外線リフロー法による半田付けよりも条件が
厳しいことがわかる。さらに、従来例の場合には最も条
件のゆるい８５°Ｃ−８５％−２４Ｈといった放置条件
以外では半田付けに際して、外装樹脂に障害が発生する
危険が極めて高いことがわかる。
これに対して、本発明の実施例の場合には試料Ｎｏ．　
１あるいは試料ＮＯ．４ではいずれの放置条件で、いず
れの半田付け方式においても全く外装樹脂に障害が発生
せず、極めて堅牢に樹脂封止されていることがわかった
。その他の試料Ｎｏ．　２あるいは試料Ｎｏ．　３にお
いても従来例に比較すれば格段に改善されていることが
わかる。
上記実施例における基板欠除部３の一部または全部を層
間配線導通用の，いわゆる、スルーホールで共用しても
よい。
また、上記した実施例は、混成集積型の回路装置につい
て説明したが、半導体集積回路だけで構成した基板，す
なわち、シリコン基板からなる集積回路装置にも本発明
を適用できる。
なお、以上述べた実施例は一例を示したもので、本発明
の趣旨に添うものである限り、使用する素材や構成，製
造プロセスなど適宜好ましいもの、あるいはその組み合
わせを用いることができることは言うまでもない。
〔発明の効果〕
以上述べたように、本発明によれば、基板ｌに形成され
た基板欠除部３と外装樹脂が嵌合して、両者はきわめて
強固に密着されているので，たとへ、外装樹脂に水分が
吸収されていて半田付け時に加熱されてガス化し応力が
加わったとしても、基板１と外装樹脂の剥離やクラック
が発生し難くなる。したがって、樹脂封止型電子部品の
品質および信頼性の向上に寄与するところが極めて大き
い。
【図面の簡単な説明】
第１図は本発明の実施例の構造を示す図、第２図は本発
明の他の基板実施例を示す図、第３図は従来製品におけ
る外装樹脂の障害発生状況を示す図、 第４図は従来の樹脂封止型電子部品の構造を示す図であ
る。 図において、 １は基板、 ２はリードフレーム、 ３　　（３ａ，３ｂ）は基板欠除部、 ６は外装樹脂、 ７は剥離部、 ８はクラックである。 （イ）リートフし 乙と＆板 （［Ｔ）樹脂封正後の断面灰 本発明Ｏ寅美櫂・ＩＩ７）構童１ポＴｍ第　１　配 （イ） （ロノ （ハ） 本発明のイ世の甚板夷Ｕ瞥ナ１を示す図酊 ２ 図 ？イ）超皆シ皮棟ｆ易法１二Ｌり観濁゛１■ｋｆ−’Ｉ
’ｌ已１１まだ｝１クラック（千面図）へ （Ｏ）９Ｆ校樹脂のワラ、７７（１・１断面図）従来製
品にあ１アうタト裟樹脂の１Ｍ！！書餘生状記Σ示す図
第　３　■ ２４ （イ） 〕 ト゛゜フしームと朱仮 （［Ｊ）樹脂封止後の断面図

Claims (1)

  1. 【特許請求の範囲】 半導体集積回路または混成集積回路などが形成された基
    板（１）をリードフレーム（２）に搭載し、プラスチッ
    クモールドにより一体外装されてなる樹脂封止型電子部
    品において、 前記基板（１）に複数の基板欠除部（３）を設け、基板
    （１）と外装樹脂との結合固着をよくすることを特徴と
    した樹脂封止型電子部品。
JP2000801A 1990-01-06 1990-01-06 樹脂封止型電子部品 Pending JPH03205857A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000801A JPH03205857A (ja) 1990-01-06 1990-01-06 樹脂封止型電子部品
EP90125080A EP0436907B1 (en) 1990-01-06 1990-12-21 Resin mold packaged electronic parts
DE69020878T DE69020878T2 (de) 1990-01-06 1990-12-21 In Harz eingekapselte elektronische Gegenstände.
US07/944,033 US5264730A (en) 1990-01-06 1992-09-11 Resin mold package structure of integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000801A JPH03205857A (ja) 1990-01-06 1990-01-06 樹脂封止型電子部品

Publications (1)

Publication Number Publication Date
JPH03205857A true JPH03205857A (ja) 1991-09-09

Family

ID=11483789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000801A Pending JPH03205857A (ja) 1990-01-06 1990-01-06 樹脂封止型電子部品

Country Status (3)

Country Link
EP (1) EP0436907B1 (ja)
JP (1) JPH03205857A (ja)
DE (1) DE69020878T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7231712B2 (en) 2003-09-29 2007-06-19 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a module
JP2011077286A (ja) * 2009-09-30 2011-04-14 Shindengen Electric Mfg Co Ltd 半導体パッケージ及びその製造方法
US20130112461A1 (en) * 2011-11-08 2013-05-09 Ngk Spark Plug Co., Ltd. Ceramic substrate and method of manufacturing the same
JP6301031B1 (ja) * 2017-04-21 2018-03-28 三菱電機株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3323958B2 (ja) * 1993-06-14 2002-09-09 ポリプラスチックス株式会社 モールド形電気部品の製造方法
DE19716012A1 (de) * 1997-04-17 1998-10-22 Ulrich Dipl Ing Grauvogel Elektronisches Bauelement für die Oberflächenaufbautechnik
EP2790213A3 (en) 2013-04-11 2015-04-01 Chun Ho Fan Cavity package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123162A (ja) * 1984-11-20 1986-06-11 Toshiba Corp 樹脂封止型半導体装置用リ−ドフレ−ム
JPS63114150A (ja) * 1986-10-30 1988-05-19 Nec Corp 混成集積回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133655A (en) * 1981-02-10 1982-08-18 Pioneer Electronic Corp Lead frame
US4646435A (en) * 1985-10-04 1987-03-03 Raychem Corporation Chip carrier alignment device and alignment method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123162A (ja) * 1984-11-20 1986-06-11 Toshiba Corp 樹脂封止型半導体装置用リ−ドフレ−ム
JPS63114150A (ja) * 1986-10-30 1988-05-19 Nec Corp 混成集積回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7231712B2 (en) 2003-09-29 2007-06-19 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a module
JP2011077286A (ja) * 2009-09-30 2011-04-14 Shindengen Electric Mfg Co Ltd 半導体パッケージ及びその製造方法
US20130112461A1 (en) * 2011-11-08 2013-05-09 Ngk Spark Plug Co., Ltd. Ceramic substrate and method of manufacturing the same
US9107334B2 (en) * 2011-11-08 2015-08-11 Ngk Spark Plug Co., Ltd. Ceramic substrate and method of manufacturing the same
JP6301031B1 (ja) * 2017-04-21 2018-03-28 三菱電機株式会社 半導体装置
WO2018193614A1 (ja) * 2017-04-21 2018-10-25 三菱電機株式会社 半導体装置
US10615093B2 (en) 2017-04-21 2020-04-07 Mitsubishi Electric Corporation Semiconductor device
DE112017000347B4 (de) 2017-04-21 2021-08-05 Mitsubishi Electric Corporation Halbleitervorrichtung

Also Published As

Publication number Publication date
EP0436907A2 (en) 1991-07-17
EP0436907B1 (en) 1995-07-12
DE69020878T2 (de) 1995-12-14
DE69020878D1 (de) 1995-08-17
EP0436907A3 (en) 1991-09-11

Similar Documents

Publication Publication Date Title
US5496775A (en) Semiconductor device having ball-bonded pads
US5313102A (en) Integrated circuit device having a polyimide moisture barrier coating
US6249052B1 (en) Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration
JP5503322B2 (ja) 半導体装置の製造方法
JPH01206658A (ja) 周辺キャリア構造体を有するパッケージ式電子デバイス
JP2995264B2 (ja) 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法
US5264730A (en) Resin mold package structure of integrated circuit
JPH11135679A (ja) 電子装置および半導体パッケージ
JP2000133738A (ja) チップスケ―ルパッケ―ジの製造方法
JPH0590451A (ja) 半導体集積回路及びその実装装置製造方法
JPH03205857A (ja) 樹脂封止型電子部品
US20240178006A1 (en) Leadless semiconductor package with wettable flanks and method for manufacturing the same
KR100600690B1 (ko) 반도체장치및그제조방법
US8460972B2 (en) Method of forming semiconductor package
JP7008236B2 (ja) パワーモジュール用基板及びその製造方法
US5304738A (en) System for protecting leads of a semiconductor chip package during testing, burn-in and handling
TW200300286A (en) Package enclosing multiple packaged chips
JP3682468B2 (ja) 半導体集積回路装置
JP2539432B2 (ja) 樹脂封止型半導体装置
JP3303162B2 (ja) 半導体装置及びその製造方法
Atkins et al. Use of C-SAM acoustical microscopy in package evaluations and failure analysis
JP2009188392A (ja) 半導体装置及び半導体装置の製造方法
JPS6015955A (ja) 半導体装置
JPH02146758A (ja) 樹脂封止型半導体装置
JPH0258361A (ja) リード付電子部品搭載用基板