JPS6015955A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6015955A
JPS6015955A JP58123270A JP12327083A JPS6015955A JP S6015955 A JPS6015955 A JP S6015955A JP 58123270 A JP58123270 A JP 58123270A JP 12327083 A JP12327083 A JP 12327083A JP S6015955 A JPS6015955 A JP S6015955A
Authority
JP
Japan
Prior art keywords
tab
resin
semiconductor chip
chip
erected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58123270A
Other languages
English (en)
Inventor
Hidekazu Takahashi
英一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP58123270A priority Critical patent/JPS6015955A/ja
Publication of JPS6015955A publication Critical patent/JPS6015955A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は樹脂封止形半導体装置に関する。
〔背景技術〕
ＩＣ，ＬＳＩ等の半導体装置を樹脂モールド体により封
止するにあたっては、第１図に示すような複数のり一ド
１．タブ２及びフレーム３が一体に形成された金属板か
らなるリードフレームを用意し、タブ２上にＩＣ等の素
子が形成された半導体チップ４をベレットボンティング
により接続し、半導体チップ表面の電極バット５と周辺
のリード（インナーリード）１との間をＡｕ（金）ワイ
ヤ６を介してワイヤボンディングにより接続する。この
ような牛導体チップ伺きり−ドフレームを第２図に示す
ように樹脂モールド用の成形型（キャビディ）７内に装
填し、成形型の一方口８より溶融状の樹脂（レジン）９
を注入し、熱硬化させることにより、半導体チップ４．
タブ２及びインナーリード１を包囲する樹脂モールド体
９を形成する。
この後成形型からリードフレーム等を取り出し。
樹脂モールド体９外部でフレームを切断してリードを個
々に切り離し半導体装置を完成する。ところで半導体チ
ップ表面にお（・てはＡ／？（アルミニウム）等の配線
が多くの場合多層に形成され、配線層間にＰＳＧ（リン
・シリケートガラス）等の無機性絶縁膜やポリイミド系
樹脂等の有機性絶縁膜を介在させた構造を有する。前記
のように樹脂をトランスファーモールドする際には、高
圧の樹脂が成形型内に圧入されるため、チップ上の層間
絶縁膜にはがれやクランクを生じることが問題となって
いる。このようなりランクは特にチップのコーナ一部（
第１図にＸ印で示す）で多（発生しやすく、このクラッ
クを通して樹脂中の水分が内部に浸入し、層間絶縁膜に
接するＡｅ配線を腐食して断線不良をおこすことが、本
願出願人等によって明らかとされた。
〔発明の目的〕
本発明は樹脂封止牛導体装置において、樹脂モールド時
にチップ上の層間絶縁膜に発生するクラックをなくし配
線不良等のな（・信頼性のある半導体製品を提供するこ
とにある。
〔発明の概要〕
本願にお〜・て開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記のとおりである。
すなわち、複数のリード部材及びタブからなるリードフ
レームと、タブ上に接続した半導体チップ及びこれらを
包囲する樹脂モールド体からなる半導体装置において、
上記タブは少な（ともコーナ一部を含む周縁部とチップ
の厚さより高く立起させることによって、樹脂モールド
のための樹脂圧入時に樹脂の応力がチップ側面に直接に
かからないようにしてクラックの発生を減少させるもの
である。
〔実施例〕
第３図は本発明の一実施例であって、リードフレームに
おけるタブ２とその上に接続された半導体チップ４を平
面図で示すものであり、第４図しま第３図におけるＡ−
Ｎ断面図である。同図におし・て前掲第１図、第２図と
共通する構成部分には同一の指示記号を使用している。
タブ２はその周縁部１０を立起させ全体が第５図に示す
ように皿状に形成されており、立起した周縁部１０の高
さり、は半導体チップ４の高さｈ２と同一またはそれよ
り高くなって〜・る。なおタブの立起部１０と金ワイヤ
６が接触してショート不良等を起こさないようにタブは
タブリードより一段低い位置に設ける、いわゆるタブ下
げリード宿造を採用している。
〔効果〕
このようにタブの周縁部を立起させることにより、樹脂
封止のために成形型中に装填されたＩＪ　−ドフレーム
と半導体チップに対してレジンを在入する際に、第４図
に矢印１１に示すようにレジンが入ってきても立起され
たタブ周縁部によってレジンの流れがよりめられ、半導
体チップへの応力が直接にかかりにくく、チップ表面の
層間絶縁膜におけるクラックの発生が減少することにな
る。
本発明によれば、タブの周縁部を立起させて皿状に形成
することにより、前記のようにレジンモールド時に半導
体チップを物理的に保護し、クラック尋の発生を防止す
る効果を有すること以外に。
樹脂封止後に封止体内に進入してくる水分の半導体チッ
プへのまわりこみを防止する効果をも有する。又、タブ
の周縁部を立起させたことにより。
半導体チップをタブ上に位置決めし、ボンディングする
際に位いずれがないようにチップ位置を立起部で規定で
きる点でも有利である。
以上本発明者によってなされた発明を実施例にもとづき
具体的にｉ；２明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で腫々変
更可能であるこ°とはいうまでもない。たとえば、タブ
の周縁部を立起させるにあたって、周縁部全部を立起さ
せる以外に、第６図に示すように、タブの四隅（コーナ
部）のみな立起させてもよい。レジン圧入によつ℃半導
体チップの時にコーナ部でクラックが発生しやす℃・こ
とから、タブのコーナ部のみを立起させることで充分に
クラック防止の効果が得られる。
〔利用分野〕 本発明はリードフレームにタブを有し、レジン等で樹脂
封止する半導体製品の全てに適用できる。
特に本発明は半導体チップの寸法が大きくなり、配線が
多層化し、眉間に形成される絶縁膜に有機性絶縁膜と無
機性絶縁膜とが併用される場合において一層有効である
。
【図面の簡単な説明】
第１図ルリードフレームに半導体チップを組立てる場合
の形態を示す平面図である。 第２図はリードフレームと半導体チップをレジンにより
樹脂封止する際の形態を示す断面図である。 第３図は本発明の一実施例であって、リードフレームに
半導体チップを組立てる場合の形態を示す平面図。 第４図は第３図におけるＡ−Ａ’切断断面図である。 第５図は本発明の一実施例であってリードフレームにお
けるタブの形状を示す斜視図である。 第６図は本発明の他の一実施例であって、ＩＪ　−ドフ
レームにおけるタブの形状火水ず斜視図である。 １・・・リード、２・・・タブ、３・・・フレーム、４
・・・半導体チップ、５・・・電極パッド、６・・・Ａ
ｕワイヤ、７・・・キャビディー、８・・・レジン圧入
口、９・・・レジン（樹脂封止体）、１０・・・タブ周
縁の立起部、１１・・・レジンの流れ。 第　１　図 第　２　図 第　３　図 ／σ 第　４　図

Claims (1)

    【特許請求の範囲】
  1. １、複数のリード部材及びタブからなるリードフレーム
    と、タブ上に接続された半導体チップと、リードフレー
    ム及び半導体チップを包囲する樹脂モールド体とから成
    る半導体装置であって、上記タブは少なくともコーナ部
    を含む周縁秤が立起し、立起部の高さは半導体チップの
    厚さと同一または、これより大であることを特徴とする
    半導体装置。
JP58123270A 1983-07-08 1983-07-08 半導体装置 Pending JPS6015955A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58123270A JPS6015955A (ja) 1983-07-08 1983-07-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58123270A JPS6015955A (ja) 1983-07-08 1983-07-08 半導体装置

Publications (1)

Publication Number Publication Date
JPS6015955A true JPS6015955A (ja) 1985-01-26

Family

ID=14856402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58123270A Pending JPS6015955A (ja) 1983-07-08 1983-07-08 半導体装置

Country Status (1)

Country Link
JP (1) JPS6015955A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112142U (ja) * 1985-12-28 1987-07-17
JPS63308359A (ja) * 1987-06-10 1988-12-15 Mitsui Haitetsuku:Kk リ−ドフレ−ムの製造方法
JPS6457739A (en) * 1987-08-28 1989-03-06 Toshiba Corp Resin seal type element
JP2008034601A (ja) * 2006-07-28 2008-02-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7821116B2 (en) 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
JP2011139108A (ja) * 2011-04-14 2011-07-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112142U (ja) * 1985-12-28 1987-07-17
JPS63308359A (ja) * 1987-06-10 1988-12-15 Mitsui Haitetsuku:Kk リ−ドフレ−ムの製造方法
JPS6457739A (en) * 1987-08-28 1989-03-06 Toshiba Corp Resin seal type element
JPH0519310B2 (ja) * 1987-08-28 1993-03-16 Tokyo Shibaura Electric Co
JP2008034601A (ja) * 2006-07-28 2008-02-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7821116B2 (en) 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
JP2011139108A (ja) * 2011-04-14 2011-07-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP4676640B2 (ja) インテリジェントパワーモジュールパッケージ
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR100220154B1 (ko) 반도체 패키지의 제조방법
US7625779B2 (en) Method of manufacturing a semiconductor device including a semiconductor chip having an inclined surface
JP2000232200A (ja) 半導体チップおよびチップ・オン・チップ構造の半導体装置
JPH08293524A (ja) 半導体装置およびその製造方法
US20130093069A1 (en) Package structure and the method to fabricate thereof
US7537965B2 (en) Manufacturing method for a leadless multi-chip electronic module
JPH02184054A (ja) ハイブリッド型樹脂封止半導体装置
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JPS6015955A (ja) 半導体装置
JPH05299456A (ja) 樹脂封止型半導体装置
US6541856B2 (en) Thermally enhanced high density semiconductor package
JP4185665B2 (ja) ウェーハレベルパッケージ
JPH03205857A (ja) 樹脂封止型電子部品
JPS61230344A (ja) 樹脂封止型半導体装置
JP2976199B2 (ja) ダイパッドを有する半導体パッケージ用リードフレーム
JP2001185567A (ja) 半導体装置およびその製造方法
JPH0870087A (ja) リードフレーム
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH0241866Y2 (ja)
KR100198312B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
JPH0818218A (ja) チップパッケージと基板との間隔を維持する装置及び方法
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자