JPH01206658A - 周辺キャリア構造体を有するパッケージ式電子デバイス - Google Patents

周辺キャリア構造体を有するパッケージ式電子デバイス

Info

Publication number
JPH01206658A
JPH01206658A JP63323841A JP32384188A JPH01206658A JP H01206658 A JPH01206658 A JP H01206658A JP 63323841 A JP63323841 A JP 63323841A JP 32384188 A JP32384188 A JP 32384188A JP H01206658 A JPH01206658 A JP H01206658A
Authority
JP
Japan
Prior art keywords
lead
package
carrier structure
leads
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63323841A
Other languages
English (en)
Other versions
JP2553924B2 (ja
Inventor
Paul T Lin
ポール・ティー・リン
Michael B Mcshane
マイケル・ビー・マクシェーン
Charles G Bigler
チャールズ・ジー・ビグラー
John A Goertz
ジョン・エー・ゴルツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH01206658A publication Critical patent/JPH01206658A/ja
Application granted granted Critical
Publication of JP2553924B2 publication Critical patent/JP2553924B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はパッケージされた電子デバイスに関するもので
あり、更に詳細にはパッケージ本体とは異なる材料で形
成した周辺キャリア構造体を備えたパッケージ式電子デ
バイスに関するものである。
［発明の背景］ 電子デバイス、特に集積回路に対して幾多の形式のパッ
ケージが公知である。代表的なパッケージにおいては、
集積回路はリードにボンディングされた集積回路チップ
から構成されている。この構造においては、チップとリ
ードの内側部分とがパッケージ本体を形成する材料に包
囲されあるいは封入されており、そこからリードが突出
している。露出したリードを用いて、パッケージ式電子
デバイスを印刷回路（Ｐ　Ｃ）板に、あるいは取付具ま
たはソケットに、あるいは他の接続装置に取付けること
かできる。
在来的に、パッケージ本体の材料は、セラミックおよび
ときには金属などあ予備成形部品から作られており、こ
れをチップの周りに密封接合している。あるいは材料を
プラスチックとして、チップおよびリードの内側部分の
周りにプラスチック注入およびトランスファー成型操作
で成型している。プラスチックのパッケージは通常密封
性ではない。プラスチック部品を予備成形して、これを
セラミック・パッケージの場合と同じように集積回路の
周りに接着固定することに関しても、幾つかの研究か行
われている。セラミック・パッケージは、プラスチック
・パッケージに比較して高品質で、水分などの外部要素
の侵入から一層良く保護するか、プラスチック・パッケ
ージより高価である。
集積回路のような電子構成要素をパッケージするにあた
っての他の問題点はリードの材料である。
伝統的に、パッケージのリードフレームは約５乃至ＩＯ
ミルという比較的厚いものであり、集積回路のボンディ
ング・パッドからリードフレームの内側端部までの電気
接続は非常に細いワイヤボンドで行われている。最近、
ポリイミドまたは他のプラスチックの層で裏打ちされる
ことか多いが薄い箔のリードフレームまたはテープを使
用することにかなり関心が集って来た。テープは３層の
ときがある。テープ状リードフレームの利点は、リード
フレームが写真フィルムの枠に良く似たストリップ上の
窓の形を取ることができ、ボンディングのプロセスを高
速で自動化してテープ自動化ポンデンディング（ＴＡＢ
）プロセスを行うことができるということである。薄い
テープ状リードフレームの典型的な厚さは１乃至３ミル
で、これによりパッケージを一層小さくすることができ
る。
上述の技術を利用する電子パッケージには多数の形態が
ある。よく知られている一つの形態は、リードをパッケ
ージ本体の両側から延出して下に折曲げた細長いパッケ
ージから成る二重インラインパッケージすなわちＤＩＰ
である。他の形態はプラスチックリード式チップ・キャ
リア（ＰＬＣＣ）であり、これは平坦長方形または正方
形のパッケージ本体があって、その四辺全部からリード
が延出してこれに沿って折曲げられている。リード端の
構成も、スルーホール実装用のスタンドオフ・ショルダ
（ｓＬａｎｄｏｌＴ　５ｈｏｕｌｄｅｒ）を備えた細長
いもの、または表面実装用の、Ｊリード、ガルウィング
（ｇｕｌｆνｉｎｇ）または突合せ継手など、種々のも
のがある。
より小さなパッケージ内に複雑さを高めた集積回路を収
めることの需要が常にあることが良く知られている。こ
のため、パッケージ自身が非常に小さくピンまたはリー
ドの数が非常に多いＤＩＰやＰ、ＬＣＣ，その他のパッ
ケージが開発された。
このようなパッケージのリードは折れやすく、扱いにく
い。しばしばパッケージのリードは曲りやすい。ＴＡＢ
技術が大きさに関する要件の幾つかを解決するのに利用
されていることは認められるが、細くしたリードは従来
のリードフレームを使用して作ったリードよりも更に折
れやすい。
集積回路パッケージに関する他の要件は顧客に販売する
前にこれを試験しなければならないということである。
パッケージを移動したり試験したりすることに関連する
取扱いからリードを損傷する機会か更に生ずる。また、
試験機器、特に試験場所を、種々の数のリードや種々の
間隔またはピッチのリードを有するパッケージの各形式
ごとに工夫しなければならない。別の問題はミル系の間
隔で配設されているリードを有するパッケージはメート
ル系の間隔で配設されているコンタクトを有するテスタ
で試験することができないということである。
封入プラスチックＩＣに関するこれら諸問題の幾つかに
対する一つの解法はキャリア構造体を利用することであ
る。最初に、半導体ダイを銅箔テープのダイ取付は開口
に接続する。ダイ接触パッドをテープの相互接続された
フィンガ接点の内側の端に接合する。箔内にエッチされ
たフィンガ接点はプローブ端まで延びる斜めに広がった
部分を備えている。最初フィンガ接点とチー　プの縁と
を接続し、次に封入時にはタイバーとして機能する相互
接続交差リンクがある。ダイとダイ・ボンドとを成型封
入してダイ・パッケージを形成するが、キャリア構造体
も同時にダイ・パッケージの周縁の周りにそこから離し
て成型する。プローブ端はキャリア構造体のスロット内
に露出しているか、あるいはキャリア構造体の端から延
出してプローブの先端をこれに押付けてダイとそのボン
ドとを試験することができるようになっている。試験に
先立ち、パッケージとキャリアとの間の環状部に露出し
た相互接続部を打ち抜いて除去し、ダイ接触パッドから
延びている各フィンガをばらばらにする。すなわち、も
はや隣りのフィンガに接続しないようにして、各ダイ接
点とボンドとの試験を行えるようにする。剛的な成型キ
ャリア構造体は、フィンガのプローブ端を支持する作用
をし、また試験操作や輸送および取扱いの目的のため箔
テープを保護し堅固にする。パッケージを実装する際に
は、キャリア構造体とプローブ端とをせん断して捨て、
フィンガの残りの部分を、ＰＣ板などのシステムに接続
するためのリードへと形成する。
［発明か解決しようとする課ｍｌ 上述の解決法においては、ダイ・パッケージとキャリア
構造体とを同じ対人材を使用して同時に成形している。
電子パッケージには、高品質の熱硬化プラスチックだけ
しか使えない。従って、従来の解決法に伴う一つの問題
点は、キャリア構造体の体積がダイ・パッケージの体積
の数倍、たとえば４倍であり、キャリア構造体のせん断
により比較的高品質で高価なプラスチックを多量に捨て
なければならないということである。
従って、本発明の一目的は、低コストのキャリア構造体
を有するパッケージ式電子デバイスを提供することであ
る。
［問題点を解決するための手段］ 上記のおよび他の目的を達成するための一つの形態とし
てのキャリア構造体を有するパッケージ式電子デバイス
は、電子素子ボンディング領域の周縁を包囲する複数の
リードから成るリードフレ一部を備えている。各リード
は、ボンディング領域近くに近端を、ボンディング領域
から遠方に遠端を、近端と遠端との間に中間部を備えて
いる。
電子素子はリードフレームの近端にボンディングされる
。パッケージ本体は、電子素子と各リードの近端の少く
とも一部とを覆っており、第一の材料で作られている。
キャリア構造体は少くとも幾つかのリードの遠端の少く
とも一部分を覆い、第１の材料とは異なる第２の材料で
作られている。
リード中間部の少くとも一部は露出しており、いずれの
材料にも覆われていない。
［実施例］ 第１図に示すのは本発明によるパッケージ式電子デバイ
スまたはパッケージ１０の一形態の斜視図である。この
パッケージ１０は、成形後であって、パッケージ本体１
４を包囲するキャリア構造体１２を切除する前の状態で
ある。キャリア構造体１２は、開口１６の分だけパッケ
ージ本体１４から離れて設置されている。開口１６があ
るために、リード１８、特にその中間部２０か露出して
いる。≠に≠棉→り一ド１８の遠端２２がキャリア構造
体Ｉ２の周辺の周りに見えそいる。パッケージ１０はキ
ャリア構造体１２により、取扱うことができるので、パ
ッケージ本体１４との接触を最小にてきることが明らか
である。
第１図に示すパッケージ１０はリードの遠端２２または
中間部２０を利用して試験することができる。しかし、
キャリア構造体１２の体積はパッケージ本体１４の体積
よりかなり大きいこと、およびキャリア構造体１２を切
取って捨てるときにかなりの材料が無駄になってしまう
ことも明らかである。捨ててしまう高価なプラスチック
の正確な量はキャリア構造体の寸法に依存する。
本発明はキャリア構造体１２をパッケージ本体１４の材
料とは異なる材料で作ることに関する。たとえば、キャ
リア構造体１２は比較的廉価な熱可塑性または熱硬化性
のプラスチックで作ることができる。他方、パッケージ
本体１４は使用の過酷さに耐えるのに必要な材料、たと
えば、高品質のエンジニャリング・プラスチックで作ら
れる。このような高品質の材料は低イオン（ｌｏｗ　１
ｏｎｉｃ　）　、低アルファ（ｌｏｗ　ａｌｐｈａ　）
含有量の材料とすることができ、あるいは特殊な充填材
料を必要とするプラスチックとすることもできる。
しかし、他の実施例では、キャリア構造体１２はパッケ
ージ本体１４より高品質の材料から作ることができる。
たとえば、キャリア構造体としてのセラミック・リング
とプラスチックの本体との場合である。セラミック・リ
ングは、所定位置にガラスで封止されるベースまたはキ
ャップなどの一層があるだけでよい。他方、パッケージ
本体は予備成形した高品質のプラスチックで形成するこ
ともできる。他の例では、キャリア構造体を再使用可能
に作ることができ、従って高品質の材料で作ることがで
き、パッケージ本体を別の射出成形材料で作ることがで
きる。
異なる材料の一例として、化粧のためにあるいは一定の
または大部分の周波数の放射線に対してパッケージを不
透明にするためにパッケージ本体１４のプラスチックの
みに染料または着色剤を加える場合がある。特に一般的
な色は黒である。着色剤または顔料を含まないプラスチ
ックのほとんどは澄んだまたは半透明の薄黄色である。
しかし、キャリア構造体に着色剤を使用しなければなら
ないという理由は無く、従ってここに使用するプラスチ
ックの原価を更に低減することができる。
キャリア構造体の材料をパッケージ本体１４の材料の場
合とは異なる性質について最適化することができる。た
とえば、一実施例において、パッケージ本体に使用する
プラスチックは電子素子３２にかかる応力を除去するよ
うに最適化されるか、キャリア構造体は、たとえば収縮
がほとんど無いか全く無いプラスチックを使用してリー
ドフレーム２６の平坦度を保存し、リードの変形を最小
限にするよう最適化することができる。
パッケージ本体の使用に適する高品質プラスチックの例
としては、ＮＩＴＴＯＩ０８、もしくはＨＹＳＯＬ　　
Ｍ０３６Ｆまたは電子級（ｅｌｅｃｔｒｏｎｉｃｇｒａ
ｄｅ）エポキシ・トランスファー成型コンパウンドがあ
る。これらの材料は低アルファ粒子発生源である。低粘
度プラスチックも好適である。キヤリア構造体の材料と
して一層適切な比較的低品質のプラスチックの例には、
各種形態のポリエチレン、ポリプロピレン、ポリスチレ
ン、ＡＢＳ樹脂、熱可塑性エラストマ、フェノール射出
成形コンパウンドなどがある。
電子デバイスパッケージＩＯの内部構造を第５図を参照
して一層詳細に説明することにする。この図に示しであ
る電子デバイスパッケージ２４は、電子素子のボンディ
ング領域２８の周辺を取巻く複数のリード１８を備えた
リードフレーム２６を価えている。このリードフレーム
２６は、従来の比較的厚い金属、もしくはもっと薄いテ
ープ、または両者の組合せとすることができる。各リー
ドは、ボンディング領域２８の近くに近端３０を、ボン
ディング領域２８の遠方に遠端２２を、および近端３０
と遠端２２との間に中間部２０を有する。近端３０から
遠端２２に行くに従って、リード１８の方向および幅が
外側に広がっていく。この広がりすなわち外側への拡開
によって、集積回路チップ３２のボンディング・パッド
、中間部２０（これは窮極的にパッケージのり−ドを形
成する）、および遠端２２の間隔を異なる大きさおよび
異なるピッチにすることができる。たとえば、遠端２２
（任意に周辺の試験用パッド３４を含めることができる
）の間隔を標準の寸法およびピッチとすることができ、
これによりリードの数やピッチが異なる多様な異なる種
類のパッケージを同じ機器で試験することができる。
リード１８は、所定位置にある相互接続体またはタイバ
ーにより、組立て中所定の相対的位置に保持される。タ
イバーの位置は、リード２０の中間部の間、またはキャ
リア構造体内の周辺試験用パッド３４の間などである。
リードを相対位置に保持するのにポリイミド・テープを
使用することもてきる。このような相互接続は、図示し
ておらず、本発明の重要な部分でもないが、素子３２を
試験する前にせん断または切断して除去し個々のり−ド
１８の短絡を防止することができる構成になっていなけ
ればならない。
キャリア構造体３８の斜影をリードフレーム２６に重ね
て破線で示し、周辺の試験用パッド３４が試験の目的で
キャリア構造体の外側に残っていることを示しである。
キャリア構造体３８は、上方部分４０もしくは下方部分
４２または両方から構成される。
これらは、予備成型部品として構成し、リードフレーム
２６に接着しあるい＋’を熱的に取付けることができる
。この取付作業は、パッケージ本体を形成するためのキ
ャップ４４およびベース４Ｇの接着または熱的封止と同
時にあるいは異なる時刻に行なうことができる。上方部
分４０および下方部分４２の材料およびシールの品質お
よび性質を、ベース４６およびキャップ４４の材料とは
かなり異ならしめあるいは廉価にすることができる。ダ
イの被覆材料をパッケージ本体の予備成型したキャップ
４４およびベース４６の内側に施すことができる。パッ
ケージ本体のベース４６およびキャップ４４をセラミッ
ク材料で作ることにより、ベース４Ｇおよびキャップ４
４の封止方法を純粋に接着によるかあるいは低温で行う
ものとして、キャリア構造体３８を傷っけないようにで
きる。あるいはキャリア構造体３８を形成する前に在来
の高い温度で接着することもできる。
第１図の電子デバイスパッケージＩＯは、第２図に示す
ようなモールドダイ４８を使用して、多くのプラスチッ
ク・パッケージに従来から使用されているような射出成
型によって製作することもできる。モールドダイ４８は
、金属から慎重に機械加工されるが、パッケージ本体用
モールド空洞５０とキャリア構造体用モールド空洞５２
とを備えている。
キャリア構造体が第１図に示すような閉リング構成を備
えることができるようなモールドダイを工夫することも
可能であるが、このようなモールドダイは製作するのに
空洞５０および５２が共平面であるモールドダイ４８よ
りかなり費用がかかる。空洞５０および５２は、モール
ド材料を空洞５０および５２に入れることができるよう
にするゲートを備えなければならないが、モールド空洞
５２の内側にモールド空洞５０のためのゲートを機械加
工するのは困難である。しかし、空洞５２は成る点に開
口５５を形成するように間隔をあけてゲート５４を空洞
５０にアクセスできるようにすることができる。別のゲ
ート５６は、第２の廉価な熱可塑性あるいは熱硬化性材
料を空洞５２に供給する。
モールド４８により製作されるパッケージ５８を第３図
に示しであるが、これはキャリア構造体６２で取囲まれ
たパッケージ本体６０を備えている。キャリア構造体６
２はゲート５４にパッケージ本体６０を形成するプラス
チックを送ることができるのに必要な隙間６４を備えて
いる。もちろん、ゲート５４と５６との内部に残ってい
るプラスチックはそれぞれパッケージ本体６０とキャリ
ア構造体６２とから切除される。ゲート５４から残って
いるプラスチックを取除いてから形成される斜角面６６
は、たとえば自動化組立ラインで、レジスター用切欠き
として利用することができる。同様に、隙間６４は、た
とえば、自動化試験手順の場合のように、パッケージ５
８全体のレジスターに利用することができる。キャリア
構造体６．２は第１図のパッケージ１０に示す完全リン
グ構造１２はどには堅固でないか、それにもかかわらず
リード１８の損傷と相対運動とを防止するには充分な強
度と剛性とを備えている。
ダイ３２とリードフレーム２６とを封入する場合にパッ
ケージ本体６０と割れ目状またはリング状のキャリア構
造体６２とを、上述のように同時にではなく、別々のス
テップで行うこともできる。この順次的手順は二つの成
型操作を同時に行うよりも経費がかかることになるが、
キャリア構造体に廉価な材料を使うことによる節約が余
分の出費を償う。
本発明の更に他の形態では、第５図のパッケージ２４を
、キャリア構造体３８として予備成型した上方部分４０
だけ、あるいは予備成型した下方部分だけあればよいよ
うに変形することができる。リード１８はキャリア構造
体３８により一時的に収納されるたけであるから、遠端
２２を完全に封入する必要はない。しかし、本発明の他
の形態ではリード１８の遠端２２を完全に封入すること
もできる。このような場合には、中間部２０が試験の目
的で接触するリード１８の一部となる。
第４図に示すような構成においては、キャリア構造体６
８に溝またはスロット７０を設けてリード１８の遠端２
２を収容することができる。リードフレーム２６の遠端
２２は、第４図の断面図に示すように接着剤でまたは熱
的にキャリア構造体Ｂ８に取付けられる。溝７０および
リード１８の幅の公差は、リード１８を単にスロット７
０に圧入することができるように設計することにより許
容範囲を大きくてきる。
適切な組立ておよび除去の機器を用いれば、このような
キャリア構造体６８は取外して複数のパッケージに対し
て再使用することができる。圧入ｌ、たキャリア構造体
６８の取外しはリード１８の間のタイバー／相互接続体
を切取り、試験した後に行うことができ、その後パッケ
ージ本体に近接してリードを形成することができる。
リング状または一部欠切リング状のいずれのキャリア構
造体を使用するかは任意であることかわかるであろう。
リードは通常、電子素子ボンディング領域の周りに配置
されるため、キャリア構造体をパッケージ本体を囲むよ
うにするのが便利である。しかし、キャリア構造体を他
の形状にすることもできる。たとえば、キャリア構造体
は、四辺形パッケージの４辺の各々にその辺のリードだ
けを覆う長方形ストリップの形を取ることができる。メ
モリ・ダイのような成る集積回路ダイは、ダイの２辺に
のみボンディング・パッドを備えていることが多いから
、長方形ストリップの形のキャリア構造体はこのような
形態の電子素子に特に適している。
本発明の方法について多数の変形例を述べてきたが、必
要な正確な最終構造または選定した組立て方法により本
発明の範囲内で他のものが可能であることも理解される
であろう。たとえば、第１表はパッケージ本体およびキ
ャリア構造体に対する多数の異なる構成、およびパッケ
ージ本体とキャリア構造体とを設けるのが同時操作にな
りそうか順次的操作になりそうかを示している。順次的
操作の場合には、順序は問題ではなく、必要な温度サイ
クルに依存する。たとえば、セラミック・パッケージ本
体と熱可塑性キャリア構造体とを組合わせて使用しよう
とする場合には、セラミック・パッケージを封止ための
高温により低融点の熱可塑性キャリア構造体が損傷を受
けるので、セラミック・パッケージ本体を最初に形成し
、その次に熱可塑性キャリア構造体を形成すべきである
。
第１表 各種パッケージ構成 パッケージ本体　キャリア構造体　方　　法プラスチッ
ク族　プラスチック成型　同時また型　　　　　　　　
　　　　　　　　　は順次プラスチック族　プラスチッ
クを用　順次型　　　　　　　いた予備成型 プラスチックを　プラスチック成型　順次用いた予備成
型 プラスチックを　プラスチックを用　同時また用いた予
備成型　いた予備成型　　　は順次セラミック　　　プ
ラスチックの成　順次型または予備成型 プラスチック　　セラミック　　　　順次頭部曲面状ま
た　成型プラスチック　同時またはむき出しのダ　また
は予備成型プ　は順次イ　　　　　　　ラスチック
【図面の簡単な説明】
第１図は、本発明に従った電子デバイスパッケージの斜
視図である。 第２図は、本発明の一実施例の製作に使用することがで
きるモールドダイの概略平面図である。 第３図は、第２図のモールドダイを用いて作った電子デ
バイスパッケージの一実施例の斜視図である。 第４図は、本発明のパッケージの変形実施例であるキャ
リア構造体とそれに組合せたリードフレームとの遠端の
断面図である。 第５図は、本発明に従った電子デバイスパッケージの斜
視図である。 １０、　’２４．５８・・・電子装置パッケージ、１４
．　Ｇｏ・・・パッケージ本体、１２．３８．８２・・
・キャリア構造、１８・・・リード、２６・・・リード
フレーム、２０・・・中間部分、２２・・・遠端、３０
・・・近端、３２・・・集積回路チップ。 特許出願人　モトローラ・インコーポレーテッド代理人
　　　弁理士　　大貫進介

Claims (2)

    【特許請求の範囲】
  1. （１）電子素子ボンディング領域の周縁を包囲する複数
    のリードから成るリードフレームであり、各リードが前
    記ボンディング領域付近にある近端と、前記ボンディン
    グ領域から離れた遠端と、前記近端と遠端との間にある
    中間部とを有する、ところのリードフレーム； 該リードフレームの前記リードの近端にボ ンディングされた電子素子； 該電子素子と前記リードの各々の近端の少 なくとも一部とを覆い、第１の材料でできたパッケージ
    本体、ならびに 少なくとも幾つかの前記リードの遠端の少 なくとも一部を覆い、前記第１の材料とは異なる第２の
    材料でできたキャリア構造体、 から成り、 前記リードの中間部の少なくとも一部が露 出して前記いずれの材料にも覆われていない；ところの
    パッケージ式電子デバイス。
  2. （２）電子素子ボンディング領域の周縁を包囲する複数
    のリードから成るリードフレームであり、各リードが前
    記ボンディング領域付近にある近端と、前記ボンディン
    グ領域から離れた遠端と、前記近端と遠端との間にある
    中間部とを有する、ところのリードフレームを準備する
    工程； 前記リードフレームの前記リードの近端に 電子素子をボンディングする工程； 前記電子素子と前記リードの各々の近端の 少なくとも一部とを覆う第１の材料でできたパッケージ
    本体を準備する工程；ならびに 少なくとも幾つかの前記リードの遠端の少 なくとも一部を覆う、前記第１の材料とは異なる第２の
    材料でできたキャリア構造体を準備する工程； から成り、 前記リードの中間部の少なくとも一部が露 出して前記いずれの材料にも覆われていないようにする
    ； ところのパッケージ式電子デバイスの製作 方法。
JP63323841A 1988-01-04 1988-12-23 周辺キャリア構造体を有するパッケージ式電子デバイス Expired - Lifetime JP2553924B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US141,013 1980-04-17
US07/141,013 US4837184A (en) 1988-01-04 1988-01-04 Process of making an electronic device package with peripheral carrier structure of low-cost plastic

Publications (2)

Publication Number Publication Date
JPH01206658A true JPH01206658A (ja) 1989-08-18
JP2553924B2 JP2553924B2 (ja) 1996-11-13

Family

ID=22493764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63323841A Expired - Lifetime JP2553924B2 (ja) 1988-01-04 1988-12-23 周辺キャリア構造体を有するパッケージ式電子デバイス

Country Status (7)

Country Link
US (1) US4837184A (ja)
JP (1) JP2553924B2 (ja)
KR (1) KR970006531B1 (ja)
GB (1) GB2213640B (ja)
HK (1) HK87795A (ja)
MY (1) MY103475A (ja)
SG (1) SG30558G (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234866A (en) * 1985-03-25 1993-08-10 Hitachi, Ltd. Semiconductor device and process for producing the same, and lead frame used in said process
JPH065637Y2 (ja) * 1988-02-12 1994-02-09 コーア株式会社 チップ部品
US5260601A (en) * 1988-03-14 1993-11-09 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US5182631A (en) * 1988-04-15 1993-01-26 Nippon Telegraph And Telephone Corporation Film carrier for RF IC
US5344600A (en) * 1989-06-07 1994-09-06 Motorola, Inc. Method for encapsulating semiconductor devices with package bodies
US5023202A (en) * 1989-07-14 1991-06-11 Lsi Logic Corporation Rigid strip carrier for integrated circuits
US5150196A (en) * 1989-07-17 1992-09-22 Hughes Aircraft Company Hermetic sealing of wafer scale integrated wafer
US5115912A (en) * 1990-03-27 1992-05-26 R. H. Murphy Co., Inc. Electrical component carrier with shock absorbing means
US5114880A (en) * 1990-06-15 1992-05-19 Motorola, Inc. Method for fabricating multiple electronic devices within a single carrier structure
US5036381A (en) * 1990-06-15 1991-07-30 Motorola, Inc. Multiple electronic devices within a single carrier structure
KR940002444B1 (ko) * 1990-11-13 1994-03-24 금성일렉트론 주식회사 반도체 소자의 패키지 어셈블리 방법
JPH081917B2 (ja) * 1991-01-22 1996-01-10 株式会社東芝 フィルムキャリアテ−プ
US5132773A (en) * 1991-02-06 1992-07-21 Olin Corporation Carrier ring having first and second ring means with bonded surfaces
US5175007A (en) * 1991-05-28 1992-12-29 Motorola, Inc. Mold assembly with separate encapsulating cavities
US5213748A (en) * 1991-06-27 1993-05-25 At&T Bell Laboratories Method of molding a thermoplastic ring onto a leadframe
US5221812A (en) * 1991-06-28 1993-06-22 Vlsi Technology, Inc. System for protecting leads to a semiconductor chip package during testing, burn-in and handling
US5210375A (en) * 1991-06-28 1993-05-11 Vlsi Technology, Inc. Electronic device package--carrier assembly ready to be mounted onto a substrate
JPH05243455A (ja) * 1992-03-02 1993-09-21 Fujitsu Ltd 半導体装置及びその製造方法
US5256598A (en) * 1992-04-15 1993-10-26 Micron Technology, Inc. Shrink accommodating lead frame
US5352633A (en) * 1992-06-02 1994-10-04 Texas Instruments Incorporated Semiconductor lead frame lead stabilization
JP2763234B2 (ja) * 1992-06-23 1998-06-11 株式会社東芝 半導体装置
US5359225A (en) * 1992-11-06 1994-10-25 Intel Corporation Thin, high leadcount package
GB2274351A (en) * 1993-01-19 1994-07-20 Digital Equipment Int I.C.Chip carriers
US5661900A (en) * 1994-03-07 1997-09-02 Texas Instruments Incorporated Method of fabricating an ultrasonically welded plastic support ring
US6518088B1 (en) * 1994-09-23 2003-02-11 Siemens N.V. And Interuniversitair Micro-Electronica Centrum Vzw Polymer stud grid array
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US5696033A (en) * 1995-08-16 1997-12-09 Micron Technology, Inc. Method for packaging a semiconductor die
US5608359A (en) * 1995-10-10 1997-03-04 Motorola, Inc. Function-differentiated temperature compensated crystal oscillator and method of producing the same
US5817207A (en) 1995-10-17 1998-10-06 Leighton; Keith R. Radio frequency identification card and hot lamination process for the manufacture of radio frequency identification cards
JP2933554B2 (ja) * 1996-11-28 1999-08-16 九州日本電気株式会社 半導体装置およびその製造方法
GB2320132A (en) * 1996-12-04 1998-06-10 Ibm Handling electronic modules
US5821607A (en) * 1997-01-08 1998-10-13 Orient Semiconductor Electronics, Ltd. Frame for manufacturing encapsulated semiconductor devices
US5888849A (en) * 1997-04-07 1999-03-30 International Business Machines Corporation Method for fabricating an electronic package
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
DE10297316T5 (de) * 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6891276B1 (en) * 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
DE10348253B3 (de) * 2003-10-16 2005-02-17 Robert Bosch Gmbh Verfahren zum Einkleben eines Chips in ein Premold-Gehäuse und zugehöringe Vorrichtung
CN101295660B (zh) * 2007-04-29 2011-03-23 中芯国际集成电路制造(上海)有限公司 芯片封装块定位装置、固定装置和解封装装置
US8319247B2 (en) * 2010-03-25 2012-11-27 Koninklijke Philips Electronics N.V. Carrier for a light emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5519817A (en) * 1978-07-28 1980-02-12 Hitachi Ltd Integrated circuit lead protecting device
JPS60195959A (ja) * 1984-03-19 1985-10-04 Hitachi Ltd リ−ドフレ−ムおよびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3267335A (en) * 1963-08-14 1966-08-16 Texas Instruments Inc Carrying fixture for miniature circuit components
US4102039A (en) * 1977-02-14 1978-07-25 Motorola, Inc. Method of packaging electronic components
US4701781A (en) * 1984-07-05 1987-10-20 National Semiconductor Corporation Pre-testable semiconductor die package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5519817A (en) * 1978-07-28 1980-02-12 Hitachi Ltd Integrated circuit lead protecting device
JPS60195959A (ja) * 1984-03-19 1985-10-04 Hitachi Ltd リ−ドフレ−ムおよびその製造方法

Also Published As

Publication number Publication date
MY103475A (en) 1993-06-30
GB2213640A (en) 1989-08-16
KR890012380A (ko) 1989-08-26
US4837184A (en) 1989-06-06
GB2213640B (en) 1992-03-18
KR970006531B1 (ko) 1997-04-29
HK87795A (en) 1995-06-09
JP2553924B2 (ja) 1996-11-13
GB8829795D0 (en) 1989-02-15
SG30558G (en) 1995-09-18

Similar Documents

Publication Publication Date Title
JPH01206658A (ja) 周辺キャリア構造体を有するパッケージ式電子デバイス
US4897602A (en) Electronic device package with peripheral carrier structure of low-cost plastic
KR940007951B1 (ko) 반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법
EP0258098A1 (en) Encapsulated semiconductor device and method of producing the same
JPH1174295A (ja) 電子回路のパッケージ方法
JP2995264B2 (ja) 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法
US20020185729A1 (en) Thermally enhanced high density semiconductor package
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JPH04133459A (ja) リードフレーム
JPS63310151A (ja) 集積回路電子部品のチップの支持パッド
JPH05109976A (ja) 半導体装置
JP2503360Y2 (ja) 樹脂封止型半導体集積回路装置
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JPH05315540A (ja) 半導体装置
JPH01287934A (ja) フレキシブルプリント基板へのｉｃチツプ搭載構造
JP3119243B2 (ja) 樹脂封止型半導体装置
JPS63110661A (ja) 半導体集積回路用樹脂封止形パツケ−ジ
KR200152651Y1 (ko) 리드프레임
JPH0366150A (ja) 半導体集積回路装置
JPH0536861A (ja) 半導体デバイス
JPH0358453A (ja) 樹脂封止型半導体集積回路装置
JPH10135372A (ja) 半導体装置
JPH0547835A (ja) 半導体装置の実装構造
JPH01173747A (ja) 樹脂封止形半導体装置
JPS63228658A (ja) 電子部品のパツケ−ジ構造