JP2553924B2 - 周辺キャリア構造体を有するパッケージ式電子デバイス - Google Patents

周辺キャリア構造体を有するパッケージ式電子デバイス

Info

Publication number
JP2553924B2
JP2553924B2 JP63323841A JP32384188A JP2553924B2 JP 2553924 B2 JP2553924 B2 JP 2553924B2 JP 63323841 A JP63323841 A JP 63323841A JP 32384188 A JP32384188 A JP 32384188A JP 2553924 B2 JP2553924 B2 JP 2553924B2
Authority
JP
Japan
Prior art keywords
carrier structure
leads
electronic device
lead
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63323841A
Other languages
English (en)
Other versions
JPH01206658A (ja
Inventor
ポール・ティー・リン
マイケル・ビー・マクシェーン
チャールズ・ジー・ビグラー
ジョン・エー・ゴルツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH01206658A publication Critical patent/JPH01206658A/ja
Application granted granted Critical
Publication of JP2553924B2 publication Critical patent/JP2553924B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はパッケージされた電子デバイスに関するもの
であり、更に詳細にはパッケージ本体とは異なる材料で
形成した周辺キャリア構造体を備えたパッケージ式電子
デバイスに関するものである。
［発明の背景］ 電子デバイス、特に集積回路に対して幾多の形式のパ
ッケージが公知である。代表的なパッケージにおいて
は、集積回路はリードにボンディングされた集積回路チ
ップから構成されている。この構造においては、チップ
とリードの内側部分とがパッケージ本体を形成する材料
に包囲されあるいは封入されており、そこからリードが
突出している。露出したリードを用いて、パッケージ式
電子デバイスを印刷回路（PC）板に、あるいは取付具ま
たはソケットに、あるいは他の接続装置に取付けること
ができる。
在来的に、パッケージ本体の材料は、セラミックおよ
びときには金属などの予備成形部品から作られており、
これをチップの周りに密封接合している。あるいは材料
をプラスチックとして、チップおよびリードの内側部分
の周りにプラスチック注入およびトランスファー成型操
作で成型している。プラスチックのパッケージは通常密
封性ではない。プラスチック部品を予備成形して、これ
をセラミック・パッケージの場合と同じように集積回路
の周りに接着固定することに関しても、幾つかの研究が
行われている。セラミック・パッケージは、プラスチッ
ク・パッケージに比較して高品質で、水分などの外部要
素の侵入から一層良く保護するが、プラスチック・パッ
ケージより高価である。
集積回路のような電子構成要素をパッケージするにあ
たっての他の問題点はリードの材料である。伝統的に、
パッケージのリードフレームは約５乃至10ミルという比
較的厚いものであり、集積回路のボンディング・パッド
からリードフレームの内側端部までの電気接続は非常に
細いワイヤボンドで行われている。最近、ポリイミドま
たは他のプラスチックの層で裏打ちされることが多いが
薄い箔のリードフレームまたはテープを使用することに
かなり関心が集って来た。テープは３層のときがある。
テープ状リードフレームの利点は、リードフレームが写
真フィルムの枠に良く似たストリップ上の窓の形を取る
ことができ、ボンディングのプロセスを高速で自動化し
てテープ自動化ボンデンディング（TAB）プロセスを行
うことができるということである。薄いテープ状リード
フレームの典型的な厚さは１乃至３ミルで、これにより
パッケージを一層小さくすることができる。
上述の技術を利用する電子パッケージには多数の形態
がある。よく知られている一つの形態は、リードをパッ
ケージ本体の両側から延出して下に折曲げた細長いパッ
ケージから成る二重インラインパッケージすなわちDIP
である。他の形態はプラスチックリード式チップ・キャ
リア（PLCC）であり、これは平坦長方形または正方形の
パッケージ本体があって、その四辺全部からリードが延
出してこれに沿って折曲げられている。リード端の構成
も、スルーホール実装用のスタンドオフ・ショルダ（st
andoff shoulder）を備えた細長いもの、または表面実
装用の、Ｊリード、ガルウィング（gull wing）または
突合せ継手など、種々のものがある。
より小さなパッケージ内に複雑さを高めた集積回路を
収めることの需要が常にあることが良く知られている。
このため、パッケージ自身が非常に小さくピンまたはリ
ードの数が非常に多いDIPやPLCC、その他のパッケージ
が開発された。このようなパッケージのリードは折れや
すく、扱いにくい。しばしばパッケージのリードは曲り
やすい。TAB技術が大きさに関する要件の幾つかを解決
するのに利用されていることは認められるが、細くした
リードは従来のリードフレームを使用して作ったリード
よりも更に折れやすい。
集積回路パッケージに関する他の要件は顧客に販売す
る前にこれを試験しなければならないということであ
る。パッケージを移動したり試験したりすることに関連
する取扱いからリードを損傷する機会が更に生ずる。ま
た、試験機器、特に試験場所を、種々の数のリードや種
々の間隔またはピッチのリードを有するパッケージの各
形式ごとに工夫しなければならない。別の問題はミル系
の間隔で配設されているリードを有するパッケージはメ
ートル系の間隔で配設されているコンタクトを有するテ
スタで試験することができないということである。
封入プラスチックICに関するこれら諸問題の幾つかに
対する一つの解法はキャリア構造体を利用することであ
る。最初に、半導体ダイを銅箔テープのダイ取付け開口
に接続する。ダイ接触パッドをテープの相互接続された
フィンガ接点の内側の端に接合する。箔内にエッチされ
たフィンガ接点はプローブ端まで延びる斜めに広がった
部分を備えている。最初フィンガ接点とテープの縁とを
接続し、次に封入時にはタイバーとして機能する相互接
続交差リンクがある。ダイとダイ・ボンドとを成型封入
してダイ・パッケージを形成するが、キャリア構造体も
同時にダイ・パッケージの周縁の周りにそこから離して
成型する。プローブ端はキャリア構造体のスロット内に
露出しているか、あるいはキャリア構造体の端から延出
してプローブの先端をこれに押付けてダイとそのボンド
とを試験することができるようになっている。試験に先
立ち、パッケージとキャリアとの間の環状部に露出した
相互接続部を打ち抜いて除去し、ダイ接触パッドから延
びている各フィンガをばらばらにする。すなわち、もは
や隣りのフィンガに接続しないようにして、各ダイ接点
とボンドとの試験を行えるようにする。剛的な成型キャ
リア構造体は、フィンガのプローブ端を支持する作用を
し、また試験操作や輸送および取扱いの目的のため箔テ
ープを保護し堅固にする。パッケージを実装する際に
は、キャリア構造体とプローブ端とをせん断して捨て、
フィンガの残りの部分を、PC板などのシステムに接続す
るためのリードへと形成する。
［発明が解決しようとする課題］ 上述の解決法においては、ダイ・パッケージとキャリ
ア構造体とを同じ封入材を使用して同時に成形してい
る。電子パッケージには、高品質の熱硬化プラスチック
だけしか使えない。従って、従来の解決法に伴う一つの
問題点は、キャリア構造体の体積がダイ・パッケージの
体積の数倍、たとえば４倍であり、キャリア構造体のせ
ん断により比較的高品質で高価なプラスチックを多量に
捨てなければならないということである。
従って、本発明の一目的は、低コストのキャリア構造
体を有するパッケージ式電子デバイスを提供することで
ある。
［問題点を解決するための手段］ 上記のおよび他の目的を達成するための一つの形態と
してのキャリア構造体を有するパッケージ式電子デバイ
スは、電子素子ボンディング領域の周縁を包囲する複数
のリードから成るリードフレームを備えている。各リー
ドは、ボンディング領域近くに近端を、ボンディング領
域から遠方に遠端を、近端と遠端との間に中間部を備え
ている。電子素子はリードフレームの近端にボンディン
グされる。パッケージ本体は、電子素子と各リードの近
端の少くとも一部とを覆っており、第一の材料で作られ
ている。キャリア構造体は少くとも幾つかのリードの遠
端の少くとも一部分を覆い、第１の材料とは異なる第２
の材料で作られている。リード中間部の少なくとも一部
は露出しており、いずれの材料にも覆われていない。
［実施例］ 第１図に示すのは本発明によるパッケージ式電子デバ
イスまたはパッケージ10の一形態の斜視図である。この
パッケージ10は、成形後であって、パッケージ本体14を
包囲するキャリア構造体12を切除する前の状態である。
キャリア構造体12は、開口16の分だけパッケージ本体14
から離れて設置されている。開口16があるために、リー
ド18、特にその中間部20が露出している。リード18の遠
端22がキャリア構造体12の周辺の周りに見えている。パ
ッケージ10はキャリア構造体12により、取扱うことがで
きるので、パッケージ本体14との接触を最小にできるこ
とが明らかである。第１図に示すパッケージ10はリード
の遠端22または中間部20を利用して試験することができ
る。しかし、キャリア構造体12の体積はパッケージ本体
14の体積よりかなり大きいこと、およびキャリア構造体
12を切取って捨てるときにかなりの材料が無駄になって
しまうことも明らかである。捨ててしまう高価なプラス
チックの正確な量はキャリア構造体の寸法に依存する。
本発明はキャリア構造体12をパッケージ本体14の材料
とは異なる材料で作ることに関する。たとえば、キャリ
ア構造体12は比較的廉価な熱可塑性または熱硬化性のプ
ラスチックで作ることができる。他方、パッケージ本体
14は使用の過酷さに耐えるのに必要な材料、たとえば、
高品質のエンジニヤリング・プラスチックで作られる。
このような高品質の材料は低イオン（low ionic）、低
アルファ（low alpha）含有量の材料とすることがで
き、あるいは特殊な充填材料を必要とするプラスチック
とすることもできる。
しかし、他の実施例では、キャリア構造体12はパッケ
ージ本体14より高品質の材料から作ることができる。た
とえば、キャリア構造体としてのセラミック・リングと
プラスチックの本体との場合である。セラミック・リン
グは、所定位置にガラスで封止されるベースまたはキャ
ップなどの一層があるだけでよい。他方、パッケージ本
体は予備成形した高品質のプラスチックで形成すること
もできる。他の例では、キャリア構造体を再使用可能に
作ることができ、従って高品質の材料で作ることがで
き、パッケージ本体を別の射出成形材料で作ることがで
きる。
異なる材料の一例として、化粧のためにあるいは一定
のまたは大部分の周波数の放射線に対してパッケージを
不透明にするためにパッケージ本体14のプラスチックの
みに染料または着色剤を加える場合がある。特に一般的
な色は黒である。着色剤または顔料を含まないプラスチ
ックのほとんどは澄んだまたは半透明の薄黄色である。
しかし、キャリア構造体に着色剤を使用しなければなら
ないという理由は無く、従ってここに使用するプラスチ
ックの原価を更に低減することができる。
キャリア構造体の材料をパッケージ本体14の材料の場
合とは異なる性質について最適化することができる。た
とえば、一実施例において、パッケージ本体に使用する
プラスチックは電子素子32にかかる応力を除去するよう
に最適化されるが、キャリア構造体は、たとえば収縮が
ほとんど無いか全く無いプラスチックを使用してリード
フレーム26の平坦度を保存し、リードの変形を最小限に
するよう最適化することができる。
パッケージ本体の使用に適する高品質プラスチックの
例としては、NITTO 108、もしくはHYSOL MG36Fまたは電
子級（electronic grade）エポキシ・トランスファー成
型コンパウンドがある。これらの材料は低アルファ粒子
発生源である。低粘度プラスチックも好適である。キャ
リア構造体の材料として一層適切な比較的低品質のプラ
スチックの例には、各種形態のポリエチレン、ポリプロ
ピレン、ポリスチレン、ABS樹脂、熱可塑性エラスト
マ、フェノール射出成形コンパウンドなどがある。
電子デバイスパッケージ10の内部構造を第５図を参照
して一層詳細に説明することにする。この図に示してあ
る電子デバイスパッケージ24は、電子素子のボンディン
グ領域28の周辺を取巻く複数のリード18を備えたリード
フレーム26を備えている。このリードフレーム26は、従
来の比較的厚い金属、もしくはもっと薄いテープ、また
は両者の組合せとすることができる。各リードは、ボン
ディング領域28の近くに近端30を、ボンディング領域28
の遠方に遠端22を、および近端30と遠端22との間に中間
部20を有する。近端30から遠端22に行くに従って、リー
ド18の方向および幅が外側に広がっていく。この広がり
すなわち外側への拡開によって、集積回路チップ32のボ
ンディング・パッド、中間部20（これは究極的にパッケ
ージのリードを形成する）、および遠端22の間隔を異な
る大きさおよび異なるピッチにすることができる。たと
えば、遠端22（任意に周辺の試験用パッド34を含めるこ
とができる）の間隔を標準の寸法およびピッチとするこ
とができ、これによりリードの数やピッチが異なる多様
な異なる種類のパッケージを同じ機器で試験することが
できる。
リード18は、所定位置にある相互接続体またはタイバ
ーにより、組立て中所定の相対的位置に保持される。タ
イバーの位置は、リード20の中間部の間、またはキャリ
ア構造体内の周辺試験用パッド34の間などである。リー
ドを相対位置に保持するのにポリイミド・テープを使用
することもできる。このような相互接続は、図示してお
らず、本発明の重要な部分でもないが、素子32を試験す
る前にせん断または切断して除去し個々のリード18の短
絡を防止することができる構成になっていなければなら
ない。
キャリア構造体38の斜影をリードフレーム26に重ねて
破線36で示し、周辺の試験用パッド34が試験の目的でキ
ャリア構造体の外側に残っていることを示してある。キ
ャリア構造体38は、上方部分40もしくは下方部分42また
は両方から構成される。これらは、予備成型部品として
構成し、リードフレーム26に接着しあるいは熱的に取付
けることができる。この取付作業は、パッケージ本体を
形成するためのキャップ44およびベース46の接着または
熱的封止と同時にあるいは異なる時刻に行なうことがで
きる。上方部分40および下方部分42の材料およびシール
の品質および性質を、ベース46およびキャップ44の材料
とはかなり異ならしめあるいは廉価にすることができ
る。ダイの被覆材料をパッケージ本体の予備成型したキ
ャップ44およびベース46の内側に施すことができる。パ
ッケージ本体のベース46およびキャップ44をセラミック
材料で作ることにより、ベース46およびキャップ44の封
止方法を純粋に接着によるかあるいは低温で行うものと
して、キャリア構造体38を傷つけないようにできる。あ
るいはキャリア構造体38を形成する前に在来の高い温度
で接着することもできる。
第１図の電子デバイスパッケージ10は、第２図に示す
ようなモールドダイ48を使用して、多くのプラスチック
・パッケージに従来から使用されているような射出成型
によって製作することもできる。モールドダイ48は、金
属から慎重に機械加工されるが、パッケージ本体用モー
ルド空洞50とキャリア構造体用モールド空洞52とを備え
ている。キャリア構造体が第１図に示すような閉リング
構成を備えることができるようなモールドダイを工夫す
ることも可能であるが、このようなモールドダイは製作
するのに空洞50および52が共平面であるモールドダイ48
よりかなり費用がかかる。空洞50および52は、モールド
材料を空洞50および52に入れることができるようにする
ゲートを備えなければならないが、モールド空洞52の内
側にモールド空洞50のためのゲートを機械加工するのは
困難である。しかし、空洞52は或る点に開口55を形成す
るように間隔をあけてゲート54を空洞50にアクセスでき
るようにすることができる。別のゲート56は、第２の廉
価な熱可塑性あるいは熱硬化性材料を空洞52に供給す
る。
モールド48により製作されるパッケージ58を第３図に
示してあるが、これはキャリア構造体62で取囲まれたパ
ッケージ本体60を備えている。キャリア構造体62はゲー
ト54にパッケージ本体60を形成するプラスチックを送る
ことができるのに必要な隙間64を備えている。もちろ
ん、ゲート54と56との内部に残っているプラスチックは
それぞれパッケージ本体60とキャリア構造体62とから切
除される。ゲート54から残っているプラスチックを取除
いてから形成される斜角面66は、たとえば自動化組立ラ
インで、レジスター用切欠きとして利用することができ
る。同様に、隙間64は、たとえば、自動化試験手順の場
合のように、パッケージ58全体のレジスターに利用する
ことができる。キャリア構造体62は第１図のパッケージ
10に示す完全リング構造12ほどに堅固でないが、それに
もかかわらずリード18の損傷と相対運動とを防止するに
は充分な強度と剛性とを備えている。
ダイ32とリードフレーム26とを封入する場合にパッケ
ージ本体60と割れ目状またはリング状のキャリア構造体
62とを、上述のように同時にではなく、別々のステップ
で行うこともできる。この順次的手順は二つの成型操作
を同時に行うよりも経費がかかることになるが、キャリ
ア構造体に廉価な材料を使うことによる節約が余分の出
費を償う。
本発明の更に他の形態では、第５図のパッケージ24
を、キャリア構造体38として予備成型した上方部分40だ
け、あるいは予備成型した下方部分だけあればよいよう
に変形することができる。リード18はキャリア構造体38
により一時的に収納されるだけであるから、遠端22を完
全に封入する必要はない。しかし、本発明の他の形態で
はリード18の遠端22を完全に封入することもできる。こ
のような場合には、中間部20が試験の目的で接触するリ
ード18の一部となる。
第４図に示すような構成においては、キャリア構造体
68に溝またはスロット70を設けてリード18の遠端22を収
容することができる。リードフレーム26の遠端22は、第
４図の断面図に示すように接着剤でまたは熱的にキャリ
ア構造体68に取付けられる。溝70およびリード18の幅の
公差は、リード18を単にスロット70に圧入することがで
きるように設計することにより許容範囲を大きくでき
る。適切な組立ておよび除去の機器を用いれば、このよ
うなキャリア構造体68は取外して複数のパッケージに対
して再使用することができる。圧入したキャリア構造体
68の取外しはリード18の間のタイバー／相互接続体を切
取り、試験した後に行うことができ、その後パッケージ
本体に近接してリードを形成することができる。
リング状または一部欠切リング状のいずれのキャリア
構造体を使用するかは任意であることがわかるであろ
う。リードは通常、電子素子ボンディング領域の周りに
配置されるため、キャリア構造体をパッケージ本体を囲
むようにするのが便利である。しかし、キャリア構造体
を他の形状にすることもできる。たとえば、キャリア構
造体は、四辺形パッケージの４辺の各々にその辺のリー
ドだけを覆う長方形ストリップの形を取ることができ
る。メモリ・ダイのような或る集積回路ダイは、ダイの
２辺にのみボンディング・パッドを備えていることが多
いから、長方形ストリップの形のキャリア構造体はこの
ような形態の電子素子に特に適している。
本発明の方法について多数の変形例を述べてきたが、
必要な正確な最終構造または選定した組立て方法により
本発明の範囲内で他のものが可能であることも理解され
るであろう。たとえば、第１図表はパッケージ本体およ
びキャリア構造体に対する多数の異なる構成、およびパ
ッケージ本体とキャリア構造体とを設けるのが同時操作
になりそうか順次的操作になりそうかを示している。順
次的操作の場合には、順序は問題ではなく、必要な温度
サイクルに依存する。たとえば、セラミック・パッケー
ジ本体と熱可塑性キャリア構造体とを組合わせて使用し
ようとする場合には、セラミック・パッケージを封止た
めの高温により低融点の熱可塑性キャリア構造体が損傷
を受けるので、セラミック・パッケージ本体を最初に形
成し、その次に熱可塑性キャリア構造体を形成すべきで
ある。
【図面の簡単な説明】
第１図は、本発明に従った電子デバイスパッケージの斜
視図である。 第２図は、本発明の一実施例の製作に使用することがで
きるモールドダイの概略平面図である。 第３図は、第２図のモールドダイを用いて作った電子デ
バイスパッケージの一実施例の斜視図である。 第４図は、本発明のパッケージの変形実施例であるキャ
リア構造体とそれに組合せたリードフレームとの遠端の
断面図である。 第５図は、本発明に従った電子デバイスパッケージの斜
視図である。 10,24,58……電子装置パッケージ、14,60……パッケー
ジ本体、12,38,62……キャリア構造、18……リード、26
……リードフレーム、20……中間部分、22……遠端、30
……近端、32……集積回路チップ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・エー・ゴルツ アメリカ合衆国テキサス州、レッド・ロ ック、ボックス42ビー、ルート１ (56)参考文献 特開 昭60−195959（ＪＰ，Ａ) 特開 昭55−19817（ＪＰ，Ａ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】キャリア構造体を有するパッケージ式電子
    デバイスであって： 電子素子ボンディング領域の周縁を包囲する複数のリー
    ドから成るリードフレームであり、各リードが前記ボン
    ディング領域付近にある近端と、前記ボンディング領域
    から離れた遠端と、前記近端と遠端との間にある中間部
    とを有するリードフレーム； 該リードフレームの前記リードの近端にボンディングさ
    れた電子素子； 該電子素子と前記リードの各々の近端の少なくとも一部
    とを覆うパッケージ本体；ならびに 少なくともいくつかの前記リードの遠端の少なくとも一
    部を覆い、周縁部を有するキャリア構造体； から成り、 前記リードの中間部の少なくとも一部が露出して前記パ
    ッケージ本体またはキャリア構造体のいずれにも覆われ
    ず； 少なくともいくつかの前記リードの隣接リード間の間隔
    が最遠端に行くに従って拡大し、少なくともいくつかの
    前記リードの最遠端がキャリア構造体周縁部外部に伸
    び、電子デバイス動作テスト用の周縁テストパッドを形
    成している； ところのパッケージ式電子デバイス。
  2. 【請求項２】キャリア構造体を有するパッケージ式電子
    デバイスの製作方法であって： 電子素子ボンディング領域の周縁を包囲する複数のリー
    ドから成るリードフレームであり、各リードが前記ボン
    ディング領域付近にある近端と、前記ボンディング領域
    から離れた遠端と、前記近端と遠端との間にある中間部
    とを有するリードフレームを、準備する工程； 前記リードフレームの前記リードの近端に電子素子をボ
    ンディングする工程； 前記電子素子と前記リードの各々の近端の少なくとも一
    部とを覆うパッケージ本体を、準備する工程；ならびに 少なくともいくつかの前記リードの遠端の少なくとも一
    部を覆い、周縁部を有するキャリア構造体であり、少な
    くともいくつかの前記リードの隣接リード間の間隔が最
    遠端に行くに従って拡大し、少なくともいくつかの前記
    リードの最遠端が当該キャリア構造体外部に伸びて電子
    デバイス動作テスト用の周縁テストパッドを形成してい
    るところのキャリア構造体を、準備する工程； から成り、 前記リードの中間部の少なくとも一部が露出して、パッ
    ケージ本体又はキャリア構造体のいずれにも覆われてい
    ないようにする； ところのパッケージ式電子デバイスの製作方法。
JP63323841A 1988-01-04 1988-12-23 周辺キャリア構造体を有するパッケージ式電子デバイス Expired - Lifetime JP2553924B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US141,013 1980-04-17
US07/141,013 US4837184A (en) 1988-01-04 1988-01-04 Process of making an electronic device package with peripheral carrier structure of low-cost plastic

Publications (2)

Publication Number Publication Date
JPH01206658A JPH01206658A (ja) 1989-08-18
JP2553924B2 true JP2553924B2 (ja) 1996-11-13

Family

ID=22493764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63323841A Expired - Lifetime JP2553924B2 (ja) 1988-01-04 1988-12-23 周辺キャリア構造体を有するパッケージ式電子デバイス

Country Status (7)

Country Link
US (1) US4837184A (ja)
JP (1) JP2553924B2 (ja)
KR (1) KR970006531B1 (ja)
GB (1) GB2213640B (ja)
HK (1) HK87795A (ja)
MY (1) MY103475A (ja)
SG (1) SG30558G (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234866A (en) * 1985-03-25 1993-08-10 Hitachi, Ltd. Semiconductor device and process for producing the same, and lead frame used in said process
JPH065637Y2 (ja) * 1988-02-12 1994-02-09 コーア株式会社 チップ部品
US5260601A (en) * 1988-03-14 1993-11-09 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US5182631A (en) * 1988-04-15 1993-01-26 Nippon Telegraph And Telephone Corporation Film carrier for RF IC
US5344600A (en) * 1989-06-07 1994-09-06 Motorola, Inc. Method for encapsulating semiconductor devices with package bodies
US5023202A (en) * 1989-07-14 1991-06-11 Lsi Logic Corporation Rigid strip carrier for integrated circuits
US5150196A (en) * 1989-07-17 1992-09-22 Hughes Aircraft Company Hermetic sealing of wafer scale integrated wafer
US5115912A (en) * 1990-03-27 1992-05-26 R. H. Murphy Co., Inc. Electrical component carrier with shock absorbing means
US5036381A (en) * 1990-06-15 1991-07-30 Motorola, Inc. Multiple electronic devices within a single carrier structure
US5114880A (en) * 1990-06-15 1992-05-19 Motorola, Inc. Method for fabricating multiple electronic devices within a single carrier structure
KR940002444B1 (ko) * 1990-11-13 1994-03-24 금성일렉트론 주식회사 반도체 소자의 패키지 어셈블리 방법
JPH081917B2 (ja) * 1991-01-22 1996-01-10 株式会社東芝 フィルムキャリアテ−プ
US5132773A (en) * 1991-02-06 1992-07-21 Olin Corporation Carrier ring having first and second ring means with bonded surfaces
US5175007A (en) * 1991-05-28 1992-12-29 Motorola, Inc. Mold assembly with separate encapsulating cavities
US5213748A (en) * 1991-06-27 1993-05-25 At&T Bell Laboratories Method of molding a thermoplastic ring onto a leadframe
US5210375A (en) * 1991-06-28 1993-05-11 Vlsi Technology, Inc. Electronic device package--carrier assembly ready to be mounted onto a substrate
US5221812A (en) * 1991-06-28 1993-06-22 Vlsi Technology, Inc. System for protecting leads to a semiconductor chip package during testing, burn-in and handling
JPH05243455A (ja) * 1992-03-02 1993-09-21 Fujitsu Ltd 半導体装置及びその製造方法
US5256598A (en) * 1992-04-15 1993-10-26 Micron Technology, Inc. Shrink accommodating lead frame
US5352633A (en) * 1992-06-02 1994-10-04 Texas Instruments Incorporated Semiconductor lead frame lead stabilization
JP2763234B2 (ja) * 1992-06-23 1998-06-11 株式会社東芝 半導体装置
US5359225A (en) * 1992-11-06 1994-10-25 Intel Corporation Thin, high leadcount package
GB2274351A (en) * 1993-01-19 1994-07-20 Digital Equipment Int I.C.Chip carriers
US5661900A (en) * 1994-03-07 1997-09-02 Texas Instruments Incorporated Method of fabricating an ultrasonically welded plastic support ring
US6518088B1 (en) * 1994-09-23 2003-02-11 Siemens N.V. And Interuniversitair Micro-Electronica Centrum Vzw Polymer stud grid array
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US5696033A (en) * 1995-08-16 1997-12-09 Micron Technology, Inc. Method for packaging a semiconductor die
US5608359A (en) * 1995-10-10 1997-03-04 Motorola, Inc. Function-differentiated temperature compensated crystal oscillator and method of producing the same
US5817207A (en) 1995-10-17 1998-10-06 Leighton; Keith R. Radio frequency identification card and hot lamination process for the manufacture of radio frequency identification cards
JP2933554B2 (ja) * 1996-11-28 1999-08-16 九州日本電気株式会社 半導体装置およびその製造方法
GB2320132A (en) * 1996-12-04 1998-06-10 Ibm Handling electronic modules
US5821607A (en) * 1997-01-08 1998-10-13 Orient Semiconductor Electronics, Ltd. Frame for manufacturing encapsulated semiconductor devices
US5888849A (en) * 1997-04-07 1999-03-30 International Business Machines Corporation Method for fabricating an electronic package
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
DE10297316T5 (de) * 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6891276B1 (en) * 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
DE10348253B3 (de) * 2003-10-16 2005-02-17 Robert Bosch Gmbh Verfahren zum Einkleben eines Chips in ein Premold-Gehäuse und zugehöringe Vorrichtung
CN101295660B (zh) * 2007-04-29 2011-03-23 中芯国际集成电路制造(上海)有限公司 芯片封装块定位装置、固定装置和解封装装置
US8319247B2 (en) * 2010-03-25 2012-11-27 Koninklijke Philips Electronics N.V. Carrier for a light emitting device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3267335A (en) * 1963-08-14 1966-08-16 Texas Instruments Inc Carrying fixture for miniature circuit components
US4102039A (en) * 1977-02-14 1978-07-25 Motorola, Inc. Method of packaging electronic components
JPS5519817A (en) * 1978-07-28 1980-02-12 Hitachi Ltd Integrated circuit lead protecting device
JPS60195959A (ja) * 1984-03-19 1985-10-04 Hitachi Ltd リ−ドフレ−ムおよびその製造方法
US4701781A (en) * 1984-07-05 1987-10-20 National Semiconductor Corporation Pre-testable semiconductor die package

Also Published As

Publication number Publication date
KR970006531B1 (ko) 1997-04-29
KR890012380A (ko) 1989-08-26
HK87795A (en) 1995-06-09
SG30558G (en) 1995-09-18
GB8829795D0 (en) 1989-02-15
JPH01206658A (ja) 1989-08-18
US4837184A (en) 1989-06-06
MY103475A (en) 1993-06-30
GB2213640B (en) 1992-03-18
GB2213640A (en) 1989-08-16

Similar Documents

Publication Publication Date Title
JP2553924B2 (ja) 周辺キャリア構造体を有するパッケージ式電子デバイス
US4897602A (en) Electronic device package with peripheral carrier structure of low-cost plastic
US6284569B1 (en) Method of manufacturing a flexible integrated circuit package utilizing an integrated carrier ring/stiffener
JP2515086B2 (ja) 平坦構造様式の電子モジュ―ル
US4303934A (en) Molded lead frame dual in line package including a hybrid circuit
US7279781B2 (en) Two-stage transfer molding device to encapsulate MMC module
US7220615B2 (en) Alternative method used to package multimedia card by transfer molding
KR100280762B1 (ko) 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5557150A (en) Overmolded semiconductor package
US5686698A (en) Package for electrical components having a molded structure with a port extending into the molded structure
EP0258098A1 (en) Encapsulated semiconductor device and method of producing the same
JPH05343588A (ja) 一部モールド型ｐｃｂチップキャリヤタイプパッケージ
JP2005354068A (ja) 側面が封止材で取り囲まれた半導体パッケージ、それを製造するのに利用されるモールド、及びそれを利用した半導体パッケージの製造方法
JPH0750359A (ja) 支持体から離脱可能なリードを有する半導体パッケージ
US5981873A (en) Printed circuit board for ball grid array semiconductor package
KR19980041965A (ko) 반도체 패키지 및 제조방법
KR100226335B1 (ko) 플라스틱 성형회로 패키지
EP1420458A2 (en) Semiconductor device package and method of manufacture
US6037661A (en) Multichip module
US5885852A (en) Packaged semiconductor device having a flange at its side surface and its manufacturing method
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
US7151013B2 (en) Semiconductor package having exposed heat dissipating surface and method of fabrication
US6372553B1 (en) Disposable mold runner gate for substrate based electronic packages
JPH10256291A (ja) 熱散逸器を具備する電子装置用プラスチックパッケージの製造方法
JP2503360Y2 (ja) 樹脂封止型半導体集積回路装置