KR900003827B1 - 집적회로 모듀울에 대한 표면고정 패키지 - Google Patents

집적회로 모듀울에 대한 표면고정 패키지 Download PDF

Info

Publication number
KR900003827B1
KR900003827B1 KR1019870001841A KR870001841A KR900003827B1 KR 900003827 B1 KR900003827 B1 KR 900003827B1 KR 1019870001841 A KR1019870001841 A KR 1019870001841A KR 870001841 A KR870001841 A KR 870001841A KR 900003827 B1 KR900003827 B1 KR 900003827B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
lead
leads
protective member
circuit module
Prior art date
Application number
KR1019870001841A
Other languages
English (en)
Other versions
KR880011911A (ko
Inventor
유진 정 제임스
앤소니 쿠어즈 마크
에이.루쯔 필립
Original Assignee
제너럴 모터즈 코오포레이션
에이 디.하인즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제너럴 모터즈 코오포레이션, 에이 디.하인즈 filed Critical 제너럴 모터즈 코오포레이션
Publication of KR880011911A publication Critical patent/KR880011911A/ko
Application granted granted Critical
Publication of KR900003827B1 publication Critical patent/KR900003827B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Holders For Apparel And Elements Relating To Apparel (AREA)

Abstract

내용 없음.

Description

집적회로 모듀울에 대한 표면고정 패키지
제 1 도 : 집적회로 모듀울(integrated circuit module)의 사시도.
제 2 도 : 내부보호부재 및 외부보호부재를 포함하는 캡슐형 TAB 집적회로 모듀울의 절개사시도(집적회로 모듀울이 회로판에 놓여있음).
제 3 도 : 집적회로 모듀울 및 하부 다이위에 위치되는 보호링(위치링)을 나타낸 도식도.
제 4 도 : 보호링에 의해서 하부 다이로 하강되어 외부리이드 단부의 형성위치에 놓여있는 집적회로 모듀울의 도식도.
제 5 도 : 보호링이 장치된 집적회로 모듀울의 도식도.
제 6 도 : 보호링이 제거된 상태에서 집적회로 모듀울과 외부리이드의 도식도.
제 7 도 : 외부보호링과 내부보호링 사이에 위치되는 집적회로 모듀울의 도식도.
제 8 도 : 스냅위치에 놓여있는 외부보호링 및 내부보호링을 나타내는 도식도(집적회로 모듀울이 상기 링내부에 놓여있음).
제 9 도 : 스냅위치에 놓여있는 외부보호링 및 내부보호링을 나타내는 입면도(집적회로 모듀울이 상기 링사이에 놓여있음).
제 10 도 : 내부 및 외부보호링이 제거된 상태에서 외부리이드가 형성위치에 놓여있는 집적회로 모듀울을 나타내는 도식도.
제 11 도 : 내부보호링의 평면도.
제 12 도 : 내부보호링의 저면도.
제 13 도 : 제 11 도의 라인 13-13을 따르는 횡단면도.
제 14 도 : 외부보호링(유지링)의 평면도.
제 15 도 : 제 14 도의 라인 15-15를 따르는 횡단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 집적회로 모듀울(integrated circuit module)
12 : 외부리이드(external lead)
14 : 구리포일테이프(copper foil tape) 16 : 코너탭 (corner tab)
20 : 벽개 (recess) 30 : 위치링 (locating ring)
32 : 유지링(retainer ring) 38,52,58 : 벽개부(recessed area)
40 : 레지 (ledge) 50,60 : 래치 (latch)
64,70,73 : 스톱장치 (stop)
본 발명은 갭슐형 테이프 자동결합 집적회로 모듀울의 패키지에 관한것이다. 최근에, 테이프 자동결합공정(통상 TAB라 칭함)을 사용하여 집적회로칩(Chip)을 패키징하는 기술이 개발되었다. TAB 공정은 집적회로칩을 패키징하기 위하여 통상적으로 사용되어온 다른 리이드-프레임 와이어 결합방법보다 향상된 방법이다.
TAB 공정의 한 형태에 있어서, 집적회로칩은 포일형 리이드 프레임에 직접결합되는데, 상기 프레임테이프는 통상 0.08mm 정도의 두께로 롤링된다.
포일 테이프에서 에칭되는 리이드의 내부 단부는 열압축방법에 의해서 집적회로칩상의 땜납범프(solder bump)에 결합된다.
다음에, 집적회로칩은 사출성형공정에 의해서 합성수지물질로 캡슐화되는데, 이경우 리이드의 단부는 집적회로의 외부로 노출된다.
다음에, 캡슐화된 집적회로와 노출된 리이드는 회로판(circuit board)에 연결되기 위하여 테이프로부터 제거된다. 집적회로 모듀울(integrated circuit module)이라는 용어는 본 명세서 전역에 걸쳐서 사용되는데, 이는 캡슐형 TAB 집적회로 및 그것의 노출리이드를 기술하는 것이다.
캡슐형 TAB 집적회로 모듀울에 있어서, 집적회로칩은 캡슐재 합성수지물질에 의해서 양호하게 보호된다. 그러나, 주석판 구리포일로 형성되는 리이드는 회로판에 연결되기 위하여 노출되어야한다. 0.3mm의 폭, 0.08mm의 두께, 및 5mm의 길이를 갖는 상기 리이드는 상기 치수에서 알 수 있는 바와같이 약하고 민감하여 제조 및 조립시 손상을 입기쉽다. 또한, 상기 리이드가 조밀하게 그리고 캡슐형 칩에 매우 인접하여 배열되므로 일단 손상을 입으면 수리하는 것은 거의 불가능하게 된다.
따라서, 본 발명의 목적은 직접회로 칩에 대한 패키지리이드가, 제조 및 조립공정시, 변형 및 손상을 입지않은 표면고정 집적회로 패키지(surface-mountable integrated circuit package)를 제공하고자 하는 것이다.
본 발명의 또다른 목적은 집적회로칩에 대한 리이드가 소정의 형태로 형성되어 차후 공정에서 회로판에 연결되고 상기 공정중에 변형 및 손상을 입지않도록 구성되는 표면고정 집적회로 패키지를 제공하고자 하는 것이다.
이하 본 발명의 구성에 대하여 상세히 설명한다.
본 발명은 캡슐형 TAB 집적회로 모듀울을 두개의 보호 콜러(protective collar)사이에 위치시켜 상기 콜러를 함께 스냅핑(snapping)하므로서 형성된 표면고정집적회로 패키지를 포함한다. 여기서, 집적회로 패키지는 집적회로 캐리어(integrated circuit carrier)로 표현될 수 있다. 또한, 보호콜러는 링 또는 보호 부재로 표현될 수 있다.
본 발명에 있어서, 집적회로칩은 우선 TAB 공정(tape-automated-bonding)에 의해 결합된 다음 합성수지물질로 캡슐화 되어 집적회로 모듀울을 형성하게 된다. 다음 공정단계에 있어서, 상기 모듀울은 구리포일 데이프로부터 제거되어 검사되거나 또는 회로판에 장치된다. 상기 집적회로 패키지는 매우 조밀하게 배열된 외부리이드를 포함하는데, 상기 리이드는 회로판에 장치되기전에 요구되지않는 변형 및 손상을 입게될 수 있다.
본 발명에 있어서, 리이드 형성 보호부재는 외부리이드위의 집적회로 모듀울에 고정되어, 소정의 형상으로 설계된 단부에 의해서, 상기 리이드를 소정의 형태로 형성한다. 보호부재는 윤곽표면(contoured surface)상에 벽개부(recessed area)를 포함하여 외부리이드를 수용하고 상기 외부리이드가 서로 분리되도록 한다. 외부리이드는 윤곽표면의 적어도 한쪽 에지(edge)와 접촉하고 보호부재의 인접단부둘레에 조밀하게 래핑되어 보호부재의 윤곽단부의 형태로 형성된다.
집적회로 모듀울에 리이드 형성 및 보호부재를 결합하는 공정으로는 두가지 방법이 있다.
첫째, 벽개개구(recessed cavity)를 갖는 저부형성 앤빌(lower forming anvil)이 형성 다이로서 사용되어, 보호부재가 집적회로 모듀울에 고정되어 형성다이로 하강하는 경우, 외부리이드의 단부가 보호부재의 인접단부의 윤곽표면둘레로 래핑되도록 구성된다.
상기와같이 형성된 집적회로 모듀울 조립체는 표면고정장치(surface-mountable device)로서 하부에서 땜납 고정될 수 있다.
다음에, 리이드형성 및 보호부재는 집적회로 모듀울로 부터, 원할경우, 제거되어 땜납리이드가 검사되고, 원할경우, 수리될 수 있도록 구성된다.
다른 방법에 있어서, 하부형성 앤빌이, 제1부재보다 큰치수를 갖는, 제2리이드 형성 및 보호부재에 의해 대치되어, 제1보호부재가 집적회로 모듀울로 하강되는 경우, 제1부재가 제2부재내에 놓임과 동시에 집적회로 모듀울이 상기 두부재 사이에서 적절하게 고정된다.
제2보호부재의 내부표면은 형성다이로서 작용하여 외부리이드 단부가 제1보호부재의 형성에지 둘레에 래핑될 수 있도록 구성된다. 제1보호부재, 제2보호부재, 및 집적회로 모듀울이 집적회로 모듀울 조립체로 함께 고정된 다음에, 상기 조립체는 표면고정장치로서 회로판에 땜납고정될 수 있다. 게다가, 원할경우, 집적회로 모듀울을 회록판에 연결한 다음, 제 1 부재 및 제 2 부재가 집적회로 모듀울의 정부를 벗어나도록 활주하여 집적회로 모듀울의 땜납된 외부리이드를 노출시켜 이것을 검사 및/또는 수리할 수 있도록 구성된다.
제 1 보호부재는 위치링으로 그리고 제 2 보호부재는 유지링으로 편리하게 표현될 수 있다. 양부재는 열가소성수지등으로 사출성형될 수 있다. 이하 도면을 통하여 본 발명을 상세히 설명한다.
제 1 도에서 알 수 있는 바와같이, 캡슐형 TAB(tape-automated-bonding)집적회로 모듀울(10)이 도시되어 있는데, 상기 집적회로 모듀울(10)은 구리포일테이프(14)로 형성된 외부리이드(12)를 포함한다. 집적회로 모듀울의 외부리이드(12)는 코너탭(corner tab)(16)만 제외하고 구리포일테이프(14)로 부터 분리되어있다. 구리포일테이프(14)의 표면(18)은 주석으로 코팅되어있다. 집적회로 모듀울(10)의 각각의 코너에서, 벽개(20)가 집적회로 모듀울(10)의 정부표면(22)내에 형성된다.
특히, 외부리이드(12)가 조밀하게 그리고 캡슐형 TAB 모듀울(10)의 몸체부에 매우 인접하게 배열되어있다. 코너탭(16)은 통상적으로 더미리이드(dummy lead)인데 이것은 집적회로칩의 회로에 연결되지 않는다.
코너탭(16)은, 검사 또는 합성수지물질로 캡슐화하는 다수 공정단계가 집적회로 모듀울(10)에 대하여 수행될 수 있도록, 집적회로 모듀울(10)을 물리적으로 유지하기 위하여 사용된다.
제 2 도는 가요성 합성수지로된 내부보호링(위치링)(30) 및 가요성 합성수지로된 외부보호링(유지링)(32)를 포함하는 상기와같은 캡슐형 TAB 집적회로 모듀울(10)을 나타낸 것이다.
특히, 위치링(30)의 정부표면(34) 및 유지링(32)의 정부표면(36)이 집적회로 모듀울(10)의 정부표면(22)과 근본적으로 동일높이를 갖는데, 이러한 형태는 상기 세개의 부품이 조립위치에서 함께 스냅핑된 다음에 나타난다. 위치링(30)의 내부표면(48)상에 일련의 벽개부(38)가 형성되어 외부리이드(12)를 수용하는데 상기 외부리이드(12)는 레지(ledge)(40)에 의해서 서로 분리되어 있다. 외부리이드(12)는 위치링(30)의 윤곽단부(42)와 접촉한다.
특히, 외부리이드(12)의 단부(44)는 위치링(30)의 윤곽단부(42) 둘레에 래핑되어 유지링(32)이 위치링(30)의 외부에 장치되는 경우, 위치링(30)의 외부표면(46)과 접촉된다. 위치링(30)의 내부표면(48)상의 벽개부(38)는 외부리이드의 단부(44)를 소정간격으로 유지하여 서로 분리되도록 구성된다.
유지링(32)의 내부표면(48)상의 중심에 위치되는 내장 래치(50)는, 내측면 각각에서, TAB 모듀울(10)의 중심에 위치되는, 벽개부(52)내에 고정된다. 따라서, 래치(50)와 벽개부(52) 사이의 고정 맞물림에 의해서, TAB 모듀울(10)과 위치링(30)이 서로 용이하게 분리되는 것을 방지할 수 있다.
그러나, 상기 부품은, 윈할경우 적절한 양의 힘을 사용하여 가요성 수지부를 순간적으로 벤딩하고 래치를 해체함으로서, 여전히 분리될 수 있다. 상기 공정은 외부리이드(12)가 회로판으로 하강하여 땜납고정된 다음 외부리이드(12)를 검사하기위하여 그것이 노출되어야만 하는 경우에 수행된다.
제 2 도에 있어서, 유지링(32)의 외부표면에 중심상으로 위치되는 내장래치(56)가, 유지링(32)의 내부표면(60)의 각각의 측면상에 중심상으로 위치되는, 상응벽개부(58)와 맞물림됨으로서, 위치링(30)과 유지링(32) 사이의 고정작동을 제공한다.
위치링(30)의 각각의 코너에 스톱장치(64)가 제공되어 스톱장치의 표면(66)이, TAB 모듀울(10)의 각각의 코너에 위치되는, 벽개(20)의 상응표면과 맞물리도록 구성된다. 각각의 코너에서, 스톱장치(64)는 TAB 모듀울(10)의 위치에 비례하여 위치링(30)의 위치를 고정하게 된다.
특히, 래치(50)는 위치링(30)과 TAB 집적회로 모듀울(10) 사이의 고정작동을 제공하는 반면에 또한, 외부리이드의 분리를 위한 레지(40)와 같은 기능을 하게된다.
실시예에 있어서, 래치(50)가 위치링(30)의 각각의 측면상에 중심상으로 위치되는 것으로 도시되어 있지만, 그것은 위치링(30)의 내부표면(48)상의 어느위치든지 적절하게 설치될 수 있고 그 기능 또한 동일하다.
예를들면, 링의 각각의 코너에서 래치를 포함하는 위치링이 사용되는 경우도 만족스러운 결과를 얻을 수 있다.
제 2 도는 내부보호링과 외부보호링이 사용되는 바람직한 제1실시예를 나타낸다. 바람직한 제2실시예에있어서, 형성앤빌이 외부보호링을 대신하여 사용되어 외부리이드의 단부를 소정의 모양으로 형성시킨다.
제 3 도는 부분절개도로 나타낸 상기 제2실시예의 도식도이다. 개구(74)를 갖는 형성 앤빌(72)은 제 2 도에 도시된 유지링(32)의 위치에 사용된다. 위치링(30)이 TAB 집적회로 모듀울(10)상으로 하강하여 형성앤빌(72) 내로 들어가는 경우, 외부리이드(12)가 내부표면(48), 윤곽단부(42) 및 위치링(30)의 외부표면(46) 둘레로 래핑된다. 형성앤빌(72)의 내부표면(78)은 외부리이드(12)를 소정의 형상으로 모양화하는데 도움을 준다.
제 4 도는 형성위치에 있어서 위치링(30), TAB 집적회로 모듀울(10) 및 형성앤빌(72)을 나타낸 도식도이다. 특히, 외부리이드(12)가 밀려 형성다이(74)내로 들어가는 경우, 외부리이드(12)의 단부(44)는 위치링의 윤곽단부(42) 둘레로 래핑된다.
제 5 도는 형성앤빌(72)이 제거된 다음 위치링(30)과 TAB 집적회로 모듀울(10)의 조립상태를 나타낸 것이다. 위치링(30)은, 집적회로 모듀울(10)의 외부리이드(12)가 회로판에 납땜고정된 다음, 집적회로 모듀울(l0)로부터 임의로 제거될 수 있는데, 제거되는 경우는 외부리이드(12)를 노출시켜 연결상태의 검사 및/또는 수리가 행하여 지도록 구성된다. 상기 형태가 제 6 도에 도시되어 있다. 바람직한 제l실시예의 조립공정이 제 7 도에서 제 10 도에 나타나있다. 한편, 제 2 도는 바람직한 상기 실시예의 부분 절개사시도를 나타낸다.
제 7 도는, 조립되기전의 상태에 있어서, 위치링(30)의 외부리이드(12)가 노출되어 있는 TAB 집적회로 모듀울(10) 및 유지링(32)을 나타낸다. 위치링(30)이 하강하여, 집적회로 모듀울(10) 및 유지링(32)에 놓이는 경우, 윤곽단부(42) 및 래치(50) 및 (56)이 외부리이드(12)에 대해 필요한 형성작동을 하게되는데, 상기작동은 외부리이드(12)를, 윤곽단부(42)를 돌아 위치링(30)의 외부표면으로, 래핑하므로서 달성된다. 위치링(30)이 유지링(32)내로 충분히 하강되는 경우 위치링(30)은 유지링(32)내에서 고정되는데, 이러한 고정은 래치(56) 및 (50)이 벽개부(58) 및 (52)와 각각 맞물림하므로써 달성된다.
상기 공정이 제 8 도에 나타나있다.
제 9 도는 조립된 집적회로 패키지의 정면도인데, 위치링 및 유지링이 TAB 집적회로 모듀울과 함께 스냅핑되어 있는 상태를 나타낸다.
특히, 래치와 벽개 즉, 위치링(30)상의 래치(50) 및 (56)과 집적회로 모듀울(10) 및 유지링(32)상의 벽개(52) 및 (58) 사이에 제공된 고정작동은 유지링 및 위치링을 함께 상부로 끌어당김으로써 해체될 수 있다. 한편, 제 10 도에 도시된 바와같이 외부리이드(12)를 갖는 TAB 집적회로 모듀울(10)은 소정의 형상으로 형성되어 회로판에 하부 땜납 고정될 수 있도록 구성된다.
특히, 조립공정(제 7 도 참조)중에, 위치링(30)이 유지링(32)내로 하강하는 경우, 위치링(30)의 전진동작이 멈추게되는데, 이러한 멈춤동작은 위치링(30)상이 스톱장치(64)상의 표면(66)이 TAB 집적회로 모듀울(10)상의 벽개(20)의 상응표면과 접촉될 경우 달성된다. TAB 집적회로 모듀울(10) 및 위치링(30)이 유지링(32)내로 추가 전진되는 동작은, 위치링(30)의 각각의 코너에 위치되는 스톱장치(73)가 유지링(32)의 각각의 코너에서 위치되는 스톱장치(70)와 표면(68)상에서 맞물리는 경우, 멈추게된다.
제 11 도는 위치링(30)의 평면도이다. 특히, 래치(50) 및 (56)는 내부벽 및 의부벽상에 각각 위치된다.
제 12 도는 유지링(32)의 저면도로서 외부리이드에 대한 벽개부(38) 및 상기 벽개부를 분리하는 래치(40)를 나타낸다.
제 13 도는 제 11 도의 라인 13-13을 근본적으로 따르는 횡단면도이고, 제 14 도는 유지링(32)의 평면도로서 위치링(30)에 위치되는 래치(56)와 맞물리는 벽개부(58)를 나타낸다.
제 15 도는 제 14 도의 라인 15-15를 따르는 횡단면도이다.
한편, 본 발명은 상기한 바람직한 두개의 실시예에 한정되는 것은 아니다.

Claims (3)

  1. 사용전에 요구되지않는 변형을 받기쉬운 조밀배열 외부리이드(12)를 갖는 집적회로 모듀울(10)을 포함하고, 그리고 상기 집적회로 모듀울(10)과 접하는 표면(48) 및 리이드(12)를 상호분리유지하는, 상기 표면(48)상의, 돌출부(40)를 포함하는 리이드형성 및 보호부재(30)가 상기 리이드(12)위에서 고정되어 상기 모듀울(10)상의 정합부(conformation)(20)와 상호작용하여 리이드(12)를 서로에 대해 소정의 배열상태로 유지하는 집적회로 패키지에 있어서, 상기 외부리이드(12)가 상기 표면(48)의 적어도 한쪽에지와 접하고 상기보호부재(30)의 인접단부(42)둘레에 조밀하게 래핑(wrapping)되어 보호부재(30)의 인접단부(42)와 일치되게 형성되고 이와맞물려 요구되지않는 변형에 대한 저항성을 향상시키도록 구성됨을 특징으로 하는 집적회로 패키지.
  2. 제 1 항에 있어서, 상기 리이드(12)가 상기 보호부재(30)의 상기 단부(42)둘레를 돌아 상기 부재(30)의 맞서는 표면(46)상에 래핑되어 상기 보호부재(30)와 상기 패키지리이드(12)사이의 물리적 맞물림(physical engagement)을 효과적으로 제공하여 상기 보호부재(30)가 상기 패키지리이드(12)를 소정형태로 형성시킬뿐만 아니라 보조하여 상기와같이 일단형성되면 리이드(12)를 상기 형태로 유지시키고 ; 상기 보호부재(30)에 제거가능하게 장치되고 그리고 상기와같이 형성된 패키지리이드(12)의 단부와 맞서 마찰 맞물림하는 내부표면(60)을 몸체부에 포함하는, 보충부재(32)를 포함하여, 상기 형성된 패키지리이드(12)의 단부를 요구되지않는 변형 및 손상으로부터 보호하도록 구성됨을 특징으로 하는 집적회로 패키지.
  3. 제 2 항에 있어서, 보호부재가, 상기 내부표면(48)상의 다수의 돌출부(40) 및 리이드(12)를 수용하는 벽개(38)를 포함하는 환형직각몸체부(annular orthogonal body member)로 구성된, 위치링(30)이고, 보충부재가, 상기 리이드(12)의 자유단부와 맞서 마찰 맞물림하는 상기 내부표면(60)을 갖는 유사한 환형직각몸체부로 구성된, 유지링(32)이고 그리고 상기 유지링(32)이, 위치링(30)의 각각의 코너상의 상응 스톱장치(73)와 맞물리는, 스톱장치(70)를 각각의 내부코너에서 포함하므로 상기 유지링(32)이 상기 위치링(30)의 외부표면상에 제거가능하게 장치되어 상기 리이드(12)의 자유단부를 요구되지않는 변형 및 손상으로부터 완전하게 보호할 수 있도록 구성됨을 특징으로 하는 집적회로 패키지.
KR1019870001841A 1986-03-03 1987-03-02 집적회로 모듀울에 대한 표면고정 패키지 KR900003827B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US835,199 1986-03-03
US835199 1986-03-03
US06/835,199 US4706811A (en) 1986-03-03 1986-03-03 Surface mount package for encapsulated tape automated bonding integrated circuit modules

Publications (2)

Publication Number Publication Date
KR880011911A KR880011911A (ko) 1988-10-31
KR900003827B1 true KR900003827B1 (ko) 1990-06-02

Family

ID=25268894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870001841A KR900003827B1 (ko) 1986-03-03 1987-03-02 집적회로 모듀울에 대한 표면고정 패키지

Country Status (5)

Country Link
US (1) US4706811A (ko)
EP (1) EP0235925A3 (ko)
JP (1) JPS62209844A (ko)
KR (1) KR900003827B1 (ko)
CA (1) CA1289123C (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144412A (en) * 1987-02-19 1992-09-01 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
US4816426A (en) * 1987-02-19 1989-03-28 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
US4965227A (en) * 1987-05-21 1990-10-23 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
US4906802A (en) * 1988-02-18 1990-03-06 Neal Castleman Molded chip carrier
US4967260A (en) * 1988-05-04 1990-10-30 International Electronic Research Corp. Hermetic microminiature packages
US5092034A (en) * 1988-12-19 1992-03-03 Hewlett-Packard Company Soldering interconnect method for semiconductor packages
US5006963A (en) * 1989-12-18 1991-04-09 Mcdonnell Douglas Corporation Selectable chip carrier
JP2860362B2 (ja) * 1990-03-17 1999-02-24 アムフェノル―トゥヘル、エレクトロニクス、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング 接触装置、特に加入者識別モジュールの接触装置
US5061988A (en) * 1990-07-30 1991-10-29 Mcdonnell Douglas Corporation Integrated circuit chip interconnect
US5132773A (en) * 1991-02-06 1992-07-21 Olin Corporation Carrier ring having first and second ring means with bonded surfaces
US5210375A (en) * 1991-06-28 1993-05-11 Vlsi Technology, Inc. Electronic device package--carrier assembly ready to be mounted onto a substrate
US5155902A (en) * 1991-07-29 1992-10-20 Fierkens Richard H J Method of packaging a semiconductor device
US6262477B1 (en) 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
US5410184A (en) 1993-10-04 1995-04-25 Motorola Microelectronic package comprising tin-copper solder bump interconnections, and method for forming same
US5923538A (en) * 1994-10-17 1999-07-13 Lsi Logic Corporation Support member for mounting a microelectronic circuit package
US5938038A (en) 1996-08-02 1999-08-17 Dial Tool Industries, Inc. Parts carrier strip and apparatus for assembling parts in such a strip
JP3819728B2 (ja) * 2001-04-13 2006-09-13 三洋電機株式会社 リードフレームを具えた電子部品

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1134565A (en) * 1966-02-03 1968-11-27 Amp Inc An electric circuit assembly
US3746157A (en) * 1971-10-26 1973-07-17 Motorola Inc Protective carrier for semiconductor devices
US3823350A (en) * 1973-09-05 1974-07-09 Atomic Energy Commission Protective carrier for semiconductor chips
US3950603A (en) * 1975-01-23 1976-04-13 Analog Devices, Incorporated Enclosure case for potless immobilization of circuit components
FR2368868A7 (fr) * 1976-10-21 1978-05-19 Ates Componenti Elettron Dispositif a semi conducteurs en forme de boitier
US4195193A (en) * 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
US4354718A (en) * 1980-08-18 1982-10-19 Amp Incorporated Dual-in-line package carrier and socket assembly
US4330683A (en) * 1980-12-03 1982-05-18 Bell Telephone Laboratories, Incorporated Encapsulation for semiconductor device
JPH0219421Y2 (ko) * 1984-12-30 1990-05-29
US4585121A (en) * 1985-06-24 1986-04-29 The United States Of America As Represented By The Secretary Of The Navy Container for multichip hybrid package

Also Published As

Publication number Publication date
EP0235925A2 (en) 1987-09-09
KR880011911A (ko) 1988-10-31
CA1289123C (en) 1991-09-17
EP0235925A3 (en) 1989-03-08
JPS62209844A (ja) 1987-09-16
US4706811A (en) 1987-11-17
JPH0152903B2 (ko) 1989-11-10

Similar Documents

Publication Publication Date Title
KR900003827B1 (ko) 집적회로 모듀울에 대한 표면고정 패키지
US4837184A (en) Process of making an electronic device package with peripheral carrier structure of low-cost plastic
US5114880A (en) Method for fabricating multiple electronic devices within a single carrier structure
US3762039A (en) Plastic encapsulation of microcircuits
US4026008A (en) Semiconductor lead structure and assembly and method for fabricating same
ES2242704T5 (es) Conjuntos de chips semiconductores, procedimientos de fabricación de los mismos y componentes para los mismos
US4331831A (en) Package for semiconductor integrated circuits
US4897602A (en) Electronic device package with peripheral carrier structure of low-cost plastic
KR100242393B1 (ko) 반도체 패키지 및 제조방법
US5686698A (en) Package for electrical components having a molded structure with a port extending into the molded structure
US6515360B2 (en) Packaged semiconductor device and manufacturing method thereof
US4102039A (en) Method of packaging electronic components
US5441684A (en) Method of forming molded plastic packages with integrated heat sinks
KR0141952B1 (ko) 반도체 패키지 및 그 제조방법
WO1992002953A1 (en) Molded integrated circuit package
KR19980055817A (ko) 버텀리드 반도체 패키지 및 그 제조 방법
US4747017A (en) Surface mountable integrated circuit package equipped with sockets
EP1420458A2 (en) Semiconductor device package and method of manufacture
KR950002193B1 (ko) 반도체장치용부품
US3802069A (en) Fabricating packages for use in integrated circuits
US4180161A (en) Carrier structure integral with an electronic package and method of construction
US5036381A (en) Multiple electronic devices within a single carrier structure
US7084473B2 (en) Semiconductor package with an optical sensor which may be fit inside an object
KR900001989B1 (ko) 반도체장치
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19930520

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee