ES2242704T5 - Conjuntos de chips semiconductores, procedimientos de fabricación de los mismos y componentes para los mismos - Google Patents

Conjuntos de chips semiconductores, procedimientos de fabricación de los mismos y componentes para los mismos Download PDF

Info

Publication number
ES2242704T5
ES2242704T5 ES01200301.8T ES01200301T ES2242704T5 ES 2242704 T5 ES2242704 T5 ES 2242704T5 ES 01200301 T ES01200301 T ES 01200301T ES 2242704 T5 ES2242704 T5 ES 2242704T5
Authority
ES
Spain
Prior art keywords
chip
terminals
contacts
sheet
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES01200301.8T
Other languages
English (en)
Other versions
ES2242704T3 (es
Inventor
Igor Y. Khandros
Thomas H. Distefano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27079801&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=ES2242704(T5) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from US07/586,758 external-priority patent/US5148266A/en
Application filed by Tessera LLC filed Critical Tessera LLC
Application granted granted Critical
Publication of ES2242704T3 publication Critical patent/ES2242704T3/es
Anticipated expiration legal-status Critical
Publication of ES2242704T5 publication Critical patent/ES2242704T5/es
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Die Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Thermistors And Varistors (AREA)

Description

5
10
15
20
25
30
35
40
45
50
55
DESCRIPCION
Conjuntos de chips semiconductors, procedimientos de fabricacion de los mismos y componentes para los mismos Campo tecnico
La presente invencion se refiere a la tecnica del empaquetado electronico y, mas especialmente, a conjuntos que incorporan chips semiconductors y a procedimientos y componentes utiles en la fabricacion de dichos conjuntos.
Campo tecnico
Los dispositivos electronicos modernos utilizan chips semiconductores, comunmente denominados "circuitos integrados", que incorporan numerosos elementos electronicos. Dichos chips estan montados sobre sustratos que soportan ffsicamente los chips y que interconectan electricamente cada chip con otros elementos del circuito. El sustrato puede ser parte de un paquete de chips discreto usado para retener un solo chip y equipado con terminales para conexion a elementos externos del circuito. Dichos sustratos pueden estar fijados a una placa de circuito externa o chasis. Como alternativa, en un tipo denominado "circuito hubrido", uno o mas chips estan montados directamente en un sustrato formando un panel de circuito dispuesto para interconectar los chips y los otros elementos de circuito montados en el sustrato. En cada caso, el chip debera estar retenido con seguridad sobre el sustrato y debera estar provisto con interconexiones electricas fiables al sustrato. La interconexion entre el propio chip y el sustrato de soporte es normalmente denominada como conjunto de "primer nivel" o interconexion de chip, para distinguirla de la interconexion entre el sustrato y otros elementos mayores del circuito normalmente denominada interconexion de "segundo nivel".
Las estructuras utilizadas para proporcionar la conexion de primer nivel entre el chip y el sustrato deberan acomodar todas las interconexiones electricas requeridas al chip. El numero de conexiones a elementos externos del circuito, comunmente denominadas conexiones de "entrada-salida" o "I/O" esta determinado por la estructura y funcion de chip. Chips avanzados capaces de realizar numerosas funciones pueden requerir un numero sustancial de conexiones I/O.
El tamano del conjunto de chip y sustrato es un gran problema. El tamano de cada uno de dichos conjuntos influencia el tamano del dispositivo electronico total. Conjuntos mas compactos con distancias menores entre chips proporcionan menores retrasos en la transmision de senales y, por tanto, permiten una operacion mas rapida del dispositivo.
Las estructuras de interconexion de primer nivel que conectan un chip a un sustrato originalmente estan sometidas a esfuerzos sustanciales originados por el ciclo termico, dado que la temperatura dentro dispositivo cambia durante la operacion. La potencia electrica disipada dentro del chip tiende a calentar el chip y el sustrato, de forma que las temperaturas del chip y el sustrato se elevan cada vez que el dispositivo es encendido y caen cada vez que el dispositivo es apagado. Dado que el chip y el sustrato normalmente estan formados de materiales diferentes con diferentes coeficientes de expansion termica, el chip y el sustrato normalmente se expanden y contraen segun magnitudes diferentes. Esto origina que los contactos electricos sobre el chip se muevan con relacion a las almohadillas de contacto electrico sobre el sustrato a medida que cambia la temperatura del chip y el sustrato. Este movimiento relativo deforma las conexiones electricas entre el chip y el sustrato y las coloca bajo esfuerzos mecanicos. Dichos esfuerzos se aplican repetidamente con la operacion reiterativa del dispositivo y puede originar la rotura de las interconexiones electricas. Esfuerzos debidos al ciclo termico pueden producirse incluso cuando el chip y el sustrato estan formados de materiales similares, con coeficientes similares de expansion termica, dado que la temperatura del chip puede incrementarse mas rapidamente que la temperatura del sustrato cuando se aplica potencia en primer lugar al chip.
El coste del conjunto de chip y sustrato es tambien un gran problema. Todos los problemas mencionados tomados conjuntamente representante un reto de ingeniena formidable. Se han realizado diversos intentos hasta la fecha para proporcionar estructuras de interconexion primaria y procedimientos para solucionar dichos problemas, pero ninguno de los mismos es verdaderamente satisfactorio en cada respecto. En actualidad, los procedimientos de interconexion primaria utilizados mas ampliamente son union por hilos, union automatica de cinta o "TAB" y union tipo tableta con todos los contactos en una cara.
En la union por hilos, el sustrato tiene una superficie superior con una pluralidad de almohadillas o partes elevadas de contacto electricamente conductor dispuestas en una pauta similar a un anillo. El chip esta asegurado a la superficie superior del sustrato en el centro de la pauta similar a un anillo, de forma que el chip esta rodeado por las almohadillas de contacto sobre el sustrato. El chip esta montado en una disposicion dirigida hacia arriba, con la superficie posterior del chip enfrentada a la superficie superior del sustrato y con la superficie frontal del chip dirigida hacia arriba, alejandose del sustrato, de forma que los contactos electricos sobre la superficie superior quedan expuestos. Unos hilos finos estan conectados entre los contactos sobre la superficie frontal del chip y las almohadillas de contacto en la superficie superior del sustrato. Estos hilos se extienden hacia fuera desde el chip hasta las almohadillas de contacto circundante sobre el sustrato. En los conjuntos unidos por hilos, el area del sustrato ocupada por el chip, los hilos y las almohadillas de contacto del sustrato es sustancialmente mayor que el area superficial del propio chip.
5
10
15
20
25
30
35
40
45
50
55
60
En la union automatica en cinta, una cinta de poUmero esta provista con unas capas de material metalico que forman conductores sobre una primera superficie de las cinta. Dichos conductores estan dispuestos generalmente en una pauta similar a un anillo y se extienden generalmente de forma radial en direccion a, y alejandose de, el centro de la pauta similar a un anillo. El chip esta colocado sobre la cinta en una disposicion dirigida hacia abajo con los contactos en la superficie frontal del chip enfrentado los conductores sobre la primera superficie de la cinta. Los contactos sobre el chip estan unidos a los conductores sobre la cinta. Ordinariamente, numerosas pautas de conductores estan dispuestas a lo largo de la longitud de la cinta y un chip esta unido a cada una de dichas pautas individuales, de forma que los chips, una vez unidos a la cinta, pueden hacerse avanzar a traves de sucesivas estaciones de trabajo, haciendo avanzar la cinta. Una vez que cada chip esta unido a los conductores metalicos que constituyen una pauta, el chip y las partes inmediatamente adyacentes de la pauta son encapsulados y las partes mas externas de los conductores metalicos son aseguradas a unos conductores adicionales y al sustrato ultimo. La union automatica en cinta puede proporcionar a los conjuntos con una buena resistencia a los esfuerzos termicos, dado que los conductores metalicos sobre la superficie de las cintas son bastante flexibles y se doblan facilmente tras la expansion del chip sin imponer esfuerzos significativos a la union entre el conductor y el contacto sobre el chip. Sin embargo, dado que los conductores utilizados en la union automatica en cinta se extienden hacia fuera en una pauta radial "en forma de abanico" desde el chip, el conjunto es mucho mayor que el propio chip.
En una union tipo tableta con todos los contactos en una cara, los contactos sobre la superficie superior del chip estan provistos con unos resaltos de soldadura. El sustrato tiene las almohadillas de contacto dispuestas en un conjunto correspondiente al conjunto de contactos sobre el chip. El chip, con los resaltos de soldadura es invertido, de forma que su superficie frontal se encara hacia la superficie superior del sustrato, con cada contacto y el resalto de soldadura sobre el chip colocados sobre la almohadilla de contacto apropiada del sustrato correspondiente, el conjunto es calentado para licuar la soldadura y unir cada contacto sobre el chip a la almohadilla de contacto enfrentada del sustrato. Dado que la disposicion tipo tableta con todos los contactos en una cara no requiere conductores dispuestos en una pauta en forma de abanico, se proporciona un conjunto compacto. El area del sustrato ocupada por las almohadillas de contacto tiene aproximadamente el mismo tamano que el propio chip. Sin embargo, el enfoque de union tipo tableta con todos los contactos en una cara no esta limitado a los contactos sobre la periferia del chip. Por el contrario, los contactos sobre el chip pueden estar dispuestos en una forma denominada "conjunto de area" que cubre sustancialmente toda la cara frontal del chip. Por lo tanto, la union tipo tableta con todos los contactos en una cara es muy apropiada para su uso por chips que tienen un gran numero de contactos I/O. Sin embargo, los conjuntos fabricados por union tipo tableta con todos los contactos en una cara son muy susceptibles a esfuerzos termicos. Las interconexiones de soldadura son relativamente poco flexibles y pueden ser sometidas a esfuerzos muy altos tras la expansion diferencial del chip y el sustrato. Dichas dificultades son particularmente pronunciadas con chips relativamente grandes. Ademas, resulta diffcil ensayar y operar o "probar" chips que tienen un conjunto de area de contactos antes de fijar el chip al sustrato. Adicionalmente, la union tipo tableta con todos los contactos en una cara requiere normalmente que los contactos sobre el chip esten dispuestos en un conjunto de area para proporcionar una separacion adecuada para los resaltes de soldadura. La union tipo tableta con todos los contactos en una cara normalmente no puede aplicarse a chips originalmente disenados para union por hilos o union automatica en cinta y con filas de contactos separados muy proximos en la periferia del chip.
El documento US-A-4878098 describe un dispositivo de circuito integrado semiconductor en el que una capa aislante formada de, por ejemplo, resina sintetica u oxido de silicio o nitruro de silicio esta provista sobre la superficie del chip. Unos conductores alargados estan formados sobre la capa aislante. Un extremo de cada conductor esta conectado a un contacto del chip correspondiente y el otro forma un terminal de contacto. Una segunda capa aislante esta formada sobre la primera capa aislante y provista con aberturas a traves de las cuales los terminales de contacto son expuestos para permitir el contacto.
El documento US-A-4893172 describe una estructura de conexion en forma de una disposicion de muelle provista de una pluralidad de muelles conductores planos soportados por una hoja aislante. El extremo libre de cada muelle esta unido a un contacto de un chip mientras que el otro extremo de cada muelle esta ocupado por un sustrato ngido. Esta disposicion permite el movimiento individual en una direccion vertical de una pluralidad de chips montados sobre el mismo sustrato ngido.
El documento EP-A-0329317 describe un dispositivo semiconductor en el cual una lamina de resina muy aislante esta pegada sobre la superficie principal de un chip semiconductor y unas partes de conductor interno de un bastidor conductor estan unidas a la lamina aislante.
El documento US-A-4954878 describe un conjunto de chip IC que incluye un chip y un sustrato que tiene una superficie respectiva con conjuntos de contactos expuestos y un medio de interposicion cooperante con contactos expuestos en las caras opuestas del mismo colocado entre el chip y el sustrato, de forma que los contactos en lados opuestos del medio de interposicion hacen contacto con los contactos sobre el chip y el sustrato, respectivamente. Un miembro de transferencia termica hace contacto con la cara opuesta del chip y esta en contacto con un sustrato para comprimir el medio de interposicion y establecer una conexion electrica de baja inductancia y un buen contacto termico.
El documento EP-A-0 332 747 describe un paquete con union automatica en cinta (TAB) en forma de abanico en el que un soporte dielectrico usado para empaquetar un circuito integrado esta provisto para separar los conductores
5
10
15
20
25
30
35
40
45
50
de potencia y los conductores de senal en partes diferentes del soporte.
Segun un primer aspecto la presente invencion, se proporciona un conjunto de chip semiconductor como se expone en la reivindicacion 1.
El elemento en forma de lamina y los terminales pueden recubrir una superficie frontal de chip. En variante, el elemento en forma de lamina y dichos terminales puede recubrir la superficie posterior o de fondo de dicho chip. Los terminales en la capa flexible pueden estar conectados a las almohadilla de contacto sobre un sustrato, como por union por soldadura. A causa de que los terminales, y por lo tanto las almohadillas de contacto sobre el sustrato, recubren la superficie frontal o posterior del chip, el conjunto es compacto.
En una realizacion, dicho elemento en forma de lamina comprende ademas un medio resiliente para permitir el movimiento de dichos terminales que recubren el chip hacia dicho chip.
En una realizacion, dicho medio resiliente incluye una capa elastica dispuesta entre dichos terminales y dicho chip y que se puede comprimir por el movimiento de dichos terminales hacia dicho chip.
La capa elastica puede estar incorporada en la capa flexible o formada separadamente de la misma. Los contactos estan normalmente dispuestos sobre la superficie frontal o superior del chip. La capacidad para acomodar el movimiento de los terminales hacia la cara del chip facilita en gran manera la conexion temporal de los terminales por el equipo de ensayo y por tanto facilita el ensayo y la "prueba" del conjunto antes de que el mismo este montado a un sustrato. En una realizacion de la presente invencion, la capa elastica incluye masas de material elastico con orificios. Deseablemente, cada una de dichas masas esta alineada con uno de los terminales.
Un aspecto adicional de la presente invencion proporciona un procedimiento para fabricar un conjunto de chip semiconductor, como se expone en la reivindicacion 29.
El chip puede probarse estableciendo un contacto electrico temporal entre una pluralidad de sondas de prueba y dichas terminales y utilizando dicho contacto electrico temporal para accionar dicho chip.
El procedimiento puede comprender ademas proporcionar al conjunto con un medio resiliente para permitir el movimiento de dichos terminales hacia dicha superficie de dicho chip.
Esta etapa puede incluir proporcionar una capa elastica entre dicho chip y dichos terminales para proporcionar dicho medio resiliente.
La capa elastica permite el desplazamiento de al menos parte de dichas terminales centrales hacia dicho chip durante la etapa de establecer un contacto electrico temporal. La etapa de establecer un contacto electrico temporal incluye preferentemente la etapa de establecer simultaneamente un contacto temporal entre una pluralidad de terminales y una pluralidad de sondas de prueba conectadas ngidamente a un elemento auxiliar de prueba.
En una realizacion, dicho chip semiconductor tiene una superficie frontal y una pluralidad de contactos dispuestos en una pauta sobre dicha superficie frontal, englobando dicha pauta un area de contacto, denominada en la presente memoria como "area de pauta de contactos" sobre dicha superficie frontal, dicho elemento en forma de lamina recubre dicha superficie frontal de dicho chip, dicho elemento en forma de lamina (denominado en la presente memoria como "medio de interposicion") teniendo una primera superficie dirigida hacia dicho chip y una segunda superficie oponiendose a dicho chip, recubriendo un area de dicho elemento en forma de lamina dicha area de pauta de contactos de dicho chip, teniendo dicho elemento en forma de lamina unas aberturas que se extienden desde dicha primera superficie hasta dicha segunda superficie, estando dispuestos dichos terminales en una pauta sobre dicho elemento en forma de lamina, al menos parte, preferentemente la mayona o todos de dichos terminales estando dispuestos en dicha area de dicho elemento en forma de lamina que recubre dicha area de pauta de contactos. Los terminales estan asociados con dichos contactos sobre dicho chip y los conductores flexibles se extienden entre los terminales y los contactos asociados preferentemente a traves de dichas aberturas, teniendo cada uno de dichos conductores un extremo de contacto conectado a un contacto y un extremo terminal conectado al terminal asociado.
En una realizacion, la flexibilidad de los conductores y el medio de interposicion permiten que los extremos de contacto de los conductores se muevan con relacion a los terminales, al menos hasta la amplitud requerida para compensar la expansion termica diferencial de los componentes.
Un conjunto que da forma a la invencion que incorpora el chip, el medio de interposicion, los terminales y los conductores puede incorporarse en un conjunto mayor o estructura que incluye un sustrato que tiene una superficie superior dirigida hacia la segunda superficie del medio de interposicion.
Los conjuntos de chip preferentes segun este aspecto de la presente invencion son compactos y pueden utilizarse con chips con un gran numero de conexiones de entrada-salida. Los terminales sobre el elemento en forma de lamina, y las almohadillas de contacto correspondientes sobre el sustrato, estan deseablemente dispuestos en areas de sustancialmente el mismo tamano que el area de pauta de contactos sobre el propio chip.
5
10
15
20
25
30
35
40
45
50
55
60
Los conductores flexibles pueden estar formados integralmente con los terminales sobre el elemento en forma de lamina, o por el contrario pueden estar formados separadamente en forma de hilos finos. Los conductores deseablemente son curvos para proporcionar una flexibilidad incrementada. El elemento en forma de lamina deseablemente es una lamina delgada flexible de un material polimerico, como por ejemplo poliamida, un fluoropoffmero, un poffmero termoplastico o un elastomero. En esta realizacion, la flexion del medio de interposicion facilita el movimiento de los extremos de contacto de los conductores con relacion a los terminales y contribuye de dicha forma a la capacidad del conjunto para soportar los ciclos termicos. El conjunto puede incluir tambien un encapsulado entre el dielectrico elastico con un bajo modulo de elasticidad, como por ejemplo un encapsulado entre el elastomero cubriendo los conductores flexibles en todo o en parte del encapsulado y puede estar provisto en la forma de una capa, con orificios en la capa encapsulante alineados con los terminales de la segunda superficie del medio de interposicion. Las uniones entre los terminales y las almohadillas de contacto se extienden a traves de dichos orificios. El encapsulado protege los conductores relativamente delicados durante la manipulacion y durante el servicio, pero no evita la flexion de los conductores por la absorcion por los conductores del movimiento relativo del chip y del sustrato durante la expansion termica.
En otra realizacion, dicho chip semiconductor tiene una superficie frontal que define la parte superior del chip, incluyendo dicha superficie frontal una region central y una region periferica que rodea dicha region central, teniendo dicho chip una pluralidad de contactos perifericos dispuestos sobre dicha region periferica de dicha superficie frontal recubriendo dicho elemento en forma de lamina la dicha region central de dicha superficie frontal del chip, teniendo dicho elemento en forma de lamina una primera superficie dirigida hacia el chip y una segunda superficie oponiendose a dicho chip, teniendo dicho elemento en forma de lamina unos bordes dispuestos hacia el interior de dichos contactos perifericos; comprendiendo dichos terminales una pluralidad de terminales centrales dispuestos sobre dicho elemento en forma de lamina para recubrir dicha region central de dicha superficie frontal del chip; y dichos conductores flexibles comprendiendo una pluralidad de conductores de contacto perifericos que conectan al menos parte de dichos contactos perifericos y al menos parte de dichos terminales centrales, teniendo cada uno de dichos conductores de contacto perifericos un extremo terminal central que recubre dicho elemento en forma de lamina y conectado a uno de dichos terminales centrales y un extremo de contacto que se proyecta hacia el exterior mas alla de uno de dichos bordes de dicho elemento en forma de lamina y que conecta con uno de dichos contactos perifericos, por medio de lo cual cada conductor de contacto periferico se extiende hacia el interior desde uno de dichos contactos perifericos hasta uno de dichos terminales centrales sobre dicho elemento en forma de lamina.
La flexibilidad de los conductores de contacto perifericos y la capa de interposicion permite a los terminales centrales moverse con respecto a los contactos perifericos para acomodar el movimiento originado por la expansion anormal diferencial. Aqu de nuevo, el conjunto puede incluir opcionalmente una capa elastica en la forma descrita anteriormente. De forma deseable, los conductores de contacto perifericos incluyen unas partes dobladas.
En esta realizacion, los conductores de contacto periferico y los terminales centrales proporcionan una disposicion "en abanico" en la cual los terminales sobre la capa de interposicion estan dispuestos dentro de la region unida por los contactos perifericos sobre el chip. Tfpicamente, los contactos perifericos sobre el chip estan dispuestos en una o dos filas a lo largo de cada borde del chip, en una pauta generalmente rectangular, de forma que los contactos sobre el chip estan mas proximos entre sf Por el contrario, los terminales en la capa de interposicion pueden estar dispuestos sustancialmente de forma igual sobre la segunda superficie del medio de interposicion. Los terminales centrales estan dispuestos en el denominado "conjunto de area". Por lo tanto, la distancia entre terminales adyacentes puede ser sustancialmente mayor que la distancia entre contactos adyacentes sobre el chip. Las distancias entre terminales adyacentes sobre el medio de interposicion pueden ser lo suficientemente grandes para acomodar la union por soldadura y un procedimiento similar requiere distancias sustanciales entre uniones adyacentes.
Alguno o todos los conductores de contacto periferico pueden tener unas extensiones hacia fuera que se proyectan hacia fuera, mas alla de los contactos perifericos del chip. El conjunto puede incluir un medio de fijacion para retener dichas extensiones hacia fuera. Por ejemplo, uno o mas elementos de fijacion puede estar dispuesto hacia fuera de los contactos perifericos, y cada uno de dichos elementos de fijacion puede estar conectado ffsicamente a una pluralidad de extensiones hacia fuera sobre los conductores de contacto periferico. Cada uno de dichos elementos de fijacion puede ser una tira generalmente plana de material dielectrico, teniendo un borde hacia fuera extendido generalmente de forma paralela a uno de los bordes del medio de interposicion, de forma que cada parte de bordes paralelos define una ranura alargada entre cada uno de dichos elementos de fijacion y el medio de interposicion, y cada conductor de contacto periferico puede extenderse a traves de una de dichas ranuras. En esta realizacion, los contactos perifericos del chip pueden estan dispuestos en alineacion con las ranuras entre los elementos de fijacion y el medio de interposicion. El elemento de fijacion puede estar conectado ffsicamente al medio de interposicion, como por elementos de puente que se extienden entre los elementos de fijacion y el medio de interposicion en unas localizaciones separadas alrededor de la periferia de la superficie frontal del chip. Los elementos de fijacion, los elementos de puente y el medio de interposicion pueden estar formados integralmente entre sf como una sola unidad en forma de lamina. Los elementos de fijacion proporcionan un refuerzo ffsico a los conductores de contacto periferico durante las operaciones de fabricacion y en servicio. Adicionalmente, los terminales, denominados en la presente memoria, terminales "exteriores" pueden estar dispuestos sobre los elementos de fijacion y pueden estar conectados a algunos de los contactos perifericos sobre el chip mediante los terminales exteriores que se extienden a traves de las ranuras, estando los extremos hacia el interior de los conductores terminales exteriores asegurados
5
10
15
20
25
30
35
40
45
50
55
60
al medio de interposicion, de forma que la ranura y el medio de interposicion proporcionan cooperativamente un refuerzo tambien a los conductores terminales exteriores.
En una realizacion, un procedimiento mediante el cual pueden fabricarse estos conjuntos comprende ensamblar el miembro flexible en forma de lamina o medio de interposicion al chip, de forma que el medio de interposicion recubra la region central de la superficie frontal del chip, estando los bordes del medio de interposicion dispuestos hacia el interior de los contactos perifericos sobre el chip y de forma que una primera superficie del medio de interposicion se encare hacia abajo, hacia el chip y una segunda superficie del medio de interposicion se encare hacia arriba, alejandose del chip, y una pluralidad de terminales centrales sobre el medio de interposicion recubriendo la region central de la superficie frontal del chip, estando una pluralidad de conductores de contacto flexibles perifericos provistos entre al menos parte de los contactos perifericos del chip y al menos parte de los terminales centrales sobre el medio de interposicion, de forma que cada uno de dichos conductores de contacto periferico se extienda hacia el interior desde uno de los contactos perifericos sobre el chip hasta uno de los terminales centrales sobre el medio de interposicion. El procedimiento puede incluir ademas una etapa de ensamblar un sustrato que tiene una pluralidad de almohadillas de contacto al medio de interposicion ensamblado y el chip y conectando cada uno de los terminales centrales sobre el medio de interposicion a una de las almohadillas de contacto sobre el sustrato.
El medio de interposicion puede tener conductores prefabricados montados sobre el mismo y conectados a los terminales centrales antes de ensamblar el medio de interposicion al chip. En este caso, los conductores de contacto prefabricados estan colocados sobre el chip cuando el medio de interposicion es ensamblado al chip. Dichos conductores de contacto prefabricados pueden estar conectados electricamente a los contactos del chip mediante una union por termocompresion o un procedimiento similar. Como alternativa, los conductores de contacto periferico pueden estar formados despues que el medio de interposicion sea aplicado al chip, como en una etapa de union por hilos en el cual un hilo fino esta dispuesto y formado dentro de un conductor que conecta el contacto y el terminal. Preferentemente, unos elementos de fijacion estan provistos en la forma anunciada anteriormente con referencia al conjunto del chip, y los elementos de fijacion estan conectados al medio de interposicion antes de que el medio de interposicion sea colocado sobre el chip. En este caso, los elementos de fijacion pueden soportar los conductores prefabricados durante la etapa de colocacion del medio de interposicion sobre el chip.
En otra realizacion, dicho elemento en forma de lamina incluye un elemento de apoyo que esta ubicado por debajo o se apoya sobre dicho chip, teniendo dicho elemento de apoyo una superficie superior dirigida hacia dicho chip y una superficie inferior oponiendose a dicho chip, teniendo dicho elemento de apoyo una region central alineada con dicho chip, al menos parte de dichos terminales estando dispuestos en dicha region central de dicha superficie inferior; y dichos conductores flexibles extendiendose a lo largo de los bordes del chip e interconectando dichos contactos sobre dicha superficie frontal del chip y dichos terminales sobre dicha superficie inferior del elemento en forma de lamina.
De nuevo, la flexibilidad del elemento de apoyo y los conductores flexibles permite que los terminales sobre el elemento de apoyo se muevan con respecto a los contrato sobre la superficie frontal del chip en direcciones paralelas al lado de la superficie superior e inferior del chip. El elemento de apoyo y los conductores proporcionan una conexion al chip en la superficie posterior, de forma que el chip puede estar montado en una disposicion dirigida hacia arriba sobre un sustrato. Sin embargo, dado que los terminales sobre el elemento de apoyo estan dispuestos en la region central y alineados con el propio chip, las conexiones al sustrato pueden realizarse en el area por debajo del chip. Por lo tanto, el conjunto no tiene que ser sustancialmente mayor que el propio chip.
La capacidad para acomodar el movimiento relativo entre el chip y los terminales sobre el elemento de apoyo permite al conjunto acomodar la expansion termica diferencial entre el chip y el sustrato. Deseablemente, los terminales sobre los elementos de apoyo son tambien amovibles con relacion al chip en direcciones hacia la superficie inferior del chip, en la forma mencionada anteriormente, y el conjunto puede incluir un medio resiliente para permitir el movimiento de los terminales hacia la superficie inferior, pero resistiendose a dicho movimiento. Por ejemplo, el conjunto puede incorporar una capa de material elastico dispuesta entre la superficie posterior del chip y los terminales.
En esta realizacion y de forma mas deseable, el elemento en forma de lamina puede incluir al menos una aleta en forma de lamina generalmente conectada al elemento de apoyo y extendiendose hacia arriba, hacia la superficie frontal del chip y alejandose del elemento de apoyo junto a un borde del chip. Cada uno de los conductores anteriormente mencionados incluye deseablemente una parte de aleta extendida a lo largo de una de dichas aletas. Las aletas pueden estar formadas integralmente con elementos de apoyo. Deseablemente, tanto las aletas como el elemento de apoyo incluyen unas capas electricamente conductoras y una capa dielectrica dispuesta entre las capas electricamente conductoras y los conductores para proporcionar una impedancia controlada en los conductores. Conjuntos de este tipo son especialmente muy apropiados para usarse con chips que tienen contactos dispuestos en filas adyacentes a la periferia de la superficie frontal periferica del chip. Deseablemente, cada aleta se extiende hasta la vecindad de al menos una fila de contactos. Las partes de aleta de los conductores en cada una de dichas aletas estan conectadas a la fila de contactos adyacentes. Dicha conexion puede hacerse, por ejemplo, mediante una union por hilos o por conexiones directas entre las partes de aleta de los conductores y los contactos sobre el chip. Incluso cuando se emplean la union por hilos, sin embargo, los hilos se extienden entre los contactos del chip y las partes de aleta de los conductores son mas cortas. Dichas uniones por hilos cortos pueden ser facilmente
5
10
15
20
25
30
35
40
45
50
55
60
aplicadas y tendran una inductancia relativamente baja.
Mas preferentemente, el conjunto de chip puede incluir uno o mas elementos de soporte dispuestos entre las aletas y los bordes del chip. Los elementos de soporte pueden constituir cooperativamente un anillo o caja que rodea al chip. La caja puede tambien incorporar un elemento de suelo dispuesto por debajo de la superficie posterior del chip, entre la superficie posterior y el elemento de apoyo. Cuando el conjunto incluye un elemento de suelo que esta ubicado por debajo de la superficie posterior del chip, una capa elastica esta dispuesta entre el elemento de suelo y los terminales como, por ejemplo, entre el elemento de suelo y el elemento de apoyo. Dichas disposiciones proporcionan un soporte mecanico a las aletas y proteccion a las interconexiones. Una proteccion adicional puede obtenerse encapsulando el conjunto.
En una realizacion, los componentes que incorporan subconjuntos del elemento en forma de lamina incluyen unos conductores de elemento de apoyo y se puede proporcionar un elemento de soporte. Preferentemente, dichos componentes incluyen el elemento de soporte que defienden una caja, e incluyendo una aleta integral con el elemento de apoyo extendido hacia arriba a lo largo de los laterales de la caja. Los conductores que se extienden a lo largo de las aletas estan preposicionados adyacentes a los bordes superiores de las paredes de la caja. En la manufactura del conjunto, el chip puede estar colocado dentro de la caja y los conductores pueden estar unidos a los terminales del chip.
Los conjuntos explicados anteriormente pueden incorporarse en una estructura o conjunto mayor con un sustrato teniendo almohadillas de contacto, estando las almohadillas de contacto del sustrato alineadas con los terminales del elemento de apoyo y conectadas a los mismos. Dicha conexion puede realizarse por ejemplo mediante masas de material de union conductoras electricamente dispuestas entre los terminales y las almohadillas de contacto del sustrato.
Un conjunto de circuito que da forma a la invencion puede incluir una pluralidad de conjuntos de chips o un elemento en forma de lamina que incluye un elemento de apoyo, en la forma explicada anteriormente. Los conjuntos de chip pueden estar dispuestos en un apilamiento, uno sobre el otro, de forma que cada conjunto de chip distinto del conjunto de chip mas inferior recubra a otro conjunto de chip inmediatamente ubicado debajo. La superficie inferior del elemento de apoyo en cada conjunto de chip superpuesto se encara a la segunda superficie del medio de interposicion del conjunto de chip que esta ubicado por debajo inmediato. Mas preferentemente, al menos parte de los terminales dentro del elemento de apoyo de cada conjunto de chip superpuesto pueden estar conectadas a los terminales centrales en el medio de interposicion del conjunto de chip que esta ubicado inmediatamente por debajo, de forma que los chips de diversos conjuntos de chip esten conectados electricamente entre sf
Otros aspectos, caractensticas y ventajas de la presente invencion se volveran mas facilmente patentes a partir de la descripcion detallada de las realizaciones establecidas en lo que sigue, tomada en conjuncion con los dibujos adjuntos.
Breve descripcion de los dibujos
La figura 1 es una vista en perspectiva esquematica de un conjunto de chip segun una realizacion de la invencion.
La figura 2 es una vista en seccion fragmentaria tomada a lo largo de la lmea 2-2 de la figura 1.
La figura 3 es una vista fragmentaria a una escala ampliada del area indicada en la figura 2.
La figura 4 es un diagrama de disposicion que representa la relacion espacial de ciertos componentes el conjunto de la figura 1.
Las figuras 5A y 5B son vistas en perspectiva esquematica fragmentaria que representan ciertas operaciones en la fabricacion de un componente utilizado en el conjunto de la figura 1.
Cada una de las figuras 6, 7 y 8 es una vista en perspectiva esquematica fragmentaria que representa ciertas operaciones en el procedimiento de fabricacion del conjunto la figura 1.
La figura 9 es una vista en perspectiva esquematica fragmentaria similar a la figura 7 pero que representa componentes y etapas del procedimiento segun una realizacion adicional de la invencion.
Cada una de las figuras 10A a 10E es una vista en perspectiva esquematica fragmentaria que representa una etapa en un procedimiento de fabricacion de componentes adicional segun a invencion.
La figura 11 es una vista en planta esquematica de un chip semiconductor incorporado en una realizacion de la presente invencion.
La figura 12 es una vista similar a la de la figura 11 pero que muestra el chip en conjuncion con componentes adicionales.
La figura 13 es una vista en perspectiva, parcialmente en seccion y fragmentaria, a una escala ampliada que representa partes de los componentes ilustrados en la figura 12.
La figura 14 es una vista esquematica en seccion fragmentaria que representa los componentes mostrados en la figura 13 conjuntamente con componentes adicionales y equipo para el procedimiento.
La figura 15 es una vista en seccion esquematica y fragmentaria que representa una operacion del conjunto segun una realizacion adicional de la invencion.
La figura 16 es una vista en perspectiva esquematica parcialmente en seccion y fragmentaria que representa un conjunto segun una realizacion adicional de la invencion.
5
10
15
20
25
30
35
40
45
50
55
60
La figura 17 es una vista en planta esquematica que representa el conjunto de la figura 16.
La fila 18 es una vista en planta esquematica que representa un conjunto segun otra realizacion adicional de la invencion.
La figura 19 es una vista en planta fragmentaria que representa ciertos componentes usados en el conjunto segun las figuras 16 y 17.
La figura 20 es una vista en perspectiva fragmentaria similar a la figura 16 pero que representa partes de cualquier conjunto segun una realizacion adicional de la invencion.
La figura 21 es una vista en planta esquematica de un componente.
La figura 22 es una vista en seccion fragmentaria a una escala ampliada tomada a lo largo de las lmeas 22-23 de la figura 21.
La figura 23 es una vista en perspectiva esquematica de un componente adicional usado con los componentes de las figuras 21 y 22.
La figura 24 es una vista en seccion fragmentaria tomada a lo largo de la lmea 24-24 de la figura 23.
La figura 25 es una vista en perspectiva esquematica que muestra los componentes de las figuras 21 a 24 en una etapa intermedia de un procedimiento de ensamblado.
La figura 26 es una vista en perspectiva parcialmente en seccion y fragmentaria que representa un conjunto final que incorpora los componentes de las figuras 21-25.
Las figuras 27 y 28 son vistas en perspectiva parcialmente en seccion y fragmentarias que representan componentes segun unas realizaciones adicionales de la invencion.
Las figuras 29 y 30 son vistas en seccion esquematica que representan otras realizaciones adicionales de la invencion.
Descripcion detallada de las realizaciones preferentes
Cada conjunto de chip segun una realizacion de la presente invencion incluye un sustrato ngido 20 que tiene una superficie superior 22 y unas almohadillas 24 de contacto dispuestas sobre la superficie superior. El sustrato 20 esta tambien provisto con conductores 26 que interconectan ciertas almohadillas de entre las almohadillas 24 de contacto. Las almohadillas 24 de contacto estan dispuestas en una pauta sobre la superficie superior del sustrato, generalmente correspondiente a la pauta de conexiones a los dispositivos, como por ejemplo unos chips semiconductores 28 y 30 y componentes discretos 32 montados sobre el sustrato. El sustrato 20 tiene tambien conexiones externas, como por ejemplo patillas 34. Los conductores 26 estan dispuestos para interconectar las diversas almohadillas 24 de contacto en las pautas deseadas para interconectar los chips 28 y 30 cuando los mismos estan montados al sustrato y tambien para conectar dichos chips a los componentes discretos 32 y a los conectores externos 34 en una manera apropiada para el funcionamiento del circuito particular. Aunque solamente se ilustran unos pocos conductores 26, almohadillas 24 de contacto y conexiones externas 34 en la figura 1, el sustrato 20 puede tener un numero ilimitado de almohadillas 24 de contacto, conductores 26 y conexiones externas 34. Cientos o miles de dichos elementos estan normalmente provistos en cada sustrato.
El chip 28 tiene una cara 36 posterior generalmente plana y una cara 38 frontal generalmente plana con contactos electricos 40 (figura 2) dispuestos sobre la misma. Los contactos electricos 40 estan conectados electricamente a los componentes electronicos internos (no representados) del chip 28. El chip 28 esta montado sobre el sustrato 20 con una orientacion de la cara frontal dirigida hacia abajo, con la cara frontal 38 del chip dirigida hacia la parte superior de la cara 22 del sustrato. Un medio de interposicion 42 dielectrico, en forma de lamina flexible, esta dispuesto entre el chip y el sustrato. El medio de interposicion 42 tiene una primera cara 44 generalmente plana dirigida hacia el chip 28 y una segunda cara 46 generalmente plana dirigida en la direccion opuesta, alejada del chip 28. El medio de interposicion 42 puede incorporar una o mas capas. Preferentemente, el medio de interposicion incluye una capa elastica compresible, como se explicara mas detalladamente en lo que sigue. El medio de interposicion 42 tiene una pluralidad de terminales 48 sobre su segunda cara 46. Cada uno de dichos terminales esta asociado con uno de los contactos 40 sobre el chip 28 y conectado a dicho contacto mediante un conductor flexible 50. Cada terminal 48 esta tambien asociado con una almohadilla de contacto 24 sobre el sustrato 20, y cada terminal esta unido a la almohadilla de contacto asociada mediante una masa 52 de material de union conductora electricamente, como por ejemplo un medio de soldadura o polfmero conductor. De dicha forma, los contactos sobre el chip 40 estan interconectados por medio de los conductores 50, los terminales 48 y masas 52 con las almohadillas 24 de contacto sobre el sustrato.
El medio de interposicion 42 tiene unas aberturas 54 que se extienden a traves del mismo, desde su primera superficie 44 hasta su segunda cara 46. Cada abertura esta alineada con un contacto 40 sobre el chip 28. Cada terminal 48 esta dispuesto adyacente a una de las aberturas 54. El conductor 50 asociado con cada terminal tiene un extremo de contacto 56 dispuesto dentro de abertura asociada 54 y conectada al contacto asociado 40 sobre el chip. Cada conductor 50 tiene tambien un extremo terminal 58 conectado al terminal asociado 48. En la estructura de la figura 2, los conductores 50 estan formados integralmente con los terminales 48, de forma que el extremo terminal 58 de cada conductor se junta con el terminal asociado 48. Como mejor se aprecia en la figura 2, cada conductor 50 esta curvado entre sus extremos de contacto 56 y su extremo terminal 58. La curvatura esta en la direccion perpendicular a las caras 46 y 48 del medio de interposicion. Un medio encapsulante 60 dielectrico elastomerico esta dispuesto en las aberturas 54, de forma que el encapsulante cubre los extremos de contacto 56 de los conductores 50 y por lo tanto cubre las uniones de los conductores con los contactos 40.
5
10
15
20
25
30
35
40
45
50
55
60
El extremo de contacto 56 de cada conductor 50 es amovible con relacion al terminal asociado 48. Como se aprecia en la figura 3, el extremo de contacto 56a del conductor 50a puede estar desplazado de su posicion normal no deformada (mostrada con una lmea continua) en las direcciones paralelas a las caras 44 y 46 del medio de interposicion 42 y paralelas a la cara frontal 38 del chip 28. Por ejemplo, el extremo de contacto 56a puede estar desplazado hasta la posicion indicada por una lmea discontinua en la referencia 56a'. Este desplazamiento es permitido por la flexibilidad del conductor 50 y por el pandeo y el arrugamiento del medio de interposicion 42. El encapsulante 60 es elastico y no resiste sustancialmente la flexibilidad de los conductores 50 y el arrugamiento del medio de interposicion 42. El desplazamiento ilustrado en la figura 3, desde su posicion 56a no desplazada hasta su posicion desplazada 56a' situa cada conductor 50 en compresion. Es decir, el extremo terminal 56a se mueve generalmente hacia el terminal asociado 48 al moverse desde la posicion 56a hasta la posicion 56a'. El movimiento en esta direccion es particularmente bien acomodado por el pandeo del conductor 50. El extremo de contacto de cada conductor puede tambien moverse en otras direcciones, como por ejemplo en la direccion opuesta de la posicion 56a alejada del terminal asociado 48, y en las direcciones perpendiculares a dichas direcciones, entrando y saliendo del plano del dibujo, como se aprecia en la figura 3. Unos conductores prefabricados formados sobre el medio de interposicion pueden curvarse en direcciones paralelas a la cara del medio de interposicion y paralelas al plano de la cara frontal del chip. Esto proporciona una flexibilidad incrementada a los conductores. Deseablemente, la parte curva de cada conductor recubre una abertura en el medio de interposicion. De dicha forma, la parte curvada del conductor no esta unida al medio de interposicion. Esta parte del conductor por lo tanto puede seleccionarse para acomodar el movimiento relativo del contacto y el terminal sin deformacion del medio de interposicion.
Como se aprecia mejor en la figura 4, los contactos 40 sobre el chip 28 (cada uno simbolizado por un punto en la figura 4) estan dispuestos en una pauta sobre la superficie frontal del chip 28. Los contactos 40 abarcan cooperativamente un area 62 de la pauta de contactos sobre la cara frontal del chip 28. El lfmite entre el area de la pauta de contactos se ilustra mediante una lmea discontinua B en la figura 4. El lfmite entre el area de la pauta de contactos puede tomarse como la combinacion mas corta de segmentos de lmea imaginarios a lo largo de la cara frontal del chip que cooperativamente encierran todos los contactos 40. En el ejemplo particular ilustrado en la figura 4, este lfmite adopta generalmente la forma de un rectangulo. Los contactos 40 estan dispuestos en todo el area 62 de la pauta de contactos, en localizaciones determinadas por la estructura interior del chip 28. El area 62 de la pauta de contactos incluye una region periferica, adyacente al lfmite B, y una region central adyacente al centro geometrico 64 del area de la pauta de contactos. Los contactos 40 estan dispuestos tanto en la region periferica como en la region central. Tfpicamente, aunque no necesariamente, los contactos 40 estan dispuestos en separaciones sustancialmente iguales en la totalidad del area 62 de la pauta de contactos. Los terminales 48, cada uno simbolizado por una X en la figura 4, estan dispuestos en una pauta similar sobre la superficie segunda 46 del medio de interposicion 42. Al menos parte de los terminales 40 estan dispuestos en el area de la superficie 46 del medio de interposicion que recubre el area 62 de la pauta de contactos. Los terminales 64 abarcan un area 66 de la pauta de terminales sobre la cara segunda 46 del medio de interposicion. El lfmite del area 66 de la pauta de terminales se ilustra la figura 4 mediante la lmea discontinua T. El lfmite del area de la pauta de terminales puede tomarse como la combinacion mas corta de segmentos de lmea imaginarios que podnan encerrar cooperativamente todos los terminales sobre la segunda superficie del medio de interposicion. El centro geometrico del area 66 del conjunto terminales deseablemente es coincidente, o aproximadamente coincidente, con el centro geometrico 64 del area del conjunto de contactos. Deseablemente, el area 66 de la pauta de terminales no es sustancialmente mayor que el area 62 de la pauta de contactos. Es decir, el penmetro del area de terminales preferentemente es menor que aproximadamente 1,2 veces, y mas preferentemente aproximadamente 1,0 veces, el penmetro del area 62 de la pauta de contactos. Mencionado de otra manera, los terminales 48 mas externos deseablemente se encuentran dentro o mas cerca del lfmite B del area 62 del conjunto de contactos. El area total encerrada dentro del area 66 de la pauta de terminales deseablemente es menor de aproximadamente 1,4 veces, y mas deseablemente aproximadamente 1,0 veces, del area total encerrada dentro del area 62 de la pauta de contactos. De dicha forma, los conductores 50 que conectan los contactos 48 con los terminales 40 no se encuentran en forma de "abanico", alejandose del centro geometrico 64 del area de la pauta de contactos. Tfpicamente, la distancia media de los terminales 48 desde el centro geometrico 64 del area de la pauta de contactos, medida en la direccion paralela a las superficies del chip y del medio de interposicion, es menor de aproximadamente 1,1, y normalmente aproximadamente 1,0 veces la distancia media de los contactos 40 del chip desde el centro 64.
El medio de interposicion y los conductores utilizados en la estructura de las figuras 1 a 4 pueden fabricarse mediante un procedimiento como el ilustrado esquematicamente en las figuras 5A-5B. En este procedimiento, los terminales 48 y conductores 50 pueden depositarse sobre la segunda superficie 46 del medio de interposicion en forma de lamina mediante tecnicas de fabricacion de circuitos y procedimientos convencionales antes de la formacion de las aberturas 54. De dicha forma, los conductores y terminales pueden estar formados tambien mediante un procedimiento aditivo, en el que el metal es depositado en la pauta deseada mediante metalizado, o bien en un procedimiento sustractivo que comienza con un laminado que incluye tanto el medio de interposicion 42 en forma de lamina y una capa completa de metal y retira el metal excepto en las areas donde los terminales y los conductores son deseados, para dar una lamina que tiene terminales y conductores en posicion (figura 5A). Tras la formacion de los terminales y los conductores, las aberturas 54 son formadas en alineacion con los extremos de contacto 56 de los conductores 50 (figura 5B) mediante ataque qmmico a traves del medio de interposicion desde la primera superficie 44, o mediante la aplicacion del energfa radiante como por ejemplo un haz de laser enfocado a los
5
10
15
20
25
30
35
40
45
50
55
60
puntos apropiados sobre la primera superficie 44.
Un procedimiento adicional de fabricacion de un componente que incorpora el medio de interposicion, los terminales y los conductores se muestra en las figuras 10A-10E. En este procedimiento, las aberturas 54 estan formadas en un medio de interposicion 42 y la abertura del medio de interposicion esta provista con una capa 302 de adhesivo sobre la segunda superficie 46 del medio de interposicion. Una lamina conductora, como una lamina de cobre 304, se aplica sobre la primera superficie del medio de interposicion, de forma que la lamina 304 recubre el adhesivo 302 y de forma que la lamina 304 recubre las aberturas 54. Una primera superficie 306 de lamina 304 dirigida hacia el medio de interposicion 42 y se enfrenta a la segunda superficie 46 del medio de interposicion, con la capa de adhesivo 302 dispuesta entremedias. Una segunda superficie 308 de la lamina conductora se encara alejandose del medio de interposicion. Una capa 310 de una composicion protectora fotosensible se aplica sobre la segunda superficie 308 de la capa conductora 304. Una segunda composicion 312 protectora es colocada dentro de las aberturas 54, de forma que la composicion protectora 312 cubre la primera superficie 306 de la capa conductora 304 dentro de las aberturas 54. Deseablemente, la combinacion protectora 312 es aplicada mediante la aplicacion de una capa de la segunda composicion protectora a la primera superficie 44 del medio de interposicion 42, en la forma ilustrada en la figura 10B. Ambas composiciones protectoras 310 y 312 pueden estar provistas en la forma denominada "protector en seco", es decir como una pelfcula de composicion protectora que puede laminarse sobre otras estructuras. La composicion protectora 312 es laminada a la primera superficie 44 del medio de interposicion 42 bajo presion, de forma que la composicion protectora fluye dentro de las aberturas 54 y sustancialmente rellena dichas aberturas.
En la siguiente etapa del procedimiento, representado la figura 10C, la primera capa 310 protectora se cura selectivamente y las partes no curadas son retiradas para dejar el protector curado en una pauta correspondiente a la pauta deseada de los materiales conductores en el producto acabado. Dicho curado selectivo y la retirada de una capa protectora puede realizarse mediante tecnicas fotograficas conocidas. La pauta de protector que permanece en la segunda superficie 308 de la capa conductora 304 incluye areas 314 conductoras alargadas y areas terminales 316 contiguas a las areas conductoras. Al menos una parte de cada area conductora 314 recubre una de las aberturas 54 en el medio de interposicion, mientras que las areas terminales 316 no recubren las aberturas. La porcion de cada area 314 conductora que recubre una abertura es menor que la abertura, de forma que cada area conductora recubre solamente una parte de la abertura asociada 54. Deseablemente, cada area conductora 54 se proyecta el sentido longitudinal a traves de la abertura 54, en la forma ilustrada en la figura 10C. El segundo material protector 312 dentro de las aberturas 54 deseablemente esta tambien curado. Dado que el segundo material protector puede curarse en su totalidad, y no necesita curarse selectivamente en una pauta predeterminada, el segundo material protector puede ser de un tipo que puede ser curado mediante su exposicion al calor u otros procedimientos de curado selectivos. Como alternativa, el segundo material protector 312 puede curarse fotograficamente.
Es la siguiente etapa del procedimiento mostrado en la figura 10D, el conjunto es inmerso en un medio de ataque qmmico capaz de disolver el material conductor en la capa 304, de forma que el medio de ataque qmmico hace contacto con esta capa. Durante el procedimiento de ataque qmmico, el primer medio protector en el area de conductores 314 y en las areas de terminales 316 protege la segunda superficie 308 de la capa conductora 304. El medio de interposicion 42 protege la primera superficie 306 de la capa 304 en las areas de terminales 316 y en dichas porciones de las areas de conductores 314 que no recubren las aberturas 54. El segundo medio protector 312 protege la primera superficie 306 en dichas porciones de las areas de conductores 314 que recubren las aberturas 54. Por lo tanto, el medio de ataque qmmico no ataca dichas porciones de la capa conductora 304 cubierta por las porciones de conductores 314 y las porciones de terminales 316 de la primera capa protectora 310. La primera capa protectora 310 y el segundo medio protector 312 son posteriormente retirados por un procedimiento de descomposicion del medio protector convencional, como por ejemplos la exposicion a solventes que atacan el medio protector. Este deja las partes sin atacar de la capa conductora 304 como conductores 50 y terminales 48 sobre la segunda superficie 46 del medio de interposicion 42, con un extremo de contacto 56 de cada conductor 50 sobresaliendo sobre la abertura asociada 54 y con un extremo terminal 58 de cada conductor conectado al terminal asociado 48.
Este procedimiento puede modificarse. Por ejemplo, la capa adhesiva 302 puede omitirse donde la capa conductora forma una union satisfactoria con el material del medio de interposicion. Ademas, la pauta del primer medio protector 310 no necesita proporcionarse con un procedimiento sustractivo en la forma explicada anteriormente, sino que por el contrario puede estar provisto por un procedimiento aditivo, en el que el medio protector se aplica solamente en las areas para formar la pauta, como por ejemplo por impresion por estarcido de seda. La formacion de los conductores 50 y terminales 48 por este tipo de procedimiento de ataque qmmico es particularmente util para formar conductores finos en buena alineacion con las aberturas 54. Ademas, dado que las aberturas 54 estan preformadas no existe la posibilidad de danar los conductores durante la formacion de las aberturas.
El ensamblado del medio de interposicion y los terminales y los contactos se fabrica como una lamina o tira sustancialmente continua. En la forma ilustrada la figura 6, los medios de interposicion pueden estar provistos en la forma de una cinta continua 70, con una pluralidad de medios de interposicion 42 separados en sentido longitudinal a lo largo de la cinta, teniendo cada uno de dichos medios de interposicion unos terminales 48 y conductores 50 sobre el mismo. La cinta 70 puede adoptar la forma de una sola lamina del material empleado para los medios de
5
10
15
20
25
30
35
40
45
50
55
60
interposicion 42, o por el contrario puede incluir piezas separadas de dicho material, cada una constituyendo uno o mas medios de interposicion fijados a un medio de apoyo o similar. La cinta 70 puede tener unos orificios (no representados) u otras caractensticas, como las comunmente utilizadas en las cintas para la union automatica en cinta de chips semiconductores.
En un procedimiento de ensamblado segun la invencion, la cinta 70 se hace avanzar en una direccion corriente abajo (hacia la derecha como se aprecia en la figura 6) y los chips 28 son conectados a la cinta tras el ensamblado de cada chip con un medio de interposicion 42 y con los terminales asociados y conductores. Los chips son posteriormente transportados corriente abajo con la cinta, a traves de operaciones tradicionales en la forma que se explicara a continuacion.
Como se aprecia mejor en la figura 7, cada medio de interposicion, con los terminales 48 y los conductores 50 sobre el mismo, es puesto en yuxtaposicion con un chip 28, y el chip es alineado con el medio de interposicion, de forma que cada abertura 54 esta alineada con un contacto 40 de chip. El medio de interposicion 42 y el chip 28 son juntados de manera que la primera cara 44 del medio de interposicion se apoya sobre la cara frontal 38 del chip, y los contactos son recibidos en las aberturas 54 del medio de interposicion. El extremo de contacto 56 de cada conductor 50 esta ubicado inicialmente de forma sustancial en el plano de la segunda superficie 46 del medio de interposicion. Una herramienta 74 se hace avanzar y es puesta en conexion con el extremo de contacto 56 de cada conductor para formar el extremo de contacto hacia abajo, dentro de la abertura 54 que esta ubicado por debajo y hacia el contacto asociado 40. La herramienta 74 puede ser una herramienta de union termica convencional, herramienta de union sonica, herramienta de union ultrasonica, herramienta de union por compresion o similares, de los tipos normalmente usados en la union automatica en cinta o union por hilos. Haciendo avanzar la herramienta 74 dentro de cada abertura 54, los extremos de contacto de los conductores son manipulados dentro de las aberturas y unidos a los contactos 40 sobre el chip. Aunque solamente se representa una sola herramienta 74 en la figura 7, la operacion de union puede realizarse en una operacion multiple como muchos o todos los conductores 50 unidos a los contactos asociados a la vez.
Una vez que los contactos y los conductores han sido unidos entre sf, el medio de interposicion y los chips son avanzados a una estacion adicional, donde el encapsulante 60 se aplica dentro de cada abertura 54. El encapsulante 60 puede aplicarse gota a gota, mediante equipo de aplicacion gota a gota convencional. Como mejor se aprecia en la figura 8, cada gota de encapsulante 60 cubre el extremo de contacto 56 del conductor asociado, pero deja el contacto asociado 48 sin cubrir. El encapsulante protege los extremos 56 de contacto relativamente delicados de los conductores y las uniones relativamente delicadas con los terminales 40. Una vez que se ha aplicado el encapsulante, el conjunto de medio de interposicion, conductores, terminales y chips se hace avanzar hacia la estacion de prueba. En la forma ilustrada en la figura 8, el conjunto incluyendo el chip 28 puede probarse. La prueba puede implicar la conexion del chip, a traves de los terminales 48, a un dispositivo de prueba electronico externo (no representado). El dispositivo de prueba puede estar dispuesto para operar el chip bajo potencia durante un penodo apreciable del tiempo para "probar" el chip y detectar cualquier defecto latente. Tfpicamente, numerosas conexiones deberan establecerse con el chip simultaneamente. En la forma ilustrada la figura 8, esto puede realizarse aplicando sondas 76 a los terminales 48. Las sondas 76 pueden ser las denominadas sondas "no- elastica". Es decir, la sondas pueden estar dispuestas para moverse al umsono en las direcciones alejandose del chip 28 y hacia el mismo (hacia arriba y hacia abajo como se aprecia en la figura 8). La sondas 76 estan montadas en un medio de fijacion comun (no representado) de forma que la posicion vertical de las sondas con relajacion entre sf sea fija. Este tipo de sonda "no-elastica" es particularmente conveniente donde la separacion requerida entre sondas (la separacion desde los terminales 48) es relativamente pequena. Sin embargo, la no uniformidad en las dimensiones de las sondas 76 y/o las dimensiones de los terminales 48 o los chips 28 puede originar que una o mas de la sondas 76 enganche el terminal asociado 48 antes que otras sondas hayan enganchado sus terminales. De forma deseable, el medio de interposicion 42 es elastico, de forma que cada terminal 48 puede desplazarse ligeramente por la sonda asociada 76 en la direccion del chip 28. La region del medio de interposicion 42 por debajo de cada terminal 48 se comprime ligeramente para acomodar dicho desplazamiento. Esto permite que todas las sonda 76 enganchen sus contactos 48 asociados sin imponer una carga excesiva sobre cualquier sonda. Los terminales 48 pueden ser mayores que los contactos en el chip, para proporcionar un area relativamente grande para su conexion con otro contacto 76 y de dicha forma acomodar una cantidad razonable de desalineacion de los contactos en las direcciones paralelas a las caras del medio de interposicion, dado que cada chip puede probarse de esta manera, con anterioridad al ensamblado con el sustrato, los defectos en los chips, en los terminales y en los conductores asociados con el medio de interposicion y en las uniones entre los conductores y entre los contactos del chip pueden detectarse antes de que el chip se una al sustrato.
Despues de la operacion de prueba, el chip y el medio de interposicion son unidos con el sustrato. El conjunto de chip y medio de interposicion son orientados de forma que la segunda cara del medio de interposicion y los terminales 48 se dirijan hacia la superficie superior del sustrato, y cada terminal 48 se enfrente a una almohadilla de contacto 24 sobre el sustrato. Se aplican unas masas de soldadura entre los terminales 48 enfrentados y las almohadillas 24 de contacto fundidas en una operacion "de reflujo de soldadura", de forma que la soldadura forma una union solida entre la almohadilla de contacto y el terminal, de forma que las masas de soldadura soportan el conjunto de chip en el medio de interposicion por encima del sustrato 20, en la orientacion ilustrada en la figura 2. La aplicacion de la soldadura y la operacion de reflujo pueden realizarse sustancialmente en la misma forma que la aplicacion de soldadura y la operacion de reflujo de una union convencional tipo tableta con todos los contactos en
5
10
15
20
25
30
35
40
45
50
55
60
una cara. De dicha forma, las masas de soldadura pueden aplicarse inicialmente a las almohadillas 24 de contacto del sustrato, antes de que el conjunto de chip y el medio de interposicion se unan con el sustrato. Como alternativa, la soldadura puede aplicarse a los terminales 48 y unida a las almohadillas 24 de contacto en la operacion de reflujo. Un fundente se emplea normalmente en la operacion de reflujo de soldadura. Dado que las masas de soldadura soportan el chip y el conjunto de superficie del medio de interposicion por encima del sustrato, existe un hueco 80 entre el medio de interposicion y el sustrato. Los residuos de fundente pueden retirarse del conjunto pasando un fluido de lavado a traves de este hueco.
En un procedimiento de ensamblado segun una realizacion adicional de la invencion, el medio de interposicion 42 no es provisto con conductores antes de que el medio de interposicion este unido con el chip 28. Por el contrario, los conductores 50' son aplicados y mediante la union separada de las piezas formadas de hilo fino a los terminales 48 y a los contactos 40 una vez que el medio de interposicion esta ensamblado con el chip. Los conductores 50' son flexibles y curvados y estan dispuestos para deformarse en la forma explicada anteriormente, de forma que cada contacto 40, y el extremo de contacto asociado del conductor 50' pueda moverse con relacion al terminal asociado 48, para acomodar la expansion termica. En la realizacion ilustrada en la figura 9, una capa de adhesivo 81 se dispone entre la primera superficie del medio de interposicion y la superficie frontal del chip.
El subconjunto ilustrado en la figura 9 puede estar provisto adicionalmente con un encapsulante (no representado) en la forma de una capa que cubre sustancialmente la totalidad de la segunda cara 46 del medio de interposicion 42 y por tanto rellena las aberturas 54 y cubre los conductores 50'. La capa esta provista con orificios en alineacion con los terminales 48. Dichos orificios pueden estar formados mediante ataque qrnmico a la capa encapsulante mediante la aplicacion a esta capa de un procedimiento de revestimiento selectivo, como por ejemplo impresion con estarcido de seda o similares o mediante la aplicacion de la capa encapsulante en un procedimiento de curado selectivo. De dicha forma, el medio encapsulante puede curarse mediante energfa radiante ultravioleta u otra energfa. El encapsulante puede depositarse sobre todo el medio de interposicion, y sobre los terminales 48. Tras la aplicacion del encapsulante, se puede aplicar energfa radiante selectivamente, de forma que las areas de la capa que recubre los terminales 48 permanezca sin curar. Dichas capas son posteriormente retiradas mediante lavado o por una operacion de ataque qrnmico relativamente suave, dejando los orificios en alineacion con los terminales 48. Como alternativa, la capa encapsulante puede curarse de forma no selectiva y posteriormente unas partes pueden retirarse mediante la aplicacion de energfa radiante, como por ejemplo luz de laser en alineacion con los terminales 48. Masas de material de union electricamente conductor son depositadas dentro de dichos orificios en la capa encapsulante. Dichas masas son posteriormente enganchadas con las almohadillas de contacto (no representadas) del sustrato y calentadas, de forma que el material unido forma una union entre cada terminal 48 y la almohadilla de contacto asociada sobre el sustrato, de una forma similar a las uniones de soldadura del conjunto representado la figura 2.
Un chip puede tener contactos dispuestos en una configuracion periferica, es decir, donde todos los contactos estan dispuestos adyacentes a la periferia del chip y por tanto adyacentes a la periferia del area de la pauta de contactos. La zona central del area de la pauta de contactos, proxima al centro geometrico del conjunto de contactos puede estar desprovista de contactos. Con dicho chip, los terminales sobre el medio de interposicion pueden estar dispuestos en una pauta tipo "abanico", es decir donde la distancia media desde el centro geometrico del conjunto de contacto a los terminales sobre el medio de interposicion es menor que la distancia media desde este centro geometrico a los contactos sobre el chip. Algunos de los terminales estan dispuestos sobre el area del medio de interposicion que recubre la zona central, libre de contactos, del area de la pauta de contactos. Esta disposicion puede proporcionar una distribucion sustancialmente uniforme de terminales sobre un area igual al area de la pauta de contactos. Esto proporciona una separacion entre terminales adyacentes mayor que la separacion entre contactos adyacentes. Dicha disposicion permite la conexion de chips con los conjuntos de contacto periferico a los conjuntos de areas de las almohadillas de contacto sobre el sustrato. De dicha forma, los chips originalmente concebidos para procedimientos de union convencional, como por ejemplo union automatica en cinta pueden adaptarse facilmente y economicamente a sustratos que tienen conjuntos de almohadillas de contacto compactos similares a los usados en la union tipo tableta con todos los contactos en una cara
Los chips pueden proporcionarse en forma de una oblea que incorpora una pluralidad de chips, todos del mismo diseno o de disenos diferentes. Unos medios de interposicion individuales, separados, pueden colocarse sobre los chips individuales que constituyen la oblea y los medios de interposicion pueden ensamblarse con los chips en la forma explicada anteriormente. En esta operacion, los contactos sobre cada chips son fijados a los conductores y los terminales de cada medio de interposicion. Una vez que los medios de interposicion estan fijados a los chips, y deseablemente despues de las uniones entre los conductores de cada medio de interposicion y los contactos de cada chip son encapsulado, los chips individuales son separados de la oblea y entre sf, como cortando la obrera usando un equipo de corte de obleas convencional o "troquelado" comunmente utilizado para cortar chips individuales sin los medios de interposicion. Este procedimiento produce una pluralidad de subconjuntos de chips y medios de interposicion, cada uno pudiendo estar asegurado a un sustrato individual.
Como alternativa, una oblea que incorpora una pluralidad de chips puede ensamblarse a una lamina que incorpora una pluralidad de medios de interposicion. De nuevo, los contactos sobre cada chip son fijados a los terminales y conductores de un medio de interposicion individual que recubre el chip particular. La oblea y la lamina se cortan tras esta operacion y deseablemente tras encapsular los conductores, para proporcionar subconjuntos individuales,
5
10
15
20
25
30
35
40
45
50
55
60
incluyendo cada uno un chip y un medio de interposicion.
Los medios de interposicion pueden estar provistos ademas en la forma de una lamina que incorpora una pluralidad de medios de interposicion, como por ejemplo un medio de interposicion y en posiciones relativas predeterminadas correspondientes a las posiciones de los chips sobre un conjunto completado, que incluye un sustrato. Los chips pueden fijarse a los medios de interposicion individuales y todo el conjunto de chips plurales y la lamina de medios de interposicion plurales pueden fijarse a un sustrato. Cada medio de interposicion en dicho conjunto incorpora deseablemente una pauta de terminales y conductores en la forma explicada anteriormente. Esta variante del procedimiento de ensamblado proporciona la consolidacion de chips plurales dentro de un subconjunto mayor antes de su union al sustrato.
Un chip semiconductor 820 usado en una realizacion adicional de la invencion tiene una cara frontal 822 generalmente plana (la cara visible en la figura 11) que tiene una region frontal 824 adyacente al centro geometrico de la cara y una region 826 periferica adyacente a los bordes 828 de union a la cara 822. La cara frontal 822 o cara de soporte de contactos del chip se concibe como definiendo la parte superior del chip. De dicha forma, en direcciones espedficas, la direccion que apunta hacia la cara frontal 822, y que se aleja del chip, es decir, la direccion que apunta al plano del dibujo en direccion al observador en la figura 11, es la direccion hacia arriba. La direccion hacia abajo es la direccion opuesta. En la forma usada en la presente memoria con respecto a un conjunto de chip semiconductor, dichos terminos deben interpretarse como basados en esta convencion, y no debe interpretarse como que implica ninguna direccion particular con respecto al marco gravitacional ordinario de referencia. El chip 820 tiene tambien una pluralidad de contactos 830 perifericos dispuestos en filas 832, estando una de dichas filas adyacentes a cada borde 828 del chip. Las filas 832 no se intersectan entre sf, sino que por el contrario terminan a distancias apreciables de las esquinas del chip, de forma que las esquinas 834 estan privadas de contactos perifericos 830. La region 824 central de la superficie 822 frontal del chip esta tambien desprovista de contactos. Los contactos 830 en cada fila 832 estan separados a intervalos muy proximos, normalmente entre aproximadamente 100 y aproximadamente 250 micrometres, de centro a centro. Esta separacion de centro a centro es adecuada para union por hilo o union automatica por cinta. Esta configuracion de chip es tfpica de chips de alto numero de I/O, originalmente concebidos para su uso con sistemas de union por hilo o union automatica por cinta.
En un procedimiento de ensamblado segun una realizacion de la invencion, un medio de interposicion 836 dielectrico similar a una lamina es ensamblado al chip 820. El medio de interposicion 836 incluye una capa superior 838 flexible (figura 13) formada por una lamina delgada de un material que tiene un modulo de elasticidad relativamente alto y una capa 840 inferior elastica formada a partir de un material que tiene un modulo de elasticidad relativamente bajo. El material de alto modulo de la capa superior 838 puede ser un polfmero, como por ejemplo una poliimida u otro polfmero termoendurecible, un fluoropolfmero o un polfmero termoplastico. El material de bajo modulo, elastico de la capa inferior 840 puede ser un elastomero. Deseablemente, el material de bajo modulo tiene propiedades elasticas (incluyendo un modulo de elasticidad) comparable a las del caucho suave, de aproximadamente 20 a 70 dureza en durometro Shore A. El medio de interposicion tiene una superficie primera 842 o inferior definida por una capa inferior 840 y una superficie 844 superior o segunda definida por la capa superior 838. La capa 840 inferior elastica incluye unos orificios o espacios vados 841 interpuestos con masas 843 de material de bajo modulo.
El medio de interposicion 836 tiene unos bordes 846 que unen las superficies 842 y 844 y se extienden entre las mismas. El medio de interposicion tiene tambien una pluralidad de terminales centrales 848 distribuidos sobre la superficie segunda o superior 844. Los terminales 848 estan dispuestos en espacios sustancialmente iguales sobre la superficie 844, de forma que los terminales 848 constituyen un "conjunto de areas". Las dimensiones del medio de interposicion 836 en el plano de la superficie superior 844 son menores que las dimensiones correspondientes del chip 820 en el plano de la superficie frontal 822. El numero de terminales centrales 848 puede ser aproximadamente igual al numero de contactos perifericos 830 sobre el chip semiconductor. Independientemente, la distancia lineal centro a centro entre terminales adyacentes de los terminales centrales 848 es sustancialmente mayor que la distancia centro a centro entre contactos 830 perifericos adyacentes sobre el chip, dado que los contactos centrales 848 estan sustancialmente distribuidos de forma igual en vez de concentrados en solamente unas pocas filas. Cada terminal central 848 esta alineado con una de las masas 843 del material de bajo modulo en la capa elastica 840, mientras que los orificios 841 en la capa elastica estan desalineados con los terminales centrales 848. En una variante de esta realizacion, los orificios pueden estar alineados con los terminales 848. En una variante adicional, los orificios pueden ser continuos entre sf, mientras que las masas del material de bajo modulo pueden ser tetones o pilares separados totalmente rodeados por dichos orificios continuos.
Como mejor se aprecia en la figura 13, cada terminal central 848 esta conectado con un conductor parcial 50 y un terminal de union 852 que estan formados integralmente con el terminal central. Los terminales centrales 848, los conductores parciales 50 y los terminales de union 852 pueden estar formados a partir de sustancialmente cualquier material electricamente conductor, pero preferentemente estan formados a partir de un material metalico, como por ejemplo cobre y aleaciones de cobre, metales nobles y aleaciones de metales nobles. Dichos componentes estan normalmente fabricados sobre la superficie segunda o superior 844 del medio de interposicion 836 mediante tecnicas convencionales fotolitograficas y de ataque qrnmico o deposicion. Los terminales de union 852 estan dispuestos en filas 54 adyacentes a los bordes 846 del medio de interposicion. Como mejor de aprecia en la figura 12, existen 4 de dichas filas 54 de terminales de union, una adyacente a cada borde del medio de interposicion.
5
10
15
20
25
30
35
40
45
50
55
60
En el procedimiento del ensamblaje segun esta realizacion de la invencion, el medio de interposicion 836 con los terminales preformados 848, los conductores parciales 50 y los terminales de union 852 sobre los mismos esta posicionado sobre el chip 820, de forma que la primera superficie 842 del medio de interposicion se encara a la superficie frontal 822 del chip, y de forma que los bordes 846 del medio de interposicion estan dispuestos hacia el interior de las filas 832 de los contactos perifericos 830 sobre el chip. Los terminales de union 852 estan conectados electricamente a los contactos 830 sobre el chip mediante una operacion de union por hilos convencional. Esta disposicion de los terminales de union 852 en filas paralelas y adyacentes a las filas de contactos perifericos 830 sobre el chip facilita sustancialmente el procedimiento de union por hilos. Los hilos 856 finos flexibles de union aplicados en la operacion de union por hilos se juntan con los terminales de union 852 y los conductores parciales 50 sobre el medio de interposicion para formar conductores compuestos que se extienden desde los contactos perifericos del chip a los terminales centrales sobre el medio de interposicion. Como mejor se aprecia con referencia a la figura 13, cada uno de dichos conductores compuestos se extiende hacia el interior desde un contacto periferico 830 hasta un terminal central 848 asociado en la fila central. Cada uno de dichos conductores compuestos se extiende a traves del borde 846 del medio de interposicion.
En la siguiente etapa de este procedimiento, un encapsulante dielectrico de bajo modulo de elasticidad o soldadura que enmascara el material como por ejemplo un caucho de silicona u otro elastomero 856 moldeable (figura 14) se aplica sobre el medio de interposicion y el chip y sobre los hilos de union 856. El encapsulante se aplica para dejar orificios 860 en alineacion con cada uno de los terminales centrales 848 sobre el medio de interposicion. Esto puede realizarse en la forma explicada anteriormente con referencia al conjunto de la figura 9. En esta etapa, el conjunto es relativamente compacto y puede manejarse facilmente. De dicha forma los hilos 856 estan totalmente protegidos por el encapsulante.
Bien antes o despues de aplicar el encapsulante 858, el chip y todas las conexiones realizadas dentro del conjunto pueden probarse haciendo conexiones electricas temporales a los terminales centrales 848. Dado que los terminales centrales 848 estan a distancias sustancialmente centro a centro, pueden ponerse facilmente en contacto con sondas, de forma que el conjunto de sondas plurales 862 esquematicamente ilustrado en la figura 14. Ademas, dado que la capa inferior 840 del medio de interposicion es elastica, cada terminal central 848 se puede desplazar en direccion a, y alejarse de, la superficie frontal 822 del chip 820. De dicha forma, la capa inferior puede comprimirse por las puntas 864 del conjunto de sondas 862. Esto facilita en gran manera la realizacion de un buen contacto electrico entre una pluralidad de sondas y una pluralidad de terminales centrales a la vez, y por tanto facilita en gran manera el ensayo electrico del chip y los otros componentes del conjunto. La configuracion de la capa elastica 840 contribuye a esta accion. Cada masa 843 de material de bajo modulo proporciona un apoyo y soporte a los terminales alineados 848. A medida que las puntas 864 del conjunto de sondas de prueba 862 enganchan los terminales, cada masa 843 es comprimida en la direccion vertical y por lo tanto tiende a abombarse en la direccion horizontal, paralela al plano del chip. Unos orificios 841 proporcionan espacio para dicho abombamiento. Cada terminal 848 puede moverse hacia abajo en direccion al chip, de forma sustancialmente independiente de los demas terminales. La capa elastica 840 solamente necesita proporcionar un movimiento hacia abajo suficiente de los terminales 848 para acomodar las tolerancias en los componentes y en el equipo de prueba mediante la acomodacion de las diferencias en la posicion vertical entre terminales adyacentes y/o sondas de prueba. Normalmente una deformacion de aproximadamente 0,125 mm o menor es suficiente. Por ejemplo la capa elastica 840 puede ser de aproximadamente 0,2 mm de grosor.
Aunque el conjunto de sondas de prueba 862 se ilustra esquematicamente como que incluye solamente unas pocas puntas 864, el conjunto de sondas de prueba puede de hecho incluir un complemento completo de puntas 864, con un numero igual al numero de terminales 848, de forma que todos los terminales 848 puedan engancharse simultaneamente. Las puntas del conjunto de sondas 862 pueden estar montadas ngidamente a un soporte comun 865. Por lo tanto, el conjunto de sondas de prueba puede ser robusto, fiable y duradero. La forma particular de las puntas 864 no es cntica. Sin embargo, las puntas 864 pueden estar formadas deseablemente como pequenas esferas metalicas unidas por soldadura al soporte 865. A su vez, el soporte 865 puede ser un cuerpo ceramico con conductores internos apropiados, similar a un sustrato semiconductor convencional. Dado que el conjunto de sondas de prueba puede realizar conexiones simultaneas con todos los terminales en el subconjunto y dado que el conjunto de sondas de prueba puede tener dimensiones y configuraciones similares a un sustrato real, las conexiones electricas temporales realizadas usando la sonda de prueba pueden proporcionar una prueba realfstica del subconjunto de chip y medio de interposicion. En particular, un conjunto de sonda de prueba no necesita implicar largos conductores que puedan introducir inductancias y/o capacitancias no deseadas. Por lo tanto, el conjunto de sondas de prueba puede emplearse para probar y operar el chip a toda velocidad. Dado que el conjunto de sonda prueba puede ser un dispositivo simple y economico, se pueden proporcionar muchos de dichos conjuntos de sondas en una planta de fabricacion, de forma que cada chip pueda probarse durante un tiempo prolongado.
En la etapa siguiente de la operacion de ensamblado, una vez probado, el subconjunto de chip y medio de interposicion se yuxtapone con un sustrato que tiene sobre el mismo almohadillas de contacto electrico. El conjunto es colocado sobre el sustrato, de forma que los terminales centrales 848 se dirijan hacia las almohadillas de contacto electrico sobre el sustrato, y de forma que cada terminal central 848 este alineado con una almohadilla de contacto. Unas masas de material de union electricamente conductor, como por ejemplo una soldadura o un adhesivo electricamente conductor pueden estar dispuestas entre los terminales centrales y las almohadillas de contacto del sustrato. Dichas masas pueden hacerse fluir posteriormente y unirse con los terminales centrales 848,
5
10
15
20
25
30
35
40
45
50
55
60
formando de dicha forma las almohadillas de contacto conexiones mecanicas y electricas entre los terminales centrales y las almohadillas de contacto. Esta etapa del procedimiento puede utilizar esencialmente las mismas tecnicas que las empleadas en la tecnologfa de montaje superficial para el ensamblado de componentes sobre placas de circuito impreso. Dado que los terminales centrales 848 estan dispuestos a distancias sustancialmente centro a centro, se pueden utilizar tecnicas de montura superficial estandar sin dificultad. Por ejemplo, un alto numero de I/O puede conseguirse con distancia centro a centro de 250 a 625 micrometros. En una realizacion en variante, cada almohadilla de contacto sobre el sustrato puede ser un conector separable en microminiatura, como por ejemplo un enchufe y un conector separable correspondiente puede proporcionarse en cada terminal. Por ejemplo, cada terminal 848 puede incorporar una patilla en miniatura adaptada para engancharse en dicho enchufe. En este caso, las patillas serviran como medios para conectar terminales 848 a las almohadillas de contacto del sustrato. La capa enmascarante de soldadura o encapsulante puede estar provista con anillos metalicos que rodeen a cada orificio 860 y por tanto rodeando a cada terminal 848. Cada uno de dichos anillos define un area preselecionada que puede humedecerse por la soldadura y de dicha forma confinar la soldadura de cada union a un area preselecionada. Ademas, unos vastagos, bolas o patillas pequenas pueden estar colocados en los orificios de la capa enmascarante de soldadura en contacto electrico con los terminales 848 y dichos vastagos pueden soldarse a un sustrato.
En tanto en cuanto cada contacto periferico 830 sobre el chip esta conectado a uno de los terminales centrales 848 sobre el medio de interposicion, y cada uno de dichos terminales centrales esta conectado a una de las almohadillas de contacto sobre el sustrato, cada contacto periferico 830 esta conectado a una de las almohadillas de contacto del sustrato. La almohadilla del contacto del sustrato evidentemente puede conectarse a otros elementos del circuito electrico a traves de conexiones convencionales (no representadas) incorporadas en el sustrato. Por ejemplo el sustrato puede ser una placa de circuito, un panel de circuitos o un sustrato de circuito fnbrido que incorpora diversos elementos electronicos ademas del chip 820.
Las interconexiones entre el chip y el sustrato (entre contactos perifericos 830 y almohadillas de contacto) son acomodadas dentro del area del propio chip, es decir dentro del area sobre el sustrato ocupada por el chip 820. De dicha forma, no se desperdicia espacio sobre la superficie del sustrato mediante una pauta convencional de "despliegue en abanico" de interconexiones. Ademas, el conjunto es sustancialmente resistente a los ciclos termicos. Cada uno de los conectores compuestos que conecta uno de los contactos perifericos del chip y uno de los terminales centrales 848 sobre el medio de interposicion es flexible. De dicha forma, los conductores parciales 50 (figura 13) sobre la propia superficie del medio de interposicion son preferentemente flexibles y los finos hilos 856 de union son tambien flexibles. El propio medio de interposicion y particularmente la capa superior 838 y la capa 840 elastica inferior pueden ser flexibles. Por lo tanto, puede existir un movimiento sustancial de terminales 848 sobre el medio de interposicion con relacion a los contactos 830 sobre el chip en direcciones paralelas a la superficie frontal del chip. Dicho movimiento puede acomodarse sin aplicar fuerzas sustanciales a las uniones entre los conductores y los contactos del chip. Durante el uso del conjunto, la expansion termodiferencial del chip 820 y el sustrato puede originar un desplazamiento apreciable de las almohadillas de contacto sobre el sustrato con relacion a los contactos perifericos 830 sobre el chip. En tanto en cuanto los terminales centrales 848 del medio de interposicion esten unidos a las almohadillas de contacto del sustrato mediante masas ngidas conductoras no elasticas, los terminales centrales tenderan a moverse con las almohadillas de contacto. Sin embargo, dicho movimiento se acomoda facilmente y no da como resultado sustanciales tensiones electricas en las uniones entre los terminales centrales y las almohadillas de contacto.
El conjunto mostrado en la figura 15 tiene un medio de interposicion 836' similar al medio de interposicion explicado anteriormente con referencia a las figuras 11-14. Sin embargo, los conductores prefabricados 850' asociados con los terminales 848' tienen unas partes de contacto 854' o exteriores que se proyectan hacia fuera mas alla del borde 846' del medio de interposicion. Dado que los conductores 850' prefabricados estan dispuestos sobre la capa superior 838' del medio de interposicion, los conductores prefabricados atraviesan el borde 846' del medio de interposicion segun una altura apreciable por encima de la superficie inferior 842' o primera del medio de interposicion. Las partes exteriores 854' proyectadas estan curvadas hacia abajo, hacia la primera superficie 842' del medio de interposicion, esta curvatura es provista deseablemente durante la fabricacion del medio de interposicion y los conductores, antes de que el medio de interposicion sea ensamblado al chip. En la operacion de ensamblado, el medio de interposicion 836', los conductores 850' y los terminales 848' ya montados sobre los mismos se colocan sobre el chip 820', de forma que las partes externas 854' estan en alineacion con los contactos 830' del chip. La curvatura de los conductores coloca las partes de contacto 854' o exteriores en proximidad cercana a los contactos 830' del chip. Posteriormente, una herramienta 855 es aplicada a las partes externas 854' para forzar las partes externas y de dicha forma forzar los conductores 854' en conexion con los contactos del chip 830' para unir las partes externas 854 de los conductores 850' directamente a los contactos del chip. Normalmente se aplica presion mediante una herramienta 855 conjuntamente con energfa ultrasonica y/o calor. Esta etapa del procedimiento puede emplear tecnicas de union ultrasonica o de termocompresion convencionales comunmente usadas para unir conductores internos en la operacion de union automatica en cinta o "TAB". Esta union establece una conexion entre cada contacto 850' del chip y uno de los terminales 848' sobre el medio de interposicion sin la necesidad de ninguna oposicion intermedia de union por hilo. Una vez que los contactos y los terminales estan conectados de esta forma, el subconjunto resultante puede encapsularse y unirse a un sustrato de la misma forma sustancial que la explicada anteriormente. Dado que los conductores 850' son flexibles, los terminales 848' son amovibles con respecto a los
5
10
15
20
25
30
35
40
45
50
55
60
contactos 830' para compensar la expansion termica.
Los terminales 848' y los conductores 850' usados en esta estructura pueden fabricarse mediante tecnicas fotolitograficas. Por ejemplo, el medio de interposicion puede fabricarse inicialmente con una lamina solida de cobre u otro metal que cubra la segunda superficie 844' y se extienda mas alla de los bordes 846'. Dichas porciones de la lamina metalica que se extiende mas alla de los bordes del medio de interposicion pueden gofrarse para impartir una curvatura hacia abajo. La superficie de la capa metalica dirigida hacia arriba alejandose del medio de interposicion (dirigida hacia la parte superior del dibujo en la figura 15) puede cubrirse con una pauta fotoprotectora convencional, de forma que el medio fotoprotector cubra las areas correspondientes a los terminales 848' y los conductores 850'. La superficie opuesta de la lamina puede estar cubierta con otro medio fotoprotector en las areas extendidas mas alla de los bordes 846' del medio de interposicion. Posteriormente, la lamina puede exponerse a una solucion de ataque qmmico para retirar dichas areas no cubiertas por el medio fotoprotector en la superficie superior, es decir para retirar todas las areas de la lamina metalica distintas a los terminales 848' y los conductores 850'. El medio fotoprotector puede retirarse, dejando el medio de interposicion con los terminales y conductores sobre el mismo. La curvatura impartida a la lamina metalica mediante gofrado proporciona la curvatura hacia abajo deseada en las partes externas 854' de los conductores. Como alternativa, los conductores pueden curvarse despues del ataque qmmico usando una matriz de conformacion. En otro procedimiento adicional de formacion de conductores, el medio de interposicion dielectrico que constituye el medio de interposicion puede estar provisto con elementos que se proyectan fuera del plano de las capas, como por ejemplo tetones o crestas alargadas. Los conductores pueden formarse mediante la deposicion de metal u otro material conductor, de forma que forme conductores extendidos sobre los elementos proyectados y posteriormente retirando dichas porciones de la capa dielectrica o medio de interposicion que constituyen los elementos proyectados, como por ataque qmmico selectivo de la capa dielectrica, dejando conductores que estan curvados fuera del plano. La etapa de depositar el material conductor para formar los conductores puede preformarse mediante la deposicion selectiva del material conductor usando tecnicas convencionales o depositando material conductor y atacando qmmicamente de forma selectiva o retirando de cualquier otra forma el material conductor antes de atacar qmmicamente la capa dielectrica.
Una disposicion en variante generalmente similar incluye un medio de interposicion que incorpora una capa superior flexible similar a la capa superior 838 del medio de interposicion explicado anteriormente con referencia a las figuras 11-14. Los terminales y conductores son posicionados sobre la superficie primera o inferior de esta capa, de forma que los terminales se dirijan hacia el chip cuando la capa esta en posicion sobre el chip. El medio de interposicion puede incluir ademas una capa que esta ubicado por debajo elastica separada dispuesta entre la capa superior y la superficie frontal del chip, y tambien dispuesta debajo de los terminales, es decir entre los terminales y el chip. La capa elastica puede estar posicionada sobre la superficie del chip antes de la capa superior y los terminales estan posicionados sobre la capa elastica. En este caso, la capa elastica puede incorporar adhesivos en sus superficies superior e inferior para unir la capa superior al chip. Dado que la capa elastica es blanda, la capa superior permanecera flexible incluso cuando este pegada al chip a traves de la capa elastica y los terminales seran a un amovibles con respecto a los contactos a la direccion paralela a la cara del chip. Como alternativa, la capa elastica puede estar formada a partir de un elastomero curado parcialmente como por ejemplo el denominado elastomero de silicona tipo "estado-B". Una vez que se ha ensamblado la capa superior, este material parcialmente curado puede curarse adicionalmente calentandolo, lo que origina que el elastomero se una a la capa superior y con la superficie del chip. En esta disposicion, los terminales estan dispuestos debajo de la capa superior. Para proporcionar acceso a los terminales desde la superficie segunda o superior del medio de interposicion, la capa superior de interposicion es perforada aplicando energfa radiante desde una fuente de energfa radiante, como por ejemplo un laser alineado con los terminales para formar de dicha forma orificios en alineacion con los terminales. Una vez que los orificios han sido formados, el subconjunto resultante puede pegarse a un sustrato en la misma forma que se ha aplicado anteriormente. Dichos orificios pueden formarse antes de que el medio de interposicion este conectado al chip, y por tanto puede estar formado antes de que los terminales esten colocados sobre el medio de interposicion. En una disposicion en variante adicional, los terminales y los conductores pueden estar provistos sobre la propia capa elastica.
El conjunto ilustrado en la figura 16 es similar al conjunto de la figura 15. Sin embargo las partes 8354 salientes de los conductores 8350 tienen unas extensiones hacia fuera que se proyectan mas alla de los contactos 8330 perifericos del chip. Dichas extensiones salientes son fijadas a un elemento 8361 de fijacion. Aunque solamente un elemento 8361 de fijacion es visible en la figura 16, debe apreciarse claramente que un elemento 8361 de fijacion similar esta provisto en cada borde del medio de interposicion 8336, en la forma apreciada en la figura 17. Cada elemento de fijacion sirve para reforzar y soportar las partes salientes de los conductores y para evitar la curvatura no deseada de los conductores en direcciones paralelas a las superficies del medio de interposicion y el chip durante el ensamblado. Las terminales 8348 centrales y los conductores 8350 de contacto perifericos asociados con el medio de interposicion 8336 estan dispuestos sobre la primera superficie o superficie 8342 dirigida hacia el chip de la capa superior 8338 de interposicion. Como mejor se aprecia en la figura 17, los elementos 8361 de fijacion estan conectados al medio de interposicion 8336 mediante elementos puente 8363. Los elementos puente estan dispuestos en localizaciones separadas alrededor de la periferia del medio de interposicion. Preferentemente, el medio de interposicion, los elementos de fijacion y los elementos puente estan formados como una unidad integral. Todos los componentes mencionados pueden ser partes de una lamina unitaria de material dielectrico. De dicha forma, el medio de interposicion 8336, los elementos 8363 de puente y los elementos 8361 de fijacion pueden estar
5
10
15
20
25
30
35
40
45
50
55
60
todos formados como parte de una cinta alargada 8381 (figura 17) que puede incluir varios medios de interposicion 8336 cada uno con su elemento de fijacion asociado y elementos puente. La cinta puede incluir tambien areas 8383 de desecho o de recorte. Durante las diversas operaciones de ensamblado y manipulacion, los medios de interposicion y los chip pueden hacerse avanzar a traves del procedimiento haciendo avanzar la cinta.
Unos elementos puente 8363 estan dispuestos en las esquinas del medio de interposicion. El chip 8320 usado en este conjunto incluye cuatro filas 8332 de contactos perifericos 8330, formando las filas una pauta generalmente rectangular. Sin embargo, las filas de contactos perifericos se detienen cerca de las esquinas de esta pauta rectangular, de forma que las regiones de esquina de la pauta estan sustancialmente libres de contactos 8330. Los elementos puente 8363 recubren dichas regiones de esquina y, por tanto, no cubren ninguno de los contactos 8330.
Cada elemento 8361 de fijacion incluye una capa superior 8301 (figura 16). Cada elemento de fijacion tiene un borde interior 8365 que se extiende generalmente paralelo a un borde 8346 del medio de interposicion, de forma que dichos bordes paralelos definen una ranura 8367 alargada entre el elemento de fijacion y el medio de interposicion. Las ranuras 8367 estan alineadas con las filas 8332 de los contactos 8330 perifericos del chip. Los conductores 8350 de los contactos perifericos se extienden a traves de las ranuras 8367, estando fijadas las extensiones 8354 hacia fuera de dichos conductores a los elementos 8361 de fijacion, de forma que cada conductor 8350 de contacto periferico esta soportado por el medio de interposicion y por el elemento de fijacion.
Cada elemento 8361 de fijacion tiene una sola fila de terminales exteriores 8372 que se extiende generalmente paralela a la ranura 8367 adyacente. Los terminales exteriores 8372 estan dispuestos sobre la primera superficie o superficie 8369 dirigida hacia el chip de la capa superior 8301 de cada elemento 8361 de fijacion. Los conductores 8374 de los terminales exteriores (figura 16) se extienden hacia el interior desde los terminales exteriores 8372 a traves de las ranuras 8367. Cada uno de dichos conductores terminales exteriores tiene un extremo 8376 hacia el interior asegurado al medio de interposicion 8336. De dicha forma, tanto los conductores 8372 terminales exteriores como los conductores 8350 de contacto periferico se extienden a traves de la ranura 8367. Dichos conductores estan intercalados entre sf, a lo largo de la longitud de cada ranura 8367.
Unos orificios 8360 estan provistos en el medio de interposicion y en cada capa superior del elemento de fijacion en alineacion con los terminales 8348 centrales y terminales exteriores 8372, de forma que los terminales centrales y los terminales exteriores son accesibles desde las superficies segundas del medio de interposicion y de los elementos de fijacion, es decir desde la superficie que se opone al chip.
El medio de interposicion 8336 incluye una capa inferior 8340 elastica, y cada elemento 8361 de fijacion puede incluir una capa inferior 8303 elastica (figura 16). Todas las capas elasticas mencionadas pueden ser similares a las capas elasticas explicadas anteriormente y pueden incluir orificios (no representados) para incrementar su acomodo. Las capas elasticas del medio de interposicion y de los elementos de fijacion pueden estar fijadas y ensambladas separadamente de dichos componentes o pueden incorporarse en la cinta 8381.
Los conductores y los terminales pueden estar formados en posicion sobre el medio de interposicion y sobre los elementos de fijacion mediante un procedimiento de ataque qmmico similar a los descritos anteriormente. Una lamina de cobre o de otro metal puede laminarse a la lamina dielectrica que formara ultimamente la capa superior 8338 de interposicion y las capas superiores 8301 del elemento de fijacion y cubierta posteriormente con una pauta fotoprotector y atacada qmmicamente para formar los diversos terminales y conductores. Unos orificios 8360 y unas ranuras 8367 pueden formarse despues de los terminales y los conductores mediante aplicacion selectiva de energfa radiante, en forma de una radiacion de laser a la lamina para retirar selectivamente partes de la lamina. Como alternativa, las ranuras y orificios pueden estar formados antes que los conductores y los terminales mediante grabado qmmico o punzonado mecanico de la capa dielectrica. Los conductores y terminales pueden formarse posteriormente aplicando y atacando qmmicamente de forma selectiva una capa metalica. En este caso, los orificios y ranuras en la capa dielectrica debenan estar temporalmente llenados con un medio protector para prevenir el ataque qmmico no deseado de los conductores y terminales al entrar el medio de ataque qmmico a traves de los orificios y las ranuras. Los conductores 8350 de contacto periferico y los conductores 8374 terminales exteriores son curvados hacia abajo, hacia la parte inferior del medio de interposicion, dentro de las ranuras 8367. La curvatura hacia abajo de dichos conductores puede formarse mediante gofrado de la lamina usada para fabricar dichos conductores. De dicha forma, aunque cada conductor 8350 y 8347 se extiende dentro de una ranura 8367 desde la parte superior de las capas inferiores 83083 y 340 de los elementos de fijacion y del medio de interposicion, cada uno de dichos conductores se extiende hasta la parte inferior del medio de interposicion. Antes de que el medio de interposicion sea ensamblado al chip, un conjunto de elementos 8307 de soporte es yuxtapuesto con el chip 8320, de forma que uno de dichos elementos de soporte se encuentre junto a cada borde 8309 del chip. Como mejor se aprecia en la figura 19, los elementos 8307 de soporte pueden estar provistos de un anillo o caja 8311 rectangular unitaria que puede rodear de forma proxima los bordes del chip. Cada elemento de soporte tiene una superficie superior 8313 (figura 16) dispuesta para extenderse sustancialmente de forma coplanaria con la superficie superior 8322 o frontal del chip. De dicha forma, el chip 8320 y los elementos 8307 de soporte pueden estar dispuestos sobre un portador plano 8315 y el grosor de los elementos de soporte puede ser sustancialmente igual al grosor del chip.
Cuando se ensambla el medio de interposicion al chip, el medio de interposicion con los diversos terminales y conductores sobre el mismo es colocado sobre el chip, de forma que las ranuras, y por tanto los conductores, esten
5
10
15
20
25
30
35
40
45
50
55
60
alineados con los contactos perifericos sobre el chip. Cada elemento 8361 de fijacion recubre un elemento 8307 de soporte y esta al menos soportado por dicho elemento. Una herramienta de union es posteriormente avanzada dentro de cada ranura 8367 y enganchada con los conductores 8350 de contacto periferico y con los contactos 8372 de terminales exteriores, para forzar cada uno de dichos conductores y ponerlos en contacto con uno de los contactos perifericos 8330 sobre el chip. Se puede aplicar calor, presion y energfa ultrasonica a traves de la herramienta para promover la union. La disposicion de los conductores dentro de las ranuras facilita en gran manera la operacion de union. La herramienta de union 8355 puede hacerse avanzar dentro de las ranuras 8367 y moverse a lo largo de la longitud de la ranura para unir todos los conductores a todos los contactos perifericos 8330 alineados con la ranura. Este procedimiento puede repetirse para cada ranura 8367. La herramienta puede ponerse en contacto y pegar muchos conductores simultaneamente.
Una vez que los conductores han sido pegados a los contactos, se aplica un encapsulante debajo modulo dielectrico (no representado). En un procedimiento de ensamblado en variante, las capas elasticas 8340 y 8303 pueden formarse por el encapsulante. De dicha forma el encapsulante puede aplicarse para penetrar entre el medio de interposicion (no representado) y el chip para formar una capa 8340 elastica entre el medio de interposicion y el chip. El encapsulante puede tambien penetrar entre los elementos 8361 de fijacion y los elementos 8307 de soporte para formar capas elasticas 8303 y penetrar dentro de las ranuras 8367 para cubrir los conductores 8374 y 8350. El encapsulante puede introducirse bajo presion en un estado lfquido o que pueda fluir y posteriormente curado. El medio de interposicion, el chip y los elementos asociados pueden estar dispuestos en un molde durante este procedimiento y el molde puede abrazar las areas de desecho 8383 de la lamina o la cinta (figura 17) para limitar el flujo del encapsulante. El encapsulante puede inyectarse bajo presion usando tecnicas de moldeo por inyeccion convencionales. Tras la encapsulacion, el conjunto ilustrado en las figuras 16 y 17 puede separarse de la cinta y montado a un sustrato en sustancialmente la misma forma que los conjuntos explicados anteriormente. De dicha forma, tanto los terminales exteriores 8372 como los terminales 8348 centrales pueden unirse a las almohadillas de contacto sobre el sustrato.
El conjunto ilustrado en las figuras 16 y 17 proporciona un buen refuerzo de los conductores durante la fabricacion. Ademas, los terminales exteriores proporcionan una capacidad de conexion incrementada. Aunque los elementos de fijacion y los terminales exteriores se extienden hacia fuera mas alla de los contactos perifericos sobre el chip, esta extension hacia fuera o "en abanico" es minima. Preferentemente, el conjunto con los elementos de fijacion y los terminales exteriores ocupan un area en el plano paralela a la superficie del chip no mas de aproximadamente 1,5 veces, y deseablemente no mas que aproximadamente 1,2 veces el area ocupada por el propio chip.
En la forma mostrada en la figura 18, un medio de interposicion 8436 segun una realizacion adicional de la invencion es provista con elementos de fijacion 8461, ranuras 8467 y terminales exteriores 8472 similares a los componentes correspondientes explicados anteriormente con referencia a las figuras 16 y 17. Los terminales exteriores 8472 estan dispuestos sobre la segunda superficie de cada elemento de fijacion, es decir, sobre la superficie dirigida alejandose del chip semiconductor 8420. Un medio de interposicion 8436 tiene tambien unos terminales centrales 8448 sobre la segunda superficie del medio de interposicion. Cada terminal central 8448 esta conectado a un conductor parcial 8450 y a un terminal de union 8452. Igualmente, cada terminal exterior 8472 esta conectado a un conductor parcial 8475 similar y a un terminal de union 8477. Unas filas de terminales de union 8452 y 8477 se encuentran en ambos lados de cada ranura 8467. Los terminales de union estan conectados a los contactos perifericos 8430 sobre el chip 8420 mediante una operacion de union por hilo similar a la explicada anteriormente con referencia a la figura 13. De nuevo, la disposicion de los terminales de union en filas facilita la operacion de union por hilo.
El chip 8420 tiene tambien contactos centrales 8431 dispuestos en la region central de la superficie frontal del chip. El medio de interposicion 8436 tiene un orificio 8480 que cierra dichos contactos centrales. Algunos de los terminales de union 8452 asociados con ciertos terminales centrales 8448 estan dispuestos adyacentes a los bordes del orificio 8480. Estos terminales de union estan conectados mediante uniones por hilo a los contactos centrales 8431 del chip, de forma que los contactos centrales, asf como los contactos perifericos 8430, estan conectados al sustrato a traves de los terminales centrales 8448 del medio de interposicion.
Los conjuntos segun la invencion pueden incluir elementos adicionales de proteccion mecanica y electrica. De dicha forma, una capa conductora electricamente de puesta a tierra, como por ejemplo una capa metalica, puede estar incorporada en el medio de interposicion para aislar electricamente los terminales del chip, y para proporcionar un mejor control de impedancia a los conductores que se extienden a lo largo del medio de interposicion. Dicha capa conductora debera estar separada de los terminales mediante una capa dielectrica. El propio medio de interposicion puede incluir multiples capas de terminales y conductores separados entre sf por capas dielectricas intermedias. Dicha disposicion permite que los conductores en el medio de interposicion crucen unos sobre otros sin contacto entre sf, y permite disponer de mas conductores y/o conductores mas anchos en un area dada. Las capas mas superiores de dicho medio de interposicion pueden tener orificios alineados con los terminales de las capas inferiores, para proporcionar acceso a dichos terminales de las capas inferiores y permitir la conexion a un sustrato.
Los componentes ilustrados en la figura 20 son similares a los presentados en las figuras 16 y 17. De dicha forma, la estructura incluye un medio de interposicion 8736 y elementos de fijacion 8761 que defienden ranuras 8767 entre los mismos, siendo visibles solamente uno de dichos elementos de fijacion y una ranura en la figura 20. Los conductores terminales exteriores y los conductores perifericos incluyen porciones 8754 que se extienden a traves
5
10
15
20
25
30
35
40
45
50
55
60
de la ranuras. Cada una de dichas porciones de conductores se extienden dentro de la ranura desde la parte de arriba de la capa 8703 elastica del elemento de fijacion asociado y por encima de la capa elastica 8740 del medio de interposicion. En la condicion ilustrada en la figura 16, antes de unir las partes conductoras 8754 a los terminales 8730 del chip, dichas porciones de conductores son sustancialmente planas. Es decir, se extienden sustancialmente en un plano paralelo al plano del medio de interposicion 8736 y por tanto paralelo al plano de la superficie frontal 8722 del chip, donde el medio de interposicion recubre el chip. Cada uno de dichos conductores esta curvado en este plano horizontal, en la direccion de alargamiento de la ranura. De dicha forma, cada uno de dichos conductores incluye partes distales 8780 y 8782 en los bordes de la ranura, un elemento de fijacion 8761 y un medio de interposicion 8736, respectivamente. Cada una de las partes conductoras 8754 incluye ademas una parte intermedia 8784 adyacente al centro de la ranura y que cubre uno de los contactos perifericos 8730 sobre el chip 8720. Cada una de dichas partes intermedias 8784 esta desplaza del eje imaginario que conecta los extremos 8780 y 8782. En la forma mostrada en la figura 20, el desplazamiento es en la direccion del alargamiento de la ranura 8767. Durante el procedimiento del ensamblado, una herramienta 8786 se hace avanzar dentro de la ranura 8767 para unir la parte de conductora 8754 al contacto periferico 8730 del chip. La herramienta engancha la parte intermedia 8784 de cada parte de conductor y fuerza la parte intermedia hacia abajo y la pone en contacto con el contacto 8730 del chip. Dado que la parte intermedia esta desplazada del eje que conecta los extremos 8780 y 8782, este movimiento hacia abajo de la parte intermedia puede acomodarse por un movimiento de giro controlado de los extremos. La parte intermedia 8784 puede tambien curvase hacia abajo en cierto grado. Esta estructura proporciona un movimiento hacia abajo controlado de la parte intermedia 8784. Dado que cada parte de conductor 8754 esta retenida en los extremos 8780 y 8782 durante esta operacion, las partes permaneceran en las posiciones deseadas y por tanto estaran apropiadamente alineadas con los contactos 8730 del chip. Todas las partes intermedias 8784 estan desplazadas en la misma direccion, y los desplazamientos de las partes de conductor no incrementan apreciablemente la separacion requerida entre las partes de conductor 8754 a lo largo de la longitud de la ranura 8767. Ademas, dichos desplazamientos, presentes en el plano del medio de interposicion pueden estar formados sin ninguna operacion de gofrado o de curvatura, es la misma operacion de ataque qmmico usada para formar los conductores. La herramienta de union puede enganchar y unir las partes intermedias de varios conductores simultaneamente.
En la forma ilustrada en las figuras 21 y 22, un componente de conexion 930 para usar en el suministro de terminales en la superficie posterior inferior de un chip incluye una lamina unitaria generalmente cruciforme que comprende un elemento de apoyo 932 generalmente rectangular y unas aletas 934 proyectadas desde los bordes del elemento de apoyo. La lamina tiene una estructura en capas que incluye una capa conductora 936, una capa aislante 938 y una capa aislante 940 adicional en el lado opuesto de la capa conductora 936. La capa 938 define una primera superficie 942 del componente de conexion, mientras que la capa 940 define una segunda superficie 944. Un conjunto de terminales 946 estan dispuestos sobre la primera superficie 942 del componente de conexion en una region central del elemento de apoyo 932. Dichos terminales pueden estar dispuestos en una disposicion rectilmea similar a una malla. Aunque solamente unos pocos terminales se muestran en la figura 21 por claridad de la ilustracion, varios cientos de terminales pueden estar provistos en un componente tfpico.
Los conductores 948 estan tambien formados sobre la primera superficie 942 del componente de conexion 930, y cada uno de dichos conductores esta formado integralmente con un terminal 946 y electricamente conectado al mismo. Los conductores 948 se extienden hacia fuera, alejandose del elemento de apoyo 932 de las aletas 934 y se proyectan hasta las extremidades de las aletas. De dicha forma, cada uno de dichos conductores 948 incluye una parte de aleta que se extiende a lo largo de la aleta asociada, y una parte central extendida desde el margen interno de la aleta hasta el terminal asociado 946. El grosor de las diversas capas que constituyen el componente de conexion 930 esta grandemente exagerado en la figura 22 para una mejor claridad de la ilustracion. En la practica, cada una de dichas capas tiene un grosor mmimo requerido para cumplir los requisitos electricos. Deseablemente, las capas aislantes 938 y 940 tienen el grosor mmimo requerido para proporcionar libertad respecto de las picaduras y roturas en la capa aislante mientras que la capa conductora 936 y los conductores 948 tienen el grosor mmimo requerido para la continuidad electrica y para proporcionar un recorrido de corriente con una resistencia relativamente baja. Preferentemente, cada una de las capas aislantes es menor de aproximadamente 0,5 mm de grosor, y mas preferentemente menor de aproximadamente 0,25 mm de grosor, mientras la capa conductora 936 es preferentemente menor de aproximadamente 0,1 mm de grosor. Los componentes de conexion 930 pueden estar formados a partir de sustancialmente los mismos materiales, y sustancialmente de la misma manera, como la cinta usada en un procedimiento de union automatica en cinta. De dicha forma, las capas aislantes 938 y 940 pueden incorporar materiales dielectricos polimericos convencionales, como por ejemplo poliimida, mientras que la capa 936, los conductores 948 y los terminales 946 daran estar formados a partir de cobre u otros metales. La pauta de los terminales y los conductores puede estar formada mediante un grabado fotoqmmico o tecnicas de deposicion similares a las usadas en la fabricacion de circuitos impresos flexibles y cintas de union automatica en cinta.
El componente 930 puede usarse con un elemento similar a una caja 950 mostrado en las figuras 23 y 24. El elemento de caja 950 incluye cuatro elementos de soporte o paredes 952 dispuestos para formar un anillo generalmente rectangular y un elemento de suelo 954 extendido a traves del interior de este anillo, de forma que las paredes 952 y el elemento de suelo 954 definan cooperativamente una caja rectilmea con el fondo cerrado que tiene un espacio interior 956 abierto en la parte superior (el lado visible en la figura 23). La caja tiene una longitud l y una anchura w ligeramente mayor que las dimensiones correspondientes del chip 920, mientras que la profundidad d de
5
10
15
20
25
30
35
40
45
50
55
60
la caja deseablemente es ligeramente mayor que el grosor del chip 920, es dedr, ligeramente mayor que la distancia entre las superficies 922 y 924 del chip. Cada miembro o pared de soporte 952 tiene una proyeccion 958 extendida hacia abajo, por debajo del elemento de suelo 954, de forma que las proyecciones 958 y el elemento de suelo 954 definen cooperativamente un espacio 960 interior abierto adicional sobre el lado interior del elemento de suelo 954. El elemento de suelo tiene varios orificios o aberturas 962 que se extienden a traves del mismo, entre los espacios 956 y 960. El espacio 960 es menos profundo que el espacio 956. El elemento de caja 950 puede estar formado a partir de materiales sustancialmente ngidos, como por ejemplo termoplasticos o polfmeros de termocurado, vidrio, materiales ceramicos de vidrio, materiales compuestos de matriz de polfmero y materiales compuestos de matriz de metal, y metales, los metales y polfmeros siendo los preferidos.
En un procedimiento de fabricacion segun un aspecto de la invencion, una capa elastica 964 resiliente (figura 25) formada a partir de un material con un modulo de elasticidad relativamente bajo es provista en el espacio 960 dirigido hacia abajo inferior del elemento de caja 950. Preferentemente, este material de bajo modulo tiene unas propiedades elasticas (incluyendo el modulo de elasticidad) comparables a las de un caucho blando, de durometna de aproximadamente 20 a aproximadamente 70 Shore A. La capa elastica 964 tiene unos orificios 966 intercalados con masas 968 del material de bajo modulo. La capa 964 puede estar formada a partir de una lamina de elastomero solido mediante punzonado o perforado para formar orificios 966 y despues insertada dentro del espacio inferior 960 del elemento de caja 950 y sujeta en posicion mediante un material adhesivo 970 extendido a traves de los orificios 962 en el elemento de suelo 954 del elemento de caja 950. Una parte de este material adhesivo puede parcialmente o totalmente revestir la superficie superior del elemento de suelo 954, para proporcionar algun grado de adhesion superficial o pista sobre la superficie superior del elemento de suelo. Como alternativa, la capa elastica 964 puede estar formada mediante moldeo en posicion dentro del espacio inferior del elemento de caja. De dicha forma, el material elastomerico puede introducirse en una condicion fluida y curado qmmicamente mediante calor a un estado resiliente. Donde la capa elastica 964 esta formada de esta forma, algunas partes del material elastomerico pueden proyectarse a traves de los orificios 962, en la misma forma que el material adhesivo 970. Esto sirve para sujetar la capa elastica a la superficie inferior del elemento de suelo. La capa elastica puede aplicarse tambien mediante impresion por estarcido a la seda. En otro procedimiento en variante adicional, la capa elastica puede colocarse simplemente dentro del espacio inferior del elemento de caja sin sujetarla al elemento de caja.
En la etapa siguiente del procedimiento ensamblado, el componente de conexion 930 esta yuxtapuesto con el elemento de caja 950, de forma que la segunda superficie 44 componente de conexion se enfrenta a la superficie expuesta o inferior de la capa elastica 964, y de forma que el elemento de apoyo 932 este alineado con el elemento de suelo 954 y la capa elastica 964. En esta etapa del procedimiento, cada aleta 934 del componente de conexion 930 se proyecta hacia fuera mas alla de las paredes 952 y se extiende a traves de la extremidad inferior de una proyeccion 958. De dicha forma, la region central del elemento de apoyo que soporta los terminales 946 esta alineada con la capa elastica 964, estando los terminales dirigidos hacia abajo y alejados de la capa elastica y del elemento de suelo 954. La disposicion de las masas 968 en la capa elastica 964 se selecciona para que coincida con las posicion de los terminales 946. Como mejor se ilustra en la figura 26 (que muestra una etapa posterior del procedimiento) cada terminal 946 esta alineado con una masa 968 del material de bajo un modulo mientras que los orificios 966 en la capa 964 estan alineados con los espacios entre los terminales 946.
En la siguiente etapa de procedimiento de fabricacion, las aletas 934 estan curvadas hacia arriba a lo largo de las paredes o elementos de soporte 952 del elemento de caja 950. De dicha forma, cada aleta 934 y las partes de aleta 48 de los conductores sobre dicha aleta se extienden hacia arriba a lo largo de la pared asociada 952. La extremidad de cada aleta esta curvada hacia interior sobre el margen mas superior de la pared asociada 952. De dicha forma, en la forma apreciada en la figura 25, la extremidad de la aleta 934a esta curvada hacia el interior de la extremidad superior de la pared 952a. Igualmente, la aleta 934b se extienden hacia arriba a lo largo de la pared lateral 952b, en la forma ilustrada en la figura 26 y es curvada hacia el interior sobre la extremidad mas superior de la pared 952b. De dicha forma, las extremidades de los conductores 948 adyacentes a los bordes de las aletas estan dispuestos a lo largo de los bordes superiores de las paredes 952, alejadas del elemento de suelo 954 alrededor de la abertura superior del espacio 956. Los conductores 948 se extienden hacia abajo a lo largo de las paredes del elemento de caja hasta los terminales 946, que estan dispuestos debajo del elemento de caja. Como el elemento de conexion 930 y por tanto las aletas 934 son flexibles, la operacion de curvatura puede realizarse facilmente. Las extremidades de las aletas que recubren los bordes superiores de las paredes 950 estan unidas a las partes superiores de las paredes.
Una capa de un material preferentemente dielectrico flexible se aplica como una capa 972 de enmascaramiento de soldadura que cubre la primera superficie dirigida hacia abajo del elemento de apoyo 932. La capa 972 mascara de soldadura esta provista con aberturas 974 alineadas con los terminales 946 del elemento de apoyo. Esta capa mascara de soldadura puede estar conformada mediante moldeo o mediante curado selectivo del material elastomerico. Por ejemplo, el material puede aplicarse en un estado que puede fluir sin curar y posteriormente curarse mediante energfa radiante. La energfa radiante puede aplicarse selectivamente para curar todas las partes de la capa excepto dichas partes que recubren los terminales 946. Posteriormente a este curado selectivo, las partes no curadas pueden retirarse. Como alternativa, la mascara de soldadura puede aplicarse como una capa solida y perforada para exponer los terminales 946. En la forma que se explicara en lo que sigue, la capa 972 mascara de soldadura puede omitirse en ciertos casos.
5
10
15
20
25
30
35
40
45
50
55
60
El ensamblado en esta etapa constituye un receptaculo adaptado para recibir un chip semiconductor. Dichos receptaculos pueden prefabricarse en produccion en masa y distribuidos a fabricantes y usuarios de chips semiconductores. Como alternativa, el receptaculo puede fabricarse inmediatamente antes de que sea unido al chip semiconductor.
El receptaculo esta unido a un chip semiconductor 920 colocando primero el chip 920 (figura 26) dentro del espacio superior 956 del elemento de caja 950, de forma que la cara frontal 922 del chip se encara hacia arriba, alejandose del elemento de suelo 954 y del elemento de apoyo 932. El chip 920 puede estar retenido temporalmente en una posicion dentro del receptaculo por el adhesivo 970 sobre la superficie superior del elemento de suelo 954. En esta posicion, los bordes 926 del chip se enfrentan a los elementos de soporte o paredes 952 del elemento de caja. El chip 920 es sustancialmente del mismo tipo que el ilustrado en la figura 11. En dicha figura, el chip 920 tiene contactos 928 dispuestos sobre su superficie frontal 922, estando los contactos dispuestos en filas adyacentes a los bordes 926 del chip. Unas aletas 934, y por lo tanto las partes conductoras 948 sobre las aletas, se extienden hacia arriba a lo largo de los bordes 926 del chip, de forma que los conductores en cada una de dichas aletas se extienden hasta la vecindad de una fila de contactos 928 sobre el chip. Cada fila de contactos 928 esta colocada inmediatamente adyacente a las extremidades de los conductores 948 sobre una de las aletas 934. La superficie frontal 922 del chip, y por lo tanto los contactos 928, esta dispuesta aproximadamente a la misma altura por encima del elemento de suelo 954 como lo estan las extremidades de los conductores 948, aunque las extremidades de los conductores pueden quedar elevadas ligeramente por encima de la superficie 922.
Mientras que el chip esta en esta posicion, los contactos 928 estan electricamente conectados a los conductores 948 mediante union por hilo de los contactos a las extremidades adyacentes de los conductores. En la operacion de union por hilo, unos hilos finos 974 son conectados entre los contactos 928 y de las partes conductoras 948, conectando de dicha forma electricamente cada parte de hilo 948 sobre uno de los contactos 928 en la fila adyacente de contactos. En efecto, los hilos 974 se juntan con las partes conductoras 948 para formar un conductor compuesto extendido desde el terminal 928, alrededor de un elemento de pared 952 y hacia abajo a lo largo del borde 926 del chip hasta un terminal 946 sobre el elemento de apoyo 932. El procedimiento de union por hilo per se es bien conocido en la tecnica de la electronica y no necesita describirse en detalle en la presente memoria. Someramente, este procedimiento utiliza un dispensador de hilo amovible y una cabeza de union. La cabeza es puesta en contacto con uno de los elementos que se va a conectar y un extremo de hilo fino se une a dicho elemento. Posteriormente, la cabeza es movida mientras aproxima el hilo hasta que alcanza el otro elemento que se va a conectar, tras lo cual el hilo es unido a dicho otro elemento y cortado, dejando el hilo en posicion. Los procedimientos de union por hilo tipicamente estan controlados al detectar la oposicion relativa y orientacion de los componentes que se va a conectar y posteriormente controlando la cabeza de union por hilos consecuentemente para poner los hilos en contacto con los elementos deseados. Esto permite realizar las interconexiones deseadas, incluso donde las posiciones relativas de los componentes que se va a conectar difieren de las posiciones nominales. Normalmente, las posiciones y orientaciones relativas de los componentes son detectadas por sistemas de vision tipo robot, como ejemplo sistemas de reconocimiento de pautas basadas en television. Estas tecnicas deseablemente son usadas en la etapa de union por hilos del procedimiento presente. Cuando se emplean dichas tecnicas, no es esencial proporcionar una gran precision en la posicion del chip 920, ni en la posicion de las partes de hilo 948. Esto minimiza la necesidad de un control proximo de la operacion de curvatura explicada anteriormente.
Tras la union de los hilos 974, estos seran fijados, una almohadilla 975 de un material conductor termicamente y blando, como por ejemplo silicona con un agente de carga normalmente conductor que se coloca en la parte superior de la superficie frontal 922 del chip. La almohadilla cubre la parte central de la superficie frontal del chip, alejada de los contactos 918 e hilos 974. Una capa de un encapsulante 976 se aplica sobre la cara frontal 922 del chip. El encapsulante, que deseablemente es un material dielectrico blando, cubre los hilos 974 de union, los contactos 928 y las extremidades de las partes conductoras 948 dispuestas en la parte superior de las paredes 952. El encapsulante deseablemente penetra tambien dentro de, y al menos rellena parcialmente, los espacios entre los bordes 926 del chip y las paredes enfrentadas 952 del elemento de caja. Una tapa 978 es colocada posteriormente sobre la parte superior del conjunto. La tapa 978 puede ser un elemento metalico similar a una caja, comunmente denominada como "lata del chip", o por el contrario puede moldearse en posicion sobre el conjunto a partir de un material polimerico, como por ejemplo una resina epoxi. La tapa 978 puede unirse con la periferia de la capa 972 de masa de soldadura para sellar el conjunto contra la contaminacion subsecuente. El encapsulante 976 hace contacto con la superficie frontal 922 del chip y tambien hace contacto con la tapa 978, proporcionando de dicha forma un recorrido para la transmision del calor desde el chip a la tapa. Esto evita la transferencia de calor desde el chip hacia el medio circundante, fuera del conjunto, durante la operacion del chip. La tapa 978 tambien hace contacto con la capa 975, facilitando adicionalmente la transferencia de calor.
Deseablemente, el conjunto es probado antes de usarse como parte de un conjunto mayor. Deseablemente, el conjunto es probado sustancialmente de la misma forma que la explicada anteriormente, usando un elemento auxiliar de prueba electrico que tiene numerosas patillas o sondas conectadas a un circuito de prueba apropiado y montado ngidamente a un soporte o elemento auxiliar comun. Para proporcionar una prueba fiable, las numerosas patillas o sondas sobre el elemento auxiliar de prueba deberan retenerse en contacto con los terminales respectivos 946 al mismo tiempo. En esta disposicion tambien los terminales 946 pueden desplazarse independientemente hacia el chip 922. Dicho desplazamiento permite un movimiento continuado del elemento auxiliar de prueba y el conjunto entre sf, hasta que todas las patillas son enganchadas con sus terminales 946 respectivos. Cada terminal 946 sera
5
10
15
20
25
30
35
40
45
50
55
60
presionado contra la patilla asociada del elemento auxiliar de prueba por la resiliencia de la capa elastica. Esto asegura un contacto fiable y una prueba fiable. En la forma explicada anteriormente, la configuracion de la capa elastica 964 contribuye a esta accion. Cada masa 968 del material de bajo modulo proporciona un apoyo y soporte para los terminales 946 alineados con las mismas. A medida que las patillas del elemento auxiliar de prueba hacen contacto con los terminales, cada masa 968 es comprimida en la direccion vertical y por lo tanto tiende a pandearse en las direcciones horizontales, paralelas al plano del chip. Los orificios 966 proporcionan espacio para dicho pandeo. La capa elastica 964 solamente necesita proporcionar un movimiento suficiente de los terminales 946 para acomodar las tolerancias en el equipo de prueba y en el propio conjunto. Normalmente una deformacion de aproximadamente 0,125 mm o menor es suficiente. Por ejemplo la capa elastica 964 puede ser de aproximadamente 0,2 mm de grosor.
Tras la prueba, el conjunto esta montado en un sustrato 988 (figura 26) que tiene unas almohadillas de contacto 990 usando tecnicas similares a las usadas para montar los conjuntos explicados anteriormente. Por ejemplo, el conjunto puede colocarse sobre el sustrato, de forma que las aberturas 974 en la capa 972 de masa de soldadura y los terminales 946 esten alineados con las almohadillas de contacto 990 del sustrato. Unas masas 991 de material de union conductor electrico, como por ejemplo soldadura o un adhesivo electricamente conductor, pueden disponerse entre los terminales 946 y las almohadillas de contacto 990 del sustrato. Dichas masas pueden acondicionarse para fluir y para unirse con los terminales y almohadillas de contacto, en la forma explicada anteriormente.
Dado que los terminales 946 estan dispuestos a unas distancias sustancialmente de centro a centro, se pueden usar sin dificultad tecnicas de montaje de superficie estandar. A dicho fin, debera apreciarse que los terminales 946 estan distribuidos sobre un area aproximadamente igual al area total de la superficie 924 inferior del chip. En contraste, los contactos 928 del propio chip estan concentrados en filas alrededor de la periferia. De dicha forma, las distancias centro a centro entre los terminales 946 pueden ser sustancialmente mayores que las distancias centro a centro entre los contactos 928. En aplicaciones tfpicas, las conexiones electricas para un chip que tiene un numero sustancial de terminales de entrada y salida, comunmente denominados como "numero I/O", pueden conseguirse con distancias centro a centro de 250 a 625 micrometros.
Los conductores compuestos que incluyen partes conductoras 948 e hilo de union 974 proporcionan unas interconexiones fiables entre contactos 928 y terminales 946. Dado que la capa 936 electricamente conductora del elemento de conexion 930 se extiende hacia arriba, a lo largo del chip con las partes conductores 948, las partes conductores 948 tienen una impedancia controlada y predecible. Este rendimiento electrico fiable se potencia tambien mediante la configuracion geometrica predecible de las partes conductoras 948. Cada parte conductora 948 tiene una anchura predeterminada y esta localizada en una posicion predeterminada con relacion a las partes conductoras adyacentes. Estas posiciones y anchuras relativas son fijadas cuando se realiza el elemento de conexion 930. Aunque los conductores compuestos no incluyen hilos de union 974, dichos hilos de union son tan cortos que no introducen una capacitancia o inductancia impredecible apreciable.
El conjunto proporciona de dicha forma un montaje de chip economico, robusto y compacto. Todo el conjunto ocupa un poco mas de area (en el plano del chip) que el propio chip. A medida que los conductores y las aletas se extienden a lo largo del chip, en proximidad cercana a los bordes del chip, no se incrementa sustancialmente el area ocupada por el conjunto. Ademas, dado que el conjunto puede ensayarse antes de su montaje al sustrato, se puede asegurar una alta calidad. Los procedimientos y estructuras explicadas anteriormente pueden hacerse variar de muchas formas. Ademas, la capa 972 mascara de soldadura puede aplicarse en cualquier etapa del procedimiento. Si se desea, esta capa puede estar formada como parte del elemento de conexion 930, para aplicarse despues de los componentes restantes del conjunto, como mediante moldeo en posicion, de forma que la capa 932 de masa de soldadura haga contacto con la tapa 978.
La configuracion del elemento de caja 950 puede hacerse variar en la forma ilustrada. El elemento de suelo 954 puede omitirse totalmente, o por el contrario el elemento de suelo puede incluir solamente unas pequenas orejetas proyectadas hacia el interior desde las paredes 952, de forma que soporte del chip solamente en sus bordes o esquinas. En cualquier caso, la capa elastica 964 estara en conexion directa con la superficie inferior del chip y con el elemento de apoyo. Como alternativa, los orificios 962 en elemento de suelo 954 puede omitirse. Las proyecciones hacia abajo 958 de las paredes 952 pueden omitirse, de forma que las paredes terminen a ras con el elemento de suelo o a ras con la superficie inferior del chip, si el elemento de suelo se omite. Los bordes inferiores de las paredes pueden estar provistos con estnas o radios para prevenir el dano al componente de conexion 930 cuando las aletas son curvadas hacia arriba. El elemento de caja puede estar provisto con soportes, como por ejemplo patas en las esquinas de los elementos de caja, proyectadas hacia abajo para su contacto con el sustrato. En este caso, el elemento de caja servira para soportar el chip por encima de sustrato, previendo de dicha forma el aplastamiento de las uniones de soldadura durante los procedimientos de fabricacion o en uso. Esta disposicion es particularmente util cuando un disipador de calor es mantenido de forma forzada en conexion con la superficie frontal del chip. Ademas, elemento de caja puede emplearse como parte de una disposicion de sellado hermetico alrededor del chip.
La capa elastica 964 dispuesta proxima al elemento de apoyo puede extenderse hacia fuera hasta las superficies exteriores de las paredes o elementos de soporte 952, de forma que una parte de la capa elastica este interpuesta entre el borde inferior de cada uno de dichos elementos de soporte o paredes y el elemento de apoyo. Esta
5
10
15
20
25
30
35
40
45
50
55
60
disposicion es particularmente util cuando parte de los terminales 946 estan dispuestos sobre dicha parte del elementos de apoyo alineada con los bordes inferiores de las paredes.
Cuando el coeficiente de expansion termica del elementos de caja difiere sustancialmente del coeficiente de expansion termica del chip, los hilos de union 974 pueden seleccionase para compensar el movimiento relativo del chip y las partes conductoras en las extremidades de las aletas, recubriendo los bordes superiores de las paredes. En dichos casos, donde las partes de aleta de los conductores 948 estan unidos directamente a los contactos sobre chip, en la forma explicada en lo que sigue, dichas partes de aleta de los conductores pueden ser flexibles para proporcionar una compensacion similar. Cuando el coeficiente de expansion termica del elemento de caja difiere sustancialmente del coeficiente del sustrato, el elemento de apoyo preferentemente no esta unido a la parte inferior del elemento de caja, excepto a traves de la capa complaciente. Esto permite que las aletas se reflexionen y el elemento de apoyo se desplace con relacion al elemento de caja y absorba la expansion termica diferencial.
La configuracion de los elementos de trasferencia de calor puede hacerse variar considerablemente. De dicha forma, la almohadilla o capa 975 conductora termalmente pueden incluir una placa metalica unida a la superficie frontal o superior del chip. Dicho disipador de calor metalico puede incluir espinas, placas o proyecciones para facilitar adicionalmente la trasferencia de calor. Una pluralidad de chips pueden engancharse con el mismo disipador de calor. Esencialmente, puede emplearse cualquier disipador de calor que se pueda usar con los conjuntos de chip dirigidos hacia arriba convencionales.
El elemento de apoyo y las aletas pueden incluir mas de una capa de conductores, para acomodar los requisitos de interconexion particularmente complejos. Ademas, mas de una aleta puede estar provista en cada borde del elemento de apoyo, y dichas multiples aletas pueden en extenderse en una relacion superpuesta a lo largo del borde del chip o a lo largo de la pared del elemento de caja.
En la forma ilustrada en la figura 27, el elemento de caja puede omitirse. De dicha forma, las aletas 9134 del elemento de conexion 9130 pueden desplegarse hacia arriba, a lo largo de los bordes 9126 del chip 9120, sin intervenir los elementos de paredes. Ademas, la capa elastica 9164 puede estar dispuesta directamente entre el elemento de apoyo 9132 y la superficie 9124 inferior o posterior del chip 9120, sin intervenir ningun elemento de suelo. En la disposicion mostrada en la figura 27, cada aleta 9134 no solamente se extiende hacia arriba a lo largo del lateral del borde 9126 del chip, sino que tambien se extiende hacia el interior, sobre la parte marginal de la superficie 9122 frontal del chip adyacente al borde 9126. Cada aleta tiene una ranura 9137 que se superponen a la fila de contactos 9128 sobre el chip. Las extremidades 9149 de las partes conductoras 9148 se extienden a traves de las ranuras y por tanto recubren los contactos 9128 del chip. En el procedimiento de ensamblado, las extremidades 9149 pueden unirse directamente a los terminales 9128 mediante tecnicas similares a las citadas anteriormente con referencia a las figuras 16 y 20. Para facilitar la operacion de union, las extremidades 9149 pueden curvarse en direcciones paralelas a la longitud de la ranura 9137 para permitir que se curven hacia abajo y enganchen los contactos 9128 mas facilmente bajo la influencia de la herramienta de union 9151. En el procedimiento de fabricacion, el elemento conector 9130 y la capa elastica 9164 son ensamblados al chip 9120 y las aletas 9134 del elemento de conexion son plegadas directamente hacia arriba, a lo largo de los bordes 9126 del chip. Las extremidades de las aletas son posteriormente plegadas hacia el interior sobre la superficie frontal del chip. El conjunto ilustrado en la figura 27 puede tambien estar provisto de una capa de enmascaramiento de soldadura, un alojamiento y un encapsulante en la forma explicada anteriormente.
La disposicion de la figura 28 es similar a la explicada anteriormente con referencia la figura 27, porque las extremidades de las aletas 9234 estan plegadas sobre la superficie frontal 9222 del chip, posicionando de dicha forma las extremidades 9249 de las partes conductoras 9248 sobre los contactos 228 del chip. Aqrn, sin embargo, el elemento conductor incluye unas vfas 9251 que se extienden a traves del mismo desde la parte inferior de cada extremidad 9249 conductora hasta la segunda superficie 9244 de la aleta, es decir, la superficie opuesta a la superficie 9242 primera o de soporte del conductor. Cada una de dichas vfas se rellena con un material de union electricamente conductor, como por ejemplo una aleacion 9253 de union por termocompresion. El material de union 9253 es activado por calor o presion, usando tecnicas de union convencionales, para unir cada extremidad conductora 9249 a un contacto 9228 sobre el chip. La capa 9236 electricamente conductora del elemento de conexion termina alejada de las vfas 9251, de forma que la capa electricamente conductora no hace conexion electrica con el material conductor 9253. Si se desea, la capa conductora 9236 puede extenderse hasta una o unas pocas de las vfas 9251 para proporcionar una conexion a tierra con la capa 9236. Es decir, uno de los conductores 9248 puede estar conectado a un terminal (no representado), que a su vez esta conectado a tierra sobre el sustrato, y la capa 9236 puede ponerse a tierra a traves de dicho conductor.
Como una variante a la termocompresion u otras tecnicas de union convencionales, los conductores pueden conectarse a los contactos sobre el chip usando un adhesivo denominado "Z-conductor". Dichos materiales ordinariamente incluyen partfculas conductoras electricamente seleccionadas, de forma que cuando el material es aplicado en una capa delgada tendra una conductividad electrica apreciable en la direccion a traves de la capa pero solamente una conductividad insignificante en las direcciones paralelas a la capa. Los adhesivos Z-conductores pueden usarse tambien para conectar los conductores de los medios de interposicion explicados anteriormente a los contactos de los chips.
5
10
15
20
25
30
35
40
En la forma ilustrada en la figura 29, un subconjunto segun la presente invencion puede montarse sobre otro chip. Por ejemplo, en la forma ilustrada en la figura 29, los contactos 9328 sobre la superficie frontal 9322 del chip 9320 son conectados, a traves de terminales 9346, a los contactos 9391 del chip semiconductor 9393. De dicha forma, el propio chip 9393 sirve como sustrato para montar el conjunto que incorpora el chip 9320. El chip 9393 a su vez esta conectado por medio de una union por hilo convencional a los conductores 9395 de un sustrato adicional y por tanto a otros elementos electronicos. Por el contrario, otro chip 9377 esta montado para recubrir la superficie frontal del chip 9320. Un medio de interposicion 9379 esta dispuesto sobre la superficie frontal del chip 9322. Este medio de interposicion tiene unos terminales 9381 conectados a algunos de los contactos 9328 sobre la superficie frontal del chip por medio de conductores flexibles. El propio medio de interposicion es flexible e incluye una capa elastica 9383 dispuesta entre los terminales 9381. Dichos terminales a su vez estan conectados a los terminales 9356 de otro subconjunto, que a su vez estan conectados a los contactos 9338 del chip 9377. De dicha forma, los chips 9320 y 9377 estan interconectados en un conjunto de circuito apilado, que a su vez esta montado sobre el chip 9393. Un numero de chips pueden interconectarse en dicho conjunto apilado.
En un conjunto segun una forma adicional de la invencion ilustrada en la figura 30, la orientacion del componente de conexion similar a una lamina esta invertida. Es decir, la superficie portadora de conductores o primera superficie 9442 se encara hacia el chip 9420. Los terminales 9446 estan expuestos a traves de unos orificios 9473 que se extienden a traves de las capas aislantes 9440 y 9438. La capa conductora 9436 dispuesta entre dichas capas aislantes termina alejada de los orificios 9473, de forma que las dos capas aislantes se juntan entre sf en los lfmites de los orificios y afslan los orificios de la capa 9436. De dicha forma, el material de union puede introducirse en los orificios 9437, para conectar los terminales 9446 a un sustrato. Tambien en esta disposicion, las extremidades 9435 de las aletas 9434 son curvadas hacia fuera, alejandose del chip, y las paredes o elementos de soporte 9452 estan dispuestos fuera de las aletas. Es decir, las aletas se extienden entre los elementos de soporte 9452 del chip. La capa elastica 9464 esta inmediatamente por debajo de los terminales 9446.
En otra variante (no representada) los elementos de soporte con paredes pueden ser integrales con el elemento de conexion, y particularmente pueden ser integrales con las aletas. De dicha forma, el elemento de conexion puede tener una region relativamente ngida que constituye las aletas y una region flexible que constituye el elemento central o de apoyo. Las regiones ngidas que constituyen las aletas pueden ser curvadas hacia arriba para formar una estructura autoportante. Como la disposicion explicada anteriormente, esto proporciona una estructura generalmente en forma similar a una caja o similar a una copa que tiene una parte superior abierta con partes conductoras dispuestas alrededor de la periferia de la abertura para recibir un chip y conectarlo a la misma.
Como se puede apreciar facilmente, las numerosas variantes y combinaciones adicionales de las caractensticas discutidas anteriormente pueden utilizarse sin apartarse de la presente invencion, en la forma definida en las reivindicaciones. En una de dichas variantes (no representada), el elemento de apoyo esta provisto sustancialmente en la forma explicada anteriormente, pero las partes de aleta y conductoras sobre las aletas estan omitidas. En esta disposicion, los hilos de union constituyen la porcion principal de cada conductor. Los hilos de union se extienden hacia abajo, a lo largo de los bordes del chip, hasta el elemento de apoyo y unen el elemento de apoyo adyacente a la cara posterior o inferior del chip. En esta disposicion, los hilos de union constituyen los conductores que se extienden a lo largo de los bordes del chip. Esta disposicion es distintivamente menos preferente, dado que no ofrece el mismo grado de control respecto de la impedancia del conductor como las otras disposiciones explicadas anteriormente. De dicha forma, las descripciones anteriores de las realizaciones preferentes deberan tomarse como medio de ilustracion, en vez de como medio de limitacion, de la invencion definida en las reivindicaciones.

Claims (38)

  1. 5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    55
    REIVINDICACIONES
    1. Un conjunto de chip semiconductor, que comprende:
    un chip (28) semiconductor que tiene una pluralidad de superficies (36, 38);
    una pluralidad de contactos (40) en una superficie de dicha pluralidad de superficies de dicho chip semiconductor;
    un elemento (42) en forma de lamina que se apoya en una superficie de dicha pluralidad de superficies de dicho chip semiconductor;
    una pluralidad de terminales (48) para su conexion a una pluralidad de almohadillas de contacto de un sustrato en el que se va a montar el conjunto, estando dispuestos dichos terminales separados sobre el elemento en forma de lamina y recubriendo al menos parte de dichos terminales una superficie de dicha pluralidad de superficies del chip semiconductor, de forma que estos terminales estan ubicados dentro de la periferia de la una superficie y estan aislados y separados del chip mediante el elemento en forma de lamina; y una pluralidad de conexiones electricas que conectan dicha pluralidad de terminales a dicha pluralidad de contactos del chip semiconductor; en el que dicha pluralidad de conexiones electricas comprende conductores (50) flexibles y en el que el elemento (42) en forma de lamina y los conductores (50) flexibles estan dispuestos para permitir el movimiento de dichos terminales (48) que recubren el chip con relacion a los contactos (40) del chip, de forma que dicho movimiento compensa la expansion termica diferencial del chip y un sustrato, sobre el cual se monta el conjunto en servicio, y de este modo contribuye a la capacidad del conjunto para resistir los ciclos termicos cuando el conjunto esta montado sobre un sustrato.
  2. 2. Un conjunto de chip segun la reivindicacion 1, en el que dicho elemento en forma de lamina comprende, ademas, un medio resiliente para permitir el movimiento de dichos terminales (48) que recubren el chip hacia dicho chip (28).
  3. 3. Un conjunto de chip segun la reivindicacion 2, en el que dicho medio resiliente incluye una capa elastica dispuesta entre dichos terminales (48) y dicho chip (28) y comprimible por el movimiento de dichos terminales hacia dicho chip.
  4. 4. Un conjunto de chip segun la reivindicacion 3, en el que dicha capa elastica esta formada de un material elastomerico.
  5. 5. Un conjunto de chip segun la reivindicacion 3, en el que dicho elemento en forma de lamina incluye una capa flexible, teniendo dicha capa elastica un modulo de elasticidad bajo con relacion al miembro de capa flexible, estando dispuesta dicha capa elastica entre la capa flexible y el chip.
  6. 6. Un conjunto de chip segun la reivindicacion 5, en el que dicha capa elastica incluye unas masas (843) y unos orificios (841) entremezclados con dichas masas, estando alineadas dichas masas con dichos terminales (48) y estando desalineados dichos orificios (841) en dicha capa elastica, con dichos terminales.
  7. 7. Un conjunto de chip segun la reivindicacion 1, en el que dichos contactos (40) estan dispuestos sobre una superficie frontal de dicho chip y dicho elemento (42) en forma de lamina y dichos terminales (48) recubren dicha superficie (38) frontal de dicho chip (28).
  8. 8. Un conjunto de chip semiconductor segun la reivindicacion 7, en el que dicha superficie frontal incluye una region (824) central y una region (826) periferica que rodea a dicha region central, teniendo dicho chip una pluralidad de contactos (830) perifericos dispuestos en dicha region periferica de dicha superficie frontal, recubriendo dicho elemento (836) en forma de lamina dicha region (824) central de dicha superficie (822) frontal del chip; una pluralidad de dichos terminales (848) dispuestos sobre dicho elemento en forma de lamina recubren dicha region (824) central de dicha superficie frontal del chip; y dichos conductores flexibles comprenden una pluralidad de conductores (850) de contacto perifericos que conectan al menos parte de dichos contactos (830) perifericos y al menos parte de dichos terminales (848) centrales, teniendo cada uno de dichos conductores (850) de contacto perifericos un extremo (852) terminal central que recubre dicho elemento (836) en forma de lamina y conectado a uno de dichos terminales (848) centrales y un extremo de contacto conectado a uno de dichos contactos (830) perifericos, extendiendose cada uno de dichos conductores (850) de contacto perifericos hacia el interior desde uno de dichos contactos (830) perifericos hasta uno de dichos terminales (848) centrales sobre dicho elemento en forma de lamina.
  9. 9. Un conjunto de chip segun la reivindicacion 8, en el que dicho elemento en forma de lamina tiene unos bordes (8336) dispuestos hacia el interior de dichos contactos perifericos, y el conjunto incluye, ademas, al menos un elemento (8361) de fijacion dispuesto hacia el exterior de dichos contactos (8330) perifericos, teniendo cada uno de dichos elementos (8361) de fijacion un borde (8365) interno extendido generalmente paralelo a uno (8346) de dichos bordes de dicho elemento en forma de lamina, de forma que dichos bordes paralelos definen una ranura (8367) alargada entre cada uno de dichos elementos (8361) de fijacion y dicho elemento en forma de lamina.
  10. 10. Un conjunto de chip segun la reivindicacion 9, en el que al menos parte de dichos conductores (8350) de contacto perifericos tienen unas extensiones (8354) que se extienden a traves de, al menos, una de dichas ranuras (8367), estando conectadas dichas extensiones a, al menos, uno de dichos elementos de fijacion.
    5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    55
  11. 11. Un conjunto de chip segun la reivindicacion 10, que comprende, ademas, unos elementos (8363) de puente que se extienden entre cada uno de dichos elementos (8361) de fijacion y dicho elemento (8336) en forma de lamina, estando separados dichos elementos de puente entre sf, extendiendose dichas ranuras (8367) entre dichos elementos de puente, estando formados dichos elementos (8361) de fijacion y dicho elemento en forma de lamina integralmente entre sf
  12. 12. Un conjunto de chip segun la reivindicacion 10, en el que, al menos, una parte de dicho elemento (8361) de fijacion se extiende mas alla de la periferia de dicho chip, comprendiendo el conjunto, ademas, al menos un elemento (8307) de soporte dispuesto junto a dicho chip (8320) en alineacion con dicho, al menos uno, elemento (8361) de fijacion, teniendo cada uno de dichos elementos (8307) de soporte una superficie frontal dirigida hacia, y que soporta, uno de dichos elementos de fijacion.
  13. 13. Un conjunto de chip segun la reivindicacion 9, que comprende, ademas, una pluralidad de terminales (8360) externos montados sobre dicho, al menos, un elemento de fijacion, y unos conductores (8374) terminales externos que se extienden entre dichos terminales (8360) externos y parte de dichos contactos (8330) perifericos sobre dicho chip.
  14. 14. Un conjunto de chip segun la reivindicacion 9, en el que una capa (8340) elastica esta dispuesta por debajo de dichos terminales (8348) centrales y una capa elastica adicional esta dispuesta por debajo de dichos terminales (8360) exteriores.
  15. 15. Un conjunto de chip segun la reivindicacion 7, en el que dicha superficie frontal de dicho chip tiene una region central y unos contactos (8431) centrales dispuestos en dicha region central, teniendo dicho elemento (8436) en forma de lamina un orificio (8480) que abarca dichos contactos centrales, estando conectados al menos parte de dichos conductores a dichos contactos centrales dentro de dicho orificio.
  16. 16. Un conjunto de chip segun la reivindicacion 1, en el que dicho chip (28) tiene unas superficies frontal y posterior dirigidas de forma opuesta, estando dispuestos dichos contactos sobre dicha superficie frontal, y recubriendo dicho elemento (932) en forma de lamina una superficie posterior de dicho chip y dichos terminales (946) recubren dicha superficie posterior de dicho chip con dichos terminales oponiendose a dicho chip.
  17. 17. Un conjunto de chip segun la reivindicacion 16, que comprende, ademas, un medio de interposicion (9379) que recubre la superficie frontal de dicho chip, teniendo dicho medio de interposicion (9379) unos terminales sobre el mismo conectados electricamente a dicho chip o a dichos terminales sobre dicho elemento (932) en forma de lamina.
  18. 18. Un conjunto de chip segun una cualquiera de las reivindicaciones precedentes, en el que dichos conductores (50) flexibles estan curvados en un plano perpendicular a dicha una superficie del chip.
  19. 19. Un conjunto de chip segun una cualquiera de las reivindicaciones precedentes, en el que dichos conductores (50) flexibles estan curvados en un plano paralelo a dicha una superficie del chip.
  20. 20. Un conjunto de chip semiconductor segun la reivindicacion 1, en el que dicho chip (28) semiconductor tiene una superficie (38) frontal y una pluralidad de contactos (40) dispuestos en una pauta sobre dicha superficie frontal, abarcando dicha pauta un area de la pauta de contactos sobre dicha superficie frontal, recubriendo dicho elemento (42) en forma de lamina dicha superficie frontal de dicho chip, teniendo dicho elemento en forma de lamina una primera superficie dirigida hacia dicho chip (28) y una segunda superficie oponiendose a dicho chip, recubriendo un area de dicho elemento en forma de lamina dicha area de la pauta de contactos de dicho chip, teniendo dicho elemento en forma de lamina unas aberturas (54) que se extienden desde dicha primera superficie hasta dicha segunda superficie, estando dispuestos dichos terminales (48) en una pauta sobre dicho elemento en forma de lamina, estando dispuestos al menos algunos de dichos terminales (48) en dicha area de dicho elemento en forma de lamina recubriendo dicha area de la pauta de contactos, estando asociado cada uno de dichos terminales con uno de dichos contactos (40) sobre dicho chip (28), extendiendose dichos conductores (50) flexibles entre dichos terminales (48) y unos de dichos contactos (40) asociados a traves de dichas aberturas (54), teniendo cada uno de dichos conductores (50) un extremo de contacto conectado a un contacto (40) asociado y un extremo terminal conectado a un terminal (48) asociado.
  21. 21. Un conjunto de chip segun la reivindicacion 20, en el que cada uno de dichos terminales (48) esta dispuesto adyacente a una de dichas aberturas (54) en dicho elemento (42) en forma de lamina, y cada uno de dichos conductores (50) se extiende desde uno de dichos terminales (48), a traves de la abertura (54) adyacente, hasta uno de dichos contactos (40) sobre dicho chip (28).
  22. 22. Un conjunto de chip segun una cualquiera de las reivindicaciones 20 a 21, en el que dichos terminales (50) estan distribuidos de forma sustancialmente uniforme a traves de un area de dicho elemento (42) en forma de lamina, recubriendo dicha superficie (38) frontal de dicho chip (28).
  23. 23. Un conjunto de chip segun la reivindicacion 1, en el que dicho conductores estan formados integralmente con dichos terminales como tiras metalicas alargadas que se extienden desde dichos terminales sobre dicho elemento
    5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    en forma de lamina.
  24. 24. Un conjunto de chip segun la reivindicacion 1, en el que dichos conductores incluyen conductores parciales conformados integralmente con dichos terminales que se extienden desde dicho terminales sobre dicho elemento en forma de lamina y unas uniones por hilos que se extienden entre dichos conductores parciales y dichos contactos sobre dicho chip.
  25. 25. Un conjunto de chip segun la reivindicacion 1, en el que dicho elemento (42) en forma de lamina incluye un adhesivo en contacto con dicha una superficie de dicha pluralidad de superficies de dicho semiconductor.
  26. 26. Una estructura que comprende un conjunto de chip segun una cualquiera de las reivindicaciones 1 a 17, 20 a 21 y 23 a 25, y un sustrato (20, 988) dirigido hacia dicho elemento (42, 932) en forma de lamina, teniendo el sustrato una pluralidad de almohadillas (24, 990) de contacto dispuestas en una pauta correspondiente a la pauta de dichos terminales (48, 946), de forma que dichas almohadillas (24, 990) se enfrentan a dichos terminales (48, 990) sobre dicho elemento en forma de lamina y estando unidas dichas almohadillas (24, 990) de contacto sobre dicho sustrato (20, 988) a dichos terminales (48, 990) sobre dicho elemento (42, 932) en forma de lamina.
  27. 27. Una estructura segun la reivindicacion 26, en la que dichos terminales (48, 946) estan unidos a dichas almohadillas (24, 990) de contacto de dicho sustrato (20, 998) mediante unas masas (52, 991) respectivas de material de union electricamente conductor dispuesto entre cada uno de dichos terminales (48, 946) y la almohadilla (24, 990) de contacto asociada de dicho sustrato (20, 988).
  28. 28. Una estructura segun la reivindicacion 27, en la que dichos conductores estan unidos a dichos contactos.
  29. 29. Un procedimiento de fabricacion de un conjunto de chip semiconductor, que comprende: proporcionar un chip (28) semiconductor que tiene una pluralidad de superficies (36, 38) y de contactos (40) sobre al menos una de dichas superficies, con un elemento en forma de lamina que porta una pluralidad de terminales (48) discretos para su conexion a una pluralidad de almohadillas de contacto discretas de un sustrato al cual se va a montar el conjunto, de forma que al menos algunos de los terminales (48) recubren al menos una de dichas superficies de dicho chip y estos terminales estan ubicados dentro de la periferia de la una superficie y de forma que el elemento en forma de lamina se apoya al menos en una de dichas superficies y actua como un separador entre los terminales y el chip para separar los terminales del chip, y conectar electricamente dicha pluralidad de terminales a dicha pluralidad de contactos (40) del chip semiconductor por medio de conductores (50) flexibles conectados a dichos contactos y dichos terminales, proporcionandose el elemento (42) en forma de lamina, de forma que el elemento en forma de lamina y los conductores (50) flexibles permiten el movimiento de los terminales (48) con relacion a los contactos (40) del chip, de forma que dicho movimiento compensa la expansion termica diferencial del chip y un sustrato, sobre el cual el conjunto esta montado en servicio y de esta forma contribuye a la capacidad del conjunto para soportar los ciclos termicos cuando el conjunto esta montado sobre un sustrato.
  30. 30. Un procedimiento segun la reivindicacion 29, que comprende ademas proporcionar al conjunto con medios resilientes para permitir el movimiento de dichos terminales (48) hacia dicha superficie de dicho chip (28).
  31. 31. Un procedimiento segun la reivindicacion 30, en el que la etapa de proporcionar al conjunto con dichos medios resilientes incluye proporcionar una capa elastica entre dicho chip (28) y dichos terminales (48) para proporcionar dichos medios resilientes.
  32. 32. Un procedimiento segun la reivindicacion 30 o 31, que comprende ademas la etapa de probar el chip (28) mediante el establecimiento de contactos electricos temporales entre una pluralidad de sondas (76) de prueba y dichos terminales (48), por medio de lo cual dicho medio resiliente permite el desplazamiento de al menos parte de dichos terminales (48) centrales hacia dicha superficie del chip durante dicha etapa de establecer contactos electricos temporales.
  33. 33. Un procedimiento segun la reivindicacion 32, en el que dicha etapa de establecer contactos electricos temporales incluye la etapa de establecer simultaneamente contactos temporales entre una pluralidad de dichos terminales (48) y una pluralidad de sondas (76) de prueba conectadas ngidamente a un elemento auxiliar de prueba.
  34. 34. Un procedimiento segun una cualquiera de las reivindicaciones 29 a 33, que comprende ademas conectar dichos conductores (50) flexibles a dichos contactos (4), de forma que dichos conductores (50) flexibles se extiendan entre los contactos (40) y los terminales (48) a traves de las aberturas (54) en dicho miembro (42) similar a una lamina.
  35. 35. Un procedimiento segun la reivindicacion 34, en el que al menos unas porciones de dichos conductores (50) flexibles estan prefabricadas y posicionadas sobre el elemento en forma de lamina antes de su ensamblaje con dicho chip.
  36. 36. Un procedimiento segun la reivindicacion 35, que comprende conectar dichos conductores (50) flexibles a dichos contactos mediante la union de dichos conductores prefabricados a dichos contactos (40) sobre dicho chip (28) en dichas aberturas (54), insertando una herramienta dentro de cada una de dichas aberturas.
  37. 37. Un procedimiento segun una cualquiera de las reivindicaciones 29 a 36, que comprende ademas ensamblar un sustrato con dicho elemento en forma de lamina, de forma que las almohadillas de contacto sobre dicho sustrato se enfrenten a los terminales sobre dicho miembro similar a una lamina y unan dichos terminales a dichas almohadillas.
  38. 38. Un procedimiento segun la reivindicacion 29, en el que dicho elemento en forma de lamina esta provisto de 5 forma que un adhesivo incorporado en dicho elemento en forma de lamina haga contacto con dicha, al menos, una
    de dichas superficies.
ES01200301.8T 1990-09-24 1991-09-24 Conjuntos de chips semiconductores, procedimientos de fabricación de los mismos y componentes para los mismos Expired - Lifetime ES2242704T5 (es)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US586758 1990-09-24
US07/586,758 US5148266A (en) 1990-09-24 1990-09-24 Semiconductor chip assemblies having interposer and flexible lead
US07/673,020 US5148265A (en) 1990-09-24 1991-03-21 Semiconductor chip assemblies with fan-in leads
US673020 1991-03-21

Publications (2)

Publication Number Publication Date
ES2242704T3 ES2242704T3 (es) 2005-11-16
ES2242704T5 true ES2242704T5 (es) 2017-02-10

Family

ID=27079801

Family Applications (3)

Application Number Title Priority Date Filing Date
ES01200301.8T Expired - Lifetime ES2242704T5 (es) 1990-09-24 1991-09-24 Conjuntos de chips semiconductores, procedimientos de fabricación de los mismos y componentes para los mismos
ES03076966T Expired - Lifetime ES2281598T3 (es) 1990-09-24 1991-09-24 Conjunto de chip semiconductor y procedimiento de fabricacion del mismo.
ES91918245T Expired - Lifetime ES2167313T3 (es) 1990-09-24 1991-09-24 Ensamblajes de chip semiconductor, procedimiento de fabricacion y componentes para los mismos.

Family Applications After (2)

Application Number Title Priority Date Filing Date
ES03076966T Expired - Lifetime ES2281598T3 (es) 1990-09-24 1991-09-24 Conjunto de chip semiconductor y procedimiento de fabricacion del mismo.
ES91918245T Expired - Lifetime ES2167313T3 (es) 1990-09-24 1991-09-24 Ensamblajes de chip semiconductor, procedimiento de fabricacion y componentes para los mismos.

Country Status (11)

Country Link
US (7) US5148265A (es)
EP (3) EP0551382B1 (es)
JP (1) JP2924923B2 (es)
KR (1) KR970005709B1 (es)
AT (3) ATE211305T1 (es)
AU (1) AU8731291A (es)
CA (1) CA2091438C (es)
DE (3) DE69132880T2 (es)
DK (2) DK0551382T3 (es)
ES (3) ES2242704T5 (es)
WO (1) WO1992005582A1 (es)

Families Citing this family (600)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5852326A (en) * 1990-09-24 1998-12-22 Tessera, Inc. Face-up semiconductor chip assembly
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5678301A (en) * 1991-06-04 1997-10-21 Micron Technology, Inc. Method for forming an interconnect for testing unpackaged semiconductor dice
KR930008891A (ko) * 1991-10-30 1993-05-22 정몽헌 온-칩 디카플링 캐패시터 구성방법
US5229916A (en) * 1992-03-04 1993-07-20 International Business Machines Corporation Chip edge interconnect overlay element
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
EP0569949A3 (en) * 1992-05-12 1994-06-15 Akira Kitahara Surface mount components and semifinished products thereof
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US6054756A (en) * 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
AU4782293A (en) 1992-07-24 1994-02-14 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5854534A (en) 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US6262477B1 (en) 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
US5414298A (en) * 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
US5398863A (en) * 1993-07-23 1995-03-21 Tessera, Inc. Shaped lead structure and method
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
US5412539A (en) * 1993-10-18 1995-05-02 Hughes Aircraft Company Multichip module with a mandrel-produced interconnecting decal
US5548091A (en) * 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
US5367435A (en) * 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US6111306A (en) 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5808351A (en) 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5537108A (en) * 1994-02-08 1996-07-16 Prolinx Labs Corporation Method and structure for programming fuses
US5726482A (en) 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US5917229A (en) 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
US6686226B1 (en) 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
TW381328B (en) * 1994-03-07 2000-02-01 Ibm Dual substrate package assembly for being electrically coupled to a conducting member
CN1117395C (zh) 1994-03-18 2003-08-06 日立化成工业株式会社 半导体组件的制造方法及半导体组件
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6228686B1 (en) 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US5706174A (en) 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US6191368B1 (en) 1995-09-12 2001-02-20 Tessera, Inc. Flexible, releasable strip leads
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US6499216B1 (en) 1994-07-07 2002-12-31 Tessera, Inc. Methods and structures for electronic probing arrays
US6690186B2 (en) 1994-07-07 2004-02-10 Tessera, Inc. Methods and structures for electronic probing arrays
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6486003B1 (en) 1996-12-13 2002-11-26 Tessera, Inc. Expandable interposer for a microelectronic package and method therefor
US5590460A (en) 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US6169328B1 (en) 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JP2861841B2 (ja) * 1994-11-22 1999-02-24 ソニー株式会社 リードフレームの製造方法
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
JP3487524B2 (ja) 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH08186151A (ja) * 1994-12-29 1996-07-16 Sony Corp 半導体装置及びその製造方法
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5633785A (en) * 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US7204848B1 (en) 1995-03-01 2007-04-17 Boston Scientific Scimed, Inc. Longitudinally flexible expandable stent
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
US5971253A (en) 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5777379A (en) * 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5821608A (en) 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
JP3807508B2 (ja) * 1995-09-18 2006-08-09 テセラ，インコーポレイテッド 誘電層を備えた超小形電子リード構造体
US5766987A (en) * 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US5906042A (en) 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US5966592A (en) * 1995-11-21 1999-10-12 Tessera, Inc. Structure and method for making a compliant lead for a microelectronic device
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5844317A (en) * 1995-12-21 1998-12-01 International Business Machines Corporation Consolidated chip design for wire bond and flip-chip package technologies
US5635718A (en) * 1996-01-16 1997-06-03 Minnesota Mining And Manufacturing Company Multi-module radiation detecting device and fabrication method
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US6460245B1 (en) 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
US5714800A (en) * 1996-03-21 1998-02-03 Motorola, Inc. Integrated circuit assembly having a stepped interposer and method
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
US6000126A (en) * 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6667560B2 (en) 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
US6791194B1 (en) 1996-05-30 2004-09-14 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
JP3195236B2 (ja) 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
FI962816A (fi) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Mikropiirimodulien kotelorakenne
JP2828057B2 (ja) * 1996-08-21 1998-11-25 日本電気株式会社 チップサイズパッケージ
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
KR19980020726A (ko) * 1996-09-11 1998-06-25 김광호 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
WO1998018164A1 (fr) * 1996-10-17 1998-04-30 Seiko Epson Corporation Dispositif a semi-conducteur, procede de fabrication, plaquette de circuit et substrat souple
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US6081035A (en) * 1996-10-24 2000-06-27 Tessera, Inc. Microelectronic bond ribbon design
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
JP3612155B2 (ja) 1996-11-20 2005-01-19 株式会社日立製作所 半導体装置および半導体装置用のリードフレーム
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
KR100306937B1 (ko) 1996-12-04 2001-12-17 모기 준이치 수지 밀폐형 반도체 장치 및 그의 제조 방법
US5977624A (en) * 1996-12-11 1999-11-02 Anam Semiconductor, Inc. Semiconductor package and assembly for fabricating the same
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
US6133072A (en) * 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US5989939A (en) * 1996-12-13 1999-11-23 Tessera, Inc. Process of manufacturing compliant wirebond packages
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5937276A (en) * 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US6130116A (en) 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US6083837A (en) * 1996-12-13 2000-07-04 Tessera, Inc. Fabrication of components by coining
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6054760A (en) * 1996-12-23 2000-04-25 Scb Technologies Inc. Surface-connectable semiconductor bridge elements and devices including the same
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
JP2980046B2 (ja) * 1997-02-03 1999-11-22 日本電気株式会社 半導体装置の実装構造および実装方法
JP3593833B2 (ja) * 1997-02-10 2004-11-24 富士通株式会社 半導体装置
JP3499392B2 (ja) 1997-02-12 2004-02-23 沖電気工業株式会社 半導体装置
US6583444B2 (en) 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
JP3176307B2 (ja) * 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US6687980B1 (en) 1997-03-04 2004-02-10 Tessera, Inc. Apparatus for processing flexible tape for microelectronic assemblies
US6049972A (en) 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
AU6121598A (en) * 1997-03-10 1998-09-29 Seiko Epson Corporation Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board
JP3848723B2 (ja) 1997-03-31 2006-11-22 株式会社日立製作所 半導体装置の実装構造体及びその検査方法
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
WO1998044564A1 (en) 1997-04-02 1998-10-08 Tessera, Inc. Chip with internal signal routing in external element
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP2924854B2 (ja) 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
US5994781A (en) * 1997-05-30 1999-11-30 Tessera, Inc. Semiconductor chip package with dual layer terminal and lead structure
US6114763A (en) * 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
AU8657598A (en) * 1997-08-01 1999-02-22 Minnesota Mining And Manufacturing Company Interposer/adhesive composite
JP3622435B2 (ja) 1997-08-06 2005-02-23 富士通株式会社 半導体装置とその製造方法
US6335222B1 (en) * 1997-09-18 2002-01-01 Tessera, Inc. Microelectronic packages with solder interconnections
US6028354A (en) * 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US6080605A (en) 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
KR100282003B1 (ko) * 1997-10-15 2001-02-15 윤종용 칩 스케일 패키지
US6357112B1 (en) * 1997-11-25 2002-03-19 Tessera, Inc. Method of making connection component
US6573609B2 (en) 1997-11-25 2003-06-03 Tessera, Inc. Microelectronic component with rigid interposer
US6002168A (en) 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6064114A (en) * 1997-12-01 2000-05-16 Motorola, Inc. Semiconductor device having a sub-chip-scale package structure and method for forming same
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
US6586829B1 (en) * 1997-12-18 2003-07-01 Si Diamond Technology, Inc. Ball grid array package
SG73490A1 (en) 1998-01-23 2000-06-20 Texas Instr Singapore Pte Ltd High density internal ball grid array integrated circuit package
US6468830B1 (en) * 1998-01-26 2002-10-22 Tessera, Inc. Compliant semiconductor package with anisotropic conductive material interconnects and methods therefor
US6034427A (en) 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6303408B1 (en) 1998-02-03 2001-10-16 Tessera, Inc. Microelectronic assemblies with composite conductive elements
US6309915B1 (en) 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
US6423907B1 (en) * 1998-02-09 2002-07-23 Tessera, Inc. Components with releasable leads
EP0948048A1 (en) * 1998-03-20 1999-10-06 Caesar Technology Inc. Chip scale package
US6687865B1 (en) 1998-03-25 2004-02-03 On-Chip Technologies, Inc. On-chip service processor for test and debug of integrated circuits
US6324754B1 (en) 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
US6329605B1 (en) 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
US6465744B2 (en) 1998-03-27 2002-10-15 Tessera, Inc. Graded metallic leads for connection to microelectronic elements
US6196042B1 (en) 1998-04-03 2001-03-06 Tessera, Inc. Coining tool and process of manufacturing same for making connection components
US6001661A (en) * 1998-04-06 1999-12-14 Motorola, Inc. Integrated circuit interconnect method and apparatus
US6080932A (en) * 1998-04-14 2000-06-27 Tessera, Inc. Semiconductor package assemblies with moisture vents
US6197665B1 (en) 1998-04-15 2001-03-06 Tessera, Inc. Lamination machine and method to laminate a coverlay to a microelectronic package
US6300254B1 (en) 1998-04-17 2001-10-09 Tessera, Inc. Methods of making compliant interfaces and microelectronic packages using same
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6294407B1 (en) 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US6309910B1 (en) 1998-05-18 2001-10-30 Tessera Inc. Microelectronic components with frangible lead sections
US5990566A (en) 1998-05-20 1999-11-23 Micron Technology, Inc. High density semiconductor package
US6300679B1 (en) 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
US6218213B1 (en) 1998-06-03 2001-04-17 Tessera, Inc. Microelectronic components with frangible lead sections
US5951305A (en) * 1998-07-09 1999-09-14 Tessera, Inc. Lidless socket and method of making same
US6492201B1 (en) * 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6489183B1 (en) * 1998-07-17 2002-12-03 Micron Technology, Inc. Method of manufacturing a taped semiconductor device
US6621173B1 (en) 1998-07-23 2003-09-16 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having an adhesive and a sealant
WO2000008685A1 (fr) * 1998-08-03 2000-02-17 Shinko Electric Industries Co., Ltd. Substrat de cablage, son procede de fabrication, et dispositif a semiconducteur
US6248656B1 (en) 1998-08-13 2001-06-19 Tessera, Inc. Metal-jacketed lead manufacturing process using resist layers
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6306752B1 (en) 1998-09-15 2001-10-23 Tessera, Inc. Connection component and method of making same
JP3661444B2 (ja) 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US6221750B1 (en) * 1998-10-28 2001-04-24 Tessera, Inc. Fabrication of deformable leads of microelectronic elements
US6394819B1 (en) 1998-10-29 2002-05-28 The Whitaker Corporation Dielectric member for absorbing thermal expansion and contraction at electrical interfaces
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
JP2000138317A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP3502776B2 (ja) * 1998-11-26 2004-03-02 新光電気工業株式会社 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6197664B1 (en) 1999-01-12 2001-03-06 Fujitsu Limited Method for electroplating vias or through holes in substrates having conductors on both sides
US6348742B1 (en) * 1999-01-25 2002-02-19 Clear Logic, Inc. Sacrificial bond pads for laser configured integrated circuits
US6356958B1 (en) * 1999-02-08 2002-03-12 Mou-Shiung Lin Integrated circuit module has common function known good integrated circuit die with multiple selectable functions
US6334942B1 (en) 1999-02-09 2002-01-01 Tessera, Inc. Selective removal of dielectric materials and plating process using same
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US6001673A (en) * 1999-02-11 1999-12-14 Ericsson Inc. Methods for packaging integrated circuit devices including cavities adjacent active regions
DE19909505C2 (de) * 1999-03-04 2001-11-15 Daimler Chrysler Ag Verfahren zur Herstellung von Schaltungsanordnungen
US6543131B1 (en) 1999-03-10 2003-04-08 Tessera, Inc. Microelectronic joining processes with temporary securement
JP4322347B2 (ja) 1999-03-15 2009-08-26 エルピーダメモリ株式会社 半導体装置およびその製造方法
JP4024958B2 (ja) 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
TW432650B (en) 1999-04-16 2001-05-01 Cts Comp Technology System Cor Semiconductor chip device and the manufacturing method thereof
US7030466B1 (en) 1999-05-03 2006-04-18 United Microelectronics Corporation Intermediate structure for making integrated circuit device and wafer
US7179740B1 (en) 1999-05-03 2007-02-20 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US6429509B1 (en) 1999-05-03 2002-08-06 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US7247035B2 (en) 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US7349223B2 (en) 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
JP2003502866A (ja) * 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
EP1061574A1 (en) * 1999-06-17 2000-12-20 Ming-Tung Shen Semiconductor device and method for manufacturing the same
JP3304921B2 (ja) * 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
KR100333384B1 (ko) * 1999-06-28 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조방법
US6562636B1 (en) * 1999-07-14 2003-05-13 Aehr Test Systems Wafer level burn-in and electrical test system and method
US6239489B1 (en) 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
US6675469B1 (en) * 1999-08-11 2004-01-13 Tessera, Inc. Vapor phase connection techniques
US7335965B2 (en) * 1999-08-25 2008-02-26 Micron Technology, Inc. Packaging of electronic chips with air-bridge structures
US6524381B1 (en) * 2000-03-31 2003-02-25 Flex Products, Inc. Methods for producing enhanced interference pigments
JP2001085560A (ja) 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
US7118493B2 (en) * 1999-11-01 2006-10-10 Callaway Golf Company Multiple material golf club head
US6291884B1 (en) 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
DE19954888C2 (de) 1999-11-15 2002-01-10 Infineon Technologies Ag Verpackung für einen Halbleiterchip
US6392428B1 (en) 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
US6621155B1 (en) 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US20090100295A1 (en) * 2000-01-06 2009-04-16 Super Talent Electronics, Inc. Reliable memory module testing and manufacturing method
US6784024B2 (en) * 2000-01-18 2004-08-31 Micron Technology, Inc. Die attach curing method for semiconductor device
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP2001291822A (ja) * 2000-02-04 2001-10-19 Seiko Epson Corp 半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器
JP2001230341A (ja) 2000-02-18 2001-08-24 Hitachi Ltd 半導体装置
US6890847B1 (en) * 2000-02-22 2005-05-10 Micron Technology, Inc. Polynorbornene foam insulation for integrated circuits
JP2001237348A (ja) 2000-02-23 2001-08-31 Hitachi Ltd 半導体装置およびその製造方法
US6380060B1 (en) 2000-03-08 2002-04-30 Tessera, Inc. Off-center solder ball attach and methods therefor
US6586955B2 (en) 2000-03-13 2003-07-01 Tessera, Inc. Methods and structures for electronic probing arrays
US6580031B2 (en) 2000-03-14 2003-06-17 Amerasia International Technology, Inc. Method for making a flexible circuit interposer having high-aspect ratio conductors
US6794202B2 (en) 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
DE10012882C2 (de) * 2000-03-16 2002-06-20 Infineon Technologies Ag Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6664621B2 (en) * 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US7579848B2 (en) 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6903617B2 (en) 2000-05-25 2005-06-07 Silicon Laboratories Inc. Method and apparatus for synthesizing high-frequency signals for wireless communications
US6323735B1 (en) 2000-05-25 2001-11-27 Silicon Laboratories, Inc. Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
US6875640B1 (en) * 2000-06-08 2005-04-05 Micron Technology, Inc. Stereolithographic methods for forming a protective layer on a semiconductor device substrate and substrates including protective layers so formed
US6822469B1 (en) 2000-07-31 2004-11-23 Eaglestone Partners I, Llc Method for testing multiple semiconductor wafers
US6537831B1 (en) * 2000-07-31 2003-03-25 Eaglestone Partners I, Llc Method for selecting components for a matched set using a multi wafer interposer
US6812048B1 (en) 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
JP2002057252A (ja) 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
KR100336481B1 (ko) * 2000-08-11 2002-05-15 윤종용 재생가능한 멀티 칩 패키지와 그를 이용한 메모리 카드
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
US6462575B1 (en) * 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP3640876B2 (ja) 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
US6657286B2 (en) 2000-09-21 2003-12-02 Tessera, Inc. Microelectronic assembly formation with lead displacement
US6589819B2 (en) * 2000-09-29 2003-07-08 Tessera, Inc. Microelectronic packages having an array of resilient leads and methods therefor
US6959489B2 (en) * 2000-09-29 2005-11-01 Tessera, Inc. Methods of making microelectronic packages
US6707149B2 (en) 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US6775906B1 (en) * 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier
US6686657B1 (en) * 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
TW482328U (en) * 2000-12-13 2002-04-01 Via Tech Inc IC tray to prevent the IC encapsulant from being placed in wrong direction
US20020078401A1 (en) * 2000-12-15 2002-06-20 Fry Michael Andrew Test coverage analysis system
US20020076854A1 (en) * 2000-12-15 2002-06-20 Pierce John L. System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates
US6529022B2 (en) 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US6469909B2 (en) * 2001-01-09 2002-10-22 3M Innovative Properties Company MEMS package with flexible circuit interconnect
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
DE10101359A1 (de) * 2001-01-13 2002-07-25 Conti Temic Microelectronic Verfahren zur Herstellung einer elektronischen Baugruppe
TW567562B (en) * 2001-01-15 2003-12-21 Chuen Khiang Wang Method of packaging microchip devices, the interposer used therefor and the microchip device packaged thereby
SG99333A1 (en) * 2001-01-15 2003-10-27 Chuen Khiang Wang Packaging of a microchip device
SG94734A1 (en) * 2001-01-15 2003-03-18 Chuen Khiang Wang Packaging of a microchip device
US7122908B2 (en) * 2001-02-01 2006-10-17 Micron Technology, Inc. Electronic device package
KR100400032B1 (ko) * 2001-02-07 2003-09-29 삼성전자주식회사 와이어 본딩을 통해 기판 디자인을 변경하는 반도체 패키지
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US6377475B1 (en) 2001-02-26 2002-04-23 Gore Enterprise Holdings, Inc. Removable electromagnetic interference shield
US6808958B2 (en) 2001-03-07 2004-10-26 Tessera, Inc. Methods of bonding microelectronic elements
US6632733B2 (en) 2001-03-14 2003-10-14 Tessera, Inc. Components and methods with nested leads
US6694609B2 (en) 2001-03-22 2004-02-24 Molex Incorporated Method of making stitched LGA connector
US6722896B2 (en) * 2001-03-22 2004-04-20 Molex Incorporated Stitched LGA connector
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
DE10116069C2 (de) * 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
US6472251B1 (en) * 2001-04-09 2002-10-29 Delphi Technologies, Inc. Method for integrated circuit packaging
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6825552B2 (en) * 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
JP2002343478A (ja) 2001-05-16 2002-11-29 Tyco Electronics Amp Kk 電気コンタクトおよびそれを用いた電気接続部材
US6525407B1 (en) * 2001-06-29 2003-02-25 Novellus Systems, Inc. Integrated circuit package
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6534392B1 (en) 2001-09-14 2003-03-18 Tessera, Inc. Methods of making microelectronic assemblies using bonding stage and bonding stage therefor
US6784555B2 (en) 2001-09-17 2004-08-31 Dow Corning Corporation Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes
US7074481B2 (en) 2001-09-17 2006-07-11 Dow Corning Corporation Adhesives for semiconductor applications efficient processes for producing such devices and the devices per se produced by the efficient processes
DE10297316T5 (de) * 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6793759B2 (en) 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices
US7335995B2 (en) 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US6800944B2 (en) * 2001-12-19 2004-10-05 Texas Instruments Incorporated Power/ground ring substrate for integrated circuits
US6977345B2 (en) * 2002-01-08 2005-12-20 International Business Machines Corporation Vents with signal image for signal return path
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US8089142B2 (en) * 2002-02-13 2012-01-03 Micron Technology, Inc. Methods and apparatus for a stacked-die interposer
US6575766B1 (en) 2002-02-26 2003-06-10 Intel Corporation Laminated socket contacts
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115459A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
US7423336B2 (en) 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US6744640B2 (en) 2002-04-10 2004-06-01 Gore Enterprise Holdings, Inc. Board-level EMI shield with enhanced thermal dissipation
US6574114B1 (en) * 2002-05-02 2003-06-03 3M Innovative Properties Company Low contact force, dual fraction particulate interconnect
US6992399B2 (en) * 2002-05-24 2006-01-31 Northrop Grumman Corporation Die connected with integrated circuit component for electrical signal passing therebetween
AU2003276729A1 (en) * 2002-06-17 2003-12-31 Henkel Corporation Interlayer dielectric and pre-applied die attach adhesive materials
DE10297755T5 (de) * 2002-06-19 2005-09-01 United Test And Assembly Center (S) Pte Ltd. Konfektionierung einer Mikrochip-Vorrichtung
US20040089930A1 (en) * 2002-06-25 2004-05-13 Tessera, Inc. Simplified stacked chip assemblies
US6952047B2 (en) * 2002-07-01 2005-10-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6867065B2 (en) * 2002-07-03 2005-03-15 Tessera, Inc. Method of making a microelectronic assembly
US20040012078A1 (en) * 2002-07-22 2004-01-22 Hortaleza Edgardo R. Folded tape area array package with one metal layer
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
AU2003265417A1 (en) * 2002-08-16 2004-03-03 Tessera, Inc. Microelectronic packages with self-aligning features
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7061122B2 (en) * 2002-10-11 2006-06-13 Tessera, Inc. Components, methods and assemblies for multi-chip packages
US7265045B2 (en) 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US6877992B2 (en) 2002-11-01 2005-04-12 Airborn, Inc. Area array connector having stacked contacts for improved current carrying capacity
US7098074B2 (en) * 2002-11-13 2006-08-29 Tessera, Inc. Microelectronic assemblies having low profile connections
JP4225036B2 (ja) * 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
US7176044B2 (en) * 2002-11-25 2007-02-13 Henkel Corporation B-stageable die attach adhesives
JP4208840B2 (ja) * 2002-12-17 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置
US6979208B2 (en) 2002-12-19 2005-12-27 Intel Corporation Laminated socket contacts
DE10261876B4 (de) * 2002-12-20 2004-12-09 Solarc Innovative Solarprodukte Gmbh Herstellungsverfahren für Solarmodule mittels Leitkleber-Bonding und Solarmodule mit Leitkleberbrücken
US7179286B2 (en) 2003-02-21 2007-02-20 Boston Scientific Scimed, Inc. Stent with stepped connectors
DE10308095B3 (de) * 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US20040222518A1 (en) * 2003-02-25 2004-11-11 Tessera, Inc. Ball grid array with bumps
JP2006520102A (ja) * 2003-03-07 2006-08-31 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体装置、半導体本体並びにその製造方法
US7230339B2 (en) * 2003-03-28 2007-06-12 Intel Corporation Copper ring solder mask defined ball grid array pad
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
US6905342B2 (en) * 2003-04-01 2005-06-14 Hewlett-Packard Development Company, L.P. Protected electrical interconnect assemblies
US6913343B2 (en) * 2003-04-30 2005-07-05 Hewlett-Packard Development Company, L.P. Methods for forming and protecting electrical interconnects and resultant assemblies
US7083267B2 (en) * 2003-04-30 2006-08-01 Hewlett-Packard Development Company, L.P. Slotted substrates and methods and systems for forming same
US20040245617A1 (en) * 2003-05-06 2004-12-09 Tessera, Inc. Dense multichip module
US6940158B2 (en) * 2003-05-30 2005-09-06 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
CN100587962C (zh) 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
US20050082654A1 (en) * 2003-09-26 2005-04-21 Tessera, Inc. Structure and self-locating method of making capped chips
US8489196B2 (en) * 2003-10-03 2013-07-16 Medtronic, Inc. System, apparatus and method for interacting with a targeted tissue of a patient
US7462936B2 (en) * 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US20050116344A1 (en) * 2003-10-29 2005-06-02 Tessera, Inc. Microelectronic element having trace formed after bond layer
US7183643B2 (en) * 2003-11-04 2007-02-27 Tessera, Inc. Stacked packages and systems incorporating the same
US7582510B2 (en) * 2003-11-10 2009-09-01 Henkel Corporation Electronic packaging materials for use with low-k dielectric-containing semiconductor devices
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US20050110131A1 (en) * 2003-11-24 2005-05-26 Lee Kevin J. Vertical wafer stacking using an interposer
US20050108875A1 (en) * 2003-11-26 2005-05-26 Mathieu Gaetan L. Methods for making vertical electric feed through structures usable to form removable substrate tiles in a wafer test system
US7024763B2 (en) 2003-11-26 2006-04-11 Formfactor, Inc. Methods for making plated through holes usable as interconnection wire or probe attachments
JP4492233B2 (ja) * 2003-11-27 2010-06-30 株式会社デンソー 半導体チップの実装構造および半導体チップの実装方法
US7521785B2 (en) * 2003-12-23 2009-04-21 Tessera, Inc. Packaged systems with MRAM
US7176043B2 (en) * 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US7098544B2 (en) * 2004-01-06 2006-08-29 International Business Machines Corporation Edge seal for integrated circuit chips
US20050156330A1 (en) * 2004-01-21 2005-07-21 Harris James M. Through-wafer contact to bonding pad
US20050163966A1 (en) * 2004-01-23 2005-07-28 Chengalva Mahesh K. Surface mounting of components
US7368695B2 (en) * 2004-05-03 2008-05-06 Tessera, Inc. Image sensor package and fabrication method
ATE541312T1 (de) 2004-05-28 2012-01-15 Nxp Bv Chip mit zwei gruppen von chipkontakten
JP2005347299A (ja) * 2004-05-31 2005-12-15 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
DE102004027787A1 (de) * 2004-06-08 2006-01-05 Infineon Technologies Ag Halbleiterbauteile mit Kunststoffgehäuse und Verfahren zur Herstellung derselben
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
WO2006004671A2 (en) * 2004-06-25 2006-01-12 Tessera, Inc. Microelectronic package structure with spherical contact pins
US7300821B2 (en) * 2004-08-31 2007-11-27 Micron Technology, Inc. Integrated circuit cooling and insulating device and method
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US20060051912A1 (en) * 2004-09-09 2006-03-09 Ati Technologies Inc. Method and apparatus for a stacked die configuration
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US7202562B2 (en) * 2004-12-02 2007-04-10 Micron Technology, Inc. Integrated circuit cooling system and method
US7208820B2 (en) * 2004-12-29 2007-04-24 Tessera, Inc. Substrate having a plurality of I/O routing arrangements for a microelectronic device
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US20060183270A1 (en) * 2005-02-14 2006-08-17 Tessera, Inc. Tools and methods for forming conductive bumps on microelectronic elements
US7456046B2 (en) * 2005-02-23 2008-11-25 International Business Machines Corporation Method to create flexible connections for integrated circuits
KR101357765B1 (ko) * 2005-02-25 2014-02-11 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
US7939934B2 (en) * 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7265443B2 (en) * 2005-04-29 2007-09-04 Texas Instruments Incorporated Wire bonded semiconductor device having low inductance and noise
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US20060286717A1 (en) * 2005-05-06 2006-12-21 Tessera, Inc. Stacked microelectronic assemblies having basal compliant layers
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
TW200644261A (en) 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
JP4548264B2 (ja) * 2005-08-01 2010-09-22 株式会社デンソー 車両用交流発電機
US7847389B2 (en) * 2005-11-15 2010-12-07 Nec Corporation Semiconductor package, electronic part and electronic device
US20070138644A1 (en) * 2005-12-15 2007-06-21 Tessera, Inc. Structure and method of making capped chip having discrete article assembled into vertical interconnect
US7679201B2 (en) * 2005-12-20 2010-03-16 Intel Corporation Device package
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
TWI329917B (en) * 2006-04-04 2010-09-01 Chipmos Technologies Inc Semiconductor chip having fine pitch bumps and bumps thereof
US20070290321A1 (en) * 2006-06-14 2007-12-20 Honeywell International Inc. Die stack capacitors, assemblies and methods
CN101506971B (zh) 2006-08-17 2013-06-05 Nxp股份有限公司 具有凸出电极的半导体元件和半导体组合装置
CN101506973A (zh) 2006-08-17 2009-08-12 Nxp股份有限公司 蚀刻步骤期间对电极的正确钻蚀的测试
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7545029B2 (en) 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7425758B2 (en) 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
US20080054490A1 (en) 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US7988720B2 (en) 2006-09-12 2011-08-02 Boston Scientific Scimed, Inc. Longitudinally flexible expandable stent
US7417310B2 (en) * 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US8735183B2 (en) * 2007-04-12 2014-05-27 Micron Technology, Inc. System in package (SIP) with dual laminate interposers
US7687895B2 (en) * 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US8008188B2 (en) * 2007-06-11 2011-08-30 Ppg Industries Ohio, Inc. Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials
JP5048420B2 (ja) * 2007-08-17 2012-10-17 新光電気工業株式会社 半導体装置及びその製造方法
DE102007042593B4 (de) * 2007-09-07 2018-10-31 Continental Automotive Gmbh Modul für eine integrierte Steuerelektronik mit vereinfachtem Aufbau
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
KR100794191B1 (ko) 2007-12-12 2008-01-11 주식회사 파이컴 탄성 변위에 따른 다수 개의 접속 소자의 정렬 방법
WO2009117345A2 (en) 2008-03-17 2009-09-24 Henkel Corporation Adhesive compositions for use in die attach applications
JP5012612B2 (ja) * 2008-03-26 2012-08-29 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
WO2009142940A1 (en) * 2008-05-20 2009-11-26 E. I. Du Pont De Nemours And Company Assemblies comprising a thermally and dimensionally stable polyimide film, an electrode and an absorber layer, and methods relating thereto
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US9165841B2 (en) * 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US9164404B2 (en) * 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US8212346B2 (en) * 2008-10-28 2012-07-03 Global Foundries, Inc. Method and apparatus for reducing semiconductor package tensile stress
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8837164B2 (en) * 2009-01-22 2014-09-16 Kyocera Corporation Substrate for mounting device and package for housing device employing the same
EP2242094A1 (en) 2009-04-17 2010-10-20 Nxp B.V. Foil and method for foil-based bonding and resulting package
US8227918B2 (en) 2009-09-16 2012-07-24 International Business Machines Corporation Robust FBEOL and UBM structure of C4 interconnects
US20120231257A1 (en) 2009-11-20 2012-09-13 E.I. Du Pont De Nemours And Company Thermally and dimensionally stable polyimide films and methods relating thereto
US20110123796A1 (en) 2009-11-20 2011-05-26 E.I. Dupont De Nemours And Company Interposer films useful in semiconductor packaging applications, and methods relating thereto
US8698320B2 (en) * 2009-12-07 2014-04-15 Henkel IP & Holding GmbH Curable resin compositions useful as underfill sealants for use with low-k dielectric-containing semiconductor devices
US8799845B2 (en) 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
TWM397596U (en) * 2010-03-22 2011-02-01 Mao Bang Electronic Co Ltd Integrated circuit chip card
US8860193B2 (en) * 2010-06-04 2014-10-14 Marvell World Trade Ltd. Pad configurations for an electronic package assembly
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8198739B2 (en) 2010-08-13 2012-06-12 Endicott Interconnect Technologies, Inc. Semi-conductor chip with compressible contact structure and electronic package utilizing same
US8830689B2 (en) 2010-09-16 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Interposer-embedded printed circuit board
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8378478B2 (en) 2010-11-24 2013-02-19 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and vias connected to the central contacts
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101118711B1 (ko) 2010-12-17 2012-03-12 테세라, 인코포레이티드 중앙 콘택을 구비한 적층형 마이크로전자 조립체
KR101061531B1 (ko) 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US20120268899A1 (en) 2011-04-21 2012-10-25 Tessera Research Llc Reinforced fan-out wafer-level package
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8854072B2 (en) * 2011-06-03 2014-10-07 Hai Dau High temperature-low leakage probe apparatus and method of manufacturing same
US8525338B2 (en) 2011-06-07 2013-09-03 Tessera, Inc. Chip with sintered connections to package
US8890304B2 (en) 2011-06-08 2014-11-18 Tessera, Inc. Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
JP5947904B2 (ja) 2011-10-03 2016-07-06 インヴェンサス・コーポレイション 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化
WO2013052372A2 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
JP2014528652A (ja) 2011-10-03 2014-10-27 インヴェンサス・コーポレイション パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
KR101840240B1 (ko) 2011-10-03 2018-05-04 인벤사스 코포레이션 마이크로 전자 패키지
WO2013052324A2 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
DE102011115886B4 (de) * 2011-10-15 2020-06-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8637992B2 (en) 2011-11-30 2014-01-28 Invensas Corporation Flip chip package for DRAM with two underfill materials
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
JP2013258044A (ja) * 2012-06-12 2013-12-26 Molex Inc コネクタ
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
JP2015523742A (ja) 2012-08-02 2015-08-13 テッセラ，インコーポレイテッド ２以上のダイにおける複数ダイ・フェースダウン・スタッキング
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8846447B2 (en) 2012-08-23 2014-09-30 Invensas Corporation Thin wafer handling and known good die test method
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
SG11201503242WA (en) * 2012-11-05 2015-05-28 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
TWI487921B (zh) * 2012-11-05 2015-06-11 矽品精密工業股份有限公司 半導體封裝件之測試方法
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9165906B2 (en) 2012-12-10 2015-10-20 Invensas Corporation High performance package on package
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8907500B2 (en) 2013-02-04 2014-12-09 Invensas Corporation Multi-die wirebond packages with elongated windows
US8786069B1 (en) 2013-03-15 2014-07-22 Invensas Corporation Reconfigurable pop
US9777197B2 (en) 2013-10-23 2017-10-03 Sunray Scientific, Llc UV-curable anisotropic conductive adhesive
US9365749B2 (en) 2013-05-31 2016-06-14 Sunray Scientific, Llc Anisotropic conductive adhesive with reduced migration
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9154972B2 (en) * 2013-06-12 2015-10-06 Apple Inc. Methods and apparatus for testing electronic devices with antenna arrays
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
JP6215755B2 (ja) * 2014-04-14 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9754910B2 (en) * 2014-06-05 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
US9040316B1 (en) 2014-06-12 2015-05-26 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9543277B1 (en) 2015-08-20 2017-01-10 Invensas Corporation Wafer level packages with mechanically decoupled fan-in and fan-out areas
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10157803B2 (en) * 2016-09-19 2018-12-18 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10573601B2 (en) 2016-09-19 2020-02-25 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
USD887998S1 (en) * 2017-02-17 2020-06-23 Stat Peel Ag Chip
US11652031B2 (en) * 2018-12-13 2023-05-16 Intel Corporation Shrinkable package assembly
TWI700499B (zh) * 2019-07-17 2020-08-01 美商第一檢測有限公司 晶片測試系統
TWI743907B (zh) * 2020-07-28 2021-10-21 華烽科技股份有限公司 預燒測試高電流提昇裝置

Family Cites Families (230)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35119A (en) * 1862-04-29 Improvement in corn-sh ellers
US3302067A (en) * 1967-01-31 Modular circuit package utilizing solder coated
DE1238459B (de) 1961-04-27 1967-04-13 Hoechst Ag Verfahren zur Herstellung von Carbonsaeureestern von ungesaettigten Alkoholen
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
US3390308A (en) * 1966-03-31 1968-06-25 Itt Multiple chip integrated circuit assembly
US3426252A (en) * 1966-05-03 1969-02-04 Bell Telephone Labor Inc Semiconductive device including beam leads
DE1539692A1 (de) * 1966-06-23 1969-10-16 Blume & Redecker Gmbh Umklebevorrichtung fuer Spulen
US3474297A (en) * 1967-06-30 1969-10-21 Texas Instruments Inc Interconnection system for complex semiconductor arrays
US3689991A (en) * 1968-03-01 1972-09-12 Gen Electric A method of manufacturing a semiconductor device utilizing a flexible carrier
US3680206A (en) * 1969-06-23 1972-08-01 Ferranti Ltd Assemblies of semiconductor devices having mounting pillars as circuit connections
DE2119567C2 (de) * 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
US3683105A (en) * 1970-10-13 1972-08-08 Westinghouse Electric Corp Microcircuit modular package
US3680037A (en) * 1970-11-05 1972-07-25 Tech Wire Prod Inc Electrical interconnector
US3864728A (en) * 1970-11-20 1975-02-04 Siemens Ag Semiconductor components having bimetallic lead connected thereto
US3724068A (en) * 1971-02-25 1973-04-03 Du Pont Semiconductor chip packaging apparatus and method
US3772575A (en) * 1971-04-28 1973-11-13 Rca Corp High heat dissipation solder-reflow flip chip transistor
US3670091A (en) 1971-05-20 1972-06-13 Sqrague Electric Co Encapsulated electrical components with protective pre-coat containing collapsible microspheres
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
GB1387587A (en) * 1971-07-22 1975-03-19 Plessey Co Ltd Electrical interconnectors and connector assemblies
CA954635A (en) * 1972-06-06 1974-09-10 Microsystems International Limited Mounting leads and method of fabrication
US3823467A (en) * 1972-07-07 1974-07-16 Westinghouse Electric Corp Solid-state circuit module
US3952404A (en) * 1973-07-30 1976-04-27 Sharp Kabushiki Kaisha Beam lead formation method
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
UST955008I4 (en) * 1974-08-19 1977-02-01 International Business Machines Corporation Flip chip structure including a silicon semiconductor element bonded to an Si3 N4 base substrate
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US4189825A (en) * 1975-06-04 1980-02-26 Raytheon Company Integrated test and assembly device
JPS5379335A (en) † 1976-12-24 1978-07-13 Hitachi Ltd Memory unit
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPS53149763A (en) * 1977-06-01 1978-12-27 Citizen Watch Co Ltd Mounting method of semiconductor integrate circuit
DE2745571A1 (de) 1977-10-11 1979-04-19 Klippan Nv Vorrichtung zum buendeln von waren
US4179802A (en) * 1978-03-27 1979-12-25 International Business Machines Corporation Studded chip attachment process
FR2439478A1 (fr) 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US4225900A (en) 1978-10-25 1980-09-30 Raytheon Company Integrated circuit device package interconnect means
US4268848A (en) 1979-05-07 1981-05-19 Motorola, Inc. Preferred device orientation on integrated circuits for better matching under mechanical stress
US5861670A (en) 1979-10-04 1999-01-19 Fujitsu Limited Semiconductor device package
SU1003396A1 (ru) 1980-02-08 1983-03-07 Институт коллоидной химии и химии воды АН УССР Электрический соединитель
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
US4371912A (en) 1980-10-01 1983-02-01 Motorola, Inc. Method of mounting interrelated components
US4549247A (en) 1980-11-21 1985-10-22 Gao Gesellschaft Fur Automation Und Organisation Mbh Carrier element for IC-modules
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
CA1183280A (en) 1981-02-09 1985-02-26 Francis N. Sinnadurai Integrated circuit chip carrier
US4525921A (en) 1981-07-13 1985-07-02 Irvine Sensors Corporation High-density electronic processing package-structure and fabrication
US4472876A (en) * 1981-08-13 1984-09-25 Minnesota Mining And Manufacturing Company Area-bonding tape
US4410905A (en) * 1981-08-14 1983-10-18 Amp Incorporated Power, ground and decoupling structure for chip carriers
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
US4435740A (en) * 1981-10-30 1984-03-06 International Business Machines Corporation Electric circuit packaging member
US4536469A (en) * 1981-11-23 1985-08-20 Raytheon Company Semiconductor structures and manufacturing methods
FR2521350B1 (fr) 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
US4754316A (en) 1982-06-03 1988-06-28 Texas Instruments Incorporated Solid state interconnection system for three dimensional integrated circuit structures
US4638348A (en) 1982-08-10 1987-01-20 Brown David F Semiconductor chip carrier
US4761681A (en) 1982-09-08 1988-08-02 Texas Instruments Incorporated Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration
DE3248385A1 (de) 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
US4658332A (en) * 1983-04-04 1987-04-14 Raytheon Company Compliant layer printed circuit board
US4648179A (en) * 1983-06-30 1987-03-10 International Business Machines Corporation Process of making interconnection structure for semiconductor device
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
KR900001273B1 (ko) * 1983-12-23 1990-03-05 후지쑤 가부시끼가이샤 반도체 집적회로 장치
US4672737A (en) 1984-01-23 1987-06-16 Irvine Sensors Corporation Detector array module fabrication process
US4670770A (en) * 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
US4574470A (en) * 1984-03-19 1986-03-11 Trilogy Computer Development Partners, Ltd. Semiconductor chip mounting system
US4597617A (en) * 1984-03-19 1986-07-01 Tektronix, Inc. Pressure interconnect package for integrated circuits
US4627151A (en) * 1984-03-22 1986-12-09 Thomson Components-Mostek Corporation Automatic assembly of integrated circuits
US4685998A (en) * 1984-03-22 1987-08-11 Thomson Components - Mostek Corp. Process of forming integrated circuits with contact pads in a standard array
KR890004820B1 (ko) 1984-03-28 1989-11-27 인터내셔널 비지네스 머신즈 코포레이션 배저장밀도의 메모리 모듈 및 보드와 그 형성방법
US4667220A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip module interconnection system
GB8412674D0 (en) 1984-05-18 1984-06-27 British Telecomm Integrated circuit chip carrier
US4631820A (en) 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component
JPS6159860A (ja) * 1984-08-31 1986-03-27 Fujitsu Ltd 半導体集積回路装置の製造方法
US4772936A (en) * 1984-09-24 1988-09-20 United Technologies Corporation Pretestable double-sided tab design
US4655524A (en) * 1985-01-07 1987-04-07 Rogers Corporation Solderless connection apparatus
US4649415A (en) * 1985-01-15 1987-03-10 National Semiconductor Corporation Semiconductor package with tape mounted die
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4628406A (en) * 1985-05-20 1986-12-09 Tektronix, Inc. Method of packaging integrated circuit chips, and integrated circuit package
DE3675321D1 (de) 1985-08-16 1990-12-06 Dai Ichi Seiko Co Ltd Halbleiteranordnung mit packung vom steckerstifttyp.
JPS6253000A (ja) 1985-08-31 1987-03-07 日本電気株式会社 半導体の実装構造
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US4949224A (en) 1985-09-20 1990-08-14 Sharp Kabushiki Kaisha Structure for mounting a semiconductor device
US4874721A (en) * 1985-11-11 1989-10-17 Nec Corporation Method of manufacturing a multichip package with increased adhesive strength
US4686998A (en) 1985-11-12 1987-08-18 Mediscan Research Limited Patient temperature and heartbeat rate monitoring system
US4924353A (en) * 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4700276A (en) 1986-01-03 1987-10-13 Motorola Inc. Ultra high density pad array chip carrier
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
US4793814A (en) * 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4890157A (en) * 1986-01-31 1989-12-26 Texas Instruments Incorporated Integrated circuit product having a polyimide film interconnection structure
US4709468A (en) * 1986-01-31 1987-12-01 Texas Instruments Incorporated Method for producing an integrated circuit product having a polyimide film interconnection structure
US4721993A (en) * 1986-01-31 1988-01-26 Olin Corporation Interconnect tape for use in tape automated bonding
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
US4890152A (en) 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
US4681654A (en) * 1986-05-21 1987-07-21 International Business Machines Corporation Flexible film semiconductor chip carrier
US4734825A (en) 1986-09-05 1988-03-29 Motorola Inc. Integrated circuit stackable package
KR900007231B1 (ko) * 1986-09-16 1990-10-05 가부시키가이샤 도시바 반도체집적회로장치
JPH0777247B2 (ja) 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4937203A (en) * 1986-09-26 1990-06-26 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4884122A (en) * 1988-08-05 1989-11-28 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
GB8626828D0 (en) * 1986-10-11 1986-12-10 Microelectronics & Computer Pressure contact interconnect from tape
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
DE3639630A1 (de) * 1986-11-20 1988-06-01 Gao Ges Automation Org Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
US4814295A (en) * 1986-11-26 1989-03-21 Northern Telecom Limited Mounting of semiconductor chips on a plastic substrate
US4801992A (en) 1986-12-01 1989-01-31 Motorola Inc. Three dimensional interconnected integrated circuit
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4990948A (en) 1986-12-27 1991-02-05 Canon Kabushiki Kaisha Flexible printed circuit board
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US5086337A (en) * 1987-01-19 1992-02-04 Hitachi, Ltd. Connecting structure of electronic part and electronic device using the structure
US4783719A (en) * 1987-01-20 1988-11-08 Hughes Aircraft Company Test connector for electrical devices
US4766670A (en) * 1987-02-02 1988-08-30 International Business Machines Corporation Full panel electronic packaging structure and method of making same
US4855867A (en) * 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
US4942140A (en) * 1987-03-25 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Method of packaging semiconductor device
US4874722A (en) 1987-04-16 1989-10-17 Texas Instruments Incorporated Process of packaging a semiconductor device with reduced stress forces
US4953005A (en) 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4862249A (en) 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4933810A (en) 1987-04-30 1990-06-12 Honeywell Inc. Integrated circuit interconnector
KR880014671A (ko) 1987-05-27 1988-12-24 미다 가쓰시게 수지로 충진된 반도체 장치
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
JP2567870B2 (ja) * 1987-09-17 1996-12-25 株式会社日立製作所 半導体記憶装置
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
US4967261A (en) * 1987-07-30 1990-10-30 Mitsubishi Denki Kabushiki Kaisha Tape carrier for assembling an IC chip on a substrate
US4855872A (en) * 1987-08-13 1989-08-08 General Electric Company Leadless ceramic chip carrier printed wiring board adapter
GB2209867B (en) * 1987-09-16 1990-12-19 Advanced Semiconductor Package Method of forming an integrated circuit chip carrier
US5016138A (en) 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
JPH01129431A (ja) 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
US5028986A (en) 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US4841355A (en) 1988-02-10 1989-06-20 Amdahl Corporation Three-dimensional microelectronic package for semiconductor chips
JP2706077B2 (ja) * 1988-02-12 1998-01-28 株式会社日立製作所 樹脂封止型半導体装置及びその製造方法
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
US4829405A (en) † 1988-03-14 1989-05-09 International Business Machines Corporation Tape automated bonding package
US4847146A (en) * 1988-03-21 1989-07-11 Hughes Aircraft Company Process for fabricating compliant layer board with selectively isolated solder pads
US5072283A (en) * 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
US4937707A (en) * 1988-05-26 1990-06-26 International Business Machines Corporation Flexible carrier for an electronic device
US4987100A (en) 1988-05-26 1991-01-22 International Business Machines Corporation Flexible carrier for an electronic device
US4842662A (en) * 1988-06-01 1989-06-27 Hewlett-Packard Company Process for bonding integrated circuit components
FR2634340B1 (fr) * 1988-07-13 1994-06-17 Thomson Csf Dispositif d'interconnexion entre un circuit integre et un circuit electrique, application du dispositif a la connexion d'un circuit integre notamment a un circuit imprime, et procede de fabrication du dispositif
US4887148A (en) * 1988-07-15 1989-12-12 Advanced Micro Devices, Inc. Pin grid array package structure
US4937653A (en) 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
EP0351581A1 (de) * 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
US4939316A (en) 1988-10-05 1990-07-03 Olin Corporation Aluminum alloy semiconductor packages
US4956694A (en) 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
US5001542A (en) 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH02174255A (ja) * 1988-12-27 1990-07-05 Mitsubishi Electric Corp 半導体集積回路装置
US5192716A (en) 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
US5055907A (en) * 1989-01-25 1991-10-08 Mosaic, Inc. Extended integration semiconductor structure with wiring layers
US4996583A (en) 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
JPH07114223B2 (ja) † 1989-03-07 1995-12-06 日本電気株式会社 半導体装置
DE3911711A1 (de) * 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5023205A (en) * 1989-04-27 1991-06-11 Polycon Method of fabricating hybrid circuit structures
US4953060A (en) 1989-05-05 1990-08-28 Ncr Corporation Stackable integrated circuit chip package with improved heat removal
US5027191A (en) * 1989-05-11 1991-06-25 Westinghouse Electric Corp. Cavity-down chip carrier with pad grid array
US5089880A (en) 1989-06-07 1992-02-18 Amdahl Corporation Pressurized interconnection system for semiconductor chips
US5072075A (en) 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
US5412247A (en) 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5504035A (en) 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5053922A (en) * 1989-08-31 1991-10-01 Hewlett-Packard Company Demountable tape-automated bonding system
JP2978511B2 (ja) * 1989-09-20 1999-11-15 株式会社日立製作所 集積回路素子実装構造体
US5217916A (en) 1989-10-03 1993-06-08 Trw Inc. Method of making an adaptive configurable gate array
US5006673A (en) * 1989-12-07 1991-04-09 Motorola, Inc. Fabrication of pad array carriers from a universal interconnect structure
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US4989069A (en) * 1990-01-29 1991-01-29 Motorola, Inc. Semiconductor package having leads that break-away from supports
US5006922A (en) 1990-02-14 1991-04-09 Motorola, Inc. Packaged semiconductor device having a low cost ceramic PGA package
US5046238A (en) 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5123850A (en) 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
SG52794A1 (en) 1990-04-26 1998-09-28 Hitachi Ltd Semiconductor device and method for manufacturing same
US5065227A (en) 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
WO1991018957A1 (en) * 1990-06-08 1991-12-12 Minnesota Mining And Manufacturing Company Reworkable adhesive for electronic applications
US5583375A (en) 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5173766A (en) 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5377077A (en) 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
US5475920A (en) 1990-08-01 1995-12-19 Burns; Carmen D. Method of assembling ultra high density integrated circuit packages
WO1992003035A1 (en) 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5019673A (en) * 1990-08-22 1991-05-28 Motorola, Inc. Flip-chip package for integrated circuits
US5029325A (en) * 1990-08-31 1991-07-02 Motorola, Inc. TAB tape translator for use with semiconductor devices
US5086558A (en) 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5258330A (en) 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
CA2050091C (en) 1990-10-03 1999-06-15 Richard C. Eden Electronic circuit and method with thermal management
US5117275A (en) 1990-10-24 1992-05-26 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology
US5117282A (en) 1990-10-29 1992-05-26 Harris Corporation Stacked configuration for integrated circuit devices
US5136366A (en) 1990-11-05 1992-08-04 Motorola, Inc. Overmolded semiconductor package with anchoring means
US5172303A (en) 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
US5216278A (en) 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5241133A (en) 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5289346A (en) 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5379191A (en) 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
US5225966A (en) 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5252857A (en) 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
US5227583A (en) 1991-08-20 1993-07-13 Microelectronic Packaging America Ceramic package and method for making same
US5128831A (en) * 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
US5350947A (en) 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5161090A (en) * 1991-12-13 1992-11-03 Hewlett-Packard Company Heat pipe-electrical interconnect integration for chip modules
US5360992A (en) * 1991-12-20 1994-11-01 Micron Technology, Inc. Two piece assembly for the selection of pinouts and bond options on a semiconductor device
US5282312A (en) 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
JPH05218281A (ja) 1992-02-07 1993-08-27 Texas Instr Japan Ltd 半導体装置
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5313096A (en) 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
US5210939A (en) 1992-04-17 1993-05-18 Intel Corporation Lead grid array integrated circuit
JPH0653277A (ja) 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5266912A (en) 1992-08-19 1993-11-30 Micron Technology, Inc. Inherently impedance matched multiple integrated circuit module
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置
US5414298A (en) 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
DE69405832T2 (de) 1993-07-28 1998-02-05 Whitaker Corp Von der Peripherie-unabhängiges präzises Positionsglied für einen Halbleiterchip und Herstellungsverfahren dafür
US5394009A (en) 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
US5431571A (en) 1993-11-22 1995-07-11 W. L. Gore & Associates, Inc. Electrical conductive polymer matrix
US5454160A (en) 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
US5477082A (en) 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
KR950027550U (ko) 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
US5675180A (en) 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
KR100218996B1 (ko) 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
US5627405A (en) 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US5808874A (en) 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6020220A (en) 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US5864177A (en) * 1996-12-12 1999-01-26 Honeywell Inc. Bypass capacitors for chip and wire circuit assembly
US6190509B1 (en) 1997-03-04 2001-02-20 Tessera, Inc. Methods of making anisotropic conductive elements for use in microelectronic packaging
US5994166A (en) 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US5950070A (en) 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP3644662B2 (ja) 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
US5861678A (en) * 1997-12-23 1999-01-19 Micron Technology, Inc. Method and system for attaching semiconductor dice to substrates

Also Published As

Publication number Publication date
DE69132880T2 (de) 2002-09-12
EP1111672A2 (en) 2001-06-27
DE69133468D1 (de) 2005-07-07
CA2091438A1 (en) 1992-03-25
DK0551382T3 (da) 2002-04-15
DE69133558T2 (de) 2007-11-29
DK1353374T3 (da) 2007-05-21
EP0551382A4 (en) 1993-09-01
DE69133468T2 (de) 2005-10-13
WO1992005582A1 (en) 1992-04-02
US6465893B1 (en) 2002-10-15
EP1353374A1 (en) 2003-10-15
ES2281598T3 (es) 2007-10-01
US5347159A (en) 1994-09-13
AU8731291A (en) 1992-04-15
US6133627A (en) 2000-10-17
ES2242704T3 (es) 2005-11-16
ATE211305T1 (de) 2002-01-15
ATE352870T1 (de) 2007-02-15
ATE297054T2 (de) 2005-06-15
ES2167313T3 (es) 2002-05-16
US6372527B1 (en) 2002-04-16
US20020011663A1 (en) 2002-01-31
DE69133468T3 (de) 2016-12-29
EP0551382B1 (en) 2001-12-19
CA2091438C (en) 2000-08-08
DE69132880D1 (de) 2002-01-31
KR970005709B1 (ko) 1997-04-19
JP2924923B2 (ja) 1999-07-26
EP0551382A1 (en) 1993-07-21
EP1353374B1 (en) 2007-01-24
EP1111672B2 (en) 2016-08-03
EP1111672B1 (en) 2005-06-01
EP1111672A3 (en) 2002-09-18
US6392306B1 (en) 2002-05-21
JPH06504408A (ja) 1994-05-19
DE69133558D1 (de) 2007-03-15
US5148265A (en) 1992-09-15
US6433419B2 (en) 2002-08-13

Similar Documents

Publication Publication Date Title
ES2242704T5 (es) Conjuntos de chips semiconductores, procedimientos de fabricación de los mismos y componentes para los mismos
US5679977A (en) Semiconductor chip assemblies, methods of making same and components for same
US7198969B1 (en) Semiconductor chip assemblies, methods of making same and components for same
US5852326A (en) Face-up semiconductor chip assembly
US5258330A (en) Semiconductor chip assemblies with fan-in leads
US20050218495A1 (en) Microelectronic assembly having encapsulated wire bonding leads
US5018005A (en) Thin, molded, surface mount electronic device
US7427810B2 (en) Semiconductor device including semiconductor element mounted on another semiconductor element
US6603209B1 (en) Compliant integrated circuit package
JP4038021B2 (ja) 半導体装置の製造方法
US20050046036A1 (en) Semiconductor device, semiconductor module and method of manufacturing semiconductor device
JP2642074B2 (ja) ボールグリッドアレイ型半導体装置およびその製造方法
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법