JPH06504408A - 半導体チップアセンブリ、半導体チップアセンブリの製造方法及び半導体チップアセンブリの部品 - Google Patents

半導体チップアセンブリ、半導体チップアセンブリの製造方法及び半導体チップアセンブリの部品

Info

Publication number
JPH06504408A
JPH06504408A JP3516995A JP51699591A JPH06504408A JP H06504408 A JPH06504408 A JP H06504408A JP 3516995 A JP3516995 A JP 3516995A JP 51699591 A JP51699591 A JP 51699591A JP H06504408 A JPH06504408 A JP H06504408A
Authority
JP
Japan
Prior art keywords
chip
terminal
assembly
terminals
insert
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3516995A
Other languages
English (en)
Other versions
JP2924923B2 (ja
Inventor
カンドロス，イゴー・ワイ
ディステファーノ，トーマス・エイチ
Original Assignee
テッセラ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27079801&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH06504408(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from US07/586,758 external-priority patent/US5148266A/en
Application filed by テッセラ・インコーポレーテッド filed Critical テッセラ・インコーポレーテッド
Publication of JPH06504408A publication Critical patent/JPH06504408A/ja
Application granted granted Critical
Publication of JP2924923B2 publication Critical patent/JP2924923B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 チ・・プアセンブ１　′　チ　プアセンブ１の　°　びチ・・プアセンブリの　 ４ 技術的分野 本発明は電子的実装技術に関し、より詳細には半導体チップを組み込んでいるア センブリに関し且つ斯かるアセンブリを製造するのに有用な方法及び部品に間す る。
技術的分野 現在の電子デバイスは、通常多数の電子素子を組み込んでいる「集積回路」と呼 ばれている半導体チップを利用している。これらのチップはこれらのチップを物 理的に支持し且つ各チップを回路の他の素子と電気的に相互接続する基板上に固 定されている。基板は１つのチップを保持するのに用いられる個別チップパッケ ージの一部とすることができ且つ外部回路素子への相互接続のための端子を取り 付けることができる。斯かる基板は外部回路基板又はシャーシに固定することが できる。あるいは、いわゆる「ハイブリッド回路」においては、１つ又はそれ以 上のチップがこれらのチップと基板に固定されている他方の回路素子を相互接続 するように構成されている回路パネルを形成している基板に直接固定されている 。どちらの場合も、チップは基板上に確実に保持されなければならず且つ基板に 対する信頼性の高い電子相互接続を提供しなければならない、チップ自体とその 支持基板との間の相互接続は、通常「第２レベル」相互接続と呼ばれる基板と回 路のより大きな素子との間の相互接続と区別して、通常「第ルベル」アセンブリ 即ちチップ相互接続と呼ばれる。
チップと基板の間に第ルベル接続を提供するのに利用される構造体はチップに対 する所要電気相互接続の全てを許容しなければならない０通常「入力−出力」即 ち「ｆ１０Ｊ接続と呼ばれる外部回路素子に対する接続の数は、チップの構造及 び機能によって決定される。多数の機能を実行できる改良されたチップはかなり の数のＩ１０接続を必要おし得る。
チップ及び基板アセンブリの寸法は主要な問題である。各斯かるアセンブリの寸 法は電子デバイス全体の寸法に影響する。チップ間の距離がより小さなよりコン バクトなアセンブリは、より小さな信号伝送遅延を与え、従ってデバイスのより 速い作動を可能にする。
チップを基板に接続している第１レベルの相互接続構造体は一般的に、デバイス 内の温度が作動中に変化するために、熱サイクルによって生じるかなりの歪を被 る。チップ内で消費される電力はチップ及び基板を加熱する傾向があるため、チ ップ及び基板の温度はデバイスがオンになる毎に上昇し且つデバイスがオフにな る毎に下降する。チップ及び基板は一般的に異なった熱膨張係数を有する異なっ た材質から形成されているため、チップ及び基板は一般的に異なった量だけ膨張 し且つ収縮する。これによりチップ上の電気接点はチップ及び基板の温度が変化 する時に基板上の電気接点に対して相対的に移動する。この相対的移動によりチ ップと基板の間の電気的相互接続が変形し、これらの電気的相互接続を機械的応 力の下に置く、これらの応力はデバイスの反復された作動により反復的に適用さ れ、電気的相互接続の破壊をもたらし得る。電力が初めにチップに適用された時 にはチップの温度は基板の温度よりも急速に上昇し得るため、熱サイクル応力は チップ及び基板が同様の熱膨張係数を有する同様の材質から形成されている場合 でも生じ得る。
チップ及び基板アセンブリのコストも主要な問題である。これら全ての問題が一 緒になると、手におえない技術的な課題をもたらす、主要な相互接続構造体及び これらの問題に対処するための方法を提供するためにこれまで種々の試みがなさ れてきたが、これらの試みのどれもどの点においても真に満足するものではなか った。現在、最も広く利用されている主要な相互接続方法はワイヤボンディング 、テープ自動化ボンディング即ちｒＴＡＢＪ及びフリップチップポンディングで ある。
ワイヤボンディングでは、基板はリング上パターンに配置された複数の電導接触 バンド又はランドを有する上面を有している。チップはリング状パターンの中心 の基板の上面に固定されているため、チップは基板上の接触パッドに包囲されて いる。チップは面を上にした配置で取り付けられており、チップの裏の面は基板 の上面と対向しており且つチップの前面は上方を向いて基板とは離れているため 、前面上の電気接点は露出している。チップの前面上の接点と基板の上面上の接 触パッドとの間には細いワイヤが接続されている。これらのワイヤはチップから 基板上の周囲接触パッドに向がって外方に延設している。ワイヤ結合されたアセ ンブリでは、チップ、ワイヤ及び基板の接触パッドによって占められる基板の面 積はチップ自体の表面積よりもがなり大きい。
テープ自動化ボンディングにおいて、ポリマーテープにテープの第１面上に導体 を形成する金属材質の薄層が配設される。これらの導体は全体的にリング状のパ ターンに構成されており且つ全体的に半径方向に向ってリング状パターンの中心 から離れるように延設している。チップは面を下に向けた構成でテープの上に置 かれており、千ノブの前面上の接点はテープの第１面上の導体と対向している。
チップ上の接点はテープ上の導体に結合されている。一般的に、多数の導体のパ ターンがテープの長さ部分に沿って配置されており、１つのチップがこれらの個 別パターンの各々に結合されているため、これらのチップは一旦テープに結合さ れると、テープを進行させることにより連続ワークステーションを通して進める ことができる。各チップが１つのパターンを構成している金属導体に結合された 後、チップ及びパターンのすぐ隣接の部分は封入され、金属導体の最外部は付加 リードに且つ極限基板に固定される。テープ自動化ボンディングによりアセンブ リには熱応力に対する良好な抵抗が与えられるが、これはテープ表面上の薄い金 属リードがかなり柔軟であり、チップの膨張の際に、リードとチップ上の接点と の接合に有意な応力を課すことなくたやすく曲がるためである。しかしながら、 テープ自動化ボンディングに利用されているリードはチップがら外方に半径方向 の「扇型Ｊパターンに延設しているため、アセンブリはチップ自体よりもがなり 大きくなる。
フリーチップボンディングでは、チップの前面上の接点にはんだのがたまりが配 設される。基板はチップ上の接点の配列に対応する配列に配置された接触パッド を有している。はんだのかたまりを有するチップは、その前面が基板の上面に向 いて、チップ上の各接点及びはんだのがたまりが基板の適切な接触パッド上に配 置されるように逆さにされる０次にアセンブリは、はんだを溶がしてチップ上の 各接点を基板の対向する接触パッドに結合するべく加熱される。フリップチップ 構成は扇型パターンに配置されたリードを必要としないため、コンパクトなアセ ンブリが供給される。接触パッドによって占められる基板の面積はチップ自体の 面積と略同じ寸法である。更に、フリップチップボンディング技術はチップの周 辺の接点に限定されない。むしろ、チップ上の接点はチップの前面のほぼ全体を 覆ういわゆる「エリヤアレイ」に配置され得る。従ってフリップチップボンディ ングは多数のＩ１０接点を有するチップに用いるのによく適している。しかしな がら、フリップチップボンディングによって製造されたアセンブリは熱応力にか なり弱い。はんだ相互接続は比較的非柔軟性であり、チップと基板の差異的な膨 張の際に非常に高い応力を受け易い。これらの問題は特に比較的大きなチップに 顕著である。更に、チップを基板に取り付ける前にエリヤアレイの接点を有する チップを試験及び作動又は「焼き付け」するのが困難である。更に、フリップチ ップボンディングは一般的に、はんだのかたまりに適切な空間を与えるためにチ ップ上の接点をエリヤアレイに配置することを必要とする。フリップチップボン ディングは一般的にもともとワイヤボンディング又はテープ自動化ボンディング に対して設計され且つチップの周辺上に密接に離間された接点の列を有するチッ プには適用することができない。
発医Ω！約 本発明の１つの特徴によって半導体チップアセンブリが提供される。本発明のこ の特徴によるアセンブリは通常、複数の面を有し且つ上記面の少なくとも１つの 上に接点を有する半導体チップを含んでいる。このアセンブリは更に、その上に 端子を有するシート状の、柔軟性であることが好ましい素子を含んでおり、これ らの端子はチップ上の接点と電気的に接続されている０本発明のこの特徴による アセンブリは、このシート状素子と上記端子の少なくとも幾つかが上記チップの １つの面の上に置かれ、上記端子は上記チップに対して可動であり且つこれらの 端子のチップ方向への変位を可能にするが斯かる変位に対向するための弾性手段 が配設されていることを特徴とする。上記端子と上記チップとの間にはしなやか な層が配置されていることが最も好ましいが、これは上記端子の上記チップの方 向への移動の際に上記のしなやかな層が圧縮されるようにするためである。
このしなやかな層はシート状素子の中に組み込むかあるいはシート状素子とは別 に形成することができる。接点は通常チップの前面又は上面に配置されている。
シート状素子及び端子はチップの上記前面の上に置かれ得る。あるいは、シート 状素子及び上記端子は上記チップの背面又は底面の上に置かれ得る。シート状素 子の上の端子ははんだボンディングによるのと同じようにして基板上の接触バン ドに接続することができる。端子が、従って基板上の接触バンドがチップの前面 又は背面の上に置かれるため、アセンブリはコンパクトである。端子がチップに 対して平行な方向にチップに対して移動する能力によりチップと基板の差異的な 熱膨張が補償される。
端子のチップの面に向かう運動を蓄積する能力により試験装置による端子の一時 的な保合が非常に容易になり且つアセンブリが基板に取り付けられる前にアセン ブリの試験及び「焼付」が容易になる０本発明の更なる特徴によると、しなやか な層は穴が散在しているしなやかな材質のがたまりを含んでいる。各々の斯かる かたまりはこれらの端子の１つと整合しているのが望ましい。
本発明の更なる特徴により、その上に端子を有する柔軟性のシート状素子を半導 体チップに組み立てる段階及び上記シート状素子の上の端子を上記チップ上の接 点と接続する段階を含む半導体チップアセンブリを製造する方法が提供される。
本発明のこの特徴による方法は、上記シート状素子上の上記端子がチップの表面 の上に置かれるように上記組立段階が行われること及び上記チップと上記端子の 間にしなやかな層が配置されることを特徴とすることが望ましい、これらの方法 は更に、複数の試験プローブと上記端子との間に一時的な電気接点を確立し且つ 上記一時的電気接点を利用して上記チップを始動せしめることによりチップを試 験する段階を特徴とすることが最も好ましい、このしなやかな層によって、一時 的電気接点を確立する段階の間、上記中心端子の少なくとも幾つかの上記チップ の方向への変位が可能になる。一時的電気接点を確立する段階は、複数の端子と 試験つかみ具に固定的に接続されている複数の試験プローブとの間に一時的接点 を同時に確立する段階を含むのが好ましい。
本発明の更なる特徴によると、その上に端子を育する柔軟性のシート状素子を含 む半導体チップに組み立てるための部品であって、上記端子の下に置がれるしな やかな層を特徴とする部品が提供される。このしなやかな層は、低弾性率の材質 のかたまり及びこの低弾性率の材質のかたまりが散在している穴を含んでおり、 この低弾性率の材質のかたまりが上記端子と整合しており、上記しなやかな層の 穴が上記端子と整合していないことが好ましい。
本発明の更なる特徴によるチップアセンブリは前面を有する半導体チ・７ブであ って、この前面上に複数の接点がパターン状に配置されている半導体チップを含 んでいる．前面上の接点のパターンは、前面上の「接点パターン領域」と本明細 書で呼ばれる領域を包囲している。本発明のこの特徴によるチップアセンブリは また、チップの前面の上に置かれる本明細書で「挿入物」と呼ばれるシート状誘 電体素子を含んでいる．この挿入物はチンブの方向に向いている第１面及びチッ プから向いている第２面を有している．挿入物の領域はチップの接点パターン領 域の上に！かれている．この挿入物は第１面から第２面にその中を延設している アパーチュアを有している．この挿入物はまた、挿入物の第２面上にパターン状 に配置されている複数の電導端子を有している．これらの端子の少なくとも幾つ か、及び好ましくはこれらの端子の大部分又は全てはチップ上の接点パターン領 域の上に置かれている挿入物の領域内に配置されている。各々の斯かる端子はチ ップ上の１つの接点と関連している。
このアセンブリはまた、柔軟性の導電リードを含んでいる．これらのリードは挿 入物の中のアバーチュアを通って延設するのが好ましい．各斯かるリードはチッ プの関連の接点に接続されている接触端及び挿入物の第２面上の関連の端子に接 続されている接触端を有している．これらのリード及び挿入物は、これらのリー ドの接触端が少なくとも諸成分の差異的な熱膨張を補償するのに必要な程度だけ これらの端子に対して相対的に可動となるように構成され配置されている．これ らのリードは斯かる移動を可能にするように柔軟性であることが望ましい。挿入 物自体は斯かる移動を容易にするべく柔軟性であることが最も好ましい．本発明 のこの特徴によるアセンブリは必要に応じて上記に論じられたようにしなやかな 層を含み得る。
これらのチップ、挿入物、端子及びリードを組み込んでいるアセンブリは挿入物 の第２面に向けられている上面を有する基板を含むより大きなアセンブリに組み 込むことができる。
本発明のこの特徴による好ましいチップアセンブリはコンパクトであり、多数の 入力／出力接続体を有するチノプに利用し得る．挿入物の上の端子、及び基板上 の対応する接触バノドは、チップ自体の上の接点パターン領域と実質的に同じ寸 法の領域に配置されることが望ましい。
これらの柔軟性のリードは、挿入物の上の端子と一体的に形成され得るが、ある いは別に細いワイヤに形成され得る。これらのリードは柔軟性を増すために曲げ られるのが望ましい。挿入物は、ポリイミド等の高分子材料、フルオロポリマ、 熱可塑性ポリマあるいはエラストマから成る薄い柔軟性シートであることが望ま しい。この構成によると、挿入物の曲がりによりリードの接触端の端子に対する 相対的な移動が容易になり、斯くしてアセンブリの熱サイクルに耐える能力に寄 与する．アセンブリはまた、低弾性率を有するしなやかな誘電封入荊、例えばエ ラストマ封入剤を柔軟性リードを全体的にあるいは部分的に覆うように含み得る ．この封入剤は層の形で提供され、封入荊層の穴が挿入物の第２面上の端子と整 合するようにし得る．端子と基板の接触パッドの間の結合はこれらの穴を通して 延設する．この封入荊は取扱い及びサービスの間比較的繊細なリードを保護する が、熱膨張の間のリードの曲がりあるいはチップと基板の相対的運動のリードに よる唆収を妨げない。
本発明の更に別の特徴によるチップアセンブリは中心領域及びこの中心領域を包 囲する周辺領域を含む前面を存するチップを組み込んでおり、このチップは前面 の周辺領域の配置されている複数の周辺接点を有している．このアセンブリは更 に、チップ前面の中心領域の上に置かれているシート状誘電体挿入物を含むこと が好ましい．挿入物がチップに向って下方に向いている第１面及びチップから離 れるように上方を向いている第２面を有している．挿入物はまた、周辺接点の内 方に配置されているエッジを存している．例えば、挿入物はチップ前面の中心部 分のみの上に置かれ得る．複数の中心端子がこの挿入物の上に配置されており且 つチップ前面の中心領域の上に置かれている．アセンブリはまた、チップ上の周 辺接点の少なくとも幾つかを挿入物の上の中心端子の少なくとも幾つがと接続し ている複数の周辺接触リードを含むことが好ましい。各々の斯かる周辺接触リー ドは斯くして挿入物の上に置かれ且つこれらの中心端子の１つに接続されている 中心端末及び挿入物のエッジの１つを越えて外方に突き出ており且つ周辺接点の １つに接続されている接触端を存している。各周辺接触リードは周辺接点の１つ から内方に挿入物の上の中心端子の１つに向かって延設している。これらの周辺 接触リード及び好ましくは挿入物も、これらの中心端子が差異的な熱膨張によっ て生しる運動を許容するべく周辺接点に対して可動となるように少なくとも部分 的に柔軟性となっている．ここで再び、アセンブリは上記に論しられたしなやか な層を必要に応じて含み得る。周辺接触リードは曲がり部分を含むことが望まし い。
これらの周辺接触リード及び中心端子によって、挿入物の上の端子がチノブ上の 周辺接点と境を接している領域の内側に配置されている「閉じた扇型」の構成が 与えられる。通常、チップ上の周辺接点はチップの各工冫ジに沿って１つ又は２ つの列に全体的に矩形のパターンに配置されているため、チップ上の接点は互い に接近している。対照的に、挿入物の上の端子は挿入物の第２面の上に実質的に 均等に配置され得る．中心端子はいわゆる「エリャアレイ」に配置され得る．従 って、隣接端子間の距離はチップ上の隣接接点間の距離よりも実質的に大きくな り得る．挿入物上の隣接端子間の距離ははんだポンディング及び隣接結合間のか なりの距離を必要とする同様のプロセスを許容するのに十分大きくなり得る．こ れらの周辺接触リードの幾つか又は全てはチンブの周辺接点を越えて外方に突き 出ている外方延長部を有し得る。アセンブリはこれらの外方延長部を保持するた めの固定手段を含み得る．例えば、１つ又はそれ以上の固定素子を周辺接点の外 方に配！することができ、各々の斯かる固定素子を周辺接触リードの上の複数の 外方延長部に物理的に接続することができる．各々の斯かる固定素子は各対の平 行エッジが各々の斯かる固定素子と挿入物との間の延長スロットを画成するよう に挿入物のエッジの１つに全体的に平行に延設している内向エッジを存する誘電 体材質の全体的に平面のストリップであり得、各周辺接触リードはこれらのスロ ットの１つを横切って延設し得る。この構成によると、チップの周辺接点は固定 素子と挿入物との間のスロットと整合するように配置し得る．この固定素子は、 例えば固定素子と挿入物の間をチップ前面の周辺の囲りの離間された位置で延設 しているブリンジ素子によって挿入物に物理的に接続し得る．これらの固定素子 、ブリッジ素子及び挿入物は１つのシート状ユニットとして互いに一体的に形成 し得る．これらの固定素子によって製造作業の間及びサービスの時に周辺接触リ ードに対する物理的強化が与えられる。本明細書で「外側」端子と呼ばれる付加 的な端子は固定素子の上に配置することができ、これらのスロットを横断して延 設している外側端子リードによってチノブ上の周辺接点の幾つかに接続すること ができ、外側端子リードの内向端は、スロ７｝及び挿入物が協力して外側端子リ ードに対しても補強を与えるように挿入物に固定されている。
これらのアセンブリは挿入物がチップ前面の中心領域の上に置かれるようにシー ト状誘電挿入物をチップに組み立てる段階を含む方法によって製造することがで き、挿入物の外向エッジはチップ上の周辺接点の内方に配置されている。誘電体 挿入物がチンプ上に配置されると、挿入物の第１面はチップに向かって下方に向 いており且つ挿入物の第２面はチップから離れるように上方に向いており、挿入 物上の複数の中心端子はチップ前面の中心領域の上に置かれる．この方法は更に 、チップの周辺接点の少な《とも幾つかと挿入物の上の中心端子の少なくとも幾 つかの間を複数の周辺接触リードで接続する段階を含んでいるため、各々の斯か る周辺接触リードはチンプ上の周辺接点の１つから挿入物の上の中心端子の１つ に向かって内方に延設する。この方法は更に、挿入物及びチップに組み立てられ る複数の接触パッドを有する基板を組み立て且つ挿入物上の中心端子の各々を基 板上の接触パッドの１つと接続する段階を含み得る．挿入物は挿入物がチンプに 組み立てられる前に予め製造されたリードをその上に固定し且つ中心端子に接続 せしめることができる．この場合、予め製造された接触リードは挿入物がチップ に組み立てられる時にチップ上に配置される．斯かる予め製造された接触リード は熱圧縮ボンディング又は同様のプロセスによってチップの接点に電気的に接続 され得る．あるいは、周辺接触リードは、細いワイヤが供給されて接点と端子を 接続するリードに形成されるワイヤボンディング段階と同じように、挿入物がチ ップに適用された後形成することができる。固定素子はチップアセンブリに言及 して上記で論じられたように配設され、そして固定素子は挿入物がチノブ上に置 かれる前に挿入物に接続されることが好ましい。この場合、固定素子は挿入物を チップ上に配置する段階の間予め製造されたリードを支持し得る． 本発明の更に別の特徴による半導体チップアセンブリは互いに反対に向いている 前面と背面を有し、エツジがこれらの面の間を延設している半導体チップを含ん でおり、このチップは前面の上に接点を有している。このアセンブリは更に、本 明細書でチップの下に置かれる「裏打ち素子」と呼ばれる全体的にシート状の素 子を含んでおり、この裏打ち素子はチップに向いている上面とチ・ノブから離れ るように向いている底面を有している。裏打ち素子の中心領域はチップと整合し ている。裏打ち素子には端子が配設されている。裏打ち素子の上の端子の少なく とも幾つか、そして好ましくは全ては中心領域に配置されているため、これらの 端子はチップの底面の下に置かれる。本発明のこの特徴によるアセンブリは更に 、チップ前面上の接点と裏打ち素子上の端子を相互接続している導電リードを含 んでおり、これらのリードはチップのエツジに沿って延設している。裏打ち素子 上の端子がチップに対して可動となるために裏打ち素子とリードは柔軟性である ことが好ましい、斯くして、これらの端子はチップの上面及び底面の平面に対し て平行な方向にチップの前面上の接点に対して可動であることが望ましい。これ らの裏打ち素子及びリードにより、背面のチップに対する接続が与えられるため 、チップは基板上に面を上にした配置状態で固定することができる。しかしなが ら、裏打ち素子上の端子が中心領域においてチップ自体と整合して配置されてい るため、基板に対する接続はチップの下の領域においてなされ得る。従って、ア センブリはチップ自体よりもかなり大きくなる必要がない。チップと裏打ち素子 上の端子の間の相対的運動を許容する能力によって、アセンブリはチップと基板 の間の差異的な熱膨張を許容することができる。裏打ち素子上の端子はまた、上 記に論じられたようにチップの底面に向かう方向にチップに対して相対的に可動 であることが望ましく、アセンブリは底面に向かう端子の運動を許容するが斯か る連動に抵抗するための弾性手段を含み得る０例えば、アセンブリはチップの背 面と端子の間に配置されたしなやかな材質の層を組み込み得る。
アセンブリは裏打ち素子に接続されている少なくとも１つの全体的にシート状の フラップを含むのが最も望ましい。各々の斯かるフラップはチップの前面に向か って且つ裏打ち素子から離れるようにチ・ノブの１つの工・ノブに沿って上方に 延設している。上記のリードの各々はこれらのフラップの１つに沿って延設して Ｉｌｌるフラップ部分を含むことが望ましい。これらのフラップは裏打ち素子と 一体的に形成し得る。これらのフラップ及び裏打ち素子は両方共、リードに制御 されたインピーダンスを与えるべく導電層及びこれらの導電層とこれらのリード との間に配置されている誘電体層を含むのが望ましい。斯かる種類のアセンブリ はチップ前面の周辺に隣接した列に配列されている接点を有するチップに使用す るのに特に最適である。各フラップは接点の少なくとも１つの列の近辺に向かっ て延設しているのが望ましい、各々の斯かるフラップ上のリードのフラップ部分 は接点の隣接した列に接続されている。斯かる接続は例えば、ワイヤボンディン グ又はリードのフラップ部分とチップ上の接点との間の直接接続によってなされ 得る。
しかしながらワイヤボンディングが用いられる場合でも、チップの接点とリード のフラップ部分との間に延設しているワイヤは短い、斯かる短いワイヤの結合は 容易に適用することができ、比較的低いインダクタンスを有することができる。
このチップアセンブリはこれらのフラップとチップのエツジとの間に配置されて いる１つ又はそれ以上の支持素子を含むことが最も好ましい。これらの支持素子 は互いに協力してチップを包囲しているリング又は箱を構成し得る。この箱はま た前面と裏打ち素子の間にチップの背面の下に配置されている床素子を組み込み 得る。アセンブリがチップ背面の下に置かれている床素子を含む場合、しなやか な層は床素子と端子との間に、例えば床素子と裏打ち素子の間に配置し得る。
これらの構成によって、フラップの機械的支持及び相互接続の保護が与えられる 。
アセンブリを封入することにより更なる保護が与えられ得る。
本発明の更なる特徴により、裏打ち素子、リード及び支持素子のサブアセンブリ を組み込んでいる成分が提供される。これらの成分は箱を画成する支持素子を含 んでおり、且つ箱の両側に沿って上方に延設している裏打ち素子に一体のフラッ プを含んでいることが好ましい。これらのフラップに沿って延設している導体は 箱の壁の上エツジに隣接して予め配置される。アセンブリの製造において、チッ プは箱の中に配置され且つこれらの導体はチップの端子に整合され得る。
上記に論じられたアセンブリは接触パッドを有する基板と共により大きなアセン ブリに組み込むことができ、この基板の接触バンドは裏打ち素子上の端子に整合 され且つこれに接続される。斯かる接続は、例えば、これらの端子と基板の接触 バンドの間に配置されている電導結合材料によってなされ得る。
本発明の更なる特徴によると、複数のチップアセンブリであって、各々が上記に 論じられたような挿入物及び裏打ち素子を含む複数のチップアセンブリを含む回 路アセンブリが提供される。本発明のこの特徴によると、チ・ノブアセノブＩＪ ４ま１つが他方の上に乗っている積み重ねの状態に構成することができ、これに より最底チップアセンブリ以外の各チップアセンブリが他のすぐ下に隣接するチ ップアセンブリの上に載るようにしている。各々の斯かる上に乗っているチップ アセンブリの裏打ち素子の底面はすぐ下の隣接チップアセンブリの挿入物の第２ 面に対向している。各々の斯かる上に乗っているチ・ノブアセンブリの裏打ち素 子の上の内側端子の少なくとも幾つかはすぐ下の隣接のチ・ノブアセンブリの挿 入物の上の中心端子に接続されているため、種々のチップアセンブリのチップは 互し１に電気的に接続されている。
本発明の更なる特徴、特性及び利点は添付の図面に関連して行われる以下に記載 の好ましい実施例の詳細な説明からよりたやすく明白となろう。
因厘＠璽！鼠説朋 第１図は、本発明の１つの実施例に斯かるチップアセンブリの斜視線図である。
第２図は第１図における線２−２に沿って取られた部分断面図である。
第３図は第２図に示されている領域の拡大部分図である。
第４図は、第１図のアセンブリにおける特定の部品の空間関係を示すレイアウト 図である。
第５Ａ図及び５Ｂ図は、第１図のアセンブリに利用されている部品の製造におけ る特定の作業を示す部分斜視線図である。
第６図、７図及び８図の各々は、第１図のアセンブリの製造のプロセスにおける 特定の作業を示す部分斜視線図である。
ｔｊ４９図は、本発明の更なる実施例に係る成分及びプロセス段階を示す第７図 に１１位の部分斜視線図である。
第１０Ａ図乃至１１Ｅ図の各々は、本発明に係る更なる部品製造プロセスにおけ る段階を示す部分斜視線図である。
第１１図は本発明の１つの実施例に組み込まれている半導体チップの平面線図で ある。
第１２図は付加的部品に関連してチップを示す第１１図に類似の図である。
第１３図は第１２図に示されている諸部品の諸部分を示す拡大部分一部断面斜視 図である。
第１４図は、付加的部品及びプロセス装置と共に第１３図に示されている諸部品 を示す部分断面図である。
第１５図は、本発明の更なる実施例に係るアセンブリ作業を示す部分断面図であ る。
第１６図は、本発明の更なる実施例に係るアセンブリを示す部分一部断面斜視図 である。
第１７図は第１６図のアセンブリを示す平面線図である。
第１８図は、本発明の更なる別の実施例に係るアセンブリを示す平面線図である 。
第１９図は、第１６図及び１７図に係るアセンブリにおいて用いられる特定の諸 部品を示す部分平面図である。
第２０図は、本発明の更なる実施例に係る任意のアセンブリの諸部分を示す第１ ６図に類似の部分斜視図である。
第２１図は１つの成分の平面斜視図である。
第２２図は、第２１図における線２２−２３に沿って取られた拡大部分断面図で ある。
第２３図は、第２１図乃至２２図の諸部品に用いられる更なる部品の斜視線図で ある。
第２４図は、第２３図における線２４−２４に沿って取られた部分断面図である 。
第２５図は、アセンブリプロセスの中間段階における第２１図乃至２４図の諸部 品を示す斜視線図である。
第２６図は、第２１図乃至２５図の諸部品を組み込んでいる最終アセンブリを示 す部分一部断面斜視図である。
第２７図及び２８図は、本発明の付加的実施例に係る諸部品を示す部分一部断面 斜視図である。
第２９図及び３０図は、更に別の実施例を示す断面図である。
しい　の　な一 本発明の１つの実施例に係る各チップアセンブリは上面２２を有し且つ上面の上 に配置されている接触バッド２４を有する硬質基板２０を含んでいる。基板２０ にはまた、接触バッド２４の特定のパッドを相互接続している導線２６が配設さ れている。
これらの接触バッド２４は基板上に固定されている半導体チνプ２８及び３０並 びに個別部品３２１のデバイスに対する接続パターンに全体的に対応している基 板の上面におけるパターン上に配列されている。基板２０はまた、ピン３４等の 外部接続体を有している。これらの導線２６はこれらが基板に固定された時にチ ップ２８と３０を相互接続するべく且つまたこれらのチップを個別部品３２に且 つ外部コネクタ３４に特定の回路の機能のために適切な様式で接続するべく所望 パターンに種々の接触バッド２４を相互接続するように配列されている。少しの 接触バッド２４、導線２６及び外部接続体３４のみが第１図に示されているだけ であるが、基板２０は無限の数の接触バッド２４、導線２６及び外部接続体３４ を有し得る。通常何百あるいは同士ものこれらの素子が各基板に配設されている 。
チップ２８は全体的に平面の背面３６及び全体的に平面の前面３８を有しており 、電気的接点４０（第２図）が前面３８上に配置されている。これらの電気的接 点４０はチップ２８の内部電子部品（図示せず）に電気的に接続されている。チ ップ２８は前面が下に向いている向きで基板２０の上に取り付けられており、チ ップの前面３８は基板の面２２の上面に向いている。チップと基板の間には柔軟 性のシート状誘電体挿入物４２が配置されている。挿入物４２はチップ２８に向 いている第１の全体的に平面の面４４及びチップ２８から離れるように反対の方 向に向いている第２の全体的に平面の面４６を有している。挿入物４２は１つ又 はそれ以上の層を組み込み得る。挿入物は以下に更に論じられるようなしなやか な圧縮性の層を含むのが好ましい、挿入物４２はその第２面４６の上に複数の端 子４８を有している。各々の斯かる端子はチップ２８上の接点４０の１つに係合 しており且つ柔軟性リード５０によって斯かる接点に接続されている。各端子４ ８はまた基板２０の上の１つの接触バッド２４に係合しており、各端子ははんだ 等の導電結合材料のかたまり５２あるいは導電ポリマによって関連の接触バッド に結合されている。斯くして、チップ４０上の接点はリード５０、端子４８及び かたまり５２を経由して基板上の接触バンド２４と相互接続している。
挿入物４２はその第１面４４からその第２面４６に延設しているアパーチュア５ ４を有している。各アパーチュア２８上の１つの接点４０と整合している。各端 子４８はアパーチュア５４の１つに隣接して配置されている。各端子に係合して いるリード５０は関連のアパーチュア５４内に配！されており且つチップ上の関 連の接点４０に接続されている接触端５６を有している。各リード５０はまた、 関連の端子４８に接続されている端末５８を有している。第２図の構造において 、リード５０は、各リードの端末５０が関連の端子４８と併合するように端子４ ８と一体的に形成されている。第２図から最もよ（判るように、各リード５０は その接触端５６とその端末５日の間で曲げられている。この曲率は挿入物の面４ ６及び４日に対して垂直の方向になっている。アパーチュア５４の中には弾性誘 電封入剤６０が配置されており、これにより封入剤がリード５０の接触端５６を 覆い、従ってこれらのリードと接点４０との接合点を覆うようにしている。
各リード５０の接触端５６は関連の端子４８に対して相対的に可動となっている 。第３図から最もよく判るように、リード５０ａの接触端５６ａはその通常の変 形されていない位置（実線で示されている）から挿入物４２の面４４及び４６に 平行で且つチップ２８の前面３８に平行な方向に変位し得る０例えば、接触端５ ６ａは５６８′において破線で示される位置に変位し得る。この変位はり一ド５ ０の柔軟性によって且つ挿入物４２の座屈及びちりめんじわ（ｗｒｉｎｋｌｉｎ ｇ）によって可能となる。封入剤６０はしなやかであり、リード５０の曲がり及 び挿入物４２の座屈及びちりめんじわに実質的に抵抗しない、第３図において通 常の変位しない位置５６ａから変位した位置５６ａ′に示されている変位によっ てリード５０は圧縮の下に置かれる。即ち、端末５６ａは位置５６ａから位置５ ６ａ′に移動する際に関連の端子４８に向かって全体的に移動する。この方向の 移動は、特にリード５０の座屈によってよく許容される。各リードの接触端はま た他の方向に、例えば、関連の端子４８から離れるように位置５６ａから反対方 向に且つこれらの方向に対して垂直の方向に、第３図に示されている図面の平面 に且つ平面から出るように移動することもできる。挿入物の上に形成されている 予め製造されたリードは挿入物の面に平行で且つチップの前面の平面に平行な方 向に曲がることができる。これによりリードの柔軟性が増大する。各々のリード の曲部は挿入物の中のアパーチュアの上に置かれるのが望ましい、斯くして、リ ードの曲部は挿入物に結合されない。従ってリードのこの部分は挿入物の変形な しに接点と端子の相対的運動を許容するように曲がることができる。
第４図から最もよく判るように、チップ２８上の接点４０（第４図において各々 ドツトで記号化されている）はチップ２８の前面上でパターン状に配置されてい る。
接点４０はチップ２８の前面上の接触パターン領域６２を共同で包囲している。
接触ノぐターン領域の境界は第４図において破’ＩＢで示されている。接触パタ ーン領域の境界は接点４０の全てを共同的に封入しているチップの前面に沿った 導線の最短の組合せとして取り得る。第４図に示されている特定の例において、 この境界は全体的に矩形の形を取る。接点４０はチップ２８の内部構造によって 決定された位置において接触パターン領域６２にわたって配置されている。接触 パターン領域６２は境界已に隣接した周辺領域、及び接触パターン領域の幾何学 的中心６４に隣接した中心領域を含んでいる。接点４０は周辺領域と中心領域の 両方に配置されている。通常、必ずしもそうではないが、接点４０は接触パター ン領域６２の全体にわたって実質的に等しい間隔で配置されている。第４図にお いて各々Ｘで記号化されている端子４８は、挿入物４２の第２面４６上で同様の パターンで配置されている。端子４０の少なくとも幾つかは接触パターン領域６ ２の上にある挿入物面４６の領域に配置されている。端子６４は挿入物の第２面 ４６の上の端子パターン領域６６を包囲している。
端子パターン領域６６の境界は、第４図において破線Ｔで示されている。この端 子パターン領域の境界は挿入物の第２面上の端子の全てを共同的に囲むであろう 導線セグメントの最短の組合せとして取られ得る。端子アレイ領域６６の幾何学 的中心は接触アレイ領域の幾何学的中心６４と一致しているかあるいは近（以的 に一致している。端子パターン領域６６は接触パターン領域６２より実質的に太 き（ないことが望ましい、即ち、端子領域の周囲は接触パターン領域６２の周囲 の約１．２倍、そして最も好ましくは約１．０倍未満である。別の形で述べると 、最外端子４８は接触アレイ領域６２の境界Ｂ内にあるいは近くに置かれている のが望ましい、端子パターン領域６６内に包囲されている全面積は接触パターン 領域６２内に包囲されている全面積の約１．４倍、そして最も望ましくは約１． ０倍未満であるのが望ましい。斯くして、接点４８を端子４０に接続しているリ ード５０は接触パターン領域の幾何学的中心６４から離れるようにして「扇型に 開く」ようになっていない０通常、チップと挿入物の表面に平行な方向に特定さ れる接触パターン領域の幾何学的中心６４からの端子４８の平均距離は、中心６ ４からのチップ接点４０の平均距離の約１．１倍で、通常的１．０倍未満である 。
第１図乃至第４図の構造に利用されている挿入物及びリードは第５Ａ図乃至第５ Ｂ図に略示されているプロセスによって製造され得る。この手順では、端子４８ 及びリード５０はアパーチュア５４の形成の前に従来の印刷回路製造技術によっ てシート状挿入物の第２面４６の上に配置され得る。斯くして、これらのリード 及び端子は金属がメッキによって所望パターンに析出される加色法によっである いはシート状挿入物４２と金属の金層の両方を含むラミネートから始まって、端 子及びリードが所望される領域を除いて金属を除去する減算法によって形成する ことができ、これにより所定の位置にある端子及びリードを有するシートを生し る（第５Ａ図）、端子及びリードの形成の後、第１面４４から挿入物を通してエ ツチングすることによりあるいは第１面４４の上の適切なスポットに焦点付けさ れたレーザビーム等の放射エネルギを適用することによりリード５０の接触端５ ６と見当するアパーチュア５４が形成される（第５Ｂ図）。
挿入物、端子及びリードを組み込んでいる成分を製造する更なる方法が第１０Ａ 図乃至第１０Ｅ図に示されている。この方法では、アパーチュア５４は挿入物４ ２の中に形成されており、アパーチュアの挿入物には挿入物の第２面４６上の接 着剤の層３０２が配設されている。ｔＲのシート３０４等の導電シートが挿入物 の第１面に適用されており、これによりシート３０４は接着剤３０２の上に置か れ且つシート３０４はアパーチュア５４の上に置かれている。シート３０４の第 １面３０６は挿入物４２に向けられており且つ挿入物の第２面４６に対向してお り、接着剤層３０２はその間に配置されている。導電シートの第２面３０Ｂは挿 入物から離れるように向けられている。
導電層３０４の第２面３０８の上には感光レジスト組成の層３１０が適用されて いる。
レジスト３１２がアパーチュア５４内の導電層３０４の第１面３０６を覆うよう にするためにアパーチュア５４内には第２レジスト組成３１２が置かれている。
レジスト３１２は第１０Ｂ図に示されているように第２レジスト組成の層を挿入 物４２の第１面４４に適用することにより適用されるのが望ましい。レジスト組 成３１０と３１２は両方共いわゆる「ドライレジスト」、即ち、他の構造に積層 され得るレジスト組成のフィルムとして提供され得る。レジスト組成３１２はレ ジスト組成がアパーチュア５４の中に流れ、これらのアパーチュアをかなり充填 するように圧力下で挿入物４２の第１面４４に積層される。
第１０Ｃ図に示されているプロセスの次の段階において、第ルジスト層３１０は 選択的に硬化し、仕上げ製品における導電材料の所望パターンと対応するパター ンの硬化レジストを残すべく未硬化部分が除去される。斯かる選択的硬化及びレ ジスト層の除去は公知の写真技術によって達成され得る。導電層３０４の第２面 ３０８上の残りのレジストパターンは延長されたリード領域３１４及びこれらの リード領域と隣接している端子領域３１６を含んでいる。各リード領域３１４の 少なくとも一部分は挿入物内のアパーチュア５４の１つの上に乗っており、一方 端子領域３１６はこれらのアパーチュアの上に載っていない。１つのアパーチュ アの上に載っている各リード領域３１４の部分はアパーチュアよりも小さいため 、各リード領域は関連のアパーチュア５４の一部分のみの上にしか載っていない 、各リード端域５４は、第１０Ｃ図に示されているように、アパーチュア５４を 横切って長さ方向に突き出ていることが望ましい。アパーチュア５４内の第２レ ジスト材３１２も硬化することが望ましい、第２レジスト材が全体的に硬化する ことができ、所定のパターン状に選択的に硬化する必要がないため、この第２レ ジスト材は熱暴露によりあるいは他の非選択的硬化法によって硬化し得る種類の 材料であり得る。あるいは、第２レジスト材３１２は写真的に硬化し得る。
第１０Ｄ図に示されているプロセスの次の段階では、アセンブリは層３０４の導 電材料を溶かすことのできるエツチング材に浸漬され、これによりエンチング材 がこの層に接触するようにしている。エツチング手順の間、リード領域３１４及 び端子領域３１６における第ルジストが導電層３０４の第２面３０８を保護する 。挿入物４２は端子領域３１６における且つアパーチュア５４の上に載っていな いリード領域３１４のＮ８の部分における層３０４の第１面３０６を保護する。
第２レジスト３１２はアパーチュア５４の上に乗っているリード領域３１４の部 分における第１面３０６を保護する。従ってエツチング剤は第ルジスト層３１０ のリード部分３１４と端子部分３１６によって覆われている導電層３０４の部分 を侵蝕しない。次に第ルジスト層３１０及び第２レジスト３１２はレジストを侵 蝕する溶剤に対する暴露等の従来のレジスト分解プロセスによって除去される。
これにより導電層３０４の未侵蝕部分が挿入物４２の第２面４６上にリード５０ 及び端子４８として残り、各リード５０の接触端５６は関連のアパーチュア５４ の上に突き出し、各リードの端末５８は関連の端子４日に接続される。
このプロセスは修正することができる。例えば、導電層が挿入物の材料に対して 十分な結合を形成している場所では接着層３０２は省略することができる。また 、パターン第ルジスト３１０は上記で論じられたような減算法によって与えられ る必要がないが、その代わり、レジストがスクリーン印刷によるのと同じように してその領域のみに適用されてパターンを形成する加色法によって与えられ得る 。
リード５０及び端子４８のこの種類のエツチングプロセスによる形成は特に、ア パーチュア５４と良好な見当で細いリードを形成するのに有用である。また、ア パーチュア５４は予め形成されるため、アパーチュアの形成中にこれらのリード を破損する可能性がない。
挿入物及び端子及び接点のアセンブリは実質的に連続のシート又はストリップ状 に形成される。第６図に示されているように、これらの挿入物は、複数の挿入物 ４２がテープに沿って長さ方向に離間しており、各々の斯かる挿入物はその上に 端子４８及びリード５０を有している連続テープ７０の形に与えられ得る。テー プ７０は挿入物４２に対して用いられる材質の単シートの形を取るかあるいは各 々が裏打ち等に固定されている１つ又はそれ以上の挿入物を構成している斯かる 材質の別々の片を含み得る。テープ７０はスプロケット穴（図示せず）あるいは 半導体チップのテープ自動化ボンディングのためにテープ上に一般的に利用され る特徴等の他の特徴を有し得る。
本発明に係る組立方法によると、テープ７０は下流方向に（第６図に示されてい るように右方向に）進み、チップ２日は各チップの１つの挿入物４２への且つ関 連の端子及びリードへの組立の際にテープに接続される。これらのチップは、以 下に論じられるように更なる作業を通してこの後テープと共に下流に運ばれる。
第７図を見ると最もよく判るように、その上に端子４８及びリード５０が載って いる各挿入物は、チップ２８と並置され、チップは各アパーチュア５４がチップ の１つの接点４０ど整合するように挿入物と整合する。挿入物４２及びチップ２ Ｂは共に運ばれるため、挿入物の第１面４４はチップの前面３８の上に載り、こ れらの接点は挿入物のアパーチュア５４の中に受けられる。各リード５０の接触 端５６は初めは挿入物の第２面４６の平面内に実質的に置かれている。ツール７ ４は、接触端５６を下方にその下に！かれているアパーチュア５４の中に且つ間 違の接点４０に向かって変形せしめるために各リードの接触端５６に係合するよ うに進む。ツール７４は実質的に従来の熱ボンディングツール、熱音波ボンディ ングツール、超音波ボンディングツール、圧縮ボンディングツール、あるいはテ ープ自動化ボンディング又はワイヤボンディングに一般的に用いられる種類のツ ールであり得る。ツール７４を各アパーチュア５４の中に進めることにより、リ ードの接触端はアパーチュア内で処理され、チップ上の接点４０に結合される。
第７図には１つのツール７４シか示されていないが、このボンディング作業は多 重作業で行うことができ、リード５０の多く又は全ては関連の接点に一度に結合 される。
これらの接点及びリードが互いに結合されると、挿入物及びチップは更なるステ ーションに進み、そこで封入剤６０が各アパーチュア５４内に適用される。封入 剤６０は、従来の滴下装置によって滴下され得る。第８図において最も良く判る ように、封入剤６０の各液滴は関連のリードの接触端５６を包うが、関連の接点 ４８は覆われないで残しておく、この封入剤はリードの比較的敏怒な接触端５６ 及び端子４０との比較的敏感な整合点を保護する。一旦封入剤が適用されると、 挿入物、リード、端子及びチップのアセンブリは試験ステーションに進む、第８ 図に示されているように、チップ２８を含んでいるアセンブリが試験される。こ の試験はチップの端子４８を通しての外部電子試験デバイス（図示せず）への接 続を含み得る。この試験デバイスはチップを「焼付」且つ潜在的な欠陥は何でも 検出するべくかなりの期間にわたって電力下でチップを作動するように構成され 得る。一般的に、多数の接続を同時にチップに対して確立すべきである。第８図 に示すように、これはプローブ７６を端子４８に適用することにより達成され得 る。プローブ７６はいわゆる（しなやかでない）プローブであり得る。即ち、プ ローブは、（第８図に示されるように上方に且つ下方に）チップ２８に向かって 且つチップ２日から離れるような方向に一致して移動するように構成され得る。
これらのプローブ７６はプローブの互いに対する相対的な垂直位置が固定される ように共通の把持具（図示せず）に取り付けられる。斯かる型式のｒしなやかで ないノブローブアレイは、プローブ間の所要の離間（端子４８の離間）が比較的 小さい場合に特に便利である。しがしながら、プローブ７６の寸法における及び ／又は端子４８又はチップ２８の寸法における非均一性によってプローブ７６の １つ又はそれ以上は他方のプローブがそれらの端子に係合する前に関連の端子４ ８に係合してしまうことがある。各端子４８が関連のプローブ７６によってチッ プ２８への方向に僅かに変位できるようにするために挿入物４２はしなやかであ ることが望ましい。各端子４８の下の挿入物４２の領域は斯かる変位を許容する ために僅かに圧縮する。これによりプローブ７６の全てはどのプローブにも過大 な負荷を課すことなくそれらの関連の接点４８に係合することができる。
端子４８ば、各接点７６による係合のために比較的大きな面積を与えるべく且つ 斯くして挿入物の面に平行な方向への接点の妥当な量の不整合を許容するべく、 チップ上の接点よりも大きくなり得る。各チップは基板との組立に先立ちこのよ うにして試験できるため、チップにおける欠陥、挿入物に関連する端子及びリー ドにおける欠陥及びリードとチップの間のボンドにおける欠陥をチップが基板に 一体化される前に試験することができる。
試験作業の後、チップ及び挿入物は基板と一体化する。チップと挿入物のアセン ブリは、挿入物の第二面及び端子４８が基板の上面に対向し、各端子４Ｂが基板 上の１つの接触パッド２４に対向するように配向される。対向する端子４８と接 触パッド２４の間にははんだのかたまりが適用され、「はんだリフロー」作業に おいて溶かさね、これによりはんだが接触パッドと端子との間に確実な接合点を 形成し、且つはんだのかたまりが、第２図に示されている配向においてチップと 挿入物のアセンブリを基板２０の上で支えるようにしている。このはんだの適用 及びリフローの作業は従来のフリップチップボンディングのはんだ適用及びリフ ロ一作業と実質的に同じ方法で実行され得る。斯くして、はんだのがたまりは初 めは、チップと挿入物のアセンブリが基板に一体化される前に基板の接触パッド ２４に適用され得る。あるいは、はんだは端子４８に適用されてリフロ一作業に おいて接触パッド２４に結合され得る。フラックスは通常はんだリフロ一作業に おいて採用される。
はんだのかたまりがチップと挿入物の表面のアセンブリを基板の上で支えている ため、挿入物と基板の間には空ｊ１８０が存在する。フラックスの残渣は洗浄液 をこの空隙に通すことによりアセンブリから洗い流される。
本発明の更なる実施例に係る組立て方法において、挿入物４２には挿入物がチッ プ２８と一体化される前にはリードが配設されない。その代わり、挿入物がチッ プと組み立てられた後、別に形成された細いワイヤの片を端子４Ｂに且つ接点４ ０に結合することによりリード５０′が通用される。リード５０′は柔軟性があ り且つ弯曲しており、各接点４０及びリード５０′の関連の接触端が熱膨張を許 容するべく関連の端子４８に対して相対的に移動できるようにするために上記に 論しられたように変形するように構成されている。第９図に示されている実施例 では、接着層８１が挿入物の第一面とチップの前面の間に配置されている。
第９図に示されているサブアセンブリには、挿入物４２の第二面４６を実質的に 全体を覆い、従ってアパーチュア５４を充填し且つリード５０′を覆う層の形に ある封入剤（図示せず）が更に配設され得る。この層には端子４８と整合されて いる穴が配設されている。これらの穴は、この層をスクリーン印刷等の選択的な 塗布プロセスに適用するかあるいはこの封入剤層を選択的硬化プロセスに適用す ることにより封入剤層をエツチングすることにより形成することができる。斯く して、封入剤は紫外線又は他の放射エネルギによって硬化することができる。封 入剤は挿入物の全体にわたりあるいは端子４８の全体にわたって配置され得る。
封入剤の適用の後、端子４８の上にある層の領域が未硬化のままを保つように放 射エネルギが選択的に適用され得る。これらの層は次に、洗浄あるいは比較的お だやかなエツチング作用によって除去され、端子４Ｂと整合している穴が残る。
あるいは、封入剤層は非選択的に硬化さ娠次にレーザ光等の放射エネルギを端子 ４８と整合して適用することによりこれらの部分が除去され得る。封入剤層のこ れらの穴の中には導電性ボンディング剤のかたまりが配置される。これらのかた まりは次に基板の接触バンド（図示せず）と係合し、加熱され、これによりボン ディング材が第２図に示されているアセンブリのはんだボンドと類似の様式で各 端子４８と基板上の関連の接触パッドとの間にボンドを形成するようにしている 。
チップは、周辺に、即ちこれらの接点の全てがチ・ノブの周辺に隣接して、従っ て接触パターン領域の周辺に隣接して配置されている所に配置されている接点を 有し得る。接点アレイの幾何学的中心に隣接している接触パターン領域の中心領 域は接点がなくてもよい、斯かるチップによると、挿入物上の端子は「扇が閉じ たＪパターンに、即ち、接触アレイの幾何学的中心から挿入物上の端子への平均 距離かこの幾何学的中心からチップ上の接点への平均距離より小さい場所に構成 され得る。これらの端子の幾つかは接触パターン領域の中心の接点がない領域の 上にある挿入物の領域上に配置されている。この配置により、接触パターン領域 に等しいｗｔ域の上に端子の実質的に均一の分布が配設される。これにより、隣 接した接触間の離間よりも大きな離間が隣接端子間に与えられる。斯かる構成に より、周辺接点アレイを有するチップの基板上の接触バンドのエリヤアレイとの 接続が可能となる。斯くして、テープ自動化ボンディング等の従来のボンディン グプロセスに元々意図されたチップはフリップチップボンディングに用いられる ものと類似のコンパクトな接触パッドアレイを有する基板にたやすく且つ経済的 に適合することができる。
チップは、全てが同一の設計かあるいは異なった設計の複数のチップを組み込ん でいるウェハの形に配設され得る。ウェハを構成している個別チップの上には個 別の別の挿入物を配置することができ、これらの挿入物は上記に論じられたよう にこれらのチップに組み立てることができる。この作業において、各チップ上の 接点はリード及び各挿入物の端子に固定される。挿入物がチップに固定された後 、望ましくは各挿入物のリードと各チップの接点との接続が封入された後、これ らの個別チップは、例えば従来のウェハ切断装置あるいは挿入物なしに個別チッ プを切断するのに通常用いられている「さいの目切り」装置を用いてウェハを切 断することによりウェハから且つ互いから分離される。この手順により、各々が 個別基板に固定され得る複数のチップと挿入物のサブアセンブリが生じる。
あるいは、複数のチップを組み込んでいるウェハを複数の挿入物を組み込んでい るシートに組み立てることができる。再び、各チップ上の接点は端子及び特定の チップの上に乗っている１つの個別挿入物のリードに固定される。ウェハ及びシ ートは、各々がチップと挿入物を含んでいる個別サブアセンブリを提供するべく 、この作業の後に、望ましくはリードを封入した後に切断される。
挿入物はまた、挿入物等の複数の挿入物を組み込んでいるシートの形に且つ基板 を含む完成されたアセンブリ上のチップの位置に対応する所定の相対的位１に配 設され得る。チップは個別挿入物に固定され且つ複数のチップと複数の挿入物の シートのアセンブリ全体は基板に固定され得る。斯かるアセンブリにおける各挿 入物は上記に論しられたような端子とリードのパターンを組み込んでいるのが望 ましい。この異形のアセンブリの手順によって、基板に結合される前に複数のチ ップのより大きなサブアセンブリへの結合が行われる。
本発明の更なる実施例に用いられている半導体チップ８２０は面の幾何学的中心 に隣接した中心、ｅＮ域８２４及び面８２２と境を接するエツジ８２８に隣接し た周辺領域８２６を有する全体的に平面の前面８２２（この面は第１１図に見ら れる）を有している。チップの前面又は接点支持面８２２はチップの上部を画成 していると見なされる。斯くして、方向を規定する上で、前面８２２を指し且つ チップから離れる方向、即ち、第１１図を見る者に向かって図面の平面を指す方 向は上方の方向である。下方の方向はその反対方向である。半導体チップアセン ブリに関する現在の開示に用いられているように、斯かる用語はこの慣例に基づ いて理解されるべきであり、通常の重力的な見解に対する任意の特定の方向を意 味するものと理解されるべきではない、チップ８２０はまた、列８３２に配置さ れている複数の周辺接点８３０を存しており、チップの各エツジ８２８には斯か る１つの列が隣接している。これらの列８３２は互いに交差していないが、その 代わりチップの隅からかなりの距離で終端しており、これにより隅８３４が周辺 接点８３０を欠（ようにしている、チップ前面８２２の中心領域８２４も接点が ない。各列８３２における接点８３０は、通常中心から中心が約１００乃至約２ ５０マイクロメートルの非常に最近したインタバルで離間している。この中心か ら中心の離間はワイヤボンディング又はテープ自動化ボンディングにとって適切 である。このチップ構成はワイヤボンディング又はテープ自動化ボンディングシ ステムに用いられるように元々意図された高いＴ１０計数チツプにとって典型的 である。
本発明の１つの実施例に係る組立方法において、シート状誘電体挿入物８３６が チップ８２０に組み立てられる。挿入物８３６は比較的高い弾性率を有する材料 の薄いシートによって形成されている柔軟な上層８３８（第１３図）及び比較的 低い弾性率を有する材料から形成されているしなやかな底層８４０を含んでいる 。上層８３８の高弾性率材料はポリイミド又は他の熱硬化ポリマ等のポリマ、フ ローロボリマあるいは熱可塑性ポリマであり得る。底層８４０のしなやかな低弾 性率材料はエラストマであり得る。この低弾性率材料はショアＡ押込コード約２ ０乃至７０のやわらかなゴムに匹敵する弾性特性（弾性率を含む）を有している 。挿入物８３６は底層８４０によって画成されている第１即ち底面８４２並びに 上層８３８によって画成されている第２即ち上面８４４を有している。底のしな やがな層８４０はこの低弾性率材料のかたまり８４３が散在している穴又は空隙 ８４１を含んでいる。
挿入物８３６は面８４２及び８４４と境を接しており且つその間に延設している エツジ８４６を有している。挿入物はまた、第２即ち上面８４４の上に分布され ている複数の中心端８４８を存している。端子８４８は端子８４８が「エリヤア レイ」を構成するように表面８４４の上に実質的に均一のスペースで配置されて いる。上面８４４の平面における挿入物８３６の寸法は前面８２２の平面におけ るチップ８２０の対応の寸法よりも小さくなっている。中心端子８４８の数は半 導体チップ上の周辺接点８３０の数に略等しくなり得る。それにも拘らず、隣接 している中心端子８４８の間の中心から中心の直線距離はチップ上の隣接の周辺 接点８３０の間の中心から中心の距離よりも実質的に大きくなっているが、これ は中心接点８４８が少しの列のみに集中されているのではなく実質的に均一に分 布されているがらである。各中心端８４Ｂはしなやかな層８４０における低弾性 率のがたまり８４３の１つに整合されており、一方しなやかな層における六８４ １は中心端８４８と整合されていない、この実施例の異形において、これらの穴 は端子８４８と整合され得る。更なる異形において、これらの穴は互いに連続と なることができ、一方、低弾性率材料のがたまりは斯かる連続した穴によって全 体的に包囲される別々のポスト又は柱であり得る。
第１咽に最も良く示されているように、各中心端子８４８は中心端子と一体的に 形成されている部分リード５０及びボンディング端子８５２と接続されている。
中心端子８４８、部分リード５０及びボンディング端子８５２は実質的に任意の 導電材料から形成され得るが、銅及び銅合金、貴金属及び貴金属合金等の金属材 料から形成されることが好ましい。これらの部品は通常、従来の写真平板エンド エツチング又は沈着技術によって挿入物８３６の上面即ち第２面８４４に構成さ れる。ボンディング端子８５２は押入物のエツジ８４６に隣接した列５４に構成 されている。第１２図に最もよく示されているように、ボンディング端子の４つ の斯がる列５４が存在し、その１つは挿入物の各エツジに隣接している。
本発明のこの実施例に係る組立方法において、その上に予め形成された端子８４ ８、部分リード５０及びボンディング端子８５２を有する挿入物８３６がチップ ８２０上に配置され、これにより挿入物の第一面８４２がチップの前面８２２に 対向し且つ挿入物のエツジ８４６がチップ上の周辺接点８３０の列８３２の内方 に配置されるようにしている。ボンディング端子８５２は従来のワイヤボンディ ング作業によりチップ上の接点８３０に電気的に接続される。チップ上の周辺接 点８３０の列に平行な且つ隣接している列におけるボンディング端子８５２の構 成により、ワイヤボンディングプロセスが実質的に容易になる。ワイヤボンディ ング作業において適用された細い柔軟なボンディングワイヤ８５６は挿入物の上 のボンディング端子８５２及び部分リード５０と融合して、チップの周辺接点か ら挿入物上の中心端子に延設している複合リードを形成する。第１３図に基づい て最も良く理解されるように、各々の斯かる複合リードは１つの周辺接点８３０ から中心通路における関連の中心端子８４８に内方に延設している。各々の斯か る複合リードは挿入物のエツジ８４６を横断して延設している。
プロセスの次の段階において、シリコンラバー又は他の流延可能エラストマ８５ ８等の低弾性率誘電体封入剤又ははんだマスキング材料（第１４図）が挿入物と チップの上に且つボンディングワイヤ８５６の上に適用される。封入剤は六８６ ０を挿入物上の中心端子８４８の各々に対して整合するように残すべく適用され る。これは、第９図のアセンブリに言及して上記に論じられたように達成し得る 。この段階において、アセンブリは比較的凹凸がありたやすく取り扱うことがで きる。斯くして、ワイヤ８５６は封入剤によって完全に保護される。
封入剤８５８が適用される前あるいは後で、アセンブリ内でなされるチップ及び 接続の全ては、中心端子８４８への一時的電気接続を行うことにより試験するこ とができる。中心端子８４８はかなりな中心から中心への距離にあるため、これ は第１４図に略示されている複数のプローブセット８６２等のプローブとたやす く接触し得る。更に、挿入物の底層８４０はしなやかであるため、各中心端子８ ４８はチップ８２０の前面８２２に向かって且つ離れるように変位可能である。
斯くして、底層はプローブセット８６２の先端８６４によって圧縮することがで きる。これにより、複数のプローブと複数の中心端子との間の良好な電気的接触 を一度に行うことが非常に容易になり、従ってアセンブリのチップと他の部品の 電気的試験を容易に行うことができる。しなやかな層８４０のこの構成はこの作 業に寄与している。低弾性率の各かたまり８４３によって整合された端子８４８ に裏打ち及び支持が与えられる。試験プローブセット８６２の先端８６４が端子 に係合すると、各かたまり８４３は垂直方向に圧縮され、従ってチップの平面に 対して平行な水平方向に膨張する傾向にある。穴８４１は斯かる膨張に対して空 きを与える。各端子８４８は実質的に他の端子から独立してチップの方向に下方 に移動することができる。しなやかな層８４０は隣接端子間及び／又は試験プロ ーブ間の垂直位置の差を許容することにより部品及び試験装置における公差を許 容するために端子８４８の十分な下方移動を与えるだけでよい。通常、約０．１ ２５腫以下のコンプライアンスである０例えば、しなやかな層８４０は約０．２ ｍの厚さであり得る。
試験プローブセット８６２は数個の先端８６４のみを含んでいるように略示され ているが、実際この試験プローブセットは、端子８４８の全てが同時に保合でき るようにするために端子８４８の数と数的には等しい完全にコンブリメントな先 端８６４を含み得る。従って、試験プローブセットは堅固で、信輔性があり且つ 耐久性であり得る。先端８６４の特定の形状は重大ではない、しかしながら、先 端８６４は支持体８６５にははんだ付けされた小さな金属球体等に形成されるの が望ましい。支持体８６５は、従来の半導体基板に類似している適切な内部リー ドを有するセラミック体であり得る。試験プローブセットはサブアセンブリにお ける全ての端子に対して同時接続を行うことができるため、且つ試験プローブセ ットは実際の基板に類似の寸法及び構成を有し得るため、試験プローブを用いて なされる一時的な電気的接続によってチップと挿入物のサブアセンブリの現実的 な試験を行うことができる。特に、試験プローブセットは好ましくないインダク タンス及び／又はキャパシタンスをもたらし得る長いリードを含む必要がない、 従って、試験プローブセットはチップを全速で試験し且つ作動するのに用いるこ とができる。試験プローブセットは単純な経済的なデバイスであるため、各チッ プが長い期間にわたって試験できるようにするために多くの斯かるプローブセン トを製造工場において配設することができる。
試験後の組立作業の次の段階では、チップと挿入物のサブアセンブリがその上に 電気的接触ノ匂ドを有する基板に設置される。アセンブリは、中心端子８４８が 基板上の電気的接触バッドに向かって対向するように且つ各中心端子８４８が１ つの接触７１ンドに整合されるようにするために基板上に配置される。はんだ又 は導！接着剤等の導電ボンディング材料のかたまりを中心端子と基板の接触バッ ドの間に配置することができる。これらのかたまりは次に流されて次に中心端子 ８４８と接触パッドに結合され、これにより中心端子と接触パッドの間に機械的 且つ電気的接続を形成する。このプロセスのこの段階は印刷回路基板上の部品の 組立のための表面組込技術に用いられているのと実質的に同じ技術を利用するこ とができる。中心端子８４８はかなりの中心から中心への距離に配置されている ため、この標準的な表面組込技術を用いることができる。例えば、高いＩ１０計 数を１０−２５ミル（２５０−６２５マイクロメートル）の中心から中心距離で 達成することができる。
代替の実施例において、基板上の各接触パッドはソケット等の微小の分離可能コ ネクタであり得、各端子にかみ合い分離可能コネクタを配設し得る０例えば、各 端子８４８は斯かるソケットを係合するように適合されている小型ビンを組み込 み得る。この場合、ピンは端子８４８を基板の接触パッドに接続する手段として 作用する。封入剤又ははんだマスク層には、各穴８６０を包囲する、従って各端 子８４８を包囲する金属リングが配設し得る。各々の斯かるリングははんだを塗 ることのできる予め選択された領域を画成しており、斯くして各接合点のはんだ を予め選択された領域に閉じ込める。また、端子８４８との電気的接点における はんだマスク層の穴には小さなスタンド、ボール又はビンを配置することができ 、これらのスタンドは基板にはんだ付けされ得る。
チップ上の各周辺接点８３０が挿入物上の中心端子８４８の１つに接続されてお り、且つ各々の斯かる中心端子は基板上の接触パッドの１つに接続されているた め、各々の周辺接点８３０は基板の接触パッドの１つに接続されている。この基 板の接触パッドは勿論、基板に組み込まれている従来の接続体（図示せず）を通 して電気回路の他の素子に接続し得る。例えば、基板はチップ８２０に加えて種 々の電子素子を組み込んでいる回路基板、回路パネル又はハイブリッド回路基板 であり得る。
チップと基板との間の（周辺接点８３０と接触パッドとの間の）相互接続はチッ プ自体の領域内の、即ち、千ノブ８２０によって占有されている基板上の領域内 に収容される。斯くして、基板の表面上のどのスペースも従来の「扇形」パター ンの相互接続によって浪費されない。更に、アセンブリは熱サイクルに対してか なり抵抗がある。チップ周辺接続の１つ及び挿入物上の中心端子８４８の１つを 接続している複合リードの各々は柔軟性である。斯くして、挿入物面自体上の部 分リード５０（第１３図）は柔軟性であることが好ましく、この細いボンディン グワイヤ８５６はまた柔軟性である。挿入物自体、そして特に上層８３８及びし なやかな底層８４０は柔軟性であり得る。従って、挿入物上の端子８４８のチッ プ上の接点８３０に対するチップの前面に対して平行な方向への相対的な実質的 な移動があり得る。
斯かる移動は、リードとチップ接点との間の接合点に実質的な力を適用すること なく許容され得る。アセンブリの使用の期間中、チップ８２０と基板の差異的な 熱膨張によって基板上の接触パッドのチップ上の周辺接点８３０に対する相対的 なかなりの変位が生じ得る。挿入物の中心端子８４８が比較的堅いしなやかでな い導電材料によって基板の接触パッドに結合されているため、中心端子は接触パ ッドと共に移動する傾向がある。しかしながら、斯かる移動はたやすく許容さね 、中心端子と接触パッドとの間のボンドにかなりの応力を生じることがない。
第１５図に示されているアセンブリは第１１図乃至第１４図に言及して上記に論 じられた挿入物と類似の挿入物８３６′を有している。しかしながら、端子８４ ８′に関連している予め構成されたリード８５０′は挿入物のエツジ８４６′を 越えて外方に突出している外側即ち接触部分８５４′を有している。予め構成さ れたリード８５０′が挿入物の［８３８’の上に配置されているため、予め構成 されたリードは挿入物の第１即ち底面８４２′の上のかなりの高さで挿入物のエ ツジ８４６′　と公差する。
この突出している外側部分８５４′は挿入物の第一面８４２′に向かって下方に 弯曲している。この曲率は、挿入物がチップに組み立てられる前に挿入物及びリ ードの構成の間に配設されるのが望ましい。組立作業において、リード８５０′ 及び端子８４８′をその上に既に取り付けている挿入物８３６′は、外側部８５ ４′がチップの接点８３０′と整合するようにするためにチップ８２０′の上に 置かれる。これらのリードの曲率により外側即ち接触部分８５４′はチップ接点 ８３０′と近接に置かれる。外側部分に力を加えて、リード８５４′をチップ接 点８３０′と係合せしめて、これによりリード８５０′の外側部分８５４をチッ プ接点に直接結合せしめるためにツール８５５が次に外側部分８５４′に適用さ れる１通常、圧力が熱及び／又は超音波エネルギと共にツール８５５に適用され る。このプロセスの段階は、内部リードをテープ自動化ボンディング即ちｒＴＡ ＢＪ作業で結合するのに通常用いられる従来の熱圧縮又は超音波ポンディング技 術を用いることができる。このボンディングにより、如何なる中間のワイヤボン ディング作業も必要とすることなく、各チップ接点８５０′　と挿入物上の端子 ８４８′の１つとの間に接続体を確立することができる。一旦接点及び端子がこ のように接続されると、その結果得られるサブアセンブリは封入され且つ上記に 論じられたと実質的に同じ様式で基板に結合することができる。リード８５０′ が柔軟性であるため、端子８４８′は熱膨張を補償するために接点８３０′に対 して可動である。
この構造体において用いられている端子８４８′及びリード８５０′は写真平版 技術によって構成することができる０例えば、挿入物は第二面８４４′を覆い且 つエツジ８４６′を延設している銅又は他の金属の固体シートによって初期的に 構成され得る。挿入物のエツジを超えて延設している金属シートのこれらの部分 は下方の弯曲に衝撃を与えるために型押しされ得る。挿入物から離れるように上 方に向いている（第１５図では図面の上部に向かって対向している）金属層の表 面は従来のフォトレジストパターンによって覆われ、これによりフォトレジスト が端子８４８′及びリード８５０′に対応する領域を覆うようにすることができ る。シートの反対の面には挿入物のエツジ８４６′を超えて延設している領域に 更なるフォトレジストを覆うことができる。このシートは次にエツチング液にさ らして、これにより上面上のフォトレジストによって覆われていない領域を除去 、即ち端子８４８′及びリード８５０′以外の金属シートの全ての領域を除去す ることができる。フォトレジストが除去されると、その上に端子及びリードが載 っている挿入物が残る。
型押しによって金属シートに与えられた弯曲によってリードの外側部分８５４′ における望ましい下方弯曲が与えられる。あるいは、これらのリードは成形ダイ を用いてエツチングの後に曲げることができる。更に別のリード成形方法では、 誘電体挿入物、あるいは挿入物を構成している全体的に平面の誘電体層の１つに はバンプ又は延伸うね等の層の平面から突出している特徴が配設され得る。これ らのリードは、突出特徴にわたって延設しているリードを形成するように金属又 は他の導電材料を沈着することにより、次に、例えば誘電層を選択的にエツチン グして、平面から弯曲しているリードを残すことによりこの突出特徴を構成して いる誘電体層又は挿入物のこれらの部分を除去することにより形成することがで きる。リードを形成するために導電材料を沈着する段階は従来の技術を用いて導 電材料を選択的に沈着することにより、あるいは誘電体層をエツチングする前に 導電材料を沈着して、導電材料を選択的にエツチングするかあるいは他の方法で 除去することにより実行することができる。
代替の全体的にＩＩ（Ｕの構成は、第１１図乃至第１４図に言及して上記に論じ られた挿入物の上層８３８に類（以の柔軟」を組み込んでいる挿入物を含んでい る。この層の第１即ち底面には端子及びリードが配置されており、これによりこ の層がチップの所定位置にある時にこれらの端子がチップに向かって対向するよ うにしている。挿入物はまた、上層とチップの前面の間に、また端子の下に、即 ち端子とチップとの問い配置されている別のしなやかな下層を含み得る。このし なやかな層は、上層及び端子がしなやかな層に配置される前にチップ表面上に配 置され得る。この場合、しなやかな層は上層をチップに結合するべくその上面及 び底面に接着剤を組み込み得る。しなやかな層は柔らかいため、上層は、しなや かな層を通してチップに境を接しても柔軟性を保ち、端子はチップの面い対して 平行な方向に接点に対して依然として可動である。あるいは、しなやかな層はい わゆる「Ｂ段階ノシリコンエラストマ等の部分的に硬化したエラストマから形成 され得る。」の組立の後、この部分的に硬化した材料は、例えばそれを加熱する ことにより更に完全に硬化さね、これによりエラストマは上層及びチップ表面と 結合する。この構成において、端子は上層の下に配置される。挿入物の第二即ち 上面から端子にアクセスを与えるために、挿入物の上層は、例えば端子と見当付 けしてレーザ等の放射エネルギ源からの放射エネルギを通用することにより、端 子と見当する穴を形成することにより穴をあけられる。穴が一旦形成されると、 その結果生じるサブアセンブリは上記に論じられたと同じ様式で基板に結合する ことができる。これらの穴は挿入物がチップに接続される前に形成することがで き、実際端子が挿入物に配置される前に形成することができる。更なる代替構成 において、これらの端子及びリードはしなやかな層自体の上に配設することがで きる。
第１６図に示されているアセンブリは第１５図のアセンブリと１ｆＧｌしている 。しかしながら、リード８３５０のの外側部分８３５４はチップの周辺接点８３ ３０を越えて外方に突出している外方延設部を有している。これらの外方延設部 は固定素子８３６１に固定されている。第１６図には１つの固定素子８３６１の みが見られるが、第１７図に見られるように挿入物８３３６の各エツジに同様の 固定素子８３６１が配設されていることが明白に理解されるべきである。各固定 素子はリードの外側部分を強化し且つ支持する働きがあり、且つ組立の間挿入物 とチップの表面に平行な方向のリードの好ましくない曲がりを防止する働きがあ る。挿入物８３３６と関連している中心端８３４８及び周辺接触リード８３５０ は挿入物の上層８３３８の第−即ちチップに対向している表面８３４２の上に配 置される。第１７図に最もよく示されているように、固定素子８３６１はブリッ ジ素子８３６３によって挿入物８３３６に接続される。これらのブリッジ素子は 挿入物の周辺の回りに離間された定位に配置される。挿入物、固定素子及びブリ ッジ素子は一体ユニットとして形成されるのが好ましい。これらの部品の全ては 誘電体材料の一体シートの諸部分であり得る。斯くして、挿入物８３３６、ブリ ッジ素子８３６３及び固定素子８３６１は各々がその関連の固定素子及びブリッ ジ素子を有する幾つかの挿入物８３３６を含み得る延設されたテープ８３８１の 部分として全て形成し得る（第１７図）。テープはまた、むだ即ちトリム領域８ ３８３を含み得る０種々の組立及び取扱い作業の間、これらの挿入物及びチップ はテープを進めることによりプロセスを通して進行し得る。
ブリッジ素子８３６３は挿入物の隅に配置される。この組立に用いられるチップ ８３２０は周辺接点８３３０の４つの列８３３２を含み、これらの列は全体的に 矩形のパターンを形成している。しかしながら、周辺接点のこれらの列はこの矩 形パターンの隅の手前で停止しており、これによりこのパターンの隅領域が実質 的に接点８３３０がないようにしている。ブリッジ素子８３６３はこれらの隅領 域の上にのっており、従って接点８３３０のどれにも覆っていない。
各固定素子８３６１は上層８３０１を含んでいる（第１６図）。各固定素子は挿 入物のエツジ８３４６に全体的に平行に延設している内側エツジ８３６５を有し ており、これによりこれらの平行エツジが固定素子と挿入物との間の延長された スロワＨ３６７を画成するようにしている。スロット８３６７は千ノブの周辺接 点８３３０の列８３３２と整合している。周辺の接触リード８３５０はスロット ８３６７を横断して延設しており、これらのリードの外側延設部８３５４は固定 素子８３６１に固定されており、これにより各周辺接触リード８３５０が挿入物 と固定素子の両方によって支持されるようにしている。
各固定素子８３６１は隣接のスロット８３６７に対して全体的に平行に延設して いる１つの列の外側端子８３７２を有している。外側端子８３７２は各固定素子 ８３６１の上層８３０１の第−即ちチップに対向している表面８３６９に配置さ れる。外側端子リード８３７４（第１６図）はスロット８３６７を横断して外側 端子８３７２から内方に延設している。各々の斯かる外側端子リードは挿入物８ ３３６に固定されている内側端子８３７６を有している。斯くして、外側端子リ ード８３７２及び周辺接触リード８３５０は両方共スロット８３６７を横断して 延設している。これらのリードは各スロット８３６７の長さ部分に沿って互いに 散在している。
穴８３６０が挿入物の中に且つ各固定素子の上層の中に中心端子８３４８及び外 側端子８３７２と整合して配設されており、これにより中心端子及び外側端子が 挿入物及び固定素子の第二面から、即ち、チップから離れるように向いている表 面からアクセスできるようにしている。
挿入物８３３６はしなやかな底層８３４０を含んでおり、各固定素子８３６１は しなやかな底層８３０３を含み得る（第１６図）、これらのしなやかな層の全て は上記に論じられたしなやかな層と同様であり、それらのコンプライアンスを増 大するために穴（図示せず）を含み得る。挿入物及び固定素子のしなやかな層は これらの部品から別々に形成し且つ組み立てることができ、あるいはテープ８３ ８１の中に組み込みことができる。
これらのリード及び端子は、上記に論じられたのと類似のエツチングプロセスに よって挿入物の上に且つ固定素子の上に所定位置に形成することができる。究極 的に挿入物の上層８３３８及び固定素子の上層８３０１を形成するであろう銅又 は他の金属のシートを誘電体シートに積層し、フォトレジストパターンをカバー して、エツチングにより種々の端子及びリードを形成することができる。レーザ 放射線等の放射エネルギをシートに選択的に適用することによりシートの諸部分 を除去して穴８３６０及びスロット８３６７を端子及びリードの後に形成するこ とができる。あるいは、これらのスロット及び穴は、例えば、誘電シートをエツ チングするかあるいは機械的に穴開けすることによりリード及び端子の前に形成 することができる。これらのリード及び端子は次に金属層を適用して選択的にエ ンチングすることにより形成され得る。この場合、誘電体シートの穴及びスロッ トは穴及びスロットの中に入ってくるエツチング液によるリード及び端子の好ま しくないエツチングを防ぐためにレジストで一時的に充填すべきである。周辺接 触リード８３５０及び外ｔＩＪ：ｌｒＭ子リード８３７４はスロット８３６７内 で挿入物の底に向かって下方に曲げられる。これらのリードの下方弯曲はこれら のリードを形成するのに用いられるシートを型押しすることにより形成され得る 。斯くして、各リード８３５０及び８３７４が固定素子及び挿入物の底層８３０ ３及び８３４０の上からスロワ）　８３６７に延設しているが、各々の斯かるリ ードは挿入物の底に延設している。挿入物がチップに組み立てられる前に、１組 の支持素子８３０７がチップ８３２０に並置され、これにより１つの斯かる支持 素子がチップの各工７ジ８３０９に沿って置かれるようにしている。第１９図に おいて最もよ（判るように、支持素子８３０７はチップのエツジを容量に包囲し 得る一体的な矩形リング又は箱８３１１として配設され得る。各支持素子はチッ プの前面即ち上面８３２２と実質的に共面に置かれるように構成されている上面 ８３１３　（第１６図）を有している。斯くして、チップ８３２０及び支持素子 ８３０７は平面キャリヤ８３１５の上に配置され、支持素子の厚さはチップの厚 さと実質的に等しくなり得る。
挿入物をチップに組み立てる際、その上に種々の端子及びリードが載っている挿 入物はスロット、従ってリードがチップ上の周辺接点と整合するようにチップ上 に配置される。各固定素子８３６１は１つの支持素子８３０７の上に載っており 、少なくとも斯かる素子によって部分的に支持される。ボンディングツールは次 に各スロワ）　８３６７の中に進めらり、周辺接触リード８３５０と且つ外側端 子リード８３７２と係合し、各斯かるリードをチップ上の周辺接点８３３０の１ つと係合するようにしている。ボンディングを促進するために熱、圧力及び超音 波エネルギをツールに適用することができる。スロット内のリードの構成によっ てボンディングの作業が非常に容易になる。ボンディングツール８３５５はスロ ット８３６７の１つの中に進められ、スロットの長さ部分に沿って移動し、これ によりリードの全てをこのスロットに整合している周辺接点８３３０の全てに結 合する。このプロセスは各スロット８３６７に対して反復され得る。このツール は多くのリードと同様に係合し且つ結合せしめることができる。
これらのリードが接点に結合された後、低弾性率誘電体封入剤（図示せず）が適 用される０代替組立ブａセスにおいて、しなやかな層８３４０及び８３０３が封 入剤によって形成され得る。斯くして、封入剤は挿入物（図示せず）とチップの 間に侵入して挿入物とチップの間にしなやかな層８３４０を形成するべく適用さ れ得る。挿入物はまた、固定素子８３６１と支持素子８３０７の間に侵入してし なやかな層８３０３を形成し且つスロワ）　８３６７の中に侵入してリード８３ ７４及び８３５０を覆う、封入剤は圧力下で液体又は流下可能の状態で導入し、 次に硬化され得る。封入剤、チップ及び関連の素子はこのプロセスの期間中型の 中に配置されへこの型は封入剤の流れを制限するべくシート又はテープのむだ領 域８３８３　（第１７図）を締めつける。封入剤は標準的な注入成形技術を用い て圧力下で注入される。封入の後、第１６図及び１７図に示されているアセンブ リはテープから離れて、上記に論じられたアセンブリとほぼ同じ方法で基板に取 り付けられる。斯くして、外側端子８３７２と中心４８３４８は両方共基板上の 接触パッドに結合される。
第１６図及び１７図に示されているアセンブリは製造の間リードの良好な補強を 与える。また、外側端子は接続の容量を増大する。固定素子及び外側端子はチッ プ上の周辺接点を越えて外方に延設しているが、この外方の延長即ち「扇形ｊは 最小である。これらの固定素子及び外側端子を有するアセンブリはチップ表面に 対して平行な平面の面積を約１．５倍を越えて占有することがないことが好まし く、望ましくは約１．２倍を越えないことが望ましく、この倍率はチップ自体に よって占有される面積である。
第１８図に示されているように、本発明の更なる実施例に係る挿入物８４３６は 、第１６図及び１７図に言及して上記に論じられた対応の部品に類似の固定素子 ８４６１、スロット８４６７及び外側端子８４７２が配設されている。外側端子 ８４７２は各固定素子の第二面、即ち、半導体チップ８４２０から離れて向いて いる表面に配置されている。挿入物８４３６はまた、挿入物の第二面に中心端子 ８４４８を有している。各中心端子８４４８は部分リード８４５０及びボンディ ング端子８４５２に接続されている。同様にして、各外側端子８４７２は類似の 部分り一ド８４７５且つボンディング端子８４７７に接続されている。各スロッ ト８４６７の両側にはボンディング端子８４５２及び８４７７の列が存在する。
これらのボンディング端子は第１３図に言及して上記に論しられたのと類似のワ イヤボンディング作業によってチップ８４２０上の周辺接点８４３０に接続され ている。ここで再び、列状のボンディング端子の配置によってワイヤボンディン グ作業が容易になる。
チップ８４２０はまた、チップの前面の中心領域に配！されている中心接点８４ ３１を有している。挿入物８４３６はこれらの中心接点を包囲している六８４８ ０を有している。
特定の中心端子８４４８に関連するボンディング端子８４５２の幾つかは六８４ ８０のエツジに隣接して配置されている。これらのボンディング端子はワイヤボ ンドによってチップの中心接点８４３Ｉに接続されており、これにより中心接点 だけでなく周辺接点８４３０も挿入物の中心端子８４４Ｂを通して基板に接続さ れるようにしている。
本発明に係るアセンブリは機械的且つ電気的保護のために付加的な素子を含み得 る。斯くして、金属層等の薄い導電接地層を挿入物の中に組み込み、これにより 端子をチップから電気的に絶縁し、且つ挿入物に沿って延設しているリードのイ ンピーダンスのより良好な制御を行うことができる。斯かる導電層は誘電体層に よって端子から分離されなければならない、挿入物自体は、中間誘電体層によっ て互いに分離された端子及びリードの多重層を含み得る。斯かる構成によって、 挿入物上のリードは互いに接触することなく互いにその上を交差することができ 、また与えられた領域により多くのリード及び／又はより広いリードを許容する ことができる。斯かる多重層の挿入物の最上層は下層の端子と整合している穴を 有することができ、これによりこれらの下層の端子に対するアクセスを行い且つ 基板に対する接続を行うことができる。
第２０図に示されている部品は第１６図及び１７図に示されている部品と類似で ある。
斯くして、この構造は、その間にスロット８７６７を画成している挿入物８７３ ６及び固定素子８７６１を含んでおり、斯かる固定素子及びスロットの１つのみ が第２０ｒｇＪに見える。これらの外Ｎ端子リード及び周辺リードはスロットを 横断して延設している諸部分８７５４を含んでいる。各々の斯かるリード部分は 関連の固定素子のしなやかな層８７０３の上及び挿入物のしなやかな層８７４０ の上からスロットの中に延設している。第１６図に示されている状態において、 リード部分８７５４のチップの端子８７３０に対するボンディングの前に、これ らのリード部分は実質的に平面である。即ち、これらは挿入物８７３６の平面に 対して平行な、従って挿入物がチップの上に載っている時にチップの前面８７２ ２の平面に対して平行な平面に実質的に延設している。
各々の斯かるリードはこの水平平面に、即ちスロットの延長の方向に弯曲してい る。斯くして、各々の斯かるリードはそれぞれ隣接の固定素子８７６１と挿入物 ８７３６に隣接しているスロットのエツジに端末部分８７８０及び８７８２を含 んでいる。各リード部分８７５４ば更に、スロットの中心に隣接しており且つチ ップ８７２０上の周辺接点８７３０の１つの上に載っている中間部８７８４を含 んでいる。各々の斯かる中間部分８７８４は端部８７８０及び８７８２を接続し ている仮想軸からずれている。第２０図に示されているように、このずれはスロ ット８７６７の延長の方向にある０組立のプロセスの間、ツール８７８６はスロ ット８７６７に進み、リード部分８７５４をチップの周辺接点８７３０に結合す る。ツールは各リード部分の中間部８７８４に係合し、中間部分を下方に押して チップ接点８７３０と係合せしめる。中間部が端部８７８０と８７８２を結合し ている軸からずれているため、中間部のこの下方運動はこれらの端部の制御され たねじれ運動によって許容され得る。中間部８７８４はまた、ある程度下方に曲 がり得る。この構造によって中間部８７８４の制御された下方運動が行われる。
各リード部分８７５４がこの作業の開端部８７８０と８７８２に保持されるため 、これらの部分は所望位置に留まり、従ってチップの接点８７３０と適切に整合 される。中間部８７８４の全てが同一の方向にずれているため、これらリード部 分におけるずれはスロット８７６７の長さ部分に沿ったリード部分８７５４の間 の所要スペースを認められる程度増大しない、更に、挿入物の平面に存在するこ れらのずれは、リードを形成するのに眉いられている同じエツチング作業におい て、如何なる別の型押し又は弯曲作業をすることなく形成することができる。ボ ンディングツールの幾つかのリードの中間部分に同時に係合し且つ結合せしめる ことができる。
第２１図及び２２図に示されているように、チップの背面即ち底面に端子を配設 するのに用いられる接続部品９３０は、裏打ち素子のエツジから突出している全 体的に矩形の裏打ち素子９３２及びフラップ９３４を含んでいる全体的に十字架 状の一体シートを含んでいる。このシートは導電層９３６、絶縁層９３８及び更 に導電層９３６の反対側に絶縁層９４０を含んでいる層構造を有している０層９ ３８は接続部品の第−面９４２を画成しており、−古層９４０は第二面９４４を 画成している。接続部品の第一面９４２の裏打ち素子９３２の中心領域には一組 の端子９４６が配置されている。
これらの端子は直線上の格子状のアレイに配置され得る。説明を簡潔にするため に第２１図には少しの端子しか示されていないが、典型的な部品には数百側の端 子を配設し得る。
接続部品９３０の第一面９４２の上にはり一ド９４８もまた形成されており、各 々の斯かるリードは１つの端子９４６と一体的に且つこれと電気的に接続した状 態で形成されている。リード９４８はフラップ９３４上の裏打ち素子９３２がら 離れるように外方に延設しており、且つフラップの端部に突出している。斯くし て、各々の斯かるリード９４８は関連のフラップに沿って延設しているフラップ 部分及びフラッグの内縁から関連の端子９４６に延設している中心部分を含んで いる。接続部品９３０を構成している種々の層の厚みは説明の簡潔のために第２ ２図には大きく誇張されている。実際は、これらの層の各々は電気的要求条件を 満たすために必要な最少厚さを有している。絶縁層９３８及び９４０は絶縁のピ ンホール及び破壊から自由を得るのに必要な最少厚さを有しており、一方導電層 ９３６及びリード９４８は電気的な連続性に必要な且つ比較的低い抵抗の電流径 路を提供するのに必要な最少厚さを有しているのが望ましい。これらの絶縁層の 各々は約０．５ａｍ未満の厚さで、そしてより好ましくは約０．２５図未満の厚 さであり、一方導電層９３６は約０．１ｍ未満の厚さで、そしてリード９４８の 各々は約０．１−未満の厚さであることが好ましい。
接続部品９３０は、テープ自動化ボンディングプロセスに用いられたテープとほ ぼ同し材質から且つほぼ同じ方法で形成され得る。斯くして、絶縁層９３８及び ９４０はポリイミド等の従来の重合体誘電材料を組み込むことができ、−古層９ ３６、導線９４８及び端子９４６は銅又は他の金属がら形成れ得る。これらの端 子及び導線のパターンはテープ自動化ボンディングチーブ及びフレキシブル印刷 回路の製造に用いられるのとｔ１４４Ｑの写真化学エツチング又は沈着技術を用 いて形成され得る。
部品９３０は第２３図及び２４図に示されている箱状の素子９５０に用いられ得 る。箱素子９５０は全体的に矩形のリング及びこのリング内部を横断して延設し ている床素子９５４を形成するべく構成されている４つの支持素子又は壁９５２ を含んでおり、これにより壁９５２及び床素子９５４が上部に開いている内部ス ペース９５６を有する直線閉底箱を共同して画成するようにしている（第２３図 に見える側面）、この箱はチップ９２０の対応の寸法よりも僅かに大きな長さ１ 及び幅Ｗを存しており、一方層の深さｄはチップ９２０の厚さよりも僅かに大き く、即ちチップの表面９２２と９２４の間の距離よりも僅かに大きいことが望ま しい、各支持部材又は壁９５２は床素子９５４の下を下方に延設している突出部 ９５Ｂを有しており、これにより突出部９５８及び床素子９５４が床素子９５４ の圧側に更なる開いた内部スペース９６０を共同して画成するようにしている。
床素子はスペース９５６と９６０の間を延設している幾つかの穴即ちアパーチュ ア９６２を有している。スペース９６０はスペース９５Ｇよりも浅い。箱素子９ ５０はサーモプラスチック又は熱硬化ポリマ、ガラス、セラミック、ガラスセラ ミック材、ポリママトリクス複合材料及び金属マトリクス複合材料、及び金属等 の寞質的に硬質な材料から形成され〜金属及びポリマが好ましい。
本発明の１つの特徴に係る形成プロセスにおいて、比較的低い弾性率の材料から 形成されている弾性的なしなやかな層９６４（第２５図）が箱素子９５０の下の 即ち下方に向いたスペース９６０の中に配設されている。この低弾性率材料は、 シｑアＡ押込硬度が約２０乃至約７０の柔らかいゴムと匹敵する弾性（弾性率を 含む）を有している。しなやかな層９６４は低弾性率の材料のかたまり９６８が 散在している穴９６６を有している。層９６４は穴開は又はパーフォレージジン を行うことにより穴９６６を形成して固体エラストマのシートから形成さ娠次に 箱素子９５０の下部スペース９６０に挿入され、箱素子９５０の床素子９５４の 穴９６２を通して延設している接着剤９７０によって所定位置に固定される。こ の接着剤の一部分は床素子９５４の上面を部分的に且つ全体的に塗布し、これに より床素子の上面にある程度の表面接着又は粘着力を与えることができる。ある いは、しなやかな層９６４は箱素子の下部スペース内の所定位置に成形すること により形成することができる。斯くして、弾性材料は流体の状態で導入され、化 学的にあるいは熱によって硬化して弾性状態になる。しなやかな層９６４がこの ようにして形成された場合、この弾性材料の特定の部分は接着剤９７０とかなり 同じように穴９６２を通して突出し得る。これはしなやかな層を床素子の下面に 固定する働きがある。しなやかな層はまたスクリーン印刷によっても適用され得 る。更に別の代替の手順において、しなやかな層は箱素子に固定することなく箱 素子の下部スペース内に簡易的に置くことができる。
組立プロセスの次の段階では、接続部品９３０は箱素子９５０に並置され、これ により接続部品の第二面４４はしなやかな層９６４の露出された即ち底面と対向 し、且つ裏打ち素子９３２が床素子９５４としなやかな層９６４と整合するよう にしている。
プロセスのこの段階において、接続部品９３０の各フラップ９３４は壁９５２を 越えて外方に突出し且つ１つの突出部９５８の下の端部を横切って延設している 。斯くして、端子９４６を支持している裏打ち素子の中心領域はしなやかな層９ ６４と整合しており、これらの端子はしなやかな層及び床素子９５４から離れる ように下方に向いている。しなやかな層９６４におけるかたまり９６８の配列は 、端子９４６の配列に一致するように選択される。第２６図に最もよく示されて いるように（プロセスの後の段階を示す）、各端子９４６は低弾性率の材料のか たまり９６８と整合されており、−古層９６４における穴９６６は端子９４６間 のスペースと整合されている。
製造プロセスの次の段階では、フラップ９３４が箱素子９５０の壁又は支持素子 ９５２に沿って上方に曲げられている。斯くして、各フラップ９３４及び斯かる フラップ上の導線のフラップ部分４８は関連の壁９５２に沿って上方に延設して いる。各フラップの端部は関連の壁９５２の最上縁にわたり内方に曲げられてい る。斯くして、第２５図に示されているように、フラップ９３４ａの端部は壁９ ５２ａの上側端部において内方に曲げられている。同様にして、フラップ９３４ ｂは第２６図に示されているように側壁９５２ｂに沿って上方に延設しており、 且つ壁９５２ｂの最上端にわたり内方に曲げられている。斯くして、フラップの エツジに隣接している導線９４８の端部は、スペース９５６の上部の開口部の回 りの床素子９５４から離れて壁９５２の上エツジに沿って配置されている。導線 ９４８は、箱素子の下に配置されている端子９４６に同かって箱素子の壁に沿っ て下方に延設している。接続素子９３０及び従ってフラップ９３４が柔軟性であ るため、この弯曲作業はたやすく実行され得る。壁９５０の上エツジの上にのっ ているフラップの端部は壁の上部に結合されている。
柔軟性であることが好ましい誘電体材料の層が裏打ち素子９３２の下方に向いて いる第一面を覆っているはんだマスク層９７２として適用される。はんだマクス 層９７２には、裏打ち素子９４６と整合しているアパーチュア９７４が配設され ている。
このはんだマスク層は成形又はエラストマ材料の選択的硬化によって形成され得 る。例えば、この材料を流動可能な未硬化の状態で適用し、次に放射エネルギに よって硬化することができる。この放射エネルギは端子９４６の上にある部分を 除く層の全ての部分を硬化するべく選択的に適用し得る。この選択的硬化に引き 続き、未硬化部分を除去する。あるいは、はんだマスクは固体層として適用され 、端子９４６を論出するように穴を開けることができる。以下に更に論じるよう に、はんだマスク層９７２は特定の場合省略することもできる。
この段階におけるアセンブリは半導体チップを受けるように構成された受け器を 構成する。これらの受け器は大量生産において予め構成され半導体チップの製造 者及び使用者に供給することができる。あるいは、受は器は半導体チップに一体 化される直前に構成することもできる。
受は器は先ずチップ９２ｏ（第２６図）を箱素子９５０の上即ち上部スペース９ ５６に置き、これによりチップの前面９２２が床素子９５４及び裏打ち素子９３ ２から離れるように上方に向くように処理することにより半導体チップ９２０に 一体化される。
チップ９２０は床素子９５４の上面における接着剤９７０によって受け器内の所 定位置に一時的に保持され得る。この位置において、チップのエツジ９２６は箱 素子の支持素子又は壁９５２に対向する。チップ９２０は第１１図に示されてい るようなほぼ同一の種類である。斯くして、チップ９２０はその前面９２２に配 置されている接点９２８を有しており、これらの接点はチップのエツジ９２６に 隣接した列に配列されている。フラップ９３４、従ってこれらのフラップ上のリ ード部分９４８は、チップのエツジ９２６に沿って上方に延設しており、これに より各々の斯かるフラップ上のリードがチップ上の接点９２８の１つの列の近辺 に延設するようにしている。接点９２８の各々の列はフラップ９３４の１つにお けるリード９４８の端部に直接隣接して配置されている。チップの前面９２２、 従って接点９２８はリード９４８の端部とほぼ同じ高さで床素子９５４の上に置 かれているが、これらのリードの端部は表面９２２の僅か上に上昇し得る。
チップがこの位置にある間、接点９２８はこれらの接点をリードの隣接した端部 にワイヤボンディングすることによりリード９４８に電気的に接続される。ワイ ヤボンディング作業において、細いワイヤ９７４が接点９２８とリード部分９４ ８の間に接続され、これにより各リード部分９４８を接点の隣接した列における １つの接点９２８に電気的に接続する。実際、ワイヤ９７４はリード部分９４８ と融合し、端子９２８から１つの壁素子９５２を回って、チップのエツジ９２６ に沿って下方に菖打ち素子９３４上の１つの端子９４６に向かって延設している 複合リードを形成する。ワイヤボンディングのプロセスはそれ自体電子工業にお いてはよく知られており、ここでは詳細には述べる必要がない。簡単に言うと、 このプロセスは可動のワイヤ供給ボンディングワイヤを利用する。このヘッドは 接続されようとしている素子の１つに供給され、細いワイヤの一端が斯かる素子 に結合される０次にヘッドは接続されるべき他方の素子に到達するまでワイヤを 消費しながら移動し、この時点になるとワイヤは斯かる他方の素子に結合されて 切断され、このワイヤを所定位置に残す、ワイヤボンディングプロセスは通常、 接続されるべき部品の相対的位置及び配向を検出し、次にこれに従ってワイヤボ ンディングヘッドを制御しワイヤを所望の素子に接触せしめることにより制御さ れる。これにより、たとえ接続されるべき部品の相対的位置が公称位置と異なる 場合でも所望相互接続がなされる０通常、部品の相対的位置及び配向はテレビジ ョン式パターン認識システム等のロボット視覚システムによって検出される。こ れらの技術は本発明の方法のワイヤボンディング工程において用いられるのが望 ましい、斯かる技術が用いられる場合、チップ９２０の位置決めのあるいはリー ド部分９４８の位置決めの高い精度を与えることは必須でない。これにより上記 に論じられた弯曲作業の厳密な制御の必要性が最少限になる。
ボンディングワイヤ９７４が取り付けられた後、熱伝導充填材を有するシリコン 等の柔らかい熱伝導材料のバッド９７５がチップの前面９２２の上部に置かれる 。このバッドは接点９１８及びワイヤ９７４から離れて、チップの前面の中心部 を覆っている。封入剤９７６の層がチップの前面９２２の上に適用される。柔ら かい誘電体材料であることが望ましいこの封入剤は壁９５２の上部に配置されて いるボンディングワイヤ９７４、接点９２８及びリード部分９４８の端部を覆う 。封入剤はまた、チップのエツジ９２６と箱素子の対向している壁９５２の間の スペースに侵入し、少なくとも部分的に充填することが望ましい。次にアセンブ リの頂部の上にカバー９７８が置かれる。カバー９７８は通常「チップカン」と 呼ばれる箱状の金属素子であるか、あるいはエポキシ等のポリマ材料からアセン ブリ上のある位置に成形され得る。カバー９７８はアセンブリをこの後の汚染か ら封入するべくはんだ材料層９７２の周辺と一体化され得る。封入剤９７６はチ ップの前面９２２と接触しまたカバー９７８と接触し、これによりチップからカ バーへの熱伝達のための径路を提供する。これにより、千ノブの作業中のチップ からアセンブリの外側の周囲への熱伝達が容易になる。カバー９７８はまた、層 ９７５と接触して、更に熱伝達を容易にする。
アセンブリはより大きなアセンブリの部分として用いられる前に試験されること が望ましい。アセンブリは適切な試験回路に接続されており且つ共通の把持具即 ち支持体に固定的に取り付けられている多数のビンプローブを有する電気的試験 把持具を用いて上記に論じられたとほぼ同じ方法で試験するのが望ましい、両転 性のある試験を行うために、試験把持具の多数のビン又はプローブは同時にそれ ぞれの端子９４６と接触を保持しなければならない、この構成においても端子９ ４６は独立的にチップ９２２に向かって変位し得る。斯かる変位によって、試験 把持具及びアセンブリは、ピンの全てがそれぞれの端子９４６に係合するまで互 いに向かって連続して移動することができる。各端子９４６はしなやかな層の弾 性によって試験把持具の関連のピンに対して偏倚される。これにより、信転性の ある接触及び両転性のある試験が保証される。上記に論じられたように、しなや かな層９６４の構成はこの作業に寄与する。低弾性率材料の各々のかたまり９６ ８はそれと整合している端子９４６に裏打ち及び支持を与える。試験把持具のビ ンが端子と係合すると、各かたまり９６８は垂直方向に圧縮され、従って水平方 向に、即ちチップの平面に対して平行に膨張する傾向を示す、穴９６６は斯かる 膨張のためのスペースを提供する。しなやかな層９６４は端子９４６の十分な移 動を許容して試験装置における且つアセンブリ自体における公差を許容するだけ でよい０通常、約ｏ、ｏｏｏｓインチ（０，１２５■）以下のコンプライアンス で十分である０例えば、しなやなかな層９６４は約ｏ、ｏｏｓインチ（０，２■ ）の厚さとなり得る。
試験の後、アセンブリは、上記に論じられたアセンブリを取り付けるのに用いら れたのと＊４Ｑの技術を用いて電気接触バッド９９０を有する基板９８８に取り 付けられる（第２６図）０例えば、アセンブリは、はんだ材料層９７２における アパーチュア９７４及び端子９４６が基板の接触バンド９９０と整合するように 基板に置かれる。
；よんだ又は導電接着剤等の導電ボンディング材料９９１のかたまりを端子９４ ６と基板の接触バッド９９０の間に置くことができる。これらのかたまりは、上 記に論じられたと同し方法で流下され、端子及び接触バッドに結合され得る。
端子９４６はかなりの中心から中心の距離に配置されるため、標準的な表面取付 技術を用いることができる。この点に関して、端子９４６はチップの底面９２４ の全面積に略等しい領域に分配されることを了解すべきである。これと対照的に 、チップ自体の接点９２８は周辺の回りの列に集中している。斯くして、端子９ ４６の間の中心からの中心の距離は接点９２８の間の中心から中心の距離よりも かなり大きくすることができる。典型的な応用において、通常「■１０計数」と 呼ばれるかなりの数の入力及び出力端子を有するチップのための電気接続を１０ −２５ミル（２５０−６２５マイクロメートル）の中心から中心の距離で達成す ることができる。
リード部分９４８及びボンドワイヤ９７４を含むこの複合リードによって接点９ ２８と端子９４６の間に両転性のある相互接続が提供される。接続素子９３０の 導電層９３６がリード部分９４８と共にチップに沿って上方に延設しているため 、リード部分９４８は予想可能な制御されるインピーダンスを有している。この 信転性のある電気的特徴は、リード部分９４８の予想可能な幾何学的構成によっ て向上する。各リード部分９４８は所定の幅を有しており且つ隣接のリード部分 に対して相対的な所定位１に定位されている。これらの相対的位置及び幅は接続 素子９３０が作られると固定される。複合リードはボンディングワイヤ９７４を 含んではいないが、これらのボンディングワイヤは認められる予期できないキャ パシタンスをもたらすことがない程短くなっている。
斯くしてアセンブリはコンパクトで頑丈で且つ経済的なチップの取付けを行う。
アセンブリの全体はチップ自体よりも少し大きな面積（チップの平面における） を占有する。リード及びフラップがチップに沿ってチップのエツジに近接して延 設しているため、アセンブリによって占有される面積を実質的に増大せしめない 。
また、アセンブリは基板に取り付ける前に予め試験できるため、高品質を保証で きる。上記に論じられた方法及び構造は多数の様式で変化し得る。また、はんだ マスク層９７２はプロセスの任意の段階で適用し得る。所望に応して、この層は 、例えばはんだ材料層９３２がカバー９７８と接触するように所定位置に成形す ることにより、接続素子９３０の一部として形成されるかあるいはアセンブリの 残りの部品の後に適用される。
箱素子９５０の構成は説明した構成から変化し得る。尿素子９５４は全部省略す ることができ、あるいは尿素子はチップをそのエツジ又は隅だけにおいて支持す るべく壁９５２から内方に突出している小さなタブのみを含み得る。どの場合で も、しなやかな層９６４はチップの底面と且つ裏打ち素子と直接係合される。あ るいは、尿素子９５４の穴９６２は省略し得る。壁９５２の下方突出部９５８は 省略することができ、これにより壁が尿素子と面一にあるいは尿素子が省略され た場合はチップの底面と面一になるように終端する。壁の底エツジにはフラップ が上方に弯曲した時に接続部品９３０への破損を防止するべく面又は半径を配設 し得る０箱素子には、基本と係合するために、下方に突出している箱素子の隅に おける側部等の支持体を配設し得る。この場合、箱素子はチップを基板上で支持 するように働き、これにより製造手順あるいは使用中のはんだ接合部の破砕を防 止する。この構成は、熱シンクがチップの前面と保合状態に強制的に保持される 場所には特に有用である。また、この箱素子はチップの回りの気密シール構成の 一部として用いられ得る。
裏打ち素子に隣接して配置されているしなやかな層９６４は壁又は支持素子９５ ２の外側表面に向かって外方に延設できるため、これによりしなやかな層の一部 分は各々の斯かる壁又は支持素子の２部エツジと裏打ち素子の間に挿入される。
この構成は、端子９４６の幾つかが裏打ち素子の壁の床エツジに整合した部分の 上に配置される時に特に有用である。
箱素子の熱膨張計数がチップの熱膨張計数とかなり異なる場合、ボンディングワ イヤ９７４は弯曲してチップと、壁の上部エツジの上に載っているフラップの端 部におけるリード部分との相対的運動を補償することができる。リード９４８の フラップ部分が以下に論じられるようにチップ上の接点に直接結合される場合、 リードのこれらのフラップ部分は１１位の補償を与えるように柔軟性となり得る ０箱素子の熱膨張計数が基板の熱膨張計数とかなり異なる場合、裏打ち素子はし なやかな層を除いて箱素子の底に結合されないのが好ましい、これにより、フラ ップは曲がることができ且つ裏打ち素子は箱素子に対して相対的に移動し且つ差 異的な熱膨張を吸収することができる。
熱伝達素子の構成はかなり変化することができる。斯くして、熱電導バンド又は 層９７５はチップの前面即ち上面に結合されている金属スラブを含み得る。斯か る金属熱シンクは熱伝達を更に容易にするためにビン、プレート又は突出部を含 み得る。複数のチップは同一の熱シンクに係合することができる。従来の上向き チップアセンブリに用いることのできる熱シンクの実質的にどれも用いることが できる。
これらの裏打ち素子及びフラップは、特に複雑な相互接続の要求条件を許容する べく２つ以上のリードの層を含み得る。また、裏打ち素子の各エツジには２つ以 上のフラップを配設することができ、これらの多重フラップはチップの工・ノブ に沿っであるいは箱素子の壁に沿って重なった関係で延設し得る。
第２７図に示されているように、箱素子は省略できる。斯くして、接続素子９１ ３０のフラップ９１３４は、壁部材に干渉することなく、チップ９１２０のエツ ジ９１２６に沿って上方に折り曲げることができる。また、しなやかな層９１６ ４は、床素子に何ら干渉することなく、裏打ち素子９１３２とチップ９１２０の 底面即ち背面９１２４の間に直接配置され得る。第２７図に示されている構成に おいて、各フラップ９１３４はチ・ノブのエツジ９１２６に沿って上方に延設し ているだけではなく、工・ノブ９１２６に隣接したチ・ノブの前面９１２２のヘ リの部分にわたって内方に延設している。各フラップはチ・ノブ上の接点９１２ ８の列の上に載っているスロット９１３７を有している。リード部分９１４８の 端部９１４９はこのスロットを横切って延設しており、従ってチップ接点９１２ ８の上に載っている。組立プロセスにおいて、端部９１４９は第１６図及び２０ 図に言及して上記に論じられたとｔ１４Ｑの技術によって端子９１２８に直接結 合され得る。ボンディング作業を容易にするために、端部９１４９はそれらがボ ンディングツール９１’５１の影響の下でよりたやすく下方に撓み且つ接点９１ ２８に係合するべく、スロット９１３７の長さ部分に平行な方向に弯曲し得る。
製造工程において、接続素子９１３０及びしなやかな層９１６４はチップ９１２ ０に組み立てら娠接続素子のフラップ９１３４はチップのエツジ９１２６に沿っ て上方に直接折り曲げられる０次にフラップの端部はチ・ノブの前面にわたって 内方に折り曲げられる。第２７図に示されているアセンブリにはまた、上記に論 じられたようなはんだマスク層、ノλウジング及び封入剤が配設され得る。
第２８図の構成は、フラップ９２３４の端部がチップの前面９２２２にわたって 折り曲げられ、これによりリード部分９２４８の端部９２４９をチップ上の接点 ９２２８　に位置決めするという点で、第２７図に言及して上記に論じられたの と同様である。しかしながらここで、接続素子は各リード端部９２４９の下から フラップの第二面９２４４、即ち第−即ちリード支持面９２４２から反対の表面 に延設している径路９２５１を含んでいる。
各々の斯かる径路には熱圧縮ボンディング合金９２５３等の導電ボンディング材 料が充填されている。ボンディング材料９２５３は、従来のボンディング技術を 用いて熱又は圧力により活性化して、各リード端部９２４９をチップ上の１つの 接点９２２８に結合せしめる。接続素子の導電層９２３６は径路９２５１から離 れて終端しており、これによりこの導電層は導電材料９２５３と電気接続を行う ことがない、所望に応じて、導電層９２３６は、層９２３６に接地を与えるべく 径路９２５１の１つ又は少しに対して延設し得る。即ち、リード９２４８の１つ は、基板のアースに接続されている１つの端子（図示せず）に接続され層９２３ ６はこのリードを通して接地され得る。
熱圧縮又は他の従来ボンディング技術に対する代替として、これらのリードは、 いわゆる「Ｚ導通」接着剤を用いることによりチップ上の接点に接続することが できる。斯かる材料は一般的に、この材料が薄層に適用された時に、この層を通 る方向にはかなりの電気的導通を有するが層に対して平行な方向にはほんの微々 たる導通しか有しないように選択された導電粒子を含んでいる。Ｚ導通接着剤は また、上記に論じられた挿入物のリードをチップの接点に接続するのにも用いら れ得る。
第２９図に示されているように、本発明に係るサブアセンブリは別のチップの上 に取り付けられ得る０例えば、第２９図に示されているように、チップ９３２０ の前面９３２２上の接点９３２８は端子９３４６を通して半導体チップ９３９３ の接点９３９１に接続される。
斯くして、チップ９３９３自体はチップ９３２０を組み込んでいるアセンブリを 取り付けるための基板として作用する。チップ９３９３は従来のワイヤボンドリ ード９３９５を経由して更なる基板に、従って他の電子素子に接続される。逆に 、チップ９３７７が更にチップ９３２０の前面に載るように取り付けられている 。挿入物９３７９がチップの前面９３２２の上に配置されている。この挿入物は 柔軟なリードを経由してチップの前面上の接点９３２８の幾つかに接続されてい る端子９３８１を有している。挿入物自体は柔軟性があり、端子９３８１の間に 配置されているしなやかな層９３８３を含んでいる。
これらの端子は別のサブアセンブリの端子９３５６に接続されており、このサブ アセンブリはチップ９３７７の接点９３３８に接続されている。斯くして、チッ プ９３２０及び９３７７はチップ９３９３の上に取り付けられている重なり回路 アセンブリの状態で相互接続されている。任意の数のチップを斯かる積み重ねさ れたアセンブリにおいて相互接続することができる。
第３０図に示されている、本発明の更なる実施例に係るアセンブリにおいて、シ ート状接続部品の配向は逆になっている。即ち、リード支持即ち第一面９４４２ はチップ９４２０の方を向いている。端子９４４６が絶縁層９４４０及び９４３ ８を通して延設している穴９４７３を通して露出されている。これらの絶縁層の 間に配置されている導電層９４３６は穴９４７３から離れて終端しており、これ によりこれら２つの絶縁層は穴の境界において互いに融合しており、穴を層９４ ３６から絶縁している。斯くして、端子９４４６を基板に接続するべくボンディ ング材料を穴９４３７に導入することができる。
またこの構成において、フラップ９４３４の端部９４３５はチップから離れるよ うに外方に曲げられており、支持素子９４５２の壁はフラップの外側に配置され ている。即ち、フラップは支持素子９４５２とチップとの間に置かれている。し なやかな層９４６４は端子９４４６のすぐ下に置かれている。
更なる異形（図示せず）において、この支持素子又は壁は接続素子と一体とする ことができ、特にフラップと一体とすることができる。斯くして、接続素子はこ れらフラップを構成する比較的硬い領域及び中心又は裏打ち素子を構成する柔軟 な領域を有し得る。これらフラップを構成する硬い領域は自立構造体を形成する べく上方に弯曲し得る。上記に論じられた構成と同じように、この構成により、 リード部分がチップを受けそれに接続するための開口部の周辺部の回りに配置さ れている開口上部を有する全体的に箱状又はコツプ状の構造体が提供される。
容易に了解されるように、請求の範囲によって規定されるように本発明から逸脱 することなく上記に論じられた特徴の多数の更なる変化及び組合せを利用するこ とができる。１つの斯かる異形（図示せず）において、裏打ち素子は実質的に上 記に論じられたように配設されるが、フラップ及びフラップ上のリード部分は省 略される。この構成によると、ボンディングワイヤは各リードの主要部分を構成 している。ボンディングワイヤはチップのエツジに沿って下方に裏打ち素子に向 かって延設しており、チップの背面即ち底面に隣接した裏打ち素子に接合する。
この構成において、ボンディングワイヤはチップのエツジに沿って延設している リードを構成している。この構成は、上記に論じられた他の構成と同し程度の制 御をリードインピーダンスに提供しないため、明らかに好適性が少ない。斯くし て、好ましい実施例の前記の説明は請求の範囲によって規定された本発明の限定 ではなく説明のために取られるべきである。
ＦＩＧ、！ ＦＩＧ、３ ＦＩＧ、４ Ｆ　Ｉ　Ｇ、　５４　Ｆ　Ｉ　Ｇ、　５８Ｆ　Ｉ　Ｇ、　６ ＦＩＧ、８ ＦＩＧ、１１　ＦＩＧ、１２ ＦＩＧ、１７ ＦＩＧ、１３ ＦＩＧ、２３ ＦＩＧ、２６ １＃ｗａｅｅｗｍ−１１ＩＰｃ＋ｒ／圀１１０６９１２０フロントページの続き （８１）指定国　ＥＰ（ＡＴ、ＢＥ、ＣＨ，ＤＥ。
ＤＫ、　ＥＳ、ＦＲ，ＧＢ、　ＧＲ，ＩＴ、　ＬＵ、　ＮＬ、　ＳＥ）、ＡＵ、 ＣＡ、ＦＩ、ＪＰ、ＫＲ，ＳＥ、ＳＵ、Ｕ

Claims (60)

    【特許請求の範囲】
  1. １．複数の表面を有し且つ上記表面の少なくとも１つの上に接点を有する半導体 チップ及び上記接点に電気的に接続されている端子をその上に有する柔軟性シー ト状素子を含む型式の半導体チップアセンブリにおいて、上記シート状素子及び 上記端子の少なくとも幾つかが上記チップの１つの上記表面の上に置かれており 、上記端子が上記チップに対して可動であり且つ上記アセンブリが上記端子の上 記チップへの運動を許容するための弾性手段を含むことを特徴とする半導体チッ プアセンブリ。
  2. ２．上記弾性手段が上記端子と上記チップの間に配置されているしなやかな層を 含み、これにより上記しなやかな層が上記端子の上記チップへの運動の際に圧縮 されるようにしていることを更に特徴とする請求項１に記載のアセンブリ。
  3. ３．上記しなやかな層がエラストマ材料から形成されていることを更に特徴とす る請求項２に記載のチップアセンブリ。
  4. ４．上記しなやかな層が低弾性率材料のかたまり及び上記低弾性率材料のかたま りが散在している穴を含み、上記低弾性率材料のかたまりが上記端子と整合して おり、上記しなやかな層における穴が上記端子との整合から外れていることを更 に特徴とする請求項２に記載のチップアセンブリ。
  5. ５．上記チツプが前面を有し、上記接点が上記前面の上に配置されており且つ上 記シート状素子及び上記端子が上記チップの上記前面の上に載っていることを更 に特徴とする請求項１又は請求項２又は請求項３又は請求項４に記載のチップア センブリ。
  6. ６．上記チップが反対に向いている前面及び背面を有し、上記接点が上記前面の 上に配置されており、且つ上記シート状素子及び上記端子が上記チップの上記背 面の上に載っていることを更に特徴とする請求項１又は請求項２または請求項３ 又は請求項４に記載のチップアセンブリ。
  7. ７．端子をその上に有する柔軟性のシート状素子を半導体チップに組み立てる段 階及び上記シート状素子の上の端子を上記チップ上の接点に接続する段階を含む 半導体チップアセンブリを製造する方法において、上記組立段階が上記シート状 素子上の上記端子が上記チップの表面の上に置かれるように行われること及び上 記アセンブリが上記端子の上記チップの上記表面への運動を許容するための弾性 手段を含むことを特徴とする方法。
  8. ８．上記弾性手段を提供するために上記チップと上記端子の間にしなやかな層が 配置されることを更に特徴とする請求項７に記載の方法。
  9. ９．複数の試験プローブと上記端子の間に一時的な電気接触を確立し、これによ り上記弾性手段が一時的電気接触を確立する上記段階の間上記中心端子の少なく とも幾つかの上記チップ表面への変位を許容することによって上記チップを試験 する段階を更に特徴とする請求項７に記載の方法。
  10. １０．一時的電気接触を確立する上記段階が複数の上記端子と試験把持具に固定 的に接続されている複数の試験プローブとの間に一時的に接触を同時に確立する 段階を含むことを更に特徴とする請求項９に記載の方法。
  11. １１．上記シート状素子上の上記端子を接続する上記段階が柔軟性リードを接続 して、斯かるリードが上記シート状素子における少なくとも１つのアパーチュア を通して上記接点と端子との間を延設するようにする段階を含むことを特徴とす る請求項７に記載の方法。
  12. １２．上記シート状素子が上記端子及び上記組立段階に先立ちその上に配置され た予め形成されたリードを有することを更に特徴とする請求項１１に記載の方法 。
  13. １３．上記リードを接続する上記段階が上記の予め形成されたリードを上記の少 なくとも１つのアパーチュアにおける上記チップ上の上記接点にツールを書く上 記アパーチュアに挿入することにより結合する段階を含むことを特徴とする請求 項１２に記載の方法。
  14. １４．基板上の接触パッドが上記シート状素子上の上記端子と対向するように基 板を上記挿入物と組み立てる段階及び上記端子を上記パッドに結合する段階を更 に特徴とする請求項７に記載の方法。
  15. １５．端子をその上に有する柔軟なシート状素子を含む半導体チップに組み立て るための部品において上記端子の下に置かれるしなやかな層を特徴とする部品。
  16. １６．上記しなやかな層が低弾性率材料のかたまり及び上記低弾性率材料のかた まりが散在している穴を含み、上記低弾性率材料のかたまりが上記端子と整合し ており、上記しなやかな層における上記穴が上記端子との整合から外れているこ とを更に特徴とする請求項１５に記載の部品。
  17. １７．上記シート状素子が上記しなやかな層の上に置かれる熱硬化ポリマ及び熱 可塑性ポリマからなる群から選択された材料から形成される薄い柔軟性上層を含 むことを更に特徴とする請求項１６に記載の部品。
  18. １８．上記端子が上記上層の上に配置されていることを特徴とする請求項１７に 記載の部品。
  19. １９．上記端子が上記上層と上記しなやかな層の間に配置されており、上記上層 が、上記端子が上記しなやかな層と反対の上記シート状素子の表面からアクセス 可能となるように上記端子と整合しているアパーチュアを有することを特徴とす る請求項１７に記載の部品。
  20. ２０．半導体チップアセンブリに用いられる部品であって、外側エッジを有する シート状挿入物、上記挿入物上に配置されている複数の端子及び上記端子に接続 されており且つ接触部分を有する複数の予め形成されたリードを含み、上記の予 め形成されたリードが柔軟性であり、各上記の予め形成されたリードの接触部分 が斯かるリードに接続されている端子に対して可動である部品において、上記挿 入物と一体の少なくとも１つの固定素子を特徴とし、各上記固定素子が上記挿入 物の上記外側エッジの１つに全体的に平行に延設している内側エッジを有し、こ れにより斯かる平行エッジが延長されたスロットを画成するようにしており、各 々の斯かる予め形成されたリードが１つの上記スロットの近辺まで延設している ことを特徴とする部品。
  21. ２１．各上記の予め形成されたリードの接触部分が上記スロットを横断して延設 していることを特徴とする請求項２０に記載の部品。
  22. ２２．半導体チップアセンブリにおいて、（ａ）上記チップの上部を画成する前 面を有する半導体チップであって、上記前面が中心領域及び上記中心領域を包囲 する周辺領域を含み、これにより上記中心領域が上記周辺領域の内方に配置され ており、上記チップが上記前面の上記周辺領域に配置されている複数の周辺接点 を有する半導体チップを含む型式の半導体チップアセンブリにおいて、（ｂ）上 記チップの前面の上記中心領域の上にある柔軟性シート状誘電体挿入物であって 、上記チップに向いている第一面及び上記チップから離れるように向いている第 二面を有し、上記周辺接点の内方に配置されている外側エッジを有する柔軟性シ ート状誘電体挿入物、 （ｃ）上記挿入物の上に配置されており且つ上記チップの前面の上記中心領域の 上に載っている複数の中心端子、 及び （ｄ）上記周辺接点の少なくとも幾つかを上記中心端子の少なくとも幾つかを接 続している複数の周辺接触リードであって、各上記周辺接触リードが上記挿入物 の上に載っており且つ上記中心端子の１つに接続されている中心端子端部及び上 記挿入物の上記エッジの１つを越えて外方に突出しており且つ上記周辺接点の１ つに接続されている接触端を有し、これにより各上記周辺接触リードが上記周辺 接点の１つから上記挿入物上の上記中心端子の１つに内方に延設しており、上記 中心端子が上記接点に対して可動である複数の周辺接触リードを含むことを特徴 とする半導体チップアセンブリ。
  23. ２３．上記周辺接触リードの少なくとも幾つかが上記周辺接点を越えて外方に突 出している外方延長部を有し、上記アセンブリが更に上記周辺接点の外方に配置 されており且つ複数の上記外方延長部に物理的に接続されている少なくとも１つ の固定素子を含むことを更に特徴とする請求項２２に記載のチップアセンブリ。
  24. ２４．各上記固定素子が上記挿入物の上記外側エッジの１つに全体的に平行に延 設している内側エッジを有しており、これにより斯かる平行エッジが各上記固定 素子と上記挿入物との間に延長スロットを画成するようにしており、各上記周辺 接触リードは１つの上記スロットを横断して延設していることを更に特徴とする 請求項２３に記載のチップアセンブリ。
  25. ２５．各上記固定素子と上記挿入物との間に延設しているブリッジ素子であって 、上記ブリッジ素子が互いに離間しており、上記スロットが上記ブリッジ素子の 間を延設しており、上記固定素子及び上記挿入物が１つのシート状ユニットとし て互いに一体化されて形成されているブリッジ素子を更に特徴とする請求項２４ に記載のチップアセンブリ。
  26. ２６．各上記固定素子の少なくとも一部分が上記チップの外側に配置されており 、上記アセンブリが更に上記少なくとも１つの固定素子と整合されて上記チップ に沿って配置されている少なくとも１つの支持素子を含んでおり、各上記支持素 子が上記固定素子の１つに向いており且つこれを支持している前面を有すること を更に特徴とする請求項２４又は２５に記載のチップアセンブリ。
  27. ２７．上記少なくとも１つの固定素子の上に取り付けられている複数の外側端子 、及び上記外側端子と上記チップ上の上記周辺接点の幾つかとの間を延設してい る外側端子リードを更に特徴とする請求項２７に記載のチップアセンブリ。
  28. ２８．上記中心端子の下に配置されているしなやかな層と上記外側端子の下に配 置されているしなやかな層を更に特徴とする請求項２７に記載のチップアセンブ リ。
  29. ２９．半導体チップアセンブリであって、前面及び上記前面の上にパターン状に 配置された複数の接点を有する半導体チップを含み、上記パターンが上記前面上 に接触パターン領域を包囲しており、上記チップの上記前面の上にはシート状誘 電体挿入物がのっており、上記挿入物は上記チップの方に向いている第一面及び 上記チップから離れて向いている第二面を有する型式の半導体チップアセンブリ において、上記チップの上記接触パターン領域の上に載っている上記挿入物の領 域を特徴とし、上記挿入物が上記第一面から上記第二面に延設しているアパーチ ュアを有し、上記挿入物の上記第二面の上には複数の端子がパターン状に配置さ れており、上記端子の少なくとも幾つかが上記接触パターン領域の上に載ってい る上記挿入物の上記領域に配置されており、各々の斯かる端子が上記チップ上の 上記接点の１つに且つ各上記端子と上記接点の関連の１つとの間に延設している 柔軟性の導電リードに関連しており、各々の斯かるリードが上記アパーチュアの １つを通して延設しており、各上記リードが上記関連の接点に接続されている接 触端及び上記関連の端子に接続されている端子端部を有し、上記端子が上記リー ドの接触端に対して相対的に可動であることを特徴とする半導体チップアセンブ リ。
  30. ３０．各上記端子が上記挿入物における上記アパーチュアの１つに隣接して配置 されており、且つ各上記リードが１つの上記端子から上記隣接アパーチユアを通 って上記チップ上の上記接点の１つに延設していることを更に特徴とする請求項 ２９に記載のチップアセンブリ。
  31. ３１．各上記リードが上記チップの上記前面に平行な方向に弯曲していることを 更に特徴とする請求項２９又は３０に記載のチップアセンブリ。
  32. ３２．各上記リードが上記チップの上記前面に垂直な方向に弯曲していることを 更に特徴とする請求項２９又は３０に記載のチップアセンブリ。
  33. ３３．上記端子が上記チップの上記前面の上に載っている上記挿入物の領域にわ たって実質的に均一に分布していることを更に特徴とする請求項２９又は３０又 は３１又は３２に記載のチップアセンブリ。
  34. ３４．上記挿入物に向いている基板及び複数の接続パッドであって、上記挿入物 上の上記端子に対向するように上記端子のパターンに対応するパターンに配置さ れている複数の接続パッド及び上記基板上の上記パッドを上記挿入物上の上記端 子に結合するための手段を更に特徴とする請求項３３又は３３に記載のチップア センブリ。
  35. ３５．上記端子を上記基板の上記パッドに接続するための上記手段が各上記端子 と上記基板の関連の接触パッドとの間に配置されている導電ボンディング材料の かたまりを含むことを特徴とする請求項３４に記載のチップアセンブリ。
  36. ３６．半導体接続部品を製造する方法において、（ａ）第一及び第二面及び上記 面の間に延設している１つ又はそれ以上のアパーチュアを有するシート状誘電体 素子を提供する段時、（ｂ）導電シートを上記素子の上記第二面に積層し、これ により上記シートの第一面が上記素子の上記第二面に対向し且つ上記シートが上 記１つ又はそれ以上のアパーチュアの上に載るようにする段階、（ｃ）上記素子 から離れるように向いている上記シートの第二面の上にレジストパターンを形成 し、上記レジストパターンが上記１つ又はそれ以上のアパーチュアに少なくとも 部分的に整合しているリード領域及び上記リード領域に連続しているが上記１つ 又はそれ以上のアパーチュアとは整合していない端子領域を含む段階。 （ｄ）上記１つ又はそれ以上のアパーチュアにおける上記導電シートの第一面に レジストを適用する段階、 （ｅ）上記導電シートをエッチング液と接触せしめて、これにより上記エッチン グ液か上記リード領域及び上記端子領域を除く上記導電シートを除去する段階、 及び （ｆ）上記レジストを除去して、これにより上記導電シートの上記リード部分を 上記アパーチュアの中に突出するリードとして残す段階を含むことを特徴とする 方法。
  37. ３７．上記第一面にレジストを適用する上記段階がレジストのシートを上記第一 面に積層して、これにより上記シートのレジストが上記１つ又はそれ以上のアパ ーチュアを充填するようにすることにより実行されることを更に特徴とする請求 項３６に記載の方法。
  38. ３８．予め形成された導電リードをその上に載せているシート状誘電体素子を製 造する方法において、上記素子の誘電体層に上記シート状素子の平面から垂直に 外れて突出している特徴を配設する段階、上記誘電体層の上に導電材料を沈着し て、これにより上記導電材料が上記突出特徴を横切って延設しているリードを形 成する段階、及び次に上記突出特徴を構成する上記誘導電体層の部分を除去し、 これにより上記の予め形成されたリードを上記シート状素子の平面から外れて突 出して曲げて形成する段階を特徴とする方法。
  39. ３９．半導体チップアセンブリであって、（ａ）互いに反対の方向を向いた前面 及び背面、上記前面と背面の間を延設しているエッジ及び上記前面の上の接点を 有する半導体チップを含む型式の半導体チップアセンブリにおいて、（ｂ）上記 チップの下にある全体的にシート状の裏打ち素子であって、上記チップに向いて いる上面及び上記チップから離れるように向いている底面を有し、上記チップ及 び端子に整合している中心領域を有し、上記端子の少なくとも幾つかが上記中心 領域の中に配置されているシート状裏打ち素子、及び（ｃ）上記チップの前面上 の上記接点と上記裏打ち素子の底面上の上記端子を相互接続する導電リードであ って、上記エッジに沿って延長しており、上記裏打ち素子及びリードが上記裏打 ち素子上の上記端子が上記チップに対して可動となるように柔軟性である導電リ ード を特徴とする半導体チップアセンブリ。
  40. ４０．上記チップの１つのエッジに沿って上方に延設している少なくとも１つの 全体的にシート状の柔軟性のフラップであって、各上記リードが１つの上記フラ ップに沿って伸びているフラップ部分を含んでいるシート状柔軟性フラップを更 に特徴とする請求項３９に記載のチップアセンブリ。
  41. ４１．上記チップ上の上記接点が上記チップの１つの上記エッジに隣接して延設 している少なくとも１つの延長列を含んでおり且つ各上記フラップが１つの上記 列の近辺に延設していることを更に特徴とする請求項４０に記載のチップアセン ブリ。
  42. ４２．各上記フラップが導電層及び上記導電層と上記リードの上記フラップ部分 との間に配置されている誘電体層を含むことを更に特徴とする請求項４１に記載 のチップアセンブリ。
  43. ４３．上記裏打ち素子が導電層及び誘電体層を含み、各上記リードが斯かるリー ドのフラップ部分と上記端子の１つの間に上記裏打ち素子に沿って延設している 裏打ち素子部分を含み、上記裏打ち素子の上記誘電体層が上記裏打ち素子の導電 層と上記リードの上記裏打ち素子部分との間に配置されていることを更に特徴と する請求項４２に記載のチップアセンブリ。
  44. ４４．各々が上記チップのエッジに沿って配置されている少なくとも１つの実質 的に硬質の支持素子を更に特徴とする請求項４０、又は４１、又は４２又は４３ に記載のチップアセンブリ。
  45. ４５．上記少なくとも１つのフラップが複数のフラップを含んでおり且つ上記少 なくとも１つの支持素子が複数の支持素子を含んでおり、上記複数の支持素子が 互いに接続されており且つ上記チップを包囲する箱を共同して画成していること を更に特徴とする請求項５１に記載のチップアセンブリ。
  46. ４６．上記チップの下の上記支持素子の間に延設している全体的に平面の床素子 であって、上記床素子が上記箱の床を画成し且つ上記支持素子が上記箱の壁を構 成するように上記支持素子に接続されており、上記チップが上記箱内に配置され ており、上記裏打ち素子及びフラップが上記箱の外側に配置されている全体的に 平面の床素子を更に特徴とする請求項４５に記載のチップアセンブリ。
  47. ４７．上記裏打ち素子に向いている上面及び上記上面に配置されている複数の接 続パッドを有する基板であって、上記裏打ち素子上の上記端子及び上記上面上の 上記接続パッドが１つの上記端子が上記接続パッドの各々の１つと整合されるよ うに対応のパターンで配置されており、上記アセンブリが上記基板上の上記接続 パッドを上記裏打ち素子上の上記端子に接続するための手段を更に含んでいる基 板を更に特徴とする請求項３９に記載のチップアセンブリ。
  48. ４８．上記チップの前面の上に載っている挿入物であって、上記チップにあるい は上記裏打ち素子上の上記端子に電気的に接続されている端子をその上に有する 挿入物を更に特徴とする請求項３９に記載のチップアセンブリ。
  49. ４９．請求項４８に記載されている複数のチップアセンブリを含む回路アセンブ リにおいて、上記チップアセンブリが上部及び底部を有する積み重ね体に構成さ れており、これにより上記チップアセンブリが上記積み重ね体の底に上記チップ アセンブリの底の１つと１つ又はそれ以上の非底チップアセンブリを含み、各上 記非底チップアセンブリが上記チップアセンブリの直接隣接した１つの上に互い に載っており、各々の斯かる非底チップアセンブリの裏打ち素子が上記チップア センブリの直接隣接した１つの挿入物に向いており、各上記非底チップアセンブ リの裏打ち素子の上における端子の少なくとも幾つかが直接酸接しているチップ アセンブリの挿入物の上の端子に接続されており、これにより上記チップアセン ブリのチップが互いに電気的に接続されていることを特徴とする回路アセンブリ 。
  50. ５０．半導体チップを取り付けるための部品であって、（ａ）複数の端子をその 上に有する柔軟性シート状裏打ち素子を含む型式の部品において、 （ｂ）上記裏打ち素子から上方い突出している少なくとも１つの実質的に硬質の 支持素子であって、上記裏打ち素子から離れた上部エッジを有する少なくとも１ つの実質的に硬質の支持素子、 及び （ｃ）上記端子に接続されており且つ上記支持素子の少なくとも１つに沿って上 方に延設している複数のリード を特徴とする部品。
  51. ５１．上記少なくとも１つの支持素子が上部及び底部を有する箱を画成している 複数の壁を含んでおり、上記裏打ち素子が上記箱の底部に隣接して配置されてお り、上記リードが上記箱の上部に向かって上方に延設しており、上記箱が上部で 開口しており、これにより半導体チップが上記箱の中に挿入され得るようにして いることを更に特徴とする請求項５０に記載の部品。
  52. ５２．上記壁に沿って上記裏打ち素子から上方に延設している複数の全体的にシ ート状のフラップであって、上記リードが上記フラップに沿って延設している複 数の全体的にシート状のフラップを更に特徴とする請求項５１に記載の部品。
  53. ５３．上記支持素子の間に延設している床素子であって、上記裏打ち素子が上記 床素子の下に配置されている床素子を更に特徴とする請求項５２に記載の部品。
  54. ５４．各上記フラップの中に且つ上記裏打ち素子の中に組み込まれている導電層 を更に特徴とする請求項５３に記載の部品。
  55. ５５．上記裏打ち素子の上に置かれているしなやかな層を更に含む請求項５１又 は５２又は５３又は５４に記載の部品。
  56. ５６．半導体チップアセンブリの製造方法であって、（ａ）全体的にシート状の 柔軟性の裏打ち素子を配置して、これにより上記裏打ち素子の上面が上記チップ の背面に向かって対向し且つ上記裏打ち素子の中心領域における端子が上記チッ プと整合するようにする段階を含む型式の方法において、 （ｂ）上記裏打ち素子上の上記端子を上記背面及び上記裏打ち素子から離れるよ うに上記チップの前面上の接点に、上記接点と上記端子の間に導電リードを接続 して、これにより上記導電リードが上記チップのエッジに沿って延設するように 構成することにより接続する段階 を特徴とする方法。
  57. ５７．上記接続段階が上記半導体チップの少なくとも１つのエッジに沿って少な くとも１つの全体的にシート状のフラップを配置し、これにより各上記の全体的 にシート状のフラップの上に延設している上記リードのフラップ部分が上記裏打 ち素子から上記チップの上記前面に向かって延設するように構成する段階を含む ことを更に特徴とする請求項５６に記載の方法。
  58. ５８．上記フラップを配置する上記段階がその上に配置されているリードのフラ ップ部分が上記チップの前面上のＩ列の接点の近辺まで延設するように各上記フ ラップを配置する段階を含み且つ上記接続段階が更に、各上記列の接点を上記リ ードの隣接フラップ部分にワイヤボンディングする段階を含み、上記ワイヤボン ディング段階が上記少なくとも１つのフラップを配置する上記段階の後に上記リ ードの上記フラップ部分の上記チップ上の上記接点に対する相対的な実際の位置 を検出する段階及び上記の検出された相対的位置に従って上記ワイヤボンディン グ段階を制御する段階を含むことを更に特徴とする請求項５７に記載の方法。
  59. ５９．上記裏打ち素子を配置する上記段階が上記チップの上記前面が上記裏打ち 素子から離れるように向いており且つ上記チップの上記背面が上記裏打ち素子に 向いて対向するように上記チップを上記裏打ち素子から上方に突出している複数 の壁を組み込んでいる箱内に配置する段階を含み、上記箱が上記壁に沿って上記 裏打ち素子から上方に延設している複数の上記フラップを有しており、これによ り上記フラップが上記チップが上記箱の中に配置された時に上記チップのエッジ に沿って配置されるようにしていることを更に特徴とする請求項５７に記載の方 法。
  60. ６０．上記端子と上記チップの上記底面との間にしなやかな層を配設する段階、 及び複数の上記端子を複数の試験ピンに同時に係合せしめて、これにより上記試 験ピンが上記端子と電気的接触をなすように構成することにより上記アセンブリ を電気的に試験し、これにより上記しなやかな層が上記係合段階において圧縮さ れるようにすることを更に特徴とする請求項５６に記載の方法。
JP3516995A 1990-09-24 1991-09-24 半導体チップアセンブリ、半導体チップアセンブリの製造方法及び半導体チップアセンブリの部品 Expired - Lifetime JP2924923B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US07/586,758 US5148266A (en) 1990-09-24 1990-09-24 Semiconductor chip assemblies having interposer and flexible lead
US586,758 1991-03-21
US07/673,020 US5148265A (en) 1990-09-24 1991-03-21 Semiconductor chip assemblies with fan-in leads
US673,020 1991-03-21
PCT/US1991/006920 WO1992005582A1 (en) 1990-09-24 1991-09-24 Semiconductor chip assemblies, methods of making same and components for same

Publications (2)

Publication Number Publication Date
JPH06504408A true JPH06504408A (ja) 1994-05-19
JP2924923B2 JP2924923B2 (ja) 1999-07-26

Family

ID=27079801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3516995A Expired - Lifetime JP2924923B2 (ja) 1990-09-24 1991-09-24 半導体チップアセンブリ、半導体チップアセンブリの製造方法及び半導体チップアセンブリの部品

Country Status (11)

Country Link
US (7) US5148265A (ja)
EP (3) EP0551382B1 (ja)
JP (1) JP2924923B2 (ja)
KR (1) KR970005709B1 (ja)
AT (3) ATE352870T1 (ja)
AU (1) AU8731291A (ja)
CA (1) CA2091438C (ja)
DE (3) DE69133558T2 (ja)
DK (2) DK1353374T3 (ja)
ES (3) ES2242704T5 (ja)
WO (1) WO1992005582A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874784A (en) * 1995-10-25 1999-02-23 Sharp Kabushiki Kaisha Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US6037665A (en) * 1997-03-03 2000-03-14 Nec Corporation Mounting assembly of integrated circuit device and method for production thereof
US6049128A (en) * 1996-03-19 2000-04-11 Hitachi, Ltd. Semiconductor device
US6122177A (en) * 1997-03-31 2000-09-19 Hitachi, Ltd. Semiconductor device-mounted on a printed circuit board having solder bumps with excellent connection reliability
US6342728B2 (en) 1996-03-22 2002-01-29 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6465876B1 (en) 1996-11-20 2002-10-15 Hitachi, Ltd. Semiconductor device and lead frame therefor
US6521932B1 (en) * 1999-03-15 2003-02-18 Hitachi, Ltd. Semiconductor device with copper wiring connected to storage capacitor
US6621173B1 (en) 1998-07-23 2003-09-16 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having an adhesive and a sealant
US6639315B2 (en) 2000-09-19 2003-10-28 Hitachi, Ltd. Semiconductor device and mounted semiconductor device structure
US6791194B1 (en) 1996-05-30 2004-09-14 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
JP2005183924A (ja) * 2003-11-27 2005-07-07 Denso Corp 半導体チップ実装用基板、半導体チップの実装構造および半導体チップの実装方法
US6927489B1 (en) 1999-03-15 2005-08-09 Renesas Technology Corp. Semiconductor device provided with rewiring layer
JP2005528235A (ja) * 2002-05-31 2005-09-22 ノースロップ グラマン コーポレーション 集積回路構成部分に接続されるダイ
US7091620B2 (en) 1996-03-22 2006-08-15 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US7202570B2 (en) 1996-05-30 2007-04-10 Renesas Technology Corp. Circuit tape having adhesive film semiconductor device and a method for manufacturing the same
JP2008060585A (ja) * 1994-09-20 2008-03-13 Tessera Inc 半導体チップの順応性インターフェースを形成する方法
USRE41722E1 (en) 1994-12-20 2010-09-21 Renesas Electronics Corp. Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof

Families Citing this family (582)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5852326A (en) * 1990-09-24 1998-12-22 Tessera, Inc. Face-up semiconductor chip assembly
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5678301A (en) * 1991-06-04 1997-10-21 Micron Technology, Inc. Method for forming an interconnect for testing unpackaged semiconductor dice
KR930008891A (ko) * 1991-10-30 1993-05-22 정몽헌 온-칩 디카플링 캐패시터 구성방법
US5229916A (en) * 1992-03-04 1993-07-20 International Business Machines Corporation Chip edge interconnect overlay element
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
KR930024126A (ko) * 1992-05-12 1993-12-22 아키라 기타하라 표면실장소자와 그의 반제품
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
WO1994003036A1 (en) * 1992-07-24 1994-02-03 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US6054756A (en) * 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5854534A (en) 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US6262477B1 (en) 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
US5414298A (en) * 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
US5398863A (en) * 1993-07-23 1995-03-21 Tessera, Inc. Shaped lead structure and method
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
US5412539A (en) * 1993-10-18 1995-05-02 Hughes Aircraft Company Multichip module with a mandrel-produced interconnecting decal
US5548091A (en) * 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
US5367435A (en) * 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US6111306A (en) 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5726482A (en) 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US5808351A (en) 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5917229A (en) 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US5537108A (en) * 1994-02-08 1996-07-16 Prolinx Labs Corporation Method and structure for programming fuses
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
US6686226B1 (en) 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
TW381328B (en) * 1994-03-07 2000-02-01 Ibm Dual substrate package assembly for being electrically coupled to a conducting member
EP1213756A3 (en) 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6499216B1 (en) 1994-07-07 2002-12-31 Tessera, Inc. Methods and structures for electronic probing arrays
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US6486003B1 (en) 1996-12-13 2002-11-26 Tessera, Inc. Expandable interposer for a microelectronic package and method therefor
US6228686B1 (en) 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5989936A (en) 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US6191368B1 (en) 1995-09-12 2001-02-20 Tessera, Inc. Flexible, releasable strip leads
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US5688716A (en) * 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6690186B2 (en) 1994-07-07 2004-02-10 Tessera, Inc. Methods and structures for electronic probing arrays
US5590460A (en) 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US6169328B1 (en) 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JP2861841B2 (ja) * 1994-11-22 1999-02-24 ソニー株式会社 リードフレームの製造方法
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
JPH08186151A (ja) * 1994-12-29 1996-07-16 Sony Corp 半導体装置及びその製造方法
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US5633785A (en) * 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US7204848B1 (en) 1995-03-01 2007-04-17 Boston Scientific Scimed, Inc. Longitudinally flexible expandable stent
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
US5971253A (en) 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5777379A (en) * 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5821608A (en) 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
JP3807508B2 (ja) * 1995-09-18 2006-08-09 テセラ，インコーポレイテッド 誘電層を備えた超小形電子リード構造体
US5766987A (en) * 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US5906042A (en) 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US5966592A (en) * 1995-11-21 1999-10-12 Tessera, Inc. Structure and method for making a compliant lead for a microelectronic device
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5844317A (en) * 1995-12-21 1998-12-01 International Business Machines Corporation Consolidated chip design for wire bond and flip-chip package technologies
US5635718A (en) * 1996-01-16 1997-06-03 Minnesota Mining And Manufacturing Company Multi-module radiation detecting device and fabrication method
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US6460245B1 (en) 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
US5714800A (en) * 1996-03-21 1998-02-03 Motorola, Inc. Integrated circuit assembly having a stepped interposer and method
US6000126A (en) * 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6667560B2 (en) 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
US6020220A (en) 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
FI962816A (fi) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Mikropiirimodulien kotelorakenne
JP2828057B2 (ja) * 1996-08-21 1998-11-25 日本電気株式会社 チップサイズパッケージ
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
KR19980020726A (ko) * 1996-09-11 1998-06-25 김광호 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
US6482673B2 (en) * 1996-10-17 2002-11-19 Seiko Epson Corporation Semiconductor device, method of making the same, circuit board, flexible substrate, and method of making substrate
US6075289A (en) 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US6081035A (en) * 1996-10-24 2000-06-27 Tessera, Inc. Microelectronic bond ribbon design
US6127724A (en) 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
EP0886313A4 (en) 1996-12-04 2001-02-28 Shinko Electric Ind Co RESIN SEALED SEMICONDUCTOR DEVICE, MANUFACTURE OF SUCH DEVICE
US5977624A (en) * 1996-12-11 1999-11-02 Anam Semiconductor, Inc. Semiconductor package and assembly for fabricating the same
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5937276A (en) 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US6133072A (en) * 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US5989939A (en) * 1996-12-13 1999-11-23 Tessera, Inc. Process of manufacturing compliant wirebond packages
US6083837A (en) 1996-12-13 2000-07-04 Tessera, Inc. Fabrication of components by coining
US6130116A (en) * 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6054760A (en) * 1996-12-23 2000-04-25 Scb Technologies Inc. Surface-connectable semiconductor bridge elements and devices including the same
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
JP2980046B2 (ja) * 1997-02-03 1999-11-22 日本電気株式会社 半導体装置の実装構造および実装方法
JP3593833B2 (ja) * 1997-02-10 2004-11-24 富士通株式会社 半導体装置
JP3499392B2 (ja) 1997-02-12 2004-02-23 沖電気工業株式会社 半導体装置
US6583444B2 (en) * 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
US6049972A (en) * 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
US6687980B1 (en) 1997-03-04 2004-02-10 Tessera, Inc. Apparatus for processing flexible tape for microelectronic assemblies
TW392262B (en) * 1997-03-10 2000-06-01 Seiko Epson Corp Electric parts and semiconductor device and the manufacturing method thereof, and the assembled circuit board, and the electric device using the same
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
AU6878398A (en) 1997-04-02 1998-10-22 Tessera, Inc. Chip with internal signal routing in external element
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP2924854B2 (ja) 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
US6114763A (en) * 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
US5994781A (en) * 1997-05-30 1999-11-30 Tessera, Inc. Semiconductor chip package with dual layer terminal and lead structure
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
WO1999007014A1 (en) * 1997-08-01 1999-02-11 Minnesota Mining And Manufacturing Company Interposer/adhesive composite
JP3622435B2 (ja) 1997-08-06 2005-02-23 富士通株式会社 半導体装置とその製造方法
US6335222B1 (en) 1997-09-18 2002-01-01 Tessera, Inc. Microelectronic packages with solder interconnections
US6028354A (en) 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
KR100282003B1 (ko) * 1997-10-15 2001-02-15 윤종용 칩 스케일 패키지
US6080605A (en) 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
US6573609B2 (en) 1997-11-25 2003-06-03 Tessera, Inc. Microelectronic component with rigid interposer
US6357112B1 (en) * 1997-11-25 2002-03-19 Tessera, Inc. Method of making connection component
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6064114A (en) 1997-12-01 2000-05-16 Motorola, Inc. Semiconductor device having a sub-chip-scale package structure and method for forming same
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
US6586829B1 (en) * 1997-12-18 2003-07-01 Si Diamond Technology, Inc. Ball grid array package
SG73490A1 (en) 1998-01-23 2000-06-20 Texas Instr Singapore Pte Ltd High density internal ball grid array integrated circuit package
US6468830B1 (en) * 1998-01-26 2002-10-22 Tessera, Inc. Compliant semiconductor package with anisotropic conductive material interconnects and methods therefor
US6034427A (en) 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6303408B1 (en) 1998-02-03 2001-10-16 Tessera, Inc. Microelectronic assemblies with composite conductive elements
US6309915B1 (en) 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
US6423907B1 (en) 1998-02-09 2002-07-23 Tessera, Inc. Components with releasable leads
EP0948048A1 (en) * 1998-03-20 1999-10-06 Caesar Technology Inc. Chip scale package
US6324754B1 (en) 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
US6687865B1 (en) 1998-03-25 2004-02-03 On-Chip Technologies, Inc. On-chip service processor for test and debug of integrated circuits
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
US6465744B2 (en) 1998-03-27 2002-10-15 Tessera, Inc. Graded metallic leads for connection to microelectronic elements
US6196042B1 (en) 1998-04-03 2001-03-06 Tessera, Inc. Coining tool and process of manufacturing same for making connection components
US6001661A (en) * 1998-04-06 1999-12-14 Motorola, Inc. Integrated circuit interconnect method and apparatus
US6080932A (en) 1998-04-14 2000-06-27 Tessera, Inc. Semiconductor package assemblies with moisture vents
US6197665B1 (en) 1998-04-15 2001-03-06 Tessera, Inc. Lamination machine and method to laminate a coverlay to a microelectronic package
US6300254B1 (en) 1998-04-17 2001-10-09 Tessera, Inc. Methods of making compliant interfaces and microelectronic packages using same
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6294407B1 (en) 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US6309910B1 (en) 1998-05-18 2001-10-30 Tessera Inc. Microelectronic components with frangible lead sections
US5990566A (en) 1998-05-20 1999-11-23 Micron Technology, Inc. High density semiconductor package
US6300679B1 (en) 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
US6218213B1 (en) 1998-06-03 2001-04-17 Tessera, Inc. Microelectronic components with frangible lead sections
US5951305A (en) * 1998-07-09 1999-09-14 Tessera, Inc. Lidless socket and method of making same
US6492201B1 (en) * 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6489183B1 (en) * 1998-07-17 2002-12-03 Micron Technology, Inc. Method of manufacturing a taped semiconductor device
WO2000008685A1 (fr) * 1998-08-03 2000-02-17 Shinko Electric Industries Co., Ltd. Substrat de cablage, son procede de fabrication, et dispositif a semiconducteur
US6248656B1 (en) 1998-08-13 2001-06-19 Tessera, Inc. Metal-jacketed lead manufacturing process using resist layers
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6306752B1 (en) 1998-09-15 2001-10-23 Tessera, Inc. Connection component and method of making same
US6221750B1 (en) * 1998-10-28 2001-04-24 Tessera, Inc. Fabrication of deformable leads of microelectronic elements
JP3661444B2 (ja) 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US6394819B1 (en) 1998-10-29 2002-05-28 The Whitaker Corporation Dielectric member for absorbing thermal expansion and contraction at electrical interfaces
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
JP2000138317A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP3502776B2 (ja) 1998-11-26 2004-03-02 新光電気工業株式会社 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6197664B1 (en) 1999-01-12 2001-03-06 Fujitsu Limited Method for electroplating vias or through holes in substrates having conductors on both sides
US6348742B1 (en) * 1999-01-25 2002-02-19 Clear Logic, Inc. Sacrificial bond pads for laser configured integrated circuits
US6356958B1 (en) * 1999-02-08 2002-03-12 Mou-Shiung Lin Integrated circuit module has common function known good integrated circuit die with multiple selectable functions
US6334942B1 (en) 1999-02-09 2002-01-01 Tessera, Inc. Selective removal of dielectric materials and plating process using same
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US6001673A (en) * 1999-02-11 1999-12-14 Ericsson Inc. Methods for packaging integrated circuit devices including cavities adjacent active regions
DE19909505C2 (de) * 1999-03-04 2001-11-15 Daimler Chrysler Ag Verfahren zur Herstellung von Schaltungsanordnungen
US6651321B2 (en) 1999-03-10 2003-11-25 Tessera, Inc. Microelectronic joining processes
TW432650B (en) 1999-04-16 2001-05-01 Cts Comp Technology System Cor Semiconductor chip device and the manufacturing method thereof
US6429509B1 (en) 1999-05-03 2002-08-06 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US7179740B1 (en) 1999-05-03 2007-02-20 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US7030466B1 (en) 1999-05-03 2006-04-18 United Microelectronics Corporation Intermediate structure for making integrated circuit device and wafer
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US7247035B2 (en) 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US7349223B2 (en) 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
EP1061574A1 (en) * 1999-06-17 2000-12-20 Ming-Tung Shen Semiconductor device and method for manufacturing the same
EP1186035A1 (de) * 1999-06-17 2002-03-13 Infineon Technologies AG Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
JP3304921B2 (ja) * 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
KR100333384B1 (ko) * 1999-06-28 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조방법
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
US6562636B1 (en) 1999-07-14 2003-05-13 Aehr Test Systems Wafer level burn-in and electrical test system and method
US6239489B1 (en) * 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
US6675469B1 (en) * 1999-08-11 2004-01-13 Tessera, Inc. Vapor phase connection techniques
US7335965B2 (en) * 1999-08-25 2008-02-26 Micron Technology, Inc. Packaging of electronic chips with air-bridge structures
US6524381B1 (en) * 2000-03-31 2003-02-25 Flex Products, Inc. Methods for producing enhanced interference pigments
JP2001085560A (ja) * 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
US7118493B2 (en) * 1999-11-01 2006-10-10 Callaway Golf Company Multiple material golf club head
US6291884B1 (en) 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
DE19954888C2 (de) 1999-11-15 2002-01-10 Infineon Technologies Ag Verpackung für einen Halbleiterchip
US6392428B1 (en) * 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
US6621155B1 (en) 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US20090100295A1 (en) * 2000-01-06 2009-04-16 Super Talent Electronics, Inc. Reliable memory module testing and manufacturing method
US6784024B2 (en) * 2000-01-18 2004-08-31 Micron Technology, Inc. Die attach curing method for semiconductor device
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP2001291822A (ja) * 2000-02-04 2001-10-19 Seiko Epson Corp 半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器
JP2001230341A (ja) 2000-02-18 2001-08-24 Hitachi Ltd 半導体装置
US6890847B1 (en) * 2000-02-22 2005-05-10 Micron Technology, Inc. Polynorbornene foam insulation for integrated circuits
JP2001237348A (ja) 2000-02-23 2001-08-31 Hitachi Ltd 半導体装置およびその製造方法
US6380060B1 (en) * 2000-03-08 2002-04-30 Tessera, Inc. Off-center solder ball attach and methods therefor
US6586955B2 (en) 2000-03-13 2003-07-01 Tessera, Inc. Methods and structures for electronic probing arrays
US6580031B2 (en) 2000-03-14 2003-06-17 Amerasia International Technology, Inc. Method for making a flexible circuit interposer having high-aspect ratio conductors
US6794202B2 (en) 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
DE10012882C2 (de) 2000-03-16 2002-06-20 Infineon Technologies Ag Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6664621B2 (en) * 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US7579848B2 (en) 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US6903617B2 (en) 2000-05-25 2005-06-07 Silicon Laboratories Inc. Method and apparatus for synthesizing high-frequency signals for wireless communications
US6323735B1 (en) 2000-05-25 2001-11-27 Silicon Laboratories, Inc. Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
US6875640B1 (en) * 2000-06-08 2005-04-05 Micron Technology, Inc. Stereolithographic methods for forming a protective layer on a semiconductor device substrate and substrates including protective layers so formed
US6822469B1 (en) 2000-07-31 2004-11-23 Eaglestone Partners I, Llc Method for testing multiple semiconductor wafers
US6537831B1 (en) * 2000-07-31 2003-03-25 Eaglestone Partners I, Llc Method for selecting components for a matched set using a multi wafer interposer
US6812048B1 (en) * 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
KR100336481B1 (ko) * 2000-08-11 2002-05-15 윤종용 재생가능한 멀티 칩 패키지와 그를 이용한 메모리 카드
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
US6462575B1 (en) 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
US6657286B2 (en) 2000-09-21 2003-12-02 Tessera, Inc. Microelectronic assembly formation with lead displacement
US6707149B2 (en) * 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
US6959489B2 (en) * 2000-09-29 2005-11-01 Tessera, Inc. Methods of making microelectronic packages
US6589819B2 (en) * 2000-09-29 2003-07-08 Tessera, Inc. Microelectronic packages having an array of resilient leads and methods therefor
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US6775906B1 (en) * 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier
US6686657B1 (en) 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
TW482328U (en) * 2000-12-13 2002-04-01 Via Tech Inc IC tray to prevent the IC encapsulant from being placed in wrong direction
US20020078401A1 (en) * 2000-12-15 2002-06-20 Fry Michael Andrew Test coverage analysis system
US20020076854A1 (en) * 2000-12-15 2002-06-20 Pierce John L. System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US6529022B2 (en) 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US6469909B2 (en) * 2001-01-09 2002-10-22 3M Innovative Properties Company MEMS package with flexible circuit interconnect
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
DE10101359A1 (de) * 2001-01-13 2002-07-25 Conti Temic Microelectronic Verfahren zur Herstellung einer elektronischen Baugruppe
TW567562B (en) * 2001-01-15 2003-12-21 Chuen Khiang Wang Method of packaging microchip devices, the interposer used therefor and the microchip device packaged thereby
SG94734A1 (en) * 2001-01-15 2003-03-18 Chuen Khiang Wang Packaging of a microchip device
SG99333A1 (en) * 2001-01-15 2003-10-27 Chuen Khiang Wang Packaging of a microchip device
US7122908B2 (en) * 2001-02-01 2006-10-17 Micron Technology, Inc. Electronic device package
KR100400032B1 (ko) * 2001-02-07 2003-09-29 삼성전자주식회사 와이어 본딩을 통해 기판 디자인을 변경하는 반도체 패키지
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US6377475B1 (en) 2001-02-26 2002-04-23 Gore Enterprise Holdings, Inc. Removable electromagnetic interference shield
US6808958B2 (en) 2001-03-07 2004-10-26 Tessera, Inc. Methods of bonding microelectronic elements
US6632733B2 (en) 2001-03-14 2003-10-14 Tessera, Inc. Components and methods with nested leads
US6694609B2 (en) 2001-03-22 2004-02-24 Molex Incorporated Method of making stitched LGA connector
US6722896B2 (en) * 2001-03-22 2004-04-20 Molex Incorporated Stitched LGA connector
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
DE10116069C2 (de) * 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
US6472251B1 (en) * 2001-04-09 2002-10-29 Delphi Technologies, Inc. Method for integrated circuit packaging
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6825552B2 (en) * 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
JP2002343478A (ja) 2001-05-16 2002-11-29 Tyco Electronics Amp Kk 電気コンタクトおよびそれを用いた電気接続部材
US6525407B1 (en) * 2001-06-29 2003-02-25 Novellus Systems, Inc. Integrated circuit package
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6534392B1 (en) 2001-09-14 2003-03-18 Tessera, Inc. Methods of making microelectronic assemblies using bonding stage and bonding stage therefor
US6784555B2 (en) 2001-09-17 2004-08-31 Dow Corning Corporation Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes
US7074481B2 (en) 2001-09-17 2006-07-11 Dow Corning Corporation Adhesives for semiconductor applications efficient processes for producing such devices and the devices per se produced by the efficient processes
AU2002337834A1 (en) * 2001-10-09 2003-04-22 Tessera, Inc. Stacked packages
US6793759B2 (en) 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6800944B2 (en) * 2001-12-19 2004-10-05 Texas Instruments Incorporated Power/ground ring substrate for integrated circuits
US6977345B2 (en) * 2002-01-08 2005-12-20 International Business Machines Corporation Vents with signal image for signal return path
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US8089142B2 (en) 2002-02-13 2012-01-03 Micron Technology, Inc. Methods and apparatus for a stacked-die interposer
US6575766B1 (en) 2002-02-26 2003-06-10 Intel Corporation Laminated socket contacts
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115459A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US6744640B2 (en) 2002-04-10 2004-06-01 Gore Enterprise Holdings, Inc. Board-level EMI shield with enhanced thermal dissipation
US6574114B1 (en) * 2002-05-02 2003-06-03 3M Innovative Properties Company Low contact force, dual fraction particulate interconnect
WO2003107427A1 (en) * 2002-06-17 2003-12-24 Henkel Loctite Corporation Interlayer dielectric and pre-applied die attach adhesive materials
DE10297755T5 (de) * 2002-06-19 2005-09-01 United Test And Assembly Center (S) Pte Ltd. Konfektionierung einer Mikrochip-Vorrichtung
US20040089930A1 (en) * 2002-06-25 2004-05-13 Tessera, Inc. Simplified stacked chip assemblies
US6952047B2 (en) * 2002-07-01 2005-10-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6867065B2 (en) * 2002-07-03 2005-03-15 Tessera, Inc. Method of making a microelectronic assembly
US20040012078A1 (en) * 2002-07-22 2004-01-22 Hortaleza Edgardo R. Folded tape area array package with one metal layer
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
AU2003265417A1 (en) * 2002-08-16 2004-03-03 Tessera, Inc. Microelectronic packages with self-aligning features
US20040036170A1 (en) 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
CN1711636A (zh) * 2002-10-11 2005-12-21 德塞拉股份有限公司 用于多芯片封装的元件、方法和组件
US7265045B2 (en) 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US6877992B2 (en) 2002-11-01 2005-04-12 Airborn, Inc. Area array connector having stacked contacts for improved current carrying capacity
US7098074B2 (en) * 2002-11-13 2006-08-29 Tessera, Inc. Microelectronic assemblies having low profile connections
JP4225036B2 (ja) * 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
US7176044B2 (en) 2002-11-25 2007-02-13 Henkel Corporation B-stageable die attach adhesives
CN1650426A (zh) * 2002-12-17 2005-08-03 富士通株式会社 半导体装置及叠层型半导体装置
US6979208B2 (en) 2002-12-19 2005-12-27 Intel Corporation Laminated socket contacts
DE10261876B4 (de) * 2002-12-20 2004-12-09 Solarc Innovative Solarprodukte Gmbh Herstellungsverfahren für Solarmodule mittels Leitkleber-Bonding und Solarmodule mit Leitkleberbrücken
US7179286B2 (en) 2003-02-21 2007-02-20 Boston Scientific Scimed, Inc. Stent with stepped connectors
DE10308095B3 (de) 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
WO2004077525A2 (en) * 2003-02-25 2004-09-10 Tessera, Inc. Ball grid array with bumps
ATE388488T1 (de) * 2003-03-07 2008-03-15 Nxp Bv Halbleiterbauelement, halbleiterkörper und verfahren zu seiner herstellung
US7230339B2 (en) * 2003-03-28 2007-06-12 Intel Corporation Copper ring solder mask defined ball grid array pad
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
US6905342B2 (en) * 2003-04-01 2005-06-14 Hewlett-Packard Development Company, L.P. Protected electrical interconnect assemblies
US6913343B2 (en) 2003-04-30 2005-07-05 Hewlett-Packard Development Company, L.P. Methods for forming and protecting electrical interconnects and resultant assemblies
US7083267B2 (en) * 2003-04-30 2006-08-01 Hewlett-Packard Development Company, L.P. Slotted substrates and methods and systems for forming same
US20040245617A1 (en) * 2003-05-06 2004-12-09 Tessera, Inc. Dense multichip module
US6940158B2 (en) * 2003-05-30 2005-09-06 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
WO2005004195A2 (en) 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
WO2005031863A1 (en) * 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US8489196B2 (en) * 2003-10-03 2013-07-16 Medtronic, Inc. System, apparatus and method for interacting with a targeted tissue of a patient
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7462936B2 (en) * 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US20050116344A1 (en) * 2003-10-29 2005-06-02 Tessera, Inc. Microelectronic element having trace formed after bond layer
US7183643B2 (en) * 2003-11-04 2007-02-27 Tessera, Inc. Stacked packages and systems incorporating the same
EP1697987A4 (en) * 2003-11-10 2007-08-08 Henkel Corp ELECTRONIC CONDITIONING MATERIALS FOR SEMICONDUCTOR DEVICES WITH LOW DIELECTRIC CONSTANCE
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US20050110131A1 (en) * 2003-11-24 2005-05-26 Lee Kevin J. Vertical wafer stacking using an interposer
US7024763B2 (en) 2003-11-26 2006-04-11 Formfactor, Inc. Methods for making plated through holes usable as interconnection wire or probe attachments
US20050108875A1 (en) * 2003-11-26 2005-05-26 Mathieu Gaetan L. Methods for making vertical electric feed through structures usable to form removable substrate tiles in a wafer test system
US7521785B2 (en) * 2003-12-23 2009-04-21 Tessera, Inc. Packaged systems with MRAM
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
WO2005065207A2 (en) 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7098544B2 (en) * 2004-01-06 2006-08-29 International Business Machines Corporation Edge seal for integrated circuit chips
US20050156330A1 (en) * 2004-01-21 2005-07-21 Harris James M. Through-wafer contact to bonding pad
US20050163966A1 (en) * 2004-01-23 2005-07-28 Chengalva Mahesh K. Surface mounting of components
US7368695B2 (en) * 2004-05-03 2008-05-06 Tessera, Inc. Image sensor package and fabrication method
JP2008501231A (ja) 2004-05-28 2008-01-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ２つのチップコンタクト群を備えるチップ
JP2005347299A (ja) * 2004-05-31 2005-12-15 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
DE102004027787A1 (de) * 2004-06-08 2006-01-05 Infineon Technologies Ag Halbleiterbauteile mit Kunststoffgehäuse und Verfahren zur Herstellung derselben
WO2006004671A2 (en) * 2004-06-25 2006-01-12 Tessera, Inc. Microelectronic package structure with spherical contact pins
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7300821B2 (en) * 2004-08-31 2007-11-27 Micron Technology, Inc. Integrated circuit cooling and insulating device and method
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US20060051912A1 (en) * 2004-09-09 2006-03-09 Ati Technologies Inc. Method and apparatus for a stacked die configuration
KR101313391B1 (ko) * 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US7202562B2 (en) * 2004-12-02 2007-04-10 Micron Technology, Inc. Integrated circuit cooling system and method
US7208820B2 (en) * 2004-12-29 2007-04-24 Tessera, Inc. Substrate having a plurality of I/O routing arrangements for a microelectronic device
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US20060183270A1 (en) * 2005-02-14 2006-08-17 Tessera, Inc. Tools and methods for forming conductive bumps on microelectronic elements
US7456046B2 (en) * 2005-02-23 2008-11-25 International Business Machines Corporation Method to create flexible connections for integrated circuits
EP1851798B1 (en) * 2005-02-25 2016-08-03 Tessera, Inc. Microelectronic assemblies having compliancy
US7939934B2 (en) * 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7265443B2 (en) * 2005-04-29 2007-09-04 Texas Instruments Incorporated Wire bonded semiconductor device having low inductance and noise
TWI269420B (en) * 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US20060286717A1 (en) * 2005-05-06 2006-12-21 Tessera, Inc. Stacked microelectronic assemblies having basal compliant layers
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
TW200644261A (en) 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
JP4548264B2 (ja) * 2005-08-01 2010-09-22 株式会社デンソー 車両用交流発電機
CN101310380B (zh) * 2005-11-15 2011-02-09 日本电气株式会社 半导体封装、电子部件、以及电子设备
US20070138644A1 (en) * 2005-12-15 2007-06-21 Tessera, Inc. Structure and method of making capped chip having discrete article assembled into vertical interconnect
US7679201B2 (en) * 2005-12-20 2010-03-16 Intel Corporation Device package
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
TWI329917B (en) * 2006-04-04 2010-09-01 Chipmos Technologies Inc Semiconductor chip having fine pitch bumps and bumps thereof
US20070290321A1 (en) * 2006-06-14 2007-12-20 Honeywell International Inc. Die stack capacitors, assemblies and methods
CN101506973A (zh) 2006-08-17 2009-08-12 Nxp股份有限公司 蚀刻步骤期间对电极的正确钻蚀的测试
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
WO2008020392A2 (en) 2006-08-17 2008-02-21 Nxp B.V. Semiconductor component and assembly with projecting electrode
US7545029B2 (en) 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7425758B2 (en) 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
US20080054490A1 (en) 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US7988720B2 (en) 2006-09-12 2011-08-02 Boston Scientific Scimed, Inc. Longitudinally flexible expandable stent
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US8735183B2 (en) * 2007-04-12 2014-05-27 Micron Technology, Inc. System in package (SIP) with dual laminate interposers
US7687895B2 (en) * 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US8008188B2 (en) 2007-06-11 2011-08-30 Ppg Industries Ohio, Inc. Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials
JP5048420B2 (ja) * 2007-08-17 2012-10-17 新光電気工業株式会社 半導体装置及びその製造方法
DE102007042593B4 (de) * 2007-09-07 2018-10-31 Continental Automotive Gmbh Modul für eine integrierte Steuerelektronik mit vereinfachtem Aufbau
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
KR100794191B1 (ko) 2007-12-12 2008-01-11 주식회사 파이컴 탄성 변위에 따른 다수 개의 접속 소자의 정렬 방법
WO2009117345A2 (en) * 2008-03-17 2009-09-24 Henkel Corporation Adhesive compositions for use in die attach applications
JP5012612B2 (ja) * 2008-03-26 2012-08-29 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
WO2009142940A1 (en) * 2008-05-20 2009-11-26 E. I. Du Pont De Nemours And Company Assemblies comprising a thermally and dimensionally stable polyimide film, an electrode and an absorber layer, and methods relating thereto
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US9164404B2 (en) * 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US9165841B2 (en) * 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US8212346B2 (en) * 2008-10-28 2012-07-03 Global Foundries, Inc. Method and apparatus for reducing semiconductor package tensile stress
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8837164B2 (en) * 2009-01-22 2014-09-16 Kyocera Corporation Substrate for mounting device and package for housing device employing the same
EP2242094A1 (en) 2009-04-17 2010-10-20 Nxp B.V. Foil and method for foil-based bonding and resulting package
US8227918B2 (en) * 2009-09-16 2012-07-24 International Business Machines Corporation Robust FBEOL and UBM structure of C4 interconnects
EP2502280B1 (en) 2009-11-20 2014-03-05 E. I. du Pont de Nemours and Company Assemblies comprising a polyimide film and an electrode, and methods relating thereto
US20110123796A1 (en) 2009-11-20 2011-05-26 E.I. Dupont De Nemours And Company Interposer films useful in semiconductor packaging applications, and methods relating thereto
US8698320B2 (en) * 2009-12-07 2014-04-15 Henkel IP & Holding GmbH Curable resin compositions useful as underfill sealants for use with low-k dielectric-containing semiconductor devices
US8799845B2 (en) 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
TWM397596U (en) * 2010-03-22 2011-02-01 Mao Bang Electronic Co Ltd Integrated circuit chip card
US8860193B2 (en) * 2010-06-04 2014-10-14 Marvell World Trade Ltd. Pad configurations for an electronic package assembly
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8198739B2 (en) 2010-08-13 2012-06-12 Endicott Interconnect Technologies, Inc. Semi-conductor chip with compressible contact structure and electronic package utilizing same
US8830689B2 (en) 2010-09-16 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Interposer-embedded printed circuit board
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8378478B2 (en) 2010-11-24 2013-02-19 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and vias connected to the central contacts
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101061531B1 (ko) 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
KR101118711B1 (ko) 2010-12-17 2012-03-12 테세라, 인코포레이티드 중앙 콘택을 구비한 적층형 마이크로전자 조립체
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US20120268899A1 (en) 2011-04-21 2012-10-25 Tessera Research Llc Reinforced fan-out wafer-level package
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8854072B2 (en) * 2011-06-03 2014-10-07 Hai Dau High temperature-low leakage probe apparatus and method of manufacturing same
US8525338B2 (en) 2011-06-07 2013-09-03 Tessera, Inc. Chip with sintered connections to package
US8890304B2 (en) 2011-06-08 2014-11-18 Tessera, Inc. Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
WO2013052321A2 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
EP2766928A1 (en) 2011-10-03 2014-08-20 Invensas Corporation Stub minimization with terminal grids offset from center of package
WO2013052373A1 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
JP5881833B2 (ja) 2011-10-03 2016-03-09 インヴェンサス・コーポレイション パッケージ基板へのワイヤボンドのないアセンブリのスタブ最小化
DE102011115886B4 (de) * 2011-10-15 2020-06-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8637992B2 (en) 2011-11-30 2014-01-28 Invensas Corporation Flip chip package for DRAM with two underfill materials
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
JP2013258044A (ja) * 2012-06-12 2013-12-26 Molex Inc コネクタ
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
WO2014022675A1 (en) 2012-08-02 2014-02-06 Tessera, Inc. Multiple die face-down stacking for two or more die
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8846447B2 (en) 2012-08-23 2014-09-30 Invensas Corporation Thin wafer handling and known good die test method
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
TWI487921B (zh) * 2012-11-05 2015-06-11 矽品精密工業股份有限公司 半導體封裝件之測試方法
CN104838486B (zh) * 2012-11-05 2018-06-26 德卡技术股份有限公司 半导体器件和用于板式封装的自适性图案化的方法
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9165906B2 (en) 2012-12-10 2015-10-20 Invensas Corporation High performance package on package
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8907500B2 (en) 2013-02-04 2014-12-09 Invensas Corporation Multi-die wirebond packages with elongated windows
US8786069B1 (en) 2013-03-15 2014-07-22 Invensas Corporation Reconfigurable pop
US9777197B2 (en) 2013-10-23 2017-10-03 Sunray Scientific, Llc UV-curable anisotropic conductive adhesive
US9365749B2 (en) 2013-05-31 2016-06-14 Sunray Scientific, Llc Anisotropic conductive adhesive with reduced migration
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9154972B2 (en) * 2013-06-12 2015-10-06 Apple Inc. Methods and apparatus for testing electronic devices with antenna arrays
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
JP6215755B2 (ja) 2014-04-14 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9754910B2 (en) * 2014-06-05 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
US9040316B1 (en) 2014-06-12 2015-05-26 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9543277B1 (en) 2015-08-20 2017-01-10 Invensas Corporation Wafer level packages with mechanically decoupled fan-in and fan-out areas
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10573601B2 (en) 2016-09-19 2020-02-25 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10157803B2 (en) 2016-09-19 2018-12-18 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
USD887998S1 (en) * 2017-02-17 2020-06-23 Stat Peel Ag Chip
US11652031B2 (en) * 2018-12-13 2023-05-16 Intel Corporation Shrinkable package assembly
TWI700499B (zh) * 2019-07-17 2020-08-01 美商第一檢測有限公司 晶片測試系統
TWI743907B (zh) * 2020-07-28 2021-10-21 華烽科技股份有限公司 預燒測試高電流提昇裝置

Family Cites Families (230)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35119A (en) * 1862-04-29 Improvement in corn-sh ellers
US3302067A (en) * 1967-01-31 Modular circuit package utilizing solder coated
DE1238459B (de) 1961-04-27 1967-04-13 Hoechst Ag Verfahren zur Herstellung von Carbonsaeureestern von ungesaettigten Alkoholen
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
US3390308A (en) * 1966-03-31 1968-06-25 Itt Multiple chip integrated circuit assembly
US3426252A (en) * 1966-05-03 1969-02-04 Bell Telephone Labor Inc Semiconductive device including beam leads
DE1539692A1 (de) * 1966-06-23 1969-10-16 Blume & Redecker Gmbh Umklebevorrichtung fuer Spulen
US3474297A (en) * 1967-06-30 1969-10-21 Texas Instruments Inc Interconnection system for complex semiconductor arrays
US3689991A (en) * 1968-03-01 1972-09-12 Gen Electric A method of manufacturing a semiconductor device utilizing a flexible carrier
US3680206A (en) * 1969-06-23 1972-08-01 Ferranti Ltd Assemblies of semiconductor devices having mounting pillars as circuit connections
DE2119567C2 (de) * 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
US3683105A (en) * 1970-10-13 1972-08-08 Westinghouse Electric Corp Microcircuit modular package
US3680037A (en) * 1970-11-05 1972-07-25 Tech Wire Prod Inc Electrical interconnector
US3864728A (en) * 1970-11-20 1975-02-04 Siemens Ag Semiconductor components having bimetallic lead connected thereto
US3724068A (en) * 1971-02-25 1973-04-03 Du Pont Semiconductor chip packaging apparatus and method
US3772575A (en) * 1971-04-28 1973-11-13 Rca Corp High heat dissipation solder-reflow flip chip transistor
US3670091A (en) 1971-05-20 1972-06-13 Sqrague Electric Co Encapsulated electrical components with protective pre-coat containing collapsible microspheres
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
GB1387587A (en) * 1971-07-22 1975-03-19 Plessey Co Ltd Electrical interconnectors and connector assemblies
CA954635A (en) * 1972-06-06 1974-09-10 Microsystems International Limited Mounting leads and method of fabrication
US3823467A (en) * 1972-07-07 1974-07-16 Westinghouse Electric Corp Solid-state circuit module
US3952404A (en) * 1973-07-30 1976-04-27 Sharp Kabushiki Kaisha Beam lead formation method
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
UST955008I4 (en) * 1974-08-19 1977-02-01 International Business Machines Corporation Flip chip structure including a silicon semiconductor element bonded to an Si3 N4 base substrate
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US4189825A (en) * 1975-06-04 1980-02-26 Raytheon Company Integrated test and assembly device
JPS5379335A (en) † 1976-12-24 1978-07-13 Hitachi Ltd Memory unit
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPS53149763A (en) * 1977-06-01 1978-12-27 Citizen Watch Co Ltd Mounting method of semiconductor integrate circuit
DE2745571A1 (de) 1977-10-11 1979-04-19 Klippan Nv Vorrichtung zum buendeln von waren
US4179802A (en) * 1978-03-27 1979-12-25 International Business Machines Corporation Studded chip attachment process
FR2439478A1 (fr) 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US4225900A (en) 1978-10-25 1980-09-30 Raytheon Company Integrated circuit device package interconnect means
US4268848A (en) 1979-05-07 1981-05-19 Motorola, Inc. Preferred device orientation on integrated circuits for better matching under mechanical stress
US5861670A (en) 1979-10-04 1999-01-19 Fujitsu Limited Semiconductor device package
SU1003396A1 (ru) 1980-02-08 1983-03-07 Институт коллоидной химии и химии воды АН УССР Электрический соединитель
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
US4371912A (en) 1980-10-01 1983-02-01 Motorola, Inc. Method of mounting interrelated components
US4549247A (en) 1980-11-21 1985-10-22 Gao Gesellschaft Fur Automation Und Organisation Mbh Carrier element for IC-modules
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
CA1183280A (en) 1981-02-09 1985-02-26 Francis N. Sinnadurai Integrated circuit chip carrier
US4525921A (en) 1981-07-13 1985-07-02 Irvine Sensors Corporation High-density electronic processing package-structure and fabrication
US4472876A (en) * 1981-08-13 1984-09-25 Minnesota Mining And Manufacturing Company Area-bonding tape
US4410905A (en) * 1981-08-14 1983-10-18 Amp Incorporated Power, ground and decoupling structure for chip carriers
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
US4435740A (en) * 1981-10-30 1984-03-06 International Business Machines Corporation Electric circuit packaging member
US4536469A (en) * 1981-11-23 1985-08-20 Raytheon Company Semiconductor structures and manufacturing methods
FR2521350B1 (fr) 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
US4754316A (en) 1982-06-03 1988-06-28 Texas Instruments Incorporated Solid state interconnection system for three dimensional integrated circuit structures
US4638348A (en) 1982-08-10 1987-01-20 Brown David F Semiconductor chip carrier
US4761681A (en) 1982-09-08 1988-08-02 Texas Instruments Incorporated Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration
DE3248385A1 (de) 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
US4658332A (en) * 1983-04-04 1987-04-14 Raytheon Company Compliant layer printed circuit board
US4648179A (en) * 1983-06-30 1987-03-10 International Business Machines Corporation Process of making interconnection structure for semiconductor device
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
KR900001273B1 (ko) * 1983-12-23 1990-03-05 후지쑤 가부시끼가이샤 반도체 집적회로 장치
US4672737A (en) 1984-01-23 1987-06-16 Irvine Sensors Corporation Detector array module fabrication process
US4670770A (en) * 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
US4597617A (en) * 1984-03-19 1986-07-01 Tektronix, Inc. Pressure interconnect package for integrated circuits
US4574470A (en) * 1984-03-19 1986-03-11 Trilogy Computer Development Partners, Ltd. Semiconductor chip mounting system
US4627151A (en) * 1984-03-22 1986-12-09 Thomson Components-Mostek Corporation Automatic assembly of integrated circuits
US4685998A (en) * 1984-03-22 1987-08-11 Thomson Components - Mostek Corp. Process of forming integrated circuits with contact pads in a standard array
KR890004820B1 (ko) 1984-03-28 1989-11-27 인터내셔널 비지네스 머신즈 코포레이션 배저장밀도의 메모리 모듈 및 보드와 그 형성방법
US4667220A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip module interconnection system
GB8412674D0 (en) 1984-05-18 1984-06-27 British Telecomm Integrated circuit chip carrier
US4631820A (en) 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component
JPS6159860A (ja) * 1984-08-31 1986-03-27 Fujitsu Ltd 半導体集積回路装置の製造方法
US4772936A (en) * 1984-09-24 1988-09-20 United Technologies Corporation Pretestable double-sided tab design
US4655524A (en) * 1985-01-07 1987-04-07 Rogers Corporation Solderless connection apparatus
US4649415A (en) * 1985-01-15 1987-03-10 National Semiconductor Corporation Semiconductor package with tape mounted die
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4628406A (en) * 1985-05-20 1986-12-09 Tektronix, Inc. Method of packaging integrated circuit chips, and integrated circuit package
DE3675321D1 (de) 1985-08-16 1990-12-06 Dai Ichi Seiko Co Ltd Halbleiteranordnung mit packung vom steckerstifttyp.
JPS6253000A (ja) 1985-08-31 1987-03-07 日本電気株式会社 半導体の実装構造
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US4949224A (en) 1985-09-20 1990-08-14 Sharp Kabushiki Kaisha Structure for mounting a semiconductor device
US4874721A (en) * 1985-11-11 1989-10-17 Nec Corporation Method of manufacturing a multichip package with increased adhesive strength
US4686998A (en) 1985-11-12 1987-08-18 Mediscan Research Limited Patient temperature and heartbeat rate monitoring system
US4924353A (en) * 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4700276A (en) 1986-01-03 1987-10-13 Motorola Inc. Ultra high density pad array chip carrier
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
US4793814A (en) * 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4890157A (en) * 1986-01-31 1989-12-26 Texas Instruments Incorporated Integrated circuit product having a polyimide film interconnection structure
US4709468A (en) * 1986-01-31 1987-12-01 Texas Instruments Incorporated Method for producing an integrated circuit product having a polyimide film interconnection structure
US4721993A (en) * 1986-01-31 1988-01-26 Olin Corporation Interconnect tape for use in tape automated bonding
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
US4890152A (en) 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
US4681654A (en) * 1986-05-21 1987-07-21 International Business Machines Corporation Flexible film semiconductor chip carrier
US4734825A (en) 1986-09-05 1988-03-29 Motorola Inc. Integrated circuit stackable package
KR900007231B1 (ko) * 1986-09-16 1990-10-05 가부시키가이샤 도시바 반도체집적회로장치
JPH0777247B2 (ja) 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
US4884122A (en) * 1988-08-05 1989-11-28 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4937203A (en) * 1986-09-26 1990-06-26 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
GB8626828D0 (en) * 1986-10-11 1986-12-10 Microelectronics & Computer Pressure contact interconnect from tape
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
DE3639630A1 (de) * 1986-11-20 1988-06-01 Gao Ges Automation Org Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
US4814295A (en) * 1986-11-26 1989-03-21 Northern Telecom Limited Mounting of semiconductor chips on a plastic substrate
US4801992A (en) 1986-12-01 1989-01-31 Motorola Inc. Three dimensional interconnected integrated circuit
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4990948A (en) 1986-12-27 1991-02-05 Canon Kabushiki Kaisha Flexible printed circuit board
US5086337A (en) * 1987-01-19 1992-02-04 Hitachi, Ltd. Connecting structure of electronic part and electronic device using the structure
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US4783719A (en) * 1987-01-20 1988-11-08 Hughes Aircraft Company Test connector for electrical devices
US4855867A (en) * 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
US4766670A (en) * 1987-02-02 1988-08-30 International Business Machines Corporation Full panel electronic packaging structure and method of making same
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
US4942140A (en) * 1987-03-25 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Method of packaging semiconductor device
US4874722A (en) 1987-04-16 1989-10-17 Texas Instruments Incorporated Process of packaging a semiconductor device with reduced stress forces
US4862249A (en) 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4953005A (en) 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4933810A (en) 1987-04-30 1990-06-12 Honeywell Inc. Integrated circuit interconnector
KR880014671A (ko) 1987-05-27 1988-12-24 미다 가쓰시게 수지로 충진된 반도체 장치
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
JP2567870B2 (ja) * 1987-09-17 1996-12-25 株式会社日立製作所 半導体記憶装置
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
US4967261A (en) * 1987-07-30 1990-10-30 Mitsubishi Denki Kabushiki Kaisha Tape carrier for assembling an IC chip on a substrate
US4855872A (en) * 1987-08-13 1989-08-08 General Electric Company Leadless ceramic chip carrier printed wiring board adapter
GB2209867B (en) * 1987-09-16 1990-12-19 Advanced Semiconductor Package Method of forming an integrated circuit chip carrier
US5016138A (en) 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
JPH01129431A (ja) 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5028986A (en) 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US4841355A (en) 1988-02-10 1989-06-20 Amdahl Corporation Three-dimensional microelectronic package for semiconductor chips
JP2706077B2 (ja) * 1988-02-12 1998-01-28 株式会社日立製作所 樹脂封止型半導体装置及びその製造方法
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
US4829405A (en) * 1988-03-14 1989-05-09 International Business Machines Corporation Tape automated bonding package
US4847146A (en) * 1988-03-21 1989-07-11 Hughes Aircraft Company Process for fabricating compliant layer board with selectively isolated solder pads
US5072283A (en) * 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
US4937707A (en) * 1988-05-26 1990-06-26 International Business Machines Corporation Flexible carrier for an electronic device
US4987100A (en) 1988-05-26 1991-01-22 International Business Machines Corporation Flexible carrier for an electronic device
US4842662A (en) * 1988-06-01 1989-06-27 Hewlett-Packard Company Process for bonding integrated circuit components
FR2634340B1 (fr) * 1988-07-13 1994-06-17 Thomson Csf Dispositif d'interconnexion entre un circuit integre et un circuit electrique, application du dispositif a la connexion d'un circuit integre notamment a un circuit imprime, et procede de fabrication du dispositif
US4887148A (en) * 1988-07-15 1989-12-12 Advanced Micro Devices, Inc. Pin grid array package structure
US4937653A (en) 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
EP0351581A1 (de) * 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
US4939316A (en) 1988-10-05 1990-07-03 Olin Corporation Aluminum alloy semiconductor packages
US4956694A (en) 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
US5001542A (en) 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH02174255A (ja) * 1988-12-27 1990-07-05 Mitsubishi Electric Corp 半導体集積回路装置
US5192716A (en) 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
US5055907A (en) * 1989-01-25 1991-10-08 Mosaic, Inc. Extended integration semiconductor structure with wiring layers
US4996583A (en) 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
JPH07114223B2 (ja) † 1989-03-07 1995-12-06 日本電気株式会社 半導体装置
DE3911711A1 (de) 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5023205A (en) * 1989-04-27 1991-06-11 Polycon Method of fabricating hybrid circuit structures
US4953060A (en) 1989-05-05 1990-08-28 Ncr Corporation Stackable integrated circuit chip package with improved heat removal
US5027191A (en) * 1989-05-11 1991-06-25 Westinghouse Electric Corp. Cavity-down chip carrier with pad grid array
US5089880A (en) 1989-06-07 1992-02-18 Amdahl Corporation Pressurized interconnection system for semiconductor chips
US5072075A (en) 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
US5412247A (en) 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5504035A (en) 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5053922A (en) * 1989-08-31 1991-10-01 Hewlett-Packard Company Demountable tape-automated bonding system
JP2978511B2 (ja) * 1989-09-20 1999-11-15 株式会社日立製作所 集積回路素子実装構造体
US5217916A (en) 1989-10-03 1993-06-08 Trw Inc. Method of making an adaptive configurable gate array
US5006673A (en) * 1989-12-07 1991-04-09 Motorola, Inc. Fabrication of pad array carriers from a universal interconnect structure
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US4989069A (en) * 1990-01-29 1991-01-29 Motorola, Inc. Semiconductor package having leads that break-away from supports
US5006922A (en) 1990-02-14 1991-04-09 Motorola, Inc. Packaged semiconductor device having a low cost ceramic PGA package
US5046238A (en) 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5123850A (en) 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
SG52794A1 (en) 1990-04-26 1998-09-28 Hitachi Ltd Semiconductor device and method for manufacturing same
US5065227A (en) 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
KR930701561A (ko) * 1990-06-08 1993-06-12 게리 엘. 그리스울드 전자 용품용 재처리가능한 접착제
US5583375A (en) 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5173766A (en) 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5377077A (en) 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
WO1992003035A1 (en) 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5475920A (en) 1990-08-01 1995-12-19 Burns; Carmen D. Method of assembling ultra high density integrated circuit packages
US5019673A (en) * 1990-08-22 1991-05-28 Motorola, Inc. Flip-chip package for integrated circuits
US5029325A (en) * 1990-08-31 1991-07-02 Motorola, Inc. TAB tape translator for use with semiconductor devices
US5086558A (en) 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5258330A (en) 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
CA2050091C (en) 1990-10-03 1999-06-15 Richard C. Eden Electronic circuit and method with thermal management
US5117275A (en) 1990-10-24 1992-05-26 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology
US5117282A (en) 1990-10-29 1992-05-26 Harris Corporation Stacked configuration for integrated circuit devices
US5136366A (en) 1990-11-05 1992-08-04 Motorola, Inc. Overmolded semiconductor package with anchoring means
US5172303A (en) 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
US5216278A (en) 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5241133A (en) 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5289346A (en) 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5379191A (en) 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
US5225966A (en) 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5252857A (en) 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
US5227583A (en) 1991-08-20 1993-07-13 Microelectronic Packaging America Ceramic package and method for making same
US5128831A (en) * 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
US5350947A (en) 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5161090A (en) * 1991-12-13 1992-11-03 Hewlett-Packard Company Heat pipe-electrical interconnect integration for chip modules
US5360992A (en) * 1991-12-20 1994-11-01 Micron Technology, Inc. Two piece assembly for the selection of pinouts and bond options on a semiconductor device
US5282312A (en) 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
JPH05218281A (ja) 1992-02-07 1993-08-27 Texas Instr Japan Ltd 半導体装置
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5313096A (en) 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
US5210939A (en) 1992-04-17 1993-05-18 Intel Corporation Lead grid array integrated circuit
JPH0653277A (ja) 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5266912A (en) 1992-08-19 1993-11-30 Micron Technology, Inc. Inherently impedance matched multiple integrated circuit module
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置
US5414298A (en) 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
DE69405832T2 (de) 1993-07-28 1998-02-05 Whitaker Corp Von der Peripherie-unabhängiges präzises Positionsglied für einen Halbleiterchip und Herstellungsverfahren dafür
US5394009A (en) 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
US5431571A (en) 1993-11-22 1995-07-11 W. L. Gore & Associates, Inc. Electrical conductive polymer matrix
US5454160A (en) 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
US5477082A (en) 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
KR950027550U (ko) 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
US5675180A (en) 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
KR100218996B1 (ko) 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
US5627405A (en) 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US5808874A (en) 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6020220A (en) 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US5864177A (en) * 1996-12-12 1999-01-26 Honeywell Inc. Bypass capacitors for chip and wire circuit assembly
US6190509B1 (en) 1997-03-04 2001-02-20 Tessera, Inc. Methods of making anisotropic conductive elements for use in microelectronic packaging
US5994166A (en) 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US5950070A (en) 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP3644662B2 (ja) 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
US5861678A (en) * 1997-12-23 1999-01-19 Micron Technology, Inc. Method and system for attaching semiconductor dice to substrates

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060585A (ja) * 1994-09-20 2008-03-13 Tessera Inc 半導体チップの順応性インターフェースを形成する方法
JP4708401B2 (ja) * 1994-09-20 2011-06-22 テセラ・インコーポレーテッド 半導体チップの順応性インターフェースを形成する方法
USRE44148E1 (en) 1994-12-20 2013-04-16 Renesas Electronics Corporation Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof
USRE41722E1 (en) 1994-12-20 2010-09-21 Renesas Electronics Corp. Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof
USRE41721E1 (en) 1994-12-20 2010-09-21 Renesas Electronics Corporation Semiconductor device having an improved connected arrangement between a semiconductor pellet and base substrate electrodes
USRE42972E1 (en) 1994-12-20 2011-11-29 Renesas Electronics Corporation Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof
USRE43444E1 (en) 1994-12-20 2012-06-05 Renesas Electronics Corporation Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes
US5874784A (en) * 1995-10-25 1999-02-23 Sharp Kabushiki Kaisha Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US6049128A (en) * 1996-03-19 2000-04-11 Hitachi, Ltd. Semiconductor device
US6521981B2 (en) 1996-03-22 2003-02-18 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6664135B2 (en) 1996-03-22 2003-12-16 Renesas Technology Corporation Method of manufacturing a ball grid array type semiconductor package
US7091620B2 (en) 1996-03-22 2006-08-15 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US6342728B2 (en) 1996-03-22 2002-01-29 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6472727B2 (en) 1996-03-22 2002-10-29 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US7420284B2 (en) 1996-03-22 2008-09-02 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US6355500B2 (en) 1996-03-22 2002-03-12 Hitachi. Ltd. Semiconductor device and manufacturing method thereof
US6342726B2 (en) 1996-03-22 2002-01-29 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6355975B2 (en) 1996-03-22 2002-03-12 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6353255B2 (en) 1996-03-22 2002-03-05 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6642083B2 (en) 1996-03-22 2003-11-04 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6365439B2 (en) 1996-03-22 2002-04-02 Hitachi, Ltd. Method of manufacturing a ball grid array type semiconductor package
US6670215B2 (en) 1996-03-22 2003-12-30 Renesas Technology Corporation Semiconductor device and manufacturing method thereof
US6791194B1 (en) 1996-05-30 2004-09-14 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
US7202570B2 (en) 1996-05-30 2007-04-10 Renesas Technology Corp. Circuit tape having adhesive film semiconductor device and a method for manufacturing the same
US6844219B2 (en) 1996-11-20 2005-01-18 Renesas Technology Corp. Semiconductor device and lead frame therefor
US6465876B1 (en) 1996-11-20 2002-10-15 Hitachi, Ltd. Semiconductor device and lead frame therefor
US6297141B1 (en) 1997-03-03 2001-10-02 Nec Corporation Mounting assembly of integrated circuit device and method for production thereof
US6037665A (en) * 1997-03-03 2000-03-14 Nec Corporation Mounting assembly of integrated circuit device and method for production thereof
US6122177A (en) * 1997-03-31 2000-09-19 Hitachi, Ltd. Semiconductor device-mounted on a printed circuit board having solder bumps with excellent connection reliability
US6448646B1 (en) 1997-03-31 2002-09-10 Hitachi, Ltd. Semiconductor device-mounting construction and inspection method therefor
US6621173B1 (en) 1998-07-23 2003-09-16 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having an adhesive and a sealant
US6639263B2 (en) 1999-03-15 2003-10-28 Hitachi, Ltd. Semiconductor device with copper wiring connected to storage capacitor
US6965140B2 (en) 1999-03-15 2005-11-15 Hitachi, Ltd. Semiconductor device including storage capacitor
US6927489B1 (en) 1999-03-15 2005-08-09 Renesas Technology Corp. Semiconductor device provided with rewiring layer
US6521932B1 (en) * 1999-03-15 2003-02-18 Hitachi, Ltd. Semiconductor device with copper wiring connected to storage capacitor
US6639315B2 (en) 2000-09-19 2003-10-28 Hitachi, Ltd. Semiconductor device and mounted semiconductor device structure
JP2005528235A (ja) * 2002-05-31 2005-09-22 ノースロップ グラマン コーポレーション 集積回路構成部分に接続されるダイ
JP4492233B2 (ja) * 2003-11-27 2010-06-30 株式会社デンソー 半導体チップの実装構造および半導体チップの実装方法
JP2005183924A (ja) * 2003-11-27 2005-07-07 Denso Corp 半導体チップ実装用基板、半導体チップの実装構造および半導体チップの実装方法

Also Published As

Publication number Publication date
DE69132880T2 (de) 2002-09-12
DE69132880D1 (de) 2002-01-31
DE69133558T2 (de) 2007-11-29
EP1111672B1 (en) 2005-06-01
US6433419B2 (en) 2002-08-13
ATE211305T1 (de) 2002-01-15
DE69133468T3 (de) 2016-12-29
EP1353374B1 (en) 2007-01-24
DK1353374T3 (da) 2007-05-21
EP0551382A4 (en) 1993-09-01
WO1992005582A1 (en) 1992-04-02
KR970005709B1 (ko) 1997-04-19
DK0551382T3 (da) 2002-04-15
CA2091438A1 (en) 1992-03-25
DE69133468T2 (de) 2005-10-13
ES2167313T3 (es) 2002-05-16
US5347159A (en) 1994-09-13
DE69133558D1 (de) 2007-03-15
EP1111672A3 (en) 2002-09-18
ES2281598T3 (es) 2007-10-01
ES2242704T5 (es) 2017-02-10
EP1353374A1 (en) 2003-10-15
ES2242704T3 (es) 2005-11-16
EP0551382A1 (en) 1993-07-21
US6133627A (en) 2000-10-17
EP1111672A2 (en) 2001-06-27
US6392306B1 (en) 2002-05-21
EP1111672B2 (en) 2016-08-03
US6372527B1 (en) 2002-04-16
CA2091438C (en) 2000-08-08
AU8731291A (en) 1992-04-15
ATE352870T1 (de) 2007-02-15
EP0551382B1 (en) 2001-12-19
US20020011663A1 (en) 2002-01-31
DE69133468D1 (de) 2005-07-07
JP2924923B2 (ja) 1999-07-26
US5148265A (en) 1992-09-15
US6465893B1 (en) 2002-10-15
ATE297054T2 (de) 2005-06-15

Similar Documents

Publication Publication Date Title
JPH06504408A (ja) 半導体チップアセンブリ、半導体チップアセンブリの製造方法及び半導体チップアセンブリの部品
US5950304A (en) Methods of making semiconductor chip assemblies
US7271481B2 (en) Microelectronic component and assembly having leads with offset portions
US5852326A (en) Face-up semiconductor chip assembly
US5258330A (en) Semiconductor chip assemblies with fan-in leads
US7053485B2 (en) Microelectronic packages with self-aligning features
US7427810B2 (en) Semiconductor device including semiconductor element mounted on another semiconductor element
TWI469274B (zh) 在介電塊上具端子之微電子封裝
US20050218495A1 (en) Microelectronic assembly having encapsulated wire bonding leads
TWI460845B (zh) 具有區域陣列單元連接器之可堆疊模製微電子封裝
JP2711263B2 (ja) ピン格子配列集積回路パッケージ
US8004091B2 (en) Semiconductor package, method of fabricating the same, and semiconductor package mold
US8975738B2 (en) Structure for microelectronic packaging with terminals on dielectric mass
KR101678969B1 (ko) 유전체 부재에 단자를 구비하는 마이크로전자 패키지
JP2003086736A (ja) 半導体装置用基板および半導体装置
JPH0232549A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090507

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090507

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100507

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110507

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110507

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120507

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120507

Year of fee payment: 13