JP2828057B2 - チップサイズパッケージ - Google Patents

チップサイズパッケージ

Info

Publication number
JP2828057B2
JP2828057B2 JP8218980A JP21898096A JP2828057B2 JP 2828057 B2 JP2828057 B2 JP 2828057B2 JP 8218980 A JP8218980 A JP 8218980A JP 21898096 A JP21898096 A JP 21898096A JP 2828057 B2 JP2828057 B2 JP 2828057B2
Authority
JP
Japan
Prior art keywords
terminal
integrated circuit
semiconductor integrated
chip
small substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8218980A
Other languages
English (en)
Other versions
JPH1064948A (ja
Inventor
龍雄 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8218980A priority Critical patent/JP2828057B2/ja
Priority to US08/912,337 priority patent/US5909010A/en
Priority to EP97114396A priority patent/EP0825647B1/en
Priority to DE69736505T priority patent/DE69736505T2/de
Priority to CA002213542A priority patent/CA2213542C/en
Publication of JPH1064948A publication Critical patent/JPH1064948A/ja
Application granted granted Critical
Publication of JP2828057B2 publication Critical patent/JP2828057B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はチップサイズパッケ
ージに関し、特に半導体集積回路チップを高密度に実装
する構造に関する。
【０００２】
【従来の技術】半導体技術の進歩に伴い、半導体集積回
路の発展形態であるＬＳＩ（大規模集積回路）チップは
ますますその集積規模が拡大され、電子装置全体が一つ
のＬＳＩチップの中に収容可能となってきている。この
状況を反映して、携帯型のコンピュータや携帯電話、あ
るいはディジタル化された各種携帯型の電子装置が生み
だされている。
【０００３】これらの電子装置に対しては小型化及び軽
量化の要求が強く、それに伴ってＬＳＩチップを実装す
るためのＬＳＩパッケージに対しても同様に小型化及び
軽量化が要求されている。
【０００４】一方、大型コンピュータや大型電話交換機
等の大規模システムにおいては、多数のＬＳＩチップを
組合せて一つのシステムが構成されるので、ＬＳＩチッ
プ相互の信号伝播にもますます高速化が必要となってき
ている。このＬＳＩチップ相互の信号伝播の高速化には
隣接するＬＳＩチップ間距離の短縮が必須であり、それ
にはＬＳＩパッケージの小型化が最も有効である。
【０００５】小型かつ軽量なＬＳＩパッケージとして
は、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄ
ｉｎｇ）と呼ばれるテープキャリア方式やＬＳＩチップ
をそのまま実装する方式としてフリップチップがある。
【０００６】テープキャリア方式については、特開平４
−２５２０５４号公報に詳述されている。また、フリッ
プチップについては、「Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉ
ｃｓＰａｃｋａｇｉｎｇ Ｈａｎｄｂｏｏｋ ： ６．
３ ＣＯＮＴＲＯＬＬＥＤＣＯＬＬＡＰＳＥ ＣＨＩＰ
ＣＯＮＮＥＣＴＩＯＮ（Ｃ４）」（ＶＡＮ ＮＯＳＴ
ＲＡＮＤ ＲＥＩＮＨＯＬＤ刊，１９８９，Ｐ．３６６
〜３７３）に詳述されている。
【０００７】最近ではＴＡＢやフリップチップが有する
種々の欠点を解決し、しかも極小のＬＳＩパッケージと
してチップサイズパッケージが種々提案され、実用に供
されようとしている。
【０００８】現在までに提案されているチップサイズパ
ッケージについては、「チップサイスパッケージ」（若
林信一・小山鉄也著，ＳＨＭ会誌第１１巻第５号，１９
９５．９．１，Ｐ．３〜８）や「ＣＳＰの技術開発動
向」（方慶一郎・松田修一著，ＳＨＭ会誌第１１巻第５
号，１９９５．９．１，Ｐ．９〜１３）に夫々解説され
ている。
【０００９】
【発明が解決しようとする課題】上述した従来のＬＳＩ
パッケージでは、ＴＡＢで小型化及び軽量化を図る場
合、図１０に示すように、ＬＳＩチップ５から放射状に
ＴＡＢリード６１が外に向かって延びており、テープ６
の外周でＬＳＩチップ５を搭載する配線基板（図示せ
ず）に接続されるため、パッケージ外形寸法が必然的に
ＬＳＩチップよりかなり大きくなる。尚、図１０におい
て、６２はテスト用パッドである。
【００１０】一方、フリップチップで小型化及び軽量化
を図る場合、図１１に示すように、ＬＳＩチップ７の下
面に配設されたＩ／Ｏ（入出力）バンプ７１で配線基板
８に接続されるので、ＬＳＩチップ７そのものの面積が
配線基板８に占めるだけであるが、ＬＳＩチップ７が剥
き出しとなるためにＬＳＩチップ７の保護等の信頼性の
確保が困難である。
【００１１】そこで、本発明の目的は上記の問題点を解
消し、小型かつ軽量でしかもＬＳＩチップを外部環境か
ら保護し得る構造とすることができ、安価でかつＬＳＩ
チップとほぼ同等の極小寸法のチップサイズパッケージ
を提供することにある。
【００１２】
【課題を解決するための手段】本発明によるチップサイ
ズパッケージは、周縁部に入出力端子を有する半導体集
積回路チップと、外形寸法が前記半導体集積回路チップ
より小さくかつ下面周縁部に設けられた複数の金属端子
と上面に格子状に配設された複数の金属バンプとを含む
小型基板と、前記半導体集積回路チップの周縁部に設け
られた前記入出力端子に電気的に接続される第１の端子
及び前記小型基板に設けられた前記金属端子に電気的に
接続される第２の端子が各々配置された複数のリード配
線を含むテープ部材とを備え、前記半導体集積回路チッ
プの上面と前記小型基板の下面とを前記テープ部材を介
して互いに対向するように配置しかつ前記半導体集積回
路チップと前記小型基板とを前記テープ部材を介して電
気的に接続するよう構成している。
【００１３】すなわち、上記の如く、周縁部に入出力端
子を有する半導体集積回路チップと、この半導体集積回
路チップよりやや小さい外形寸法で一方の表面（上面）
の周縁部に複数の金属端子を有し他方の表面（下面）の
大半の領域にわたり１．０ｍｍ以下の間隔の格子点に配
列された金属バンプとを有する小型基板とにおいて、半
導体集積回路チップの周縁部に設けた入出力端子と小型
基板に設けた金属端子とをＴＡＢテープを用いて電気的
に接続することで、半導体集積回路チップとほぼ同じ大
きさながら、従来の半導体集積回路パッケージと同様の
耐候性と耐衝撃性とを備えた半導体集積回路パッケージ
を実現している。
【００１４】また、半導体集積回路チップの外形より小
さい接続端子面を持つ小型基板を取付けることで、この
半導体集積回路チップと配線基板との接続領域が極小に
抑えられるので、半導体集積回路チップと外部回路との
接続配線長が最短になり、信号配線経路の短縮すなわち
信号伝播の高速化に対応することができる。
【００１５】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例の斜
視図であり、図２は図１のＡＡ線に沿う矢視方向の断面
図である。これらの図において、小型基板１の下面に配
設された金属端子１１は熱圧着ボンディングによってＴ
ＡＢテープ２の内周部の端子２４に固着され、ＴＡＢテ
ープ２のリード２１に電気的に接続されている。また、
金属端子１１はスルーホール１３及び内部配線１４を介
して小型基板１の上面に配設されたバンプ１２に接続さ
れている。
【００１６】一方、ＬＳＩチップ３の周縁部に設けられ
た端子３１はＴＡＢテープ２の中間点の端子２２にボン
ディング接続され、ＴＡＢテープ２のリード２１を介し
て小型基板１の金属端子１１に電気的に接続されてい
る。ＴＡＢテープ２のリード２１には外周端子２２が設
けられている。
【００１７】図３（ａ）は図１の小型基板１を上面から
見た斜視図であり、図３（ｂ）は図１の小型基板１を下
面から見た斜視図である。これらの図において、小型基
板１は金属端子１１の列が上面の周縁部に配設し、バン
プ１２が下面の格子点に配列されている。この小型基板
１の上面の金属端子１１及び下面に設けられたバンプ１
２は小型基板１内部に設けられたスルーホール１３及び
内部配線１４によって相互に接続されている。
【００１８】図４は図１のＴＡＢテープ２の斜視図であ
り、図５は図１の小型基板１とＴＡＢテープ２との接続
状態を示す斜視図である。これらの図において、ＴＡＢ
テープ２には複数のリード２１が小型基板１０を取付け
るために設けられたデバイスホール２５の周縁に沿って
配置されており、このリード２１各々には外周端子２２
と中間点の端子２３と内周部の端子２４とが設けられて
いる。
【００１９】内周部の端子２４は小型基板１の金属端子
１１に対応するピッチ及び寸法で形成されている。した
がって、このＴＡＢテープ２の内周部の端子２４と小型
基板１の金属端子１１とは熱圧着ボンディングによって
固着され、図５に示すように、あたかも中央部の各格子
点に配置されたバンプ１２を有するＴＡＢテープ２とし
て機能する。
【００２０】図６は図１のＬＳＩチップ３を小型基板１
が接続されたＴＡＢテープ２に接続する状態を示す図で
ある。図において、ＬＳＩチップ３の周縁部に設けられ
た端子３１は、上記の様にして出来上った小型基板１が
接続されたＴＡＢテープ２の中間点の端子２２にボンデ
ィング接続される。この図６において、ＴＡＢテープ２
及び小型基板１は図５に示した状態から裏返しにした状
態を示している。
【００２１】このようにして、ＬＳＩチップ３にはその
中央部に小型基板１を介して格子点に配列されたバンプ
１２が設けられるとともに、その周囲にはＴＡＢテープ
２を介して外周端子２２が接続される。
【００２２】すなわち、ＬＳＩチップ３の端子３１に接
続されたＴＡＢテープ２の中間点の端子２３からＬＳＩ
チップ３の外側方向に延びているリード２１の先端には
外周端子２２があり、この外周端子２２を検査端子とし
て使用することで、ＬＳＩチップ３の電気的特性を検査
することができる。
【００２３】図７は図１の小型基板１及びＬＳＩチップ
３をＴＡＢテープ２から切り離した状態を示す斜視図で
あり、図８は図１の小型基板１及びＬＳＩチップ３をＴ
ＡＢテープ２から切り離した状態を示す断面図である。
これらの図においては外周端子２２を用いて図２のＣ点
での電気検査によりＬＳＩチップ３の電気的特性や小型
基板１とＬＳＩチップ３との接続構造に異常がないこと
を確認した後、図２のＢ点に示す位置でＴＡＢテープ２
のリード２１を切断した状態を示している。
【００２４】ＬＳＩチップ３の周縁部に設けられた端子
３１はＴＡＢテープ２のリード２１を介して小型基板１
の金属端子１１に接続されている。そして、この金属端
子１１は小型基板１の内部配線１４とスルーホール１３
とを介してバンプ１２に接続されている。最後に、ＬＳ
Ｉチップ３の回路面（上面）と小型基板１の下面との隙
間にエポキシ等の樹脂３２を充填することで、チップサ
イズパッケージが完成する。
【００２５】図９は本発明の一実施例によるチップサイ
ズパッケージを配線基板に搭載した状態を示す断面図で
ある。図において、上記のようにして完成したチップサ
イズパッケージの小型基板１上面に配設されたバンプ１
２を配線基板４の金属端子４１に半田付けすることで、
チップサイズパッケージが配線基板４上に搭載される。
【００２６】このように、ＬＳＩチップ３の周縁部に狭
いピッチで一次元配列されている端子３１をＴＡＢテー
プ２の中間点の端子２３と、リード２１と、内周部の端
子２４と、小型基板１の金属端子１１と、内部配線１４
と、スルーホール１３とを介してバンプ１２に接続する
ことで、ＬＳＩチップ３の中央部の領域全体にわたって
バンプ１２が格子点に二次元配列され、より広いピッチ
のバンプ１２として再配列されることとなるので、ＬＳ
Ｉチップ３を配線基板４に搭載する時に、従来よりも容
易に半田付け等の接続を行うことができるようになる。
【００２７】また、ＬＳＩチップ３の回路面と小型基板
１の下面との隙間に樹脂３２を充填することで、樹脂３
２によってＬＳＩチップ３の回路面が保護されるので、
フリップチップ等の他のべアチップ実装法と比較してよ
りチップ実装時の取扱いが容易になる。
【００２８】
【発明の効果】以上説明したように本発明によれば、周
縁部に入出力端子を有する半導体集積回路チップの上面
と外形寸法が前記半導体集積回路チップより小さくかつ
下面周縁部に設けられた複数の金属端子と上面に格子状
に配設された複数の金属バンプとを含む小型基板の下面
とを、半導体集積回路チップの周縁部に設けられた入出
力端子に電気的に接続される第１の端子及び小型基板に
設けられた金属端子に電気的に接続される第２の端子が
各々配置された複数のリード配線を含むテープ部材を介
して電気的に接続するよう構成することによって、小型
かつ軽量でしかもＬＳＩチップを外部環境から保護し得
る構造とすることができ、安価でかつＬＳＩチップとほ
ぼ同等の極小寸法のチップサイズパッケージを提供する
ことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の斜視図である。
【図２】図１のＡＡ線に沿う矢視方向の断面図である。
【図３】（ａ）は図１の小型基板を上面から見た斜視
図、（ｂ）は図１の小型基板を下面から見た斜視図であ
る。
【図４】図１のＴＡＢテープの斜視図である。
【図５】図１の小型基板とＴＡＢテープとの接続状態を
示す斜視図である。
【図６】図１のＬＳＩチップを小型基板が接続されたＴ
ＡＢテープに接続する状態を示す図である。
【図７】図１の小型基板及びＬＳＩチップをＴＡＢテー
プから切り離した状態を示す斜視図である。
【図８】図１の小型基板及びＬＳＩチップをＴＡＢテー
プから切り離した状態を示す断面図である。
【図９】本発明の一実施例によるチップサイズパッケー
ジを配線基板に搭載した状態を示す断面図である。
【図１０】（ａ）は従来のＴＡＢテープにＬＳＩチップ
を搭載した状態を示す図、（ｂ）は従来のＬＳＩチップ
をＴＡＢテープから切り離した状態を示す図である。
【図１１】（ａ）は従来のフリップチップのＬＳＩチッ
プの斜視図、（ｂ）は従来のＬＳＩチップを配線基板に
搭載した状態を示す図である。
【符号の説明】
１ 小型基板 ２ ＴＡＢテープ ３ ＬＳＩチップ ４ 配線基板 １１ 金属端子 １２ バンプ １３ スルーホール １４ 内部配線 ２１ ＴＡＢリード ２２ 外周端子 ２３ 中間点の端子 ２４ 内周部の端子 ２５ デバイスホール ３１ 端子 ３２ 樹脂 ４１ 金属端子

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 周縁部に入出力端子を有する半導体集積
    回路チップと、外形寸法が前記半導体集積回路チップよ
    り小さくかつ下面周縁部に設けられた複数の金属端子と
    上面に格子状に配設された複数の金属バンプとを含む小
    型基板と、前記半導体集積回路チップの周縁部に設けら
    れた前記入出力端子に電気的に接続される第１の端子及
    び前記小型基板に設けられた前記金属端子に電気的に接
    続される第２の端子が各々配置された複数のリード配線
    を含むテープ部材とを有し、前記半導体集積回路チップ
    の上面と前記小型基板の下面とを前記テープ部材を介し
    て互いに対向するように配置しかつ前記半導体集積回路
    チップと前記小型基板とを前記テープ部材を介して電気
    的に接続するよう構成したことを特徴とするチップサイ
    ズパッケージ。
  2. 【請求項２】 前記テープ部材は、前記第２の端子が前
    記第１の端子よりも内側に配設された前記複数のリード
    配線各々において前記第１の端子よりも外側に配設され
    かつ前記半導体集積回路チップ及び前記小型基板の少な
    くとも一方の電気的検査に用いられる第３の端子を含む
    ことを特徴とする請求項１記載のチップサイズパッケー
    ジ。
  3. 【請求項３】 前記テープ部材は、前記第２の端子を前
    記小型基板の前記金属端子に電気的に接続しかつ前記第
    １の端子を前記半導体集積回路チップの前記入出力端子
    に電気的に接続した後に前記第３の端子を用いて前記半
    導体集積回路チップ及び前記小型基板の少なくとも一方
    の電気的検査を行ってから前記複数のリード配線各々の
    前記第１の端子と前記第３の端子との間を切断するよう
    にしたことを特徴とする請求項２記載のチップサイズパ
    ッケージ。
  4. 【請求項４】 前記半導体集積回路チップの上面と前記
    小型基板の下面との間隙に充填される樹脂材を含むこと
    を特徴とする請求項１から請求項３のいずれか記載のチ
    ップサイズパッケージ。
  5. 【請求項５】 前記テープ部材は、開口寸法が前記半導
    体集積回路チップの外形寸法よりも大きくかつその内部
    に前記複数のリード配線各々の前記第１及び第２の端子
    が配置される開口部と、前記複数のリード配線及び前記
    第３の端子が前記開口部の周縁に沿って配置されるテー
    プ部とからなることを特徴とする請求項２から請求項４
    のいずれか記載のチップサイズパッケージ。
  6. 【請求項６】 前記小型基板は、前記金属端子を対応す
    る前記金属バンプに電気的に接続する内部配線及びスル
    ーホールを含むことを特徴とする請求項１から請求項５
    のいずれか記載のチップサイズパッケージ。
JP8218980A 1996-08-21 1996-08-21 チップサイズパッケージ Expired - Fee Related JP2828057B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8218980A JP2828057B2 (ja) 1996-08-21 1996-08-21 チップサイズパッケージ
US08/912,337 US5909010A (en) 1996-08-21 1997-08-18 Chip size package
EP97114396A EP0825647B1 (en) 1996-08-21 1997-08-20 Chip size package
DE69736505T DE69736505T2 (de) 1996-08-21 1997-08-20 Halbleiterchipgehäuse in Chip-Grösse
CA002213542A CA2213542C (en) 1996-08-21 1997-08-21 Chip size package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8218980A JP2828057B2 (ja) 1996-08-21 1996-08-21 チップサイズパッケージ

Publications (2)

Publication Number Publication Date
JPH1064948A JPH1064948A (ja) 1998-03-06
JP2828057B2 true JP2828057B2 (ja) 1998-11-25

Family

ID=16728388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8218980A Expired - Fee Related JP2828057B2 (ja) 1996-08-21 1996-08-21 チップサイズパッケージ

Country Status (5)

Country Link
US (1) US5909010A (ja)
EP (1) EP0825647B1 (ja)
JP (1) JP2828057B2 (ja)
CA (1) CA2213542C (ja)
DE (1) DE69736505T2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249052B1 (en) * 1998-06-01 2001-06-19 Paul T. Lin Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration
US6915566B2 (en) * 1999-03-01 2005-07-12 Texas Instruments Incorporated Method of fabricating flexible circuits for integrated circuit interconnections
JP2000323599A (ja) * 1999-05-13 2000-11-24 Nec Corp Ｌｓｉのパッケージ構造
US20020003049A1 (en) * 1999-12-29 2002-01-10 Sanjay Dabral Inline and "Y" input-output bus topology
US6507118B1 (en) 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
US6888064B2 (en) 2002-12-18 2005-05-03 International Business Machines Corporation Modular packaging arrangements and methods
US20050139685A1 (en) * 2003-12-30 2005-06-30 Douglas Kozlay Design & method for manufacturing low-cost smartcards with embedded fingerprint authentication system modules
TWI250629B (en) * 2005-01-12 2006-03-01 Ind Tech Res Inst Electronic package and fabricating method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4772936A (en) * 1984-09-24 1988-09-20 United Technologies Corporation Pretestable double-sided tab design
US4616406A (en) * 1984-09-27 1986-10-14 Advanced Micro Devices, Inc. Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
EP0382203B1 (en) * 1989-02-10 1995-04-26 Fujitsu Limited Ceramic package type semiconductor device and method of assembling the same
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JPH04252054A (ja) * 1991-01-10 1992-09-08 Fujitsu Ltd 半導体装置
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
JP3056960B2 (ja) * 1993-12-27 2000-06-26 株式会社東芝 半導体装置及びｂｇａパッケージ
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
US5616953A (en) * 1994-09-01 1997-04-01 Micron Technology, Inc. Lead frame surface finish enhancement
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
JPH08222681A (ja) * 1995-02-14 1996-08-30 Toshiba Corp 樹脂封止型半導体装置
KR0169820B1 (ko) * 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지

Also Published As

Publication number Publication date
EP0825647A2 (en) 1998-02-25
DE69736505T2 (de) 2006-12-21
DE69736505D1 (de) 2006-09-28
US5909010A (en) 1999-06-01
CA2213542A1 (en) 1998-02-21
EP0825647A3 (en) 1998-07-15
JPH1064948A (ja) 1998-03-06
EP0825647B1 (en) 2006-08-16
CA2213542C (en) 2002-01-15

Similar Documents

Publication Publication Date Title
US6768190B2 (en) Stack type flip-chip package
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
US7763963B2 (en) Stacked package semiconductor module having packages stacked in a cavity in the module substrate
JP4416760B2 (ja) スタックドパッケージモジュール
US20040251531A1 (en) Stack type flip-chip package
US20050127492A1 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
KR100460062B1 (ko) 멀티 칩 패키지 및 그 제조 방법
US7547965B2 (en) Package and package module of the package
JP3999720B2 (ja) 半導体装置およびその製造方法
JP2000232200A (ja) 半導体チップおよびチップ・オン・チップ構造の半導体装置
US6072700A (en) Ball grid array package
US20040021230A1 (en) Ultra thin stacking packaging device
JP3651346B2 (ja) 半導体装置およびその製造方法
JP2828057B2 (ja) チップサイズパッケージ
US20040080043A1 (en) Semiconductor device with reinforced under-support structure and method of fabricating the same
US7235870B2 (en) Microelectronic multi-chip module
US7868439B2 (en) Chip package and substrate thereof
JP2000349228A (ja) 積層型半導体パッケージ
JP2004128364A (ja) 半導体パッケージおよび半導体パッケージの実装構造体
JP3554656B2 (ja) 半導体集積回路装置およびその製造方法
JP2005228901A (ja) 半導体装置
KR100600214B1 (ko) 반도체패키지 및 그 제조 방법
CN114709142A (zh) 扇出堆栈封装方法、芯片封装结构和电子设备
JP2003133509A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees