JP2000323599A - Ｌｓｉのパッケージ構造 - Google Patents

Ｌｓｉのパッケージ構造

Info

Publication number
JP2000323599A
JP2000323599A JP11132437A JP13243799A JP2000323599A JP 2000323599 A JP2000323599 A JP 2000323599A JP 11132437 A JP11132437 A JP 11132437A JP 13243799 A JP13243799 A JP 13243799A JP 2000323599 A JP2000323599 A JP 2000323599A
Authority
JP
Japan
Prior art keywords
lsi
connection terminal
wiring
package structure
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11132437A
Other languages
English (en)
Inventor
Yuichi Miyazaki
裕一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11132437A priority Critical patent/JP2000323599A/ja
Priority to US09/570,570 priority patent/US6303876B1/en
Publication of JP2000323599A publication Critical patent/JP2000323599A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】配線長さがより短くなるようにＬＳＩパッケー
ジ構造のサイズをより小さくする。 【解決手段】ＬＳＩ２と配線基板１を接続するための配
線構造は、ＬＳＩ２に配列されている第１接続端子３
と、配線基板１に配列されている第２接続端子６とを備
え、第１接続端子３は、配線基板１に対向する対向面４
の外周域５に配列され、第２接続端子６は、外周域５に
交叉する交叉面７に配列されている。このような構造に
より、配線基板１とＬＳＩ２は、サイズの点で概ね同形
になる。対向面４と交叉面７は現実に交叉して交叉線８
を形成している。交叉線８の位置で対向面４は交叉面７
に概ね直交している。このような構造により、配線基板
１のサイズが、ＬＳＩ２のサイズよりも小さい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩのパッケー
ジ構造に関し、特に、ＬＳＩと配線基板が一体化される
ＬＳＩのパッケージ構造に関する。
【０００２】
【従来の技術】コンピュータ装置には、ＬＳＩがパッケ
ージ化されて回路基板に実装される。従来、そのＬＳＩ
はパッケージに収められた状態で配線基板に搭載されて
いる。そのようなパッケージの構造は、特開平１１−１
７０５８号で一般的に知られている。このような公知の
パッケージ構造では、ＬＳＩは露出しないようにモール
ド樹脂中に封入されたＢＧＡパッケージとして提供さ
れ、そのようなパッケージが配線基板に接合されてい
る。そのＢＧＡ基板の面積は、配線基板の面積より狭
い。フェイスアップで接続されるＢＧＡ基板は、電気的
には、ワイヤボンディングにより配線基板に接続され
る。このようなパッケージ構造では、一般的に、ＢＧＡ
基板の裏面側に設けられている半田ボールによりＢＧＡ
基板から外部へ信号が取り出される。
【０００３】このような公知構造は、ワイヤボンディン
グがＬＳＩより外側に向かって行われるので、ＢＧＡ基
板が大きくなり、そのＢＧＡ基板の中の配線が長くな
り、高周波での動作を行うことができない。更に、大き
いＢＧＡは、その実装面積が大きくなり、装置の小型化
を阻んでいる。更に、熱はＢＧＡ基板へ廃熱され、その
抵抗が大きくなって、ＬＳＩの信頼性を大きく損なって
いる。
【０００４】配線長さがより短くなるようにＬＳＩパッ
ケージ構造のサイズがより小さいことがが望まれる。更
に、サイズが小さいＬＳＩから実質的に直接に廃熱され
る放熱構造が求められている。
【０００５】
【発明が解決しようとする課題】本発明の課題は、配線
長さがより短くなるようにＬＳＩパッケージ構造のサイ
ズがより小さいＬＳＩのパッケージ構造を提供すること
にある。本発明の他の課題は、サイズが小さいＬＳＩか
ら実質的に直接に廃熱される放熱構造が採用されるＬＳ
Ｉのパッケージ構造を提供することにある。
【０００６】
【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中の請求
項対応の技術的事項には、括弧（）つきで、番号、記号
等が添記されている。その番号、記号等は、請求項対応
の技術的事項と実施の複数・形態のうちの少なくとも１
つの形態の技術的事項との一致・対応関係を明白にして
いるが、その請求項対応の技術的事項が実施の形態の技
術的事項に限定されることを示すためのものではない。
【０００７】本発明によるＬＳＩのパッケージ構造は、
ＬＳＩ（２）と、配線基板（１）と、ＬＳＩ（２）と配
線基板（１）を接続するための配線構造とからなり、そ
の配線構造は、ＬＳＩ（２）に配列されている第１接続
端子（３）と、配線基板（１）に配列されている第２接
続端子（６）とを備え、第１接続端子（３）は、配線基
板（１）に対向する対向面（４）の外周域（５）に配列
され、第２接続端子（６）は、外周域（５）に交叉する
交叉面（７）に配列されている。このような構造によ
り、配線基板（１）とＬＳＩ（２）は、サイズの点で概
ね同形になり、結果的に、配線基板（１）のＬＳＩ
（２）に対向する対向面４の面積がＬＳＩ（２）の接合
面よりも狭いことになる。
【０００８】対向面（４）と交叉面（７）は現実に交叉
して交叉線（８）を形成している。交叉線（８）の位置
で対向面（４）は交叉面（７）に概ね直交している。こ
のような構造により、配線基板（１）のサイズが、ＬＳ
Ｉ（２）のサイズよりも小さい。第１接続端子（３）と
第２接続端子（６）は半田により接続されることが好ま
しい。第１接続端子（３）と第２接続端子（６）は電気
伝導性接着剤により接続されることは、更に好ましい。
【０００９】対向面（４）上で配線基板（１）とＬＳＩ
（２）との間に接着層（１３）が介設されていることが
好ましい。この場合、交叉線（８）は接着層（１３）に
含まれる。配線構造は、更に、配線基板（１）がＬＳＩ
（２）に対向する側と反対側で配列される第３接続端子
（９）を備えている。その配線構造は、更に、第３接続
端子（９）に接続される半田ボール（１１）を備えてい
る。第２接続端子（６）と第３接続端子（９）は、配線
基板（１）の中に形成される配線（１４）により接続さ
れている。このような配線構造は、パッケージを更にコ
ンパクトに形成する。
【００１０】対向面（４）の側と反対の側でＬＳＩ
（２）は積極的に放熱面（１５）が形成されている。こ
のような放熱は、電気的特性を有効に改善する。
【００１１】
【発明の実施の形態】図に一致対応して、本発明による
ＬＳＩのパッケージ構造の実施の形態は、配線基板がＬ
ＳＩとともに設けられている。その配線基板１は、図１
に示されるように、ＬＳＩ２に面接合している。ＬＳＩ
２には、第１接続端子３が設けられている。第１接続端
子３は、図２に示されるように、配線基板１に対向する
対向面４の一部である閉じた外周域５に配列されてい
る。配線基板１がＬＳＩ２に面接合する接合面は、外周
域５に包囲されている。
【００１２】配線基板１には、第２接続端子６が設けら
れている。第２接続端子６は、配線基板１に位置対応し
て配列されている。第２接続端子６は、図３に示される
ように、外周域５に交叉する交叉面７に配列されてい
る。対向面４と交叉面７は、交叉線８で交叉している。
第２接続端子６の面と交叉面７とは、同一平面を形成す
る必要はない。第１接続端子３の面と対向面４とは、同
一平面を形成する必要はない。交叉線８の位置で、対向
面４は交叉面７に概ね直交している。
【００１３】第１接続端子３と第２接続端子６からな
り、配線基板１とＬＳＩ２とを電気的に接続する配線構
造は、図１に示されるように、第３接続端子９を更に備
えている。第３接続端子９は、配線基板１がＬＳＩ２に
対向する側と反対側で配線基板１に配列されている。第
３接続端子９には、図２に示されるように、半田ボール
１１が位置対応して接続している。
【００１４】第１接続端子３と第２接続端子６は、図３
に示されるように、ボンディングに変わる微少半田塊１
２により接続されている。第１接続端子３と第２接続端
子６は、半田塊１２に代わる電気伝導性接着剤により接
続されることが更に好ましい。図１に示されるように、
配線基板１とＬＳＩ２との間に対向面４上で接着層１３
が介設されることが好ましい。
【００１５】第２接続端子６と第３接続端子９は、配線
基板１の中に形成される配線１４によりより接続されて
いる。
【００１６】対向面４の側と反対の側でＬＳＩ２は、図
１に示されるように、積極的に放熱面１５が形成されて
いる。ＬＳＩ２は、その外側面が、樹脂モールドにより
厚く覆われることはない。ＬＳＩ２又はＬＳＩチップを
含むパッケージ２は、その外側面が放熱面として形成さ
れる。
【００１７】以上に述べた構造で、配線基板１の面積を
ＬＳＩ２の面積より必ず小さくする必要はないが、結果
的には、配線基板１の面積をＬＳＩ２の面積より小さく
することができる特性を有している。小さいサイズのＬ
ＳＩ２の片側面とそれより更に小さいサイズの配線基板
１の片側面又はそれに近い領域との間で、配線基板１と
ＬＳＩ２が電気的に実質的に直接的に接合され、配線領
域がＬＳＩ２の存在範囲を越えて拡大することがない。
このようなパッケージ構造は、大型コンピュータの小型
化、携帯コンピュータの一層の小型化に貢献する。配線
が短いＬＳＩは、高周波動作に適している。
【００１８】
【発明の効果】本発明によるＬＳＩのパッケージ構造
は、そのパッケージの全体がＬＳＩの外形サイズに近似
したサイズになり、結果的には、ＬＳＩとこれよりも小
さいサイズの配線基板とのパッケージの構造を得ること
ができる。更に、結果的には、配線長さを短くすること
ができ、電気的特性を改善することができる。
【００１９】更には、ＬＳＩのパッドピッチが小さいも
のを広げることができ、ＬＳＩを搭載する基板のパッド
ピッチを広げることができ、コンピュータのコストを低
減することができる。更に、ＬＳＩの裏面をむき出しに
することにより、その裏面を放熱面として形成すること
により、廃熱効率が高くなり、ＬＳＩの性能効率の向上
と信頼性に貢献する。
【図面の簡単な説明】
【図１】図１は、本発明によるＬＳＩのパッケージ構造
の実施の形態を示す断面図である。
【図２】図２は、図の射軸投影図である。
【図３】図３は、図２の一部の射軸投影図である。
【符号の説明】
１…配線基板 ２…ＬＳＩ ３…第１接続端子 ４…対向面 ５…外周域 ６…第２接続端子 ７…交叉面 ８…交叉線 ９…第３接続端子 １１…半田ボール １３…接着層 １４…配線 １５…放熱面

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】ＬＳＩと、 配線基板と、 前記ＬＳＩと前記配線基板を接続するための配線構造と
    からなり、 前記配線構造は、 前記ＬＳＩに配列されている第１接続端子と、 前記配線基板に配列されている第２接続端子とを備え、 前記第１接続端子は、前記配線基板に対向する対向面の
    外周域に配列され、 前記第２接続端子は、前記外周域に交叉する交叉面に配
    列されているＬＳＩのパッケージ構造。
  2. 【請求項２】請求項１において、 前記対向面と前記交叉面は現実に交叉して交叉線を形成
    しているＬＳＩのパッケージ構造。
  3. 【請求項３】請求項２において、 前記交叉線の位置で前記対向面は前記交叉面に概ね直交
    しているＬＳＩのパッケージ構造。
  4. 【請求項４】請求項３において、 前記第１接続端子と前記第２接続端子は半田により接続
    されているＬＳＩのパッケージ構造。
  5. 【請求項５】請求項３において、 前記第１接続端子と前記第２接続端子は電気伝導性接着
    剤により接続されているＬＳＩのパッケージ構造。
  6. 【請求項６】請求項１において、 前記対向面上で前記配線基板と前記ＬＳＩとの間に接着
    層が介設されていることを特徴とするＬＳＩのパッケー
    ジ構造。
  7. 【請求項７】請求項１において、 前記配線構造は、更に、前記配線基板が前記ＬＳＩに対
    向する側と反対側で前記配線基板に配列される第３接続
    端子を備えているＬＳＩのパッケージ構造。
  8. 【請求項８】請求項７において、 前記配線構造は、更に、前記第３接続端子に接続される
    半田ボールを備えているＬＳＩのパッケージ構造。
  9. 【請求項９】請求項８において、 前記第２接続端子と前記前記第３接続端子は、前記配線
    基板の中に形成される配線により接続されているＬＳＩ
    のパッケージ構造。
  10. 【請求項１０】請求項１において、 前記対向面の側と反対の側で前記ＬＳＩは積極的に放熱
    面が形成されていることを特徴とするＬＳＩのパッケー
    ジ構造。
  11. 【請求項１１】請求項１において、 前記外周域は閉じて一周しているＬＳＩのパッケージ構
    造。
JP11132437A 1999-05-13 1999-05-13 Ｌｓｉのパッケージ構造 Pending JP2000323599A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11132437A JP2000323599A (ja) 1999-05-13 1999-05-13 Ｌｓｉのパッケージ構造
US09/570,570 US6303876B1 (en) 1999-05-13 2000-05-12 LSI package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11132437A JP2000323599A (ja) 1999-05-13 1999-05-13 Ｌｓｉのパッケージ構造

Publications (1)

Publication Number Publication Date
JP2000323599A true JP2000323599A (ja) 2000-11-24

Family

ID=15081357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11132437A Pending JP2000323599A (ja) 1999-05-13 1999-05-13 Ｌｓｉのパッケージ構造

Country Status (2)

Country Link
US (1) US6303876B1 (ja)
JP (1) JP2000323599A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708470B2 (ja) * 2001-10-03 2005-10-19 タイコエレクトロニクスアンプ株式会社 ボールグリッドアレーコネクタ
JP2005328025A (ja) * 2004-04-13 2005-11-24 Matsushita Electric Ind Co Ltd 面実装電子部品の製造方法とこの製造方法で製造した面実装電子部品とこれを用いた電子機器
KR20140100325A (ko) * 2013-02-06 2014-08-14 삼성전자주식회사 발광 소자 패키지 모듈

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123448A (ja) * 1990-09-14 1992-04-23 Toshiba Corp 半導体実装装置
US5291375A (en) * 1991-09-30 1994-03-01 Kabushiki Kaisha Toshiba Printed circuit board and electric device configured to facilitate bonding
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
JP3110922B2 (ja) * 1993-08-12 2000-11-20 富士通株式会社 マルチチップ・モジュール
GB2283863A (en) * 1993-11-16 1995-05-17 Ibm Direct chip attach module
US5838064A (en) * 1994-04-22 1998-11-17 Nec Corporation Supporting member for cooling means and electronic package using the same
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
US5726861A (en) * 1995-01-03 1998-03-10 Ostrem; Fred E. Surface mount component height control
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
JP2828057B2 (ja) * 1996-08-21 1998-11-25 日本電気株式会社 チップサイズパッケージ
JPH1117058A (ja) 1997-06-26 1999-01-22 Nec Corp Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法
US6052287A (en) * 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US6084775A (en) * 1998-12-09 2000-07-04 International Business Machines Corporation Heatsink and package structures with fusible release layer

Also Published As

Publication number Publication date
US6303876B1 (en) 2001-10-16

Similar Documents

Publication Publication Date Title
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
TW510034B (en) Ball grid array semiconductor package
US7211900B2 (en) Thin semiconductor package including stacked dies
KR100319495B1 (ko) 반도체 장치
JP2003124433A (ja) マルチチップパッケージ
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
TW557556B (en) Window-type multi-chip semiconductor package
KR100606295B1 (ko) 회로 모듈
US6825568B2 (en) Flip chip package structure and flip chip device with area bump
JP2005093551A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
JP2000138317A (ja) 半導体装置及びその製造方法
JP2003086726A (ja) 高電力モノリシックマイクロ波集積回路パッケージ
JP2004031650A (ja) リードレスパッケージおよび半導体装置
CN111710668A (zh) 半导体封装结构、其制作方法和电子设备
KR20020043395A (ko) 반도체 패키지
JP2000323599A (ja) Ｌｓｉのパッケージ構造
JP2002057238A (ja) 集積回路パッケージ
JP2003060155A (ja) 半導体パッケージ及びその製造方法
JPH11163256A (ja) 樹脂パッケージ型半導体装置
JP3418759B2 (ja) 半導体パッケージ
JPH1126634A (ja) 半導体装置
JPH10321670A (ja) 半導体装置
KR100298690B1 (ko) 반도체장치
JP2004273706A (ja) 電子回路装置
JPH0817974A (ja) 放熱構造を持つｂｇａ型ｌｓｉパッケージ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020531