JPH11163256A - 樹脂パッケージ型半導体装置 - Google Patents

樹脂パッケージ型半導体装置

Info

Publication number
JPH11163256A
JPH11163256A JP9331599A JP33159997A JPH11163256A JP H11163256 A JPH11163256 A JP H11163256A JP 9331599 A JP9331599 A JP 9331599A JP 33159997 A JP33159997 A JP 33159997A JP H11163256 A JPH11163256 A JP H11163256A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
semiconductor
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9331599A
Other languages
English (en)
Other versions
JP3371240B2 (ja
Inventor
Kazutaka Shibata
和孝 柴田
Tsunemori Yamaguchi
恒守 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP33159997A priority Critical patent/JP3371240B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to KR10-2004-7000090A priority patent/KR100467946B1/ko
Priority to US09/155,134 priority patent/US6133637A/en
Priority to EP98900725A priority patent/EP0890989A4/en
Priority to KR10-1998-0707403A priority patent/KR100522223B1/ko
Priority to PCT/JP1998/000281 priority patent/WO1998033217A1/ja
Publication of JPH11163256A publication Critical patent/JPH11163256A/ja
Priority to US09/612,480 priority patent/US6458609B1/en
Application granted granted Critical
Publication of JP3371240B2 publication Critical patent/JP3371240B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】樹脂パッケージ型半導体装置を構成する複数の
半導体チップをいわゆるチップ・オン・チップの構造に
実装した場合に、それら複数の半導体チップの保護を適
切に図りつつ、半導体装置全体の放熱性を高める。 【解決手段】片面がアクティブ面２０ａ，２０ｂである
とともにその反対側の片面がパッシブ面２１ａ，２１ｂ
としてそれぞれ形成されている第１の半導体チップ２Ａ
と第２の半導体チップ２Ｂとを具備し、かつこれら第１
の半導体チップ２Ａと第２の半導体チップ２Ｂとは、そ
れらの厚み方向に互いに重ねられてパッケージング樹脂
４によって樹脂パッケージされている、樹脂パッケージ
型半導体装置であって、第１の半導体チップ２Ａと第２
の半導体チップ２Ｂとは、それらのアクティブ面２０
ａ，２０ｂどうしが互いに対面し合う向きとされ、第１
の半導体チップ２Ａと第２の半導体チップ２Ｂとの少な
くとも一方のパッシブ面が、パッケージング樹脂４の外
部に露出している。

Description

【発明の詳細な説明】
【０００１】
【技術分野】本願発明は、複数の半導体チップをそれら
の厚み方向に積み重ねたいわゆるチップ・オン・チップ
と称される構造を用いて樹脂パッケージ型半導体装置を
構成する場合に、その放熱性を良好にするための技術に
関する。
【０００２】本願発明では、半導体チップとして、アク
ティブ（active) 面とパッシブ（passive)面とをそれぞ
れ有する半導体チップが用いられるが、本願発明でいう
アクティブ面とは、半導体チップのいわゆる主面を意味
し、所定の電子回路や電極などが造り込まれている面で
ある。これに対し、本願発明でいうパッシブ面とは、電
子回路や電極などが造り込まれていないいわゆる半導体
チップの裏面に相当する面を意味し、たとえばシリコン
ウェーハの表面にスパッタリングやエッチング処理を施
すなどして種々の電子回路を造ってゆくときに、その土
台となるシリコンウェーハチップの裏面が上記パッシブ
面とされる。
【０００３】
【従来の技術】周知のとおり、複数の半導体チップを用
いて所望の半導体装置を製造する場合、半導体チップの
実装密度を高めることによって、半導体装置全体の小型
化を図ることが強く要請される場合が多い。この場合、
複数の半導体チップをたとえばリードフレーム上に平面
的に配列しただけでは、その実装密度を高める上で一定
の限界がある。また、複数の半導体チップをワンチップ
化することは、半導体チップの製造作業が煩雑化するた
めに、その製造コストは著しく高価となる。
【０００４】そこで、従来では、半導体装置を構成する
半導体チップをいわゆるチップ・オン・チップと称され
る構造に実装する手段がある。この手段は、たとえば本
願の図８に示すように、複数（たとえば２つ）の半導体
チップ９ａ，９ｂを上下に積み重ねた状態で、リードフ
レームのダイパッド９６上に実装する手段である。上記
２つの半導体チップ９ａ，９ｂの各電極９１ａ，９１ｂ
は、リードフレームのリード端子９７にワイヤＷａを介
して結線接続されている。また、上記２つの半導体チッ
プ９ａ，９ｂや、複数のワイヤＷａなどは、パッケージ
ング樹脂９５によって覆われている。このような構成の
樹脂パッケージ型半導体装置では、半導体チップ９ａ，
９ｂの占有面積を小さくすることによって半導体チップ
の実装密度を高めることができ、半導体装置全体の小型
化、ならびに半導体チップの集約化が図れることとな
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来のいわゆるチップ・オン・チップ構造を有する樹脂パ
ッケージ型半導体装置では、次のような不具合があっ
た。
【０００６】すなわち、上記半導体チップ９ａ，９ｂと
して、たとえばモータドライブ用パワーＩＣやある種の
ゲートアレイ、あるいは超ＬＳＩなど、駆動時の発熱量
が比較的大きな半導体チップを用いた場合には、その熱
を外部に効率良く発散させ得るように構成することが望
まれる。半導体チップの温度が上昇すると、半導体チッ
プ内に造り込まれている電子回路の動作が不安定になる
などして、その信頼性が損なわれる場合があり、これを
適切に防止する必要があるからである。
【０００７】ところが、従来では、複数の半導体チップ
９ａ，９ｂの全体をパッケージング樹脂９５によって包
み込むように樹脂パッケージしている。このため、従来
では、上記半導体チップ９ａ，９ｂから発せられた熱
を、半導体装置の外部へ効率良く逃がすことができず、
これが原因となって電子回路の動作が不安定となる虞れ
があった。とくに、チップ・オン・チップ構造を採用し
た樹脂パッケージ型半導体装置では、複数の半導体チッ
プをワンパッケージ化しているために、半導体チップの
数が多い分だけ、その全体の発熱量が多くなる傾向が強
く、上記不具合が一層深刻となり易い。
【０００８】なお、従来の一般的な樹脂パッケージ型半
導体装置、すなわちチップ・オン・チップ構造が採用さ
れていない樹脂パッケージ型半導体装置においては、半
導体チップが搭載されているダイパッドの下面に放熱板
を設けることによって、半導体装置全体の放熱性を高め
る手段が適宜採用されている。したがって、このような
手段を上記チップ・オン・チップ構造の半導体装置に適
用することによって、その放熱性を高めることが考えら
れる。しかしながら、このような手段を採用するだけで
は、半導体装置の放熱性を高める上で一定の限界があ
る。すなわち、チップ・オン・チップ構造の半導体装置
では、既述したとおり、半導体チップの数が多くなる分
だけその発熱量が多くなる傾向が強いため、上記放熱板
を用いる手段を採用するだけでは、半導体装置全体に充
分な放熱性をもたせることができない場合があった。
【０００９】とくに、従来では、２つの半導体チップ９
ａ，９ｂは、いずれもそれらのアクティブ面９２ａ，９
２ｂが上向きとなる姿勢で実装されているために、上層
の半導体チップ９ｂのアクティブ面９２ｂやこのアクテ
ィブ面９２ｂにボンディングされたワイヤＷａを適切に
保護するには、この部分をパッケージング樹脂９５によ
って適切に覆う必要がある。このため、従来では、上記
上層の半導体チップ９ｂに放熱板を接続して設けるとい
ったことも困難であり、半導体装置全体の放熱性を高め
ることが難しくなっていた。
【００１０】本願発明は、このような事情のもとで考え
出されたものであって、樹脂パッケージ型半導体装置を
構成する複数の半導体チップをいわゆるチップ・オン・
チップの構造に実装した場合に、それら複数の半導体チ
ップの保護を適切に図りつつ、半導体装置全体の放熱性
を高めることができるようにすることをその課題として
いる。
【００１１】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【００１２】本願発明によれば、樹脂パッケージ型半導
体装置が提供される。この樹脂パッケージ型半導体装置
は、片面がアクティブ面であるとともにその反対側の片
面がパッシブ面としてそれぞれ形成されている第１の半
導体チップと第２の半導体チップとを具備し、かつこれ
ら第１の半導体チップと第２の半導体チップとは、それ
らの厚み方向に互いに重ねられてパッケージング樹脂に
よって樹脂パッケージされている、樹脂パッケージ型半
導体装置であって、上記第１の半導体チップと第２の半
導体チップとは、それらのアクティブ面どうしが互いに
対面し合う向きとされ、かつ上記第１の半導体チップと
第２の半導体チップとの少なくとも一方のパッシブ面
が、上記パッケージング樹脂の外部に露出していること
に特徴づけられる。
【００１３】本願発明においては、いわゆるチップ・オ
ン・チップ構造に重ねられている第１の半導体チップと
第２の半導体チップとの少なくとも一方のパッシブ面
が、パッケージング樹脂の外部に露出しているために、
この露出状態のパッシブ面を介して第１の半導体チップ
や第２の半導体チップから発生された熱を半導体装置の
外部に効率良く逃がすことができる。したがって、半導
体装置全体の放熱性を良好にし、各半導体チップの動作
が温度の上昇に原因して不安定になる虞れを少なくする
ことができるという効果が得られる。その一方、本願発
明では、パッケージ樹脂の外部に露出されているのは、
半導体チップのパッシブ面であるから、このパッシブ面
が外部に露出されていることに原因して、半導体チップ
に造り込まれている電子回路や電極などの重要な部分が
大きなダメージを受け易くなるといったことも殆どな
い。本願発明では、第１の半導体チップと第２の半導体
チップとのそれぞれのアクティブ面を互いに対面し合う
向きとしているために、これらの部分をパッケージング
樹脂によって適切に包み込み、適切な保護を図ることが
可能である。
【００１４】このように、結局、本願発明は、第１の半
導体チップと第２の半導体チップとのそれぞれのアクテ
ィブ面どうしを互いに対面させた上で、ダメージを受け
難いパッシブ面をパッケージング樹脂の外部に露出させ
ることによって、放熱性の向上と半導体チップのアクテ
ィブ面の保護との両立が図れるようにしたものである。
したがって、本願発明によれば、半導体チップの実装密
度が高く、しかもそれら半導体チップがダメージを受け
難く、動作の信頼性の高い樹脂パッケージ型半導体装置
が得られる。
【００１５】本願発明の好ましい実施の形態では、上記
パッケージング樹脂の外部に全体または一部が露出した
端子を具備しているとともに、上記第１の半導体チップ
と第２の半導体チップとのそれぞれのアクティブ面に設
けられている電極どうしが互いに導通接続されており、
かつ上記第１の半導体チップのアクティブ面には、上記
電極とは別の電極が設けられて、この別の電極が上記端
子と電気的に接続されている構成とすることができる。
【００１６】このような構成によれば、パッケージング
樹脂の外部に全体または一部が露出している端子を、こ
の樹脂パッケージ型半導体装置を所望の位置へ実装する
ための端子として利用できることとなるが、上記第１の
半導体チップと第２の半導体チップとはそれらの電極ど
うしが互いに導通接続されているために、上記第２の半
導体チップについては上記第１の半導体チップを介して
上記端子と電気的に接続された構成とすることができ
る。したがって、第１の半導体チップと第２の半導体チ
ップとのそれぞれの電極を上記端子に対して個別に配線
接続するといった手間が不要となり、その分だけ全体の
電気配線接続構造が簡略化され、その製造コストを安価
にすることができる。
【００１７】本願発明の他の好ましい実施の形態では、
上記第１の半導体チップと第２の半導体チップとのいず
れか一方のパッシブ面と対面する位置、または上記第１
の半導体チップと第２の半導体チップとの間には、上記
第１の半導体チップと第２の半導体チップとは別の１ま
たは複数の半導体チップがそれらの厚み方向にさらに重
ねられて設けられている構成とすることができる。
【００１８】このような構成によれば、１つの樹脂パッ
ケージ型半導体装置を構成する半導体チップの数がさら
に増加し、半導体チップの実装密度がより高くされた高
機能の半導体装置を提供することができることとなる。
また、上記第１の半導体チップや第２の半導体チップと
は別の半導体チップは、第１の半導体チップと第２の半
導体チップとのいずれか一方のパッシブ面と対面する位
置、または上記第１の半導体チップと第２の半導体チッ
プとの間に設けられているために、上記第１の半導体チ
ップと第２の半導体チップとの少なくとも一方のパッシ
ブ面を、パッケージング樹脂の外部に適切に露出させる
ことが可能である。
【００１９】本願発明の他の好ましい実施の形態では、
上記第１の半導体チップのパッシブ面には、放熱板が直
接または間接的に接続されているとともに、この放熱板
が上記パッケージング樹脂の外部に露出しており、かつ
上記第２の半導体チップのパッシブ面は、上記パッケー
ジング樹脂の外部に露出している構成とすることができ
る。
【００２０】このような構成によれば、主に第１の半導
体チップから発生する熱については、この第１の半導体
チップのパッシブ面に直接または間接的に接続された放
熱板を利用してパッケージング樹脂の外部へ逃がすこと
ができる。また、主に第２の半導体チップから発生する
熱については、この第２の半導体チップのパッシブ面か
らパッケージング樹脂の外部へ逃がすことができる。こ
のような構成は、たとえば第１の半導体チップのパッシ
ブ面をリードフレームのダイパッドなどに接着させた場
合など、第１の半導体チップのパッシブ面をパッケージ
ング樹脂の外部に直接露出させることが困難な場合にお
いて、その全体の放熱性を高めるのに好適となる。
【００２１】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照しつつ具体的に説明する。
【００２２】図１は、本願発明に係る樹脂パッケージ型
半導体装置Ａの一例を示す断面図である。図２は、図１
に示す樹脂パッケージ型半導体装置Ａの製造過程を示す
要部断面図である。図３は、図１に示す樹脂パッケージ
型半導体装置Ａの製造過程を示す要部平面図である。
【００２３】図１において、この樹脂パッケージ型半導
体装置Ａは、第１の半導体チップ２Ａ、第２の半導体チ
ップ２Ｂ、これら２つの半導体チップ２Ａ，２Ｂの実装
対象部位となるダイパッド１１、放熱板３、複数本のリ
ード端子１０、複数本のワイヤＷ、およびパッケージン
グ樹脂４を具備して構成されている。
【００２４】上記樹脂パッケージ型半導体装置Ａは、後
述のリードフレーム１を用いて製造されたものであり、
上記ダイパッド１１や複数本のリード端子１０は、その
リードフレーム１に具備されていたものである。この樹
脂パッケージ型半導体装置Ａの製造方法については後述
するが、上記ダイパッド１１は、たとえば平面視矩形状
の銅などの薄肉金属板によって形成されたものである。
上記複数のリード端子１０は、上記ダイパッド１１と同
様に、銅などの薄肉金属板によって形成されたものであ
り、パッケージング樹脂４の内部に埋没した内部リード
部１０ａと、パッケージング樹脂４の外部に突出した外
部リード部１０ｂとを有している。上記各リード端子１
０は、この樹脂パッケージ型半導体装置Ａを所望の箇所
へ実装するためのものである。具体的には、クリームハ
ンダが塗布された領域に上記各リード端子１０を接触さ
せるようにこの樹脂パッケージ型半導体装置Ａを載置し
た後に、上記クリームハンダを加熱してそのハンダリフ
ロー処理を行うと、この樹脂パッケージ型半導体装置Ａ
を上記領域に面実装することが可能である。
【００２５】上記第１の半導体チップ２Ａおよび第２の
半導体チップ２Ｂは、たとえばＬＳＩチップやその他の
ＩＣチップとして構成されたものであり、シリコンチッ
プの片面上に所望の電子回路を集積させて一体的に造り
込んだものである。したがって、上記第１の半導体チッ
プ２Ａおよび第２の半導体チップ２Ｂのそれぞれの片面
は、電子回路が造り込まれているアクティブ面２０ａ，
２０ｂとされており、またその反対側の片面は、電子回
路が造り込まれていないシリコンチップの裏面としての
パッシブ面２１ａ，２１ｂとなっている。上記第１の半
導体チップ２Ａのアクティブ面２０ａには、バンプ電極
としての複数の第１電極２２ａと、パッド状電極として
の複数の第２電極２２ｂとが設けられている。上記複数
の第２電極２２ｂは、金線などのワイヤＷを介して上記
複数本のリード端子１０に結線接続されている。一方、
上記第２の半導体チップ２Ｂのアクティブ面２０ｂに
は、上記複数の第１電極２２ａと対応する複数のバンプ
電極としての電極２３が設けられている。
【００２６】上記第１の半導体チップ２Ａは、そのアク
ティブ面２０ａが上向きとなる姿勢とされて、そのパッ
シブ面２１ａが上記ダイパッド１１の上面に接着剤など
を介して接着されている。上記第２の半導体チップ２Ｂ
は、上記第１の半導体チップ２Ａよりも小サイズであ
り、そのパッシブ面２１ｂが上向きとなる姿勢で上記第
１の半導体チップ２Ａ上に重ねられ、そのアクティブ面
２０ｂが上記第１の半導体チップ２Ａのアクティブ面２
０ａと異方性導電接着剤５または異方性導電フィルムを
介して接着されている。上記異方性導電接着剤５または
異方性導電フィルムは、絶縁材料の内部に導電性を有す
る粒子を拡散させた接着剤またはフィルムであって、バ
ンプ電極などによって圧力が加えられた部分間のみに導
電性をもたせることができるように構成されたものであ
る。したがって、上記第１の半導体チップ２Ａの第１電
極２２ａと第２の半導体チップ２Ｂの電極２３とは、上
記異方性導電接着剤５または異方性導電フィルムを介し
て互いに導通接続されており、上記２つの半導体チップ
２Ａ，２Ｂは互いに電気的に接続された状態に組み合わ
されている。
【００２７】上記放熱板３は、たとえば平面視矩形状の
金属製のプレート部材によって形成されており、放熱面
積を大きくとるために上記ダイパッド１１よりも大きな
サイズとされている。この放熱板３は、上記ダイパッド
１１の下面に対して超音波接合、スポット溶接、または
それら以外の手段によって接合されている。
【００２８】上記パッケージング樹脂４は、たとえば熱
硬化性のエポキシ樹脂であり、上記放熱板３の上方の２
つの半導体チップ２Ａ，２Ｂの周辺部やワイヤＷのボン
ディング位置などを覆うように成形されている。ただ
し、このパッケージング樹脂４の上面４ａは、第２の半
導体チップ２Ｂの上向きのパッシブ面２１ｂと略面一の
高さとされ、上記パッシブ面２１ｂの略全面が外部へ露
出するように形成されている。また同様に、このパッケ
ージング樹脂４の下面４ｂは、放熱板３の下面と略面一
の高さとされ、上記放熱板３の下面の略全面が外部へ露
出するように形成されている。
【００２９】上記樹脂パッケージ型半導体装置Ａは、次
のような工程で製造される。
【００３０】すなわち、上記樹脂パッケージ型半導体装
置Ａの製造工程では、たとえば図２および図３に示すよ
うなリードフレーム１が用いられる。このリードフレー
ム１は、たとえば銅製の金属板に打ち抜きプレス加工を
施すなどして形成されたものであり、一定方向に延びる
長尺状である。このリードフレーム１の基本的な構成
は、後述する点を除き、半導体装置の製造用途に従来か
ら用いられている一般的なリードフレームの構成と共通
している。具体的には、図３によく表れているように、
このリードフレーム１は、多数の送り穴１５が一定間隔
で穿設された２条の側縁部１６，１６の間に、半導体チ
ップを搭載するためのダイパッド１１をその長手方向に
一定間隔で複数箇所形成したものであり、このダイパッ
ド１１を支持するサポートリード１２、上記ダイパッド
１１から離反した位置に設けられた複数条の内部リード
部１０ａ、およびこれら複数条の内部リード部１０ａと
タイバー１３を介して繋がった複数条の外部リード部１
０ｂを具備している。
【００３１】ただし、図１および図２によく表れている
ように、上記ダイパッド１１の上面の高さは、リード端
子１０の上面よりも適当な寸法Ｈだけ低くなっている。
このように、ダイパッド１１の高さをリード端子１０よ
りも低くすれば、ダイパッド１１上に２つの半導体チッ
プ２Ａ，２Ｂを上下に重ねて搭載した場合のこれら半導
体チップ２Ａ，２Ｂの搭載箇所の全体の高さを、ダイパ
ッド１１の高さを低くしている分だけ低く抑えることが
可能となり、樹脂パッケージ型半導体装置Ａの全体の薄
型化を図るのに好ましいものとなる。
【００３２】図２に示すように、上記リードフレーム１
のダイパッド１１上には、第１の半導体チップ２Ａと第
２の半導体チップ２Ｂとを投入し、接着するが、この場
合には、予めこれらの半導体チップ２Ａ，２Ｂどうしを
互いに組み付けておいてから、チップボンダーなどを用
いてダイパッド１１上に投入することが好ましい。この
ようにすれば、ダイパッド１１上への半導体チップの投
入作業工程数を少なくできる。また、ダイパッド１１に
半導体チップを投入する以前の段階において、２つの半
導体チップ２Ａ，２Ｂの電気的な接続が適切であるか否
かをチェックすることもでき、接続不良の半導体チップ
２Ａ，２Ｂをダイパッド１１上に投入することを未然に
回避することができる利点も得られる。
【００３３】上記第１の半導体チップ２Ａと第２の半導
体チップ２Ｂとをダイパッド１１上に搭載した後には、
図３に示すように、第１の半導体チップ２Ａの第２電極
２２ｂとリード端子１０の内部リード部１０ａとをワイ
ヤＷを介して結線接続する。次いで、たとえばトランス
ファ成形法を用いて、パッケージング樹脂４の成形を行
い、上記２つの半導体チップ２Ａ，２Ｂやその周辺部分
を樹脂封止する樹脂パッケージ作業を行う。この樹脂パ
ッケージ作業が終了した後には、リードフレーム１の不
要な部分の除去やリード端子１０の折り曲げなどのフォ
ーミング加工を行う。このような一連の作業工程によ
り、上記樹脂パッケージ型半導体装置Ａが得られること
となる。
【００３４】次に、上記樹脂パッケージ型半導体装置Ａ
の作用について説明する。
【００３５】まず、上記樹脂パッケージ型半導体装置Ａ
は、２つの半導体チップ２Ａ，２Ｂがワンパッケージ化
されているために、１つの半導体チップのみを樹脂パッ
ケージした場合よりも、それら半導体チップ２Ａ，２Ｂ
の全体の発熱量が大きくなる傾向が強い。ところが、第
２の半導体チップ２Ｂのパッシブ面２１ｂは、パッケー
ジング樹脂４の外部に露出しており、この第２の半導体
チップ２Ｂから発せられる熱は、このパッシブ面２１ｂ
から外部へ効率良く逃がすことができる。また、第１の
半導体チップ２Ａとダイパッド１１を介して繋がってい
る放熱板３の下面もパッケージング樹脂４の外部に露出
しているために、この第１の半導体チップ２Ａから発せ
られた熱についても上記放熱板３から外部へ逃がすこと
ができる。したがって、上記樹脂パッケージ型半導体装
置Ａの放熱性は良好であり、半導体チップ２Ａ，２Ｂが
駆動しているときの温度上昇を抑制し、半導体チップ２
Ａ，２Ｂに組み込まれている電子回路の動作を安定させ
ることができる。
【００３６】一方、上記パッケージング樹脂４の外部に
露出しているのは、放熱板３と第２の半導体チップ２Ｂ
のパッシブ面２１ａに過ぎず、これらの部分が外部に露
出していても、これによって半導体チップ２Ａ，２Ｂに
大きなダメージは受け難い。２つの半導体チップ２Ａ，
２Ｂの精巧な電子回路が構成されているアクティブ面２
０ａ，２０ｂは、互いに向かい合った状態でパッケージ
ング樹脂４によって適切に保護されているために、これ
らの部分にダメージを受け難くすることができる。ま
た、上記樹脂パッケージ型半導体装置Ａでは、２つの半
導体チップ２Ａ，２Ｂについては、電極２２ａ，２３を
介して互いに電気的に接続されており、これら２つの半
導体チップ２Ａ，２Ｂのそれぞれをリード端子１０に対
して個別に結線接続する必要もない。したがって、その
製造過程では、第１の半導体チップ２Ａの第２電極２２
ｂをリード端子１０と結線接続するだけで、２つの半導
体チップ２Ａ，２Ｂのいずれをもリード端子１０に電気
的に接続することができ、ワイヤボンディング作業工程
数を少なくし、その製造作業効率を高めることも可能と
なる。
【００３７】図４は、本願発明に係る樹脂パッケージ型
半導体装置Ａａの他の例を示す断面図である。図５およ
び図６は、図４示す樹脂パッケージ型半導体装置Ａａの
製造過程をそれぞれ示す要部断面図である。
【００３８】図４に示す樹脂パッケージ型半導体装置Ａ
ａは、第１の半導体チップ２Ｃ、第２の半導体チップ２
Ｄ、フィルム状の基板７、パッケージング樹脂４Ａ、お
よび外部端子６を具備して構成されている。上記第１の
半導体チップ２Ｃおよび第２の半導体チップ２Ｄは、先
の実施形態の第１の半導体チップ２Ａや第２の半導体チ
ップ２Ｂとその基本的な構成は共通するものであり、そ
の詳細な説明は省略する。
【００３９】上記基板７は、たとえばポリイミドなどの
可撓性を有する薄肉の合成樹脂製フィルムを基材とする
フィルム状の基板であり、その上面には、銅箔をエッチ
ング処理して形成された導電配線部７９が設けられてい
る。この基板７には、この基板７の厚み方向に貫通する
２つの開口孔７８，７８が設けられており、この開口孔
７８，７８のそれぞれに上記導電配線部７９に導通する
片もち梁状の端子７９ａ，７９ａが配置されている。
【００４０】上記第１の半導体チップ２Ｃは、そのアク
ティブ面２０ｃが上向きとなる姿勢とされ、そのアクテ
ィブ面２０ｃが上記基板７の２つの開口孔７８，７８の
中間領域７７の下面に接着剤層７６ａを介して接着され
ている。上記第１の半導体チップ２Ｃの複数の第１電極
２２ｃと第２電極２２ｄとは、上記各開口孔８７の内部
またはその下方に配置され、その上方が上記基板７によ
って覆われないようになっている。上記第２電極２２ｄ
は、上記各端子７９ａと導通接続されている。上記第２
の半導体チップ２Ｄは、そのアクティブ面２０ｄが下向
きとなる姿勢とされて、上記基板７の中間領域７７の上
面に接着剤層７６ｂを介して接着されている。上記第１
の半導体チップ２Ｃと第２の半導体チップ２Ｄとは、そ
れらのアクティブ面２０ｃ，２０ｄどうしが互いに向き
合う姿勢となっており、上記第１の半導体チップ２Ｃの
第１電極２２ｃと上記第２の半導体チップ２Ｄの電極２
３ａとは互いに対向接触し、導通接続されている。
【００４１】上記パッケージング樹脂４Ａは、上記第１
の半導体チップ２Ｃや第２の半導体チップ２Ｄの周辺部
分を覆うように成形されているが、その上下両面は、第
２の半導体チップ２Ｄの上向きのパッシブ面２１ｄや第
１の半導体チップ２Ｃの下向きのパッシブ面２１ｃと略
面一とされている。これにより、上記２つの半導体チッ
プ２Ｃ，２Ｄのそれぞれのパッシブ面２１ｃ，２１ｄ
は、いずれもパッケージング樹脂４Ａの外部に露出して
いる。
【００４２】上記外部端子６は、ハンダ製のボール状の
端子であり、基板７に穿設された孔部７５を介してその
上端部が上記導電配線部７９に導通している。この外部
端子６を加熱して溶融させることにより、上記樹脂パッ
ケージ型半導体装置Ａａを所望の位置に面実装させるこ
とが可能である。
【００４３】上記樹脂パッケージ型半導体装置Ａａは、
次のような製造工程を経て製造される。すなわち、まず
図５に示すように、長尺状に形成されている基板７’の
中間領域７７の上下両面に第１の半導体チップ２Ｃと第
２の半導体チップ２Ｄとをそれぞれ接着させて、それら
の電極２２ｃ，２２ｄ，２３ａについての所定の導電接
続を図る。次いで、図６に示すように、パッケージング
樹脂４Ａを用いて所定の部分を封止する樹脂パッケージ
作業を行う。その後は、ハンダボール６’を基板７’の
孔部７５の下面開口部に接着し、このハンダボール６’
を溶融加熱させてから再硬化させる。上記ハンダボール
６’が溶融すると、その一部が上記孔部７５内に流入し
て導電配線部７９に導通することとなる。そして、上記
ハンダボール６’が硬化するときには、その表面張力に
よって再びボール状に固まる。したがって、上記ハンダ
ボール６’によって、上記外部端子６が適切に形成され
る。このようにして、外部端子６を形成した後には、長
尺状の基板７’を切断し、この基板７’を図４に示す基
板７として仕上げればよい。
【００４４】上記樹脂パッケージ型半導体装置Ａａで
は、第１の半導体チップ２Ｃと第２の半導体チップ２Ｄ
とのそれぞれのパッシブ面２１ｃ，２１ｄが、パッケー
ジング樹脂４Ａの外部に露出している。したがって、そ
れら２つの半導体チップ２Ｃ，２Ｄから発せられる熱を
外部に効率良く逃がすことができ、やはりその放熱性を
高めることができる。また、放熱板を用いていないため
に、部品点数が少なく、軽量化ならびに全体の厚みの薄
型化を図るのに好都合となる。さらに、上記樹脂パッケ
ージ型半導体装置Ａａでは、２つの半導体チップ２Ｃ，
２Ｄの電気接続にワイヤを用いていないために、それら
の電気接続作業も一層容易なものにすることができる。
さらには、比較的高価なリードフレームを採用しておら
ず、それよりも安価に製造可能なフィルム状の基板７に
半導体チップ２Ｃ，２Ｄを実装した構造を有しているた
め、全体の製造コストの低減化を図る上でも有利とな
る。
【００４５】このように、本願発明に係る樹脂パッケー
ジ型半導体装置は、必ずしもリードフレームを利用して
構成されている必要はなく、リードフレームに代えて、
フィルム状の基板、あるいはそれとは異なる形態の基板
などを利用して構成されていてもよい。さらに、上記各
実施形態では、第１の半導体チップ２Ａ，２Ｃについて
は、放熱板３を利用することにより、またはそのパッシ
ブ面２１ｃを外部に露出させることによって、それらに
放熱機能を具備させているが、本願発明はやはりこれに
限定されない。本願発明では、第２の半導体チップ２
Ｂ，２Ｄのパッシブ面２１ｂ，２１ｄを外部に露出させ
て放熱機能を具備させている場合に、第１の半導体チッ
プ２Ａ，２Ｃの全体をたとえばパッケージング樹脂によ
って覆うようにしてもよい。本願発明では、第１の半導
体チップと第２の半導体チップとのアクティブ面どうし
を互いに向き合わせていることによって、それら２つの
半導体チップのそれぞれのパッシブ面に放熱機能をもた
せることが可能であるが、第１の半導体チップと第２の
半導体チップとの双方に放熱機能をもたせるか否かは適
宜選択できる事項である。本願発明では、要は、それら
第１の半導体チップと第２の半導体チップとの少なくと
も一方のパッシブ面がパッケージング樹脂の外部に露出
していればよい。
【００４６】図７は、本願発明に係る樹脂パッケージ型
半導体装置Ａｂの他の例を示す要部断面図である。同図
では、図１に示す樹脂パッケージ型半導体装置Ａと同一
部位は同一符号で示し、その説明は省略する。
【００４７】この樹脂パッケージ型半導体装置Ａｂは、
第１の半導体チップ２Ａや第２の半導体チップ２Ｂに加
え、第３の半導体チップ２Ｅを具備しており、この第３
の半導体チップ２Ｅのパッシブ面２１ｅがダイパッド１
１Ａの上面に接着されている。上記第１の半導体チップ
２Ａと第２の半導体チップ２Ｂとは、それらのアクティ
ブ面２０ａ，２０ｂどうしが互いに向き合う姿勢とされ
て相互に接着されており、上記第１の半導体チップ２Ａ
の下向きのパッシブ面２１ａが上記第３の半導体チップ
２Ｅのアクティブ面２０ｅに接着されている。上記第３
の半導体チップ２Ｅの電極２４や第１の半導体チップ２
Ａの第２電極２２ｂは、ワイヤＷを介してリード端子１
０に結線接続されている。パッケージング樹脂４Ｂの上
面は、上記第２の半導体チップ２Ｂの上向きのパッシブ
面２１ｂと略面一であり、このパッシブ面２１ｂはパッ
ケージング樹脂４Ｂの外部に露出している。また、パッ
ケージング樹脂４Ｂの下面は、ダイパッド１１Ａの下面
と略面一であり、このダイパッド１１Ａの下面はパッケ
ージング樹脂４Ｂの外部に露出している。
【００４８】上記樹脂パッケージ型半導体装置Ａｂの構
成から理解されるように、本願発明では、２つの半導体
チップ２Ａ，２Ｂが互いに重ねられるだけではなく、こ
れら２つの半導体チップ２Ａ，２Ｂに加えて、これとは
別の半導体チップ２Ｅをさらに重ねて設けた構成として
もよい。他の半導体チップ２Ｅを追加する場合の一態様
としては、上記樹脂パッケージ型半導体装置Ａｂのよう
に、第１の半導体チップ２Ａのパッシブ面２１ａと対面
する位置に別の半導体チップ２Ｅを配置させればよく、
この場合には第２の半導体チップ２Ｂのパッシブ面２１
ｂをパッケージング樹脂４Ｂの外部に露出させることが
可能となる。また、これとは異なる態様としては、互い
にパッシブ面どうしが向き合う姿勢とされた第１の半導
体チップと第２の半導体チップとの間に、これらとは別
の半導体チップを挟み込むようにして設ける手段を適用
することもできる。これは、図７に示す構成が、半導体
チップ２Ｂ，２Ｅのそれぞれをパッシブ面どうしが向き
合う姿勢とされた第１の半導体チップと第２の半導体チ
ップとして考えた場合に、それら２つの半導体チップ２
Ｂ，２Ｅの間に、第３の半導体チップとしての半導体チ
ップ２Ａを配置させた構成であると考えることができる
ことからも容易に理解できるであろう。また、本願発明
では、厚み方向に重ねられる半導体チップの数が、３
つ、あるいは４つ以上の数になるように、第１の半導体
チップおよび第２の半導体チップに対して他の半導体チ
ップを複数追加して設けてもかまわない。
【００４９】その他、本願発明に係る樹脂パッケージ型
半導体装置の各部の具体的な構成は、上述した実施形態
に限定されず、種々に設計変更自在である。むろん、本
願発明は、半導体チップの具体的な種類も問わず、たと
えば強誘電体メモリ（ferroelectrics-RAM）などの各種
のメモリ素子をはじめとして、その他の種々のＩＣチッ
プやＬＳＩチップなどの半導体チップを適用することが
できる。
【図面の簡単な説明】
【図１】本願発明に係る樹脂パッケージ型半導体装置の
一例を示す断面図である。
【図２】図１に示す樹脂パッケージ型半導体装置の製造
過程を示す要部断面図である。
【図３】図１に示す樹脂パッケージ型半導体装置の製造
過程を示す要部平面図である。
【図４】本願発明に係る樹脂パッケージ型半導体装置の
他の例を示す断面図である。
【図５】図４示す樹脂パッケージ型半導体装置の製造過
程を示す要部断面図である。
【図６】図４示す樹脂パッケージ型半導体装置の製造過
程を示す要部断面図である。
【図７】本願発明に係る樹脂パッケージ型半導体装置の
他の例を示す要部断面図である。
【図８】従来の樹脂パッケージ型半導体装置の一例を示
す断面図である。
【符号の説明】
１ リードフレーム ２Ａ，２Ｃ 第１の半導体チップ ２Ｂ，２Ｄ 第２の半導体チップ ２Ｅ 第３の半導体チップ ４，４Ａ，４Ｂ パッケージング樹脂 ６ 外部端子（端子） １０ リード端子（端子） １１，１１Ａ ダイパッド ２０ａ〜２０ｅ アクティブ面 ２１ａ〜２１ｅ パッシブ面 Ｗ ワイヤ Ａ，Ａａ，Ａｂ 樹脂パッケージ型半導体装置

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 片面がアクティブ面であるとともにその
    反対側の片面がパッシブ面としてそれぞれ形成されてい
    る第１の半導体チップと第２の半導体チップとを具備
    し、かつこれら第１の半導体チップと第２の半導体チッ
    プとは、それらの厚み方向に互いに重ねられてパッケー
    ジング樹脂によって樹脂パッケージされている、樹脂パ
    ッケージ型半導体装置であって、 上記第１の半導体チップと第２の半導体チップとは、そ
    れらのアクティブ面どうしが互いに対面し合う向きとさ
    れ、かつ、 上記第１の半導体チップと第２の半導体チップとの少な
    くとも一方のパッシブ面が、上記パッケージング樹脂の
    外部に露出していることを特徴とする、樹脂パッケージ
    型半導体装置。
  2. 【請求項２】 上記パッケージング樹脂の外部に全体ま
    たは一部が露出した端子を具備しているとともに、上記
    第１の半導体チップと第２の半導体チップとのそれぞれ
    のアクティブ面に設けられている電極どうしが互いに導
    通接続されており、かつ上記第１の半導体チップのアク
    ティブ面には、上記電極とは別の電極が設けられて、こ
    の別の電極が上記端子と電気的に接続されている、請求
    項１に記載の樹脂パッケージ型半導体装置。
  3. 【請求項３】 上記第１の半導体チップと第２の半導体
    チップとのいずれか一方のパッシブ面と対面する位置、
    または上記第１の半導体チップと第２の半導体チップと
    の間には、上記第１の半導体チップと第２の半導体チッ
    プとは別の１または複数の半導体チップがそれらの厚み
    方向にさらに重ねられて設けられている、請求項１また
    は２に記載の樹脂パッケージ型半導体装置。
  4. 【請求項４】 上記第１の半導体チップのパッシブ面に
    は、放熱板が直接または間接的に接続されているととも
    に、この放熱板が上記パッケージング樹脂の外部に露出
    しており、かつ上記第２の半導体チップのパッシブ面
    は、上記パッケージング樹脂の外部に露出している、請
    求項１ないし３のいずれかに記載の樹脂パッケージ型半
    導体装置。
JP33159997A 1997-01-24 1997-12-02 樹脂パッケージ型半導体装置 Expired - Fee Related JP3371240B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP33159997A JP3371240B2 (ja) 1997-12-02 1997-12-02 樹脂パッケージ型半導体装置
US09/155,134 US6133637A (en) 1997-01-24 1998-01-22 Semiconductor device having a plurality of semiconductor chips
EP98900725A EP0890989A4 (en) 1997-01-24 1998-01-22 SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE DEVICE
KR10-1998-0707403A KR100522223B1 (ko) 1997-01-24 1998-01-22 반도체장치및그제조방법
KR10-2004-7000090A KR100467946B1 (ko) 1997-01-24 1998-01-22 반도체 칩의 제조방법
PCT/JP1998/000281 WO1998033217A1 (en) 1997-01-24 1998-01-22 Semiconductor device and method for manufacturing thereof
US09/612,480 US6458609B1 (en) 1997-01-24 2000-07-07 Semiconductor device and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33159997A JP3371240B2 (ja) 1997-12-02 1997-12-02 樹脂パッケージ型半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002234949A Division JP2003133512A (ja) 2002-08-12 2002-08-12 樹脂パッケージ型半導体装置

Publications (2)

Publication Number Publication Date
JPH11163256A true JPH11163256A (ja) 1999-06-18
JP3371240B2 JP3371240B2 (ja) 2003-01-27

Family

ID=18245464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33159997A Expired - Fee Related JP3371240B2 (ja) 1997-01-24 1997-12-02 樹脂パッケージ型半導体装置

Country Status (1)

Country Link
JP (1) JP3371240B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002062588A1 (fr) * 2001-02-02 2002-08-15 Hitachi, Ltd Dispositif électronique et procédé de fabrication
US6617688B2 (en) 2001-03-27 2003-09-09 Nec Electronics Corporation Semiconductor device and flat electrodes
JP2007165836A (ja) * 2005-11-18 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置
DE10113967B4 (de) * 2000-07-28 2008-08-21 Mitsubishi Denki K.K. Leistungsmodule
US8362626B2 (en) 2007-08-28 2013-01-29 Renesas Electronics Corporation Semiconductor device with non-overlapped circuits
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10113967B4 (de) * 2000-07-28 2008-08-21 Mitsubishi Denki K.K. Leistungsmodule
WO2002062588A1 (fr) * 2001-02-02 2002-08-15 Hitachi, Ltd Dispositif électronique et procédé de fabrication
US7086600B2 (en) 2001-02-02 2006-08-08 Renesas Technology Corporation Electronic device and method of manufacturing the same
US7322531B2 (en) 2001-02-02 2008-01-29 Hitachi Ulsi Systems Co., Ltd. Electronic device and method of manufacturing the same
US7467464B2 (en) 2001-02-02 2008-12-23 Renesas Technology Corp. Method of manufacturing a memory card
US6617688B2 (en) 2001-03-27 2003-09-09 Nec Electronics Corporation Semiconductor device and flat electrodes
JP2007165836A (ja) * 2005-11-18 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置
US8362626B2 (en) 2007-08-28 2013-01-29 Renesas Electronics Corporation Semiconductor device with non-overlapped circuits
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package
US9633973B2 (en) 2012-12-20 2017-04-25 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
JP3371240B2 (ja) 2003-01-27

Similar Documents

Publication Publication Date Title
US7211900B2 (en) Thin semiconductor package including stacked dies
US6838768B2 (en) Module assembly for stacked BGA packages
JP3526788B2 (ja) 半導体装置の製造方法
US6803254B2 (en) Wire bonding method for a semiconductor package
KR100260997B1 (ko) 반도체패키지
US7298032B2 (en) Semiconductor multi-chip package and fabrication method
US7122401B2 (en) Area array type semiconductor package fabrication method
US6133637A (en) Semiconductor device having a plurality of semiconductor chips
US6919631B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
US6177718B1 (en) Resin-sealed semiconductor device
JP5856103B2 (ja) 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール
US6700206B2 (en) Stacked semiconductor package and method producing same
US20080026506A1 (en) Semiconductor multi-chip package and fabrication method
TW557556B (en) Window-type multi-chip semiconductor package
JP2003249607A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6013944A (en) Semiconductor device in which chip electrodes are connected to terminals arranged along the periphery of an insulative board
KR101355274B1 (ko) 집적 회로 및 그 형성 방법
JP3371240B2 (ja) 樹脂パッケージ型半導体装置
JP2003133512A (ja) 樹脂パッケージ型半導体装置
JP2000156460A (ja) 半導体装置
JP3628991B2 (ja) 半導体装置及びその製造方法
JPH1093013A (ja) 半導体装置
JP3058142B2 (ja) 半導体装置とその製造方法
KR100876875B1 (ko) 강화된 열방출 능력을 갖는 칩 스택 패키지
JP3606440B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees