JP5856103B2 - 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール - Google Patents

積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール Download PDF

Info

Publication number
JP5856103B2
JP5856103B2 JP2013123601A JP2013123601A JP5856103B2 JP 5856103 B2 JP5856103 B2 JP 5856103B2 JP 2013123601 A JP2013123601 A JP 2013123601A JP 2013123601 A JP2013123601 A JP 2013123601A JP 5856103 B2 JP5856103 B2 JP 5856103B2
Authority
JP
Japan
Prior art keywords
package
die
substrate
stacked
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2013123601A
Other languages
English (en)
Other versions
JP2013211589A (ja
Inventor
マルコス カーネゾス
マルコス カーネゾス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Inc
Original Assignee
Stats Chippac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/632,568 external-priority patent/US7205647B2/en
Priority claimed from US10/632,549 external-priority patent/US7064426B2/en
Priority claimed from US10/632,550 external-priority patent/US6972481B2/en
Priority claimed from US10/632,552 external-priority patent/US20040061213A1/en
Priority claimed from US10/632,553 external-priority patent/US7053476B2/en
Priority claimed from US10/632,551 external-priority patent/US6838761B2/en
Application filed by Stats Chippac Inc filed Critical Stats Chippac Inc
Publication of JP2013211589A publication Critical patent/JP2013211589A/ja
Application granted granted Critical
Publication of JP5856103B2 publication Critical patent/JP5856103B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体パッケージングに関する。
携帯電話、携帯コンピュータ機器、および様々な商品のような携帯電子製品は、限られた上面スペースおよび最小の厚さならびに重さにおけるより高い半導体機能および能力を最も低コストで必要とする。このことは、産業界において個々の半導体チップにおける集積の増大をもたらす。
最近、産業界においては、「ｚ軸」上の集積化、つまり、チップの積み重ねの実現化が始まっており、１つのパッケージに５つのチップを積み重ねたものまで用いられている。これにより、５×５ｍｍから４０×４０ｍｍの範囲内の１チップのパッケージ上面スペースを有する密なチップ構造がもたらされ、厚みも２．３ｍｍから０．５ｍｍとだんだん薄くなってきている。積み重ねられたダイスのパッケージのコストは、単一のダイスのパッケージのコストより増分だけ増大するだけであり、アセンブリ品は、個々のパッケージにおけるダイスのパッケージのパッケージングに比較して競争力のある最終的なコストを確約する程度に十分高い。
積み重ねられたダイスのパッケージに積み重ねられるチップの数の基本的な有用の制限は、積み重ねられたダイスのパッケージの低い最終歩留まりである。パッケージのダイスによっては、大きさの欠点が避けられない場合があり、それゆえ、最終パッケージテスト歩留まりは、不可避のダイステスト歩留まりの製品となり、それぞれのテスト歩留まりがつねに１００％より低い。このことは、例え、２つのダイスのみがパッケージ内に積み重ねられる場合であっても特に問題となるものである。設計の複雑化または技術によりそれらのいくつかは低いものを有している。
他の制限は、パッケージにおける低い電力消費である。熱が１つのダイスから他のダイスへと伝えられ、マザーボードにはんだボールを通じたものほど重要ではない。
さらなる制限は、積み重ねられたダイス間、特に、ＲＦとデジタルダイスとの間の電磁干渉であり、互いのダイスにおいて電気遮蔽されていないからである。
「ｚ軸」上の集積化についての他のアプローチは、ダイスのパッケージを積み重ねてマルチパッケージモジュールを形成することである。積み重ねられたパッケージは、積み重ねられたダイスのパッケージに比較して多数の利点がある。
例えば、ダイスを備えたそれぞれのパッケージは、電気的にテスト可能であり、満足のいく性能が表れない限り、パッケージがつ身重ねられる前に不合格とすることができる。この結果、最終の積み重ねられたマルチパッケージモジュール品は、最大化する。
積み重ねられたパッケージ間にモジュールの頂部におけるものと同様のヒートスプレッダが挿入されることによって、より効果的な冷却法が積み重ねられたパッケージに提供される。
パッケージの積み重ねは、ＲＦダイスの電磁遮蔽を許容し、モジュール内の他のダイスへの干渉を避ける。
ダイスすなわち１より多いダイスのそれぞれは、ワイヤボンディングやフリップチップのようなチップ形式および配列のための最も効果的な第一級の相互接続技術を用いて、積み重ね内のそれぞれのパッケージ内でパッケージ可能である。これにより、性能を最大化し、コストを最小化する。
積み重ねられたマルチパッケージモジュール内のパッケージ間のｚ軸相互接続は、製造能力、設計自由度およびコストの見地から決定的な技術である。提案されているｚ相互接続は、周辺のはんだボール接続およびボトムパッケージの頂部を折り曲げられたフレキシブル基板を有している。積み重ねられたマルチパッケージモジュールにおけるｚ相互接続における周辺はんだボールの使用は、設計自由度の高さを決めそして制限する接続の数が制限され、より厚くより高いコストのパッケージとなってしまう。フレキシブル折り曲げ基板の使用は、設計自由度の原理において提供されるけれども、折り曲げ工程の製造設備は確立していない。さらに、フレキシブル折り曲げ基板は、２つの金属レイヤフレックス基板を必要とし、これらは非常に高価である。さらに、折り曲げられたフレキシブル基板の接近は、２つの金属レイヤ基板の回路構成の径路設計が制限されるため、低いピンカウントアプリケーションの制約を受ける。
様々なｚ軸相互接続構造は、図１−４を参照してより詳細に説明される。
図１は積み重ねられたマルチパッケージモジュール（「ＭＰＭ」）のボトムパッケージとして用いることができ、産業界でよく確立された標準的なボールグリッドアレイ（「ＢＧＡ」）パッケージの構造を例示する断面図である。ＢＧＡは、一般的に１０のように示され、少なくとも１つの金属レイヤを有する基板１２の上に取り付けられたダイス１４を有している。様々な基板形式のいずれかが用いられ、例えば、１−２の金属レイヤをラミネートしたもの、４−８の金属レイヤを有する基板構造、１−２の金属レイヤを有するフレキシブルポリイミドテープまたはセラミックマルチレイヤ基板が含まれる。図１の例によって示された基板１２は、２つの金属レイヤ１２１，１２３を有し、適当な回路構成を提供すべくパターンがそれぞれ形成され、バイアス１２２を経由して互いに接続されている。ダイスは、所定の箇所で基板表面に図１の１３で示されるダイス接着エポキシとして一般的に参照される接着剤を用いて取り付けられる。そして、図１の構成において、例え、ダイス接着表面が使用時において特定の方位が必要でなくても、ダイスが取り付けられた基板上の表面は、「上側」表面として参照され、当該表面上のの金属レイヤは、「上側」金属レイヤとして参照される。
図１のＢＧＡにおいて、ダイスは、基板の上側金属レイヤ上のワイヤボンド面にワイヤボンドされ、電気的接続を確立する。ダイス１４およびワイヤボンド１６は、モールドコンパウンド１７によりカプセル化される。これは、周囲および機械的ストレスから保護することにより、取り扱いの容易さを促すこととなる。また、識別のためのマーキングのための表面を提供することとなる。はんだボール１８は、基板の下側金属レイヤのボンディングパッド上をリフローして、コンピュータのような最終製品のマザーボード（図示せず）に相互接続される。はんだマスク１２５，１２７は、金属レイヤ１２１，１２３上にパターン化され、電気的接続のためにボンディング面に下の金属が露出される。例えば、ワイヤボンド面およびボンディングワイヤボンド１６のためのボンディングパッドおよびはんだボール１８の電気的接続のためである。
図２は、２つ積み重ねられたＭＰＭの例による構造を例示する断面図である。一般的に２０として、積み重ねられたパッケージ間のｚ軸相互接続は、はんだボールにより形成される。このＭＰＭにおいて、第１パッケージ（「ボトム」パッケージとして参照される）は、図１に示される標準的なＢＧＡと同様である（そして、同様の参照符号は、図１および２においてボトムパッケージについて同様の特徴を示す箇所に採用される）。第２パッケージ（「トップ」パッケージとして参照される）は、ボトムパッケージ上に積み重ねられ、ボトムＢＧＡのカプセル化に干渉しないｚ軸相互接続に有効であるように、トップパッケージにおけるはんだボールがトップパッケージ基板の周辺部に配置されることを除いて、ボトムパッケージの構造と同様である。特に、図２のトップパッケージは、少なくとも１つの金属レイヤを有する基板２２上に取り付けられたダイス２４を備えている。図２の例によって示されるトップパッケージ基板２２は、２つの金属レイヤ２２１，２２３を有し、適当な回路構成を提供するようにそれぞれパターン化され、バイアス２２２を介して接続される。ダイスは、図２の２３で示されるダイス接着エポキシとして一般的に参照される接着剤を用いて基板の表面（「上側」表面）の所定箇所に取り付けられる。
図２のＭＰＭにおけるトップパッケージにおいて、ボトムパッケージにおけるのと同様に、ダイスは、基板の上側金属レイヤのワイヤボンド面上にワイヤボンドされ、電気的接続を確立する。トップパッケージダイス２４およびワイヤボンド２６は、トップパッケージモールドコンパウンド２７によりカプセル化される。はんだボール２８は、トップパッケージ基板の下側金属レイヤにおける周辺の縁部に配置されたボンディングパッド上にリフローされ、ボトムパッケージとｚ軸相互接続を形成する。はんだマスク２２５，２２７は、金属レイヤ２２１，２２３上にパターン化され、電気的接続のためにボンディング面に下の金属が露出される。例えば、ワイヤボンド面およびボンディングワイヤボンド２６のためのボンディングパッドおよびはんだボール２８の電気的接続のためである。
図２のＭＰＭにおけるｚ軸相互接続は、ボトムＢＧＡの上側金属レイヤ上の周辺のボンディングパッドに取り付けられたはんだボール２８のリフローによって達成される。この構成において、トップパッケージとボトムパッケージとの間の距離ｈは、少なくともボトムパッケージのカプセル化された高さと同じだけなければならず、だいたい０．３ｍｍかそれ以上必要で、一般的には、０．５ｍｍから１．５ｍｍの間の範囲である。したがって、はんだボール２８は、それらがリフローしたときに、ボトムＢＧＡのボンディングパッドに良好に接触するように、十分に大きい直径でなければならない。つまり、はんだボール２８の直径は、カプセル化された高さより大きくなければならない。より大きいボール直径は、より大きいボールピッチを要求する。これにより、今度は、取り付け可能なスペースに取り付けるボールの数が制限される。さらに、はんだボールの周辺の配置は、ボトムＢＧＡを標準的なＢＧＡのダイスキャップより十分に大きくさせる。小さいＢＧＡにおいて、チップスケールパッケージ（「ＣＳＰ」）として通常参照されるパッケージのボディサイズは、ダイスより１．７ｍｍ大きい。標準的なＢＧＡにおいて、そのボディサイズは、ダイスキャップより大体２ｍｍ大きい。この構成において、トップパッケージ基板は、電気的な接続を促進するために、少なくとも２つの金属レイヤを有しなければならない。
図３は、一般的に３０で示される既知の２つ積み重ねられたフリップチップＭＰＭの例による構造を例示する断面図である。この構成において、ボトムＢＧＡフリップチップパッケージは、パターン化された金属レイヤ３１を有する基板３２を備える。金属レイヤ３１上には、ダイス３４が、はんだ隆起部、金スタッド隆起部または異方性のある伝導フィルムもしくはペーストのようなフリップチップ隆起部３６により接続される。フリップチップ隆起部３６は、ダイスの活動表面上の隆起部パッドのパターン化された配列に貼り付けられる。そのような配置の基板のパターン化された金属レイヤの情報面に対してダイス面下方の活動表面は、「下向きダイス」フリップチップパッケージとして参照される。ダイスおよび基板間のポリマアンダーフィル３３は、周囲から保護し、構造の機械的な整合性を付加する。基板が上側表面のみ金属レイヤを有する、このようなフリップチップパッケージは、はんだバイアス３５を通じて金属レイヤに接続されたはんだボール３８により下方の回路構成（図示しないが例えば、マザーボードのような）に接続される。
この構成におけるトップＢＧＡは、トップＢＧＡがトップ基板の周辺にのみ金属レイヤ３３１に（トップ基板のはんだバイアス３３５を通じて）接続されるｚ軸相互接続のはんだボール３３８を有することを除いて、ボトムＢＧＡと同様である。はんだボール３３８は、ボトム基板の金属レイヤ３１上にリフローされ、ｚ軸相互接続を形成する。特に、この構成のトップＢＧＡは、トップＢＧＡがフリップチップ隆起部３３６に接続されるようにパターン化された金属レイヤ３３１を有する基板３３２を備える。トップＢＧＡのダイスと基板との間は、ポリマアンダーフィル３３である。図３のような構造は、高い電気的性能にとってはより好適であるが図２に示される形式の構成と同様の制限を有している。ここで、図２の構成を改良したものを示す。すなわち、ボトムＢＧＡはモールド箇所がなく、パッケージ間の接続のためにトップのＢＧＡの周辺により小さい直径（ｈ）のはんだボールを使用可能とするものである。
図４は、一般的に４０のように示される既知の２つ積み重ねられた折り畳みフレキシブル基板ＭＰＭの例による構造を示す断面図である。図４の構成におけるボトムパッケージは、ダイスが小さいビームを介して基板の第１金属レイヤに接続された。２つの金属レイヤフレキシブル基板を有する。ボトムパッケージ基板の第２金属レイヤは、マザーボード（図示せず）のような下の回路構成に接続するためのはんだボールを有している。基板は、パッケージの頂部を超えて折り曲げるのに十分大きく、トップパッケージのはんだボールの配列によってトップパッケージに接続可能なように電気的相互接続線が上向きになる（以下に例示する）。ダイス周辺のスペースおよびダイスと折り曲げた基板との間は、カプセル化され、保護および整合される。
図４に示すように、２金属レイヤボトムパッケージ基板４２は、第１金属レイヤ１４１および第２金属レイヤ１４３を有し、適当な回路構成を有するべくパターン化され、バイアス１４３により接続されている。ボトム基板の一部を越える部分である第１金属レイヤの一部は、ボトムパッケージのダイス４４の活動表面に相互接続パッドの配列に一致するように配置されたカンチレバービームまたはタブ４６の配列が表れるように処理される（例えば、パンチの配列が用いられる）。「ダイス取付部」として参照される基板４２の当該部分上において、第１金属レイヤ１４１の面は上を向く。ダイスは、基板のダイス取付部上の活動表面下向きに整列され、カンチレバーおよび一致する相互接続パッドは、接続される。一般的には、例えば、圧力、熱、および超音波エネルギーを組み合わせて使用した「熱音波」処理により電気的接続を完全にしている。ダイス４４は、フレキシブル基板４２のダイス取付部上に、一般的にダイス接着エポキシである接着剤４３を用いて貼り付けられる。ボトムパッケージ基板４２の第２金属レイヤ１４３の面は、当該基板のダイス取付部に対して下を向く。はんだボール４８は、第２金属レイヤ１４３の下向き部上の配列上に配置されたボンディングパッド上にリフローされ、下の回路構成（図示せず）にＭＰＭを相互接続させる。はんだマスク１４７は、第２金属レイヤ１４３上にパターン化され、電気的接続のためのボンディング面として下の金属が露出される。この電気的接続には、後述するように、はんだボール４８による下の回路構成との接続のためのボンドパッドおよび、はんだボール１８によるトップパッケージとの接続のためのボンドパッドも含まれる。
ボトムパッケージ基板４２の他の部分、すなわち、ダイス取付部に隣接して延長される部分は、ボトムパッケージダイス４４上に折り曲げられる。フレキシブル基板４２のこの折り曲げられた部分において、第１金属レイヤ１４３の面は上を向く。図４の構成において、トップパッケージは、通常、図２のＢＧＡと同様であり、そのダイスは、基板の上側金属レイヤのワイヤボンド面上にワイヤボンドされ、電気的接続が確立されるものである。特に、トップパッケージダイス１４は、（この例において）適当な回路構成を提供すべくそれぞれパターン化され、バイアス１２２より互いが接続された２つの金属レイヤ１２１，１２３を有する基板１２上に取り付けられる。ダイスは、一般的にダイス接着エポキシである接着剤１３を用いてトップパッケージ基板の上側表面に一般的に取り付けられる。ダイス１４およびワイヤボンド１６は、モールドコンパウンド１７によりカプセル化され、周囲からおよび機械的ストレスから保護し、取り扱いの容易さを促すとともに、識別のためのマーキングのための表面を提供する。はんだボール１８は、上に折り曲げられたボトムパッケージ基板の上向き面の金属レイヤ上のボンディングパッド１４３上にリフローされ、トップパッケージおよびボトムパッケージ間のｚ軸相互接続を形成する。
図４に示すような構造の利点は、上に折り曲げられたき晩が上に折り曲げられたボトムパッケージ基板の上向き表面における十分な領域を提供し、トップパッケージにおけるはんだボールの十分な配列に適応すること、および、２つのパッケージ間のより複雑な相互接続に適応することである。小さいパッケージの上面スペースの確保も利点である。本構成の根本的な欠点は、基板についての高いコストおよび折り曲げ技術および装置が利用できないことである。
これらすべての積み重ねられたパッケージ構成に共通する課題は、それぞれのパッケージにおいて予めテスト可能であり、製品ＭＰＭの最終テスト歩留まりをより高くすることである。
本発明は、積み重ねられたパッケージを有するマルチパッケージモジュールを提供することを目的とする。本発明によれば、ＭＰＭの積み重ねられたパッケージ間のｚ軸相互接続は、ワイヤボンドがベースとなる。一般的に、本発明は、様々な積み重ねられたパッケージにおける様々な構成、およびワイヤボンディングベースのｚ軸相互接続による様々なパッケージにおける積み重ね方法ならびに相互接続方法により特徴付けられる。本発明に係るマルチパッケージモジュールにおいて、パッケージの積み重ねは、様々なＢＧＡパッケージのいずれかおよび／または様々なランドグリッドアレイ（ＬＧＡ）パッケージのいずれかを含むことができる。すなわち、パッケージの積み重ねは、ワイヤボンドおよび／またはフリップチップパッケージを含むとしてもよいし、積み重ね内または上における１またはそれ以上のヒートスプレッダにより可能となる熱促進の特徴を含むとしてもよいし、トップまたはボトムのＢＧＡまたはＬＧＡのいずれかにボンドされたフリップチップダイスを有する１またはそれ以上のパッケージを含むとしてもよいし、積み重ねられまたは並んだパッケージにおいて１より多いダイスを有する１またはそれ以上のＢＧＡおよび／またはＬＧＡを含むとしてもよいし、１またはそれ以上のパッケージの電磁遮蔽を含むとしてもよいし、ラミネート、ビルドアップ、フレキシブルまたはセラミックのような、ｚ軸相互接続パッドがパッケージの周辺にボンディング可能であるいずれの基板を含むとしてもよい。
全体的な一態様において、本発明は、積み重ねられた下側および上側パッケージを有するマルチパッケージモジュールであることを特徴とし、それぞれのパッケージは、基板に取り付けられるダイスを有し、上側および下側基板は、ワイヤボンディングにより相互接続される。
本発明は、優れた加工性、高い設計自由度、および低コストにより、低い高さおよび小さい上面スペースを有する積み重ねられたパッケージモジュールを製造することを提供する。ワイヤボンドｚ軸相互接続は、産業界でよく確立されており、最小のコストの相互接続技術であり、大きく変更することなく本発明の積み重ねられたマルチパッケージモジュールに直接的に応用可能である。これはまた、ワイヤ長さによりブリッジされるＬＧＡに対するＢＧＡの相対サイズのための設計自由度を提供する。利用可能な技術および装置を用いることにより、ワイヤボンドにおけるワイヤは、短いもので０．５ｍｍ、長いもので５ｍｍである。ｚ軸相互接続パッドは、ＢＧＡおよびＬＧＡのいずれかまたは両方の基板設計を通じて実現可能である。さらに、本発明に係るワイヤボンドを用いることにより、ｚ軸相互接続は、産業界で現在用いられている、いわゆる「不連続ボンディング」を採用することにより、お互いに正確に配列されないパッド間で形成される。ワイヤボンディングピッチは、産業界における最も微細に利用可能技術で現在５０ミクロンであり、２５ミクロンにすべく計画されている。これにより、より多くのｚ軸相互接続が可能となる。加工性および設計自由度は、いずれもＭＰＭの低コスト化に貢献する。
一般的なＢＧＡまたはＬＧＡの最小限の上面スペースは、ダイスのサイズに対し１．７ｍｍ大きい。本発明に係るｚ軸相互接続ボンドパッドの付加は、ＢＧＡサイズを最小で０．８ｍｍ増大させる。典型的なＢＧＡの厚さは、１．０ｍｍであり、ＬＧＡの厚さは、０．８ｍｍである典型的な接着剤の厚さは、０．０２５ｍｍから０．１００ｍｍの範囲である。本発明に係る積み重ねられたパッケージＭＰＭの上面スペースおよび厚さは、いずれも大部分の応用に受け入れられる範囲内に落ち着いている。
実施形態によって、マルチパッケージモジュールは、３またはそれ以上のパッケージを有し、連続的に固定されて、積み重ねを形成する。
他の態様において、本発明は、積み重ねられた第１（「ボトム」）および第２（「トップ」）パッケージを有し、それぞれのパッケージは、基板に取り付けられ、基板にワイヤボンディングにより接続されたダイスを有し、トップパッケージ基板およびボトムパッケージ基板は、ワイヤボンディングにより相互接続されることを特徴とする。実施形態によっては、それぞれのパッケージは、モールド物質により十分にカプセル化される。他の実施形態においては、少なくとも１つのパッケージは、後の処理およびテストの間、ダイスおよび基板の間のワイヤボンドを保護するために十分な範囲のみカプセル化される。実施形態によっては、第２パッケージは、ＬＧＡパッケージであり、そのような実施形態においてはさらに、当該ＬＧＡパッケージ基板は、単一金属レイヤ基板であってもよい。
他の態様において、本発明は、積み重ねられた第１（「ボトム」）および第２（「トップ」）パッケージを有するマルチパッケージモジュールであって、ボトムパッケージは、ＢＧＡパッケージであり、それぞれのパッケージは、基板に取り付けられたダイスを有し、トップパッケージ基板および前記ＢＧＡパッケージ基板は、ワイヤボンディングにより相互接続されることを特徴とする。
また、他の態様において、本発明は、積み重ねられたパッケージを有するマルチパッケージモジュールであって、少なくとも１つのパッケージは、電気遮蔽材を備えていることを特徴とする。このような構成においては、電気遮蔽材は、ヒートスプレッダにより付加的に構成することとしてもよい。実施形態によっては、電気遮蔽材を備えるパッケージは、ＲＦダイスを有し、当該電気遮蔽材は、マルチパッケージモジュールにおけるＲＦダイスと他のダイスとの間の電磁干渉を制限するのに用いられる。実施形態によって、ボトムパッケージは、電気遮蔽材を備えている。
他の態様において、本発明は、積み重ねられた第１（「ボトム」）および第２（「トップ」）パッケージを有するマルチパッケージモジュールであって、ボトムパッケージは、上向きダイス構成のフリップチップＢＧＡパッケージであり、トップ基板およびボトムパッケージは、ワイヤボンディングにより相互接続されることを特徴とする。実施形態によっては、トップパッケージは、積み重ねられたダイスのパッケージであり、実施形態によっては、積み重ねられるダイスのパッケージにおいて隣接して積み重ねられるダイスは、スペーサにより分離可能とされる。また、実施形態によっては、ボトムパッケージ上のフリップチップダイスは、電気遮蔽材を備えている。実施形態によっては、ボトムパッケージ基板は、接地面に設けられ、当該接地面は、熱の散逸のためおよび電気遮蔽材としても構成される。
他の態様において、本発明は、積み重ねられた第１（「ボトム」）および第２（「トップ」）パッケージを有するマルチパッケージモジュールであって、ボトムパッケージは、下向きダイス構成のフリップチップを有するフリップチップＢＧＡであり、トップ基板およびボトムパッケージは、ワイヤボンディングにより相互接続されることを特徴とする。実施形態によっては、ボトムパッケージ上のフリップチップダイスは、電気遮蔽材を備えている。
他の態様において、本発明は、積み重ねされる第１（「ボトム」）および第２（「トップ」）パッケージを有するマルチパッケージモジュールであって、それぞれのパッケージは、基板に取り付けられ、ワイヤボンディングにより基板に接続されたダイスを有し、トップパッケージ基板およびボトムパッケージ基板は、ワイヤボンディングにより相互接続され、ボトムパッケージおよびトップパッケージの少なくとも１つは、積み重ねられたダイスのパッケージであることを特徴とする。実施形態によっては、トップパッケージおよびボトムパッケージの両方ともが積み重ねられたダイスのパッケージである。
他の全体的な態様において、本発明は、マルチパッケージモジュールを形成する方法であって、第１（ボトム）パッケージ基板上に少なくとも１つのダイスを有する第１（ボトム）パッケージを形成し、第１パッケージの上に第２（トップ）パッケージ基板の上に少なくとも１つのダイスを有する第２（トップ）パッケージを配置し、そして、第１および第２（トップおよびボトム）基板間においてワイヤボンドｚ軸相互接続を形成することを特徴とする。有益なことに、これらパッケージは、アッセンブル前にテスト可能であり、「合格」としてテストされた第１パッケージおよび第２パッケージのみがアッセンブルされたモジュールに好適に用いられるように、要求される性能または信頼性に適合しないパッケージは、排除することができる。
一態様において、本発明は、ＢＧＡパッケージ上に積み重ねられたＬＧＡパッケージを有するマルチパッケージモジュールの形成方法であって、トップおよびボトムパッケージは、ワイヤボンディングにより電気的に相互接続される。本態様によれば、ＢＧＡパッケージは、通常、モールドされたＢＧＡパッケージにおける個片化されていないストリップに備えられる。好ましくは、ストリップ内のＢＧＡパッケージは、性能および信頼性についてテストされ、「合格」と判明したパッケージは、後の処理に供される。接着剤は、「合格」したＢＧＡパッケージ上のダイスの上側表面に塗布される。個片化してモールドされたランドグリッドアレイパッケージを具備し、好ましくは、ＬＧＡパッケージは、テストして、「合格」と判明したものであり、「合格」したＬＧＡパッケージは、「合格」したＢＧＡパッケージのダイス上の接着剤上に配置して、接着剤を硬化させる。選択的および好ましくは、ＭＰＭダイスの形成の後に、プラズマクリーン処理が実施されてもよい。さらなるステップは、モジュールの下側に第２次相互接続はんだボールの取り付けを有し、テストおよびストリップから完成したモジュールの個片化、例えば、のこぎり個片化またはパンチ個片化を行い、さらなる使用のためにパッケージングする。
実施形態によっては、ＬＧＡ（トップ）パッケージは、十分にモールドされ、略平面であるＬＧＡパッケージの上側表面を具備し、他の実施形態によっては、ＬＧＡパッケージのダイス表面全体ではないワイヤボンドは、モールドされ、ＬＧＡのダイスは、モールドコンパウンドをダイスおよびＬＧＡパッケージ基板の周辺部周りに塗布されることによって実現される。
他の態様において、本発明は、ＢＧＡパッケージ上にＬＧＡパッケージを積み重ねられたマルチパッケージモジュールを形成する方法であって、トップおよびボトムパッケージをワイヤボンディングにより電気的に接続し、ボトムパッケージは、電磁遮蔽されることを特徴とする。この態様によれば、ボールグリッドアレイパッケージ、一般的に個片化していないＢＧＡパッケージが適用される。ＢＧＡパッケージは、ダイス上に固定された遮蔽材が適用される。好ましくは、ストリップのＢＧＡパッケージは、性能および信頼性のテストを受け、「合格」と認められ、以降の工程に提出されたパッケージが採用される。接着剤は、「合格」したＢＧＡパッケージの遮蔽材の上側表面上に塗布される。そして、個片化してモールドされたランドグリッドアレイパッケージが適用される。好ましくは、ＬＧＡパッケージは、テストされ、「合格」と認められたものである。「合格」したＬＧＡパッケージは、遮蔽材上の接着剤上に取り付けられ、接着剤を硬化させる。付加的におよびより好ましく、プラズマクリーン処理は、積み重ねられたトップＬＧＡおよびボトムＢＧＡ間のワイヤボンドによるｚ軸相互接続の形成後に行われる。付加的におよびより好ましく、追加のプラズマクリーンがＭＰＭモールドの形成後に施されてもよい。さらなるステップとして、モジュールの下側に第２次相互接続はんだボールを取り付ける。テストし、ストリップから完成されたモジュールを例えば、のこぎり個片化またはパンチ個片化により、個片化する。そして、さらなる使用のためにパッケージングする。
実施形態によっては、本方法は、ヒートスプレッダをマルチパッケージモジュールに供給するステップを有する。本発明のこの態様において、「ドロップイン」モールド処理により支持されたヒートスプレッダを中間挿入する、または、付加的なステップにより同様の工程が施される。
単に平面のヒートスプレッダをドロップインモールド処理したり、トップパッケージダイスの上側表面またはトップパッケージ上のスペーサの上側表面に接着剤を適用し、当該接着剤の上に平面のヒートスプレッダを取り付けたりすることにより挿入する。
他の態様において、本発明は、下向きダイスフリップチップＢＧＡボトムパッケージ上に積み重ねられたトップパッケージを有するマルチパッケージモジュールの形成方法であって、トップおよびボトムパッケージは、ワイヤボンディングにより電気的に接続されルことを特徴とする。本態様によれば、下向きダイスフリップチップＢＧＡボトムパッケージ、付加的にモールドされたものであり、一般的に、下向きダイスフリップチップボールグリッドアレイボトムパッケージの個片化されていないストリップが適用される。好ましくはストリップのＢＧＡパッケージは、性能および信頼性のテストを受け、「合格」と認められたパッケージが以降の処理に供される。接着剤は、「合格」のＢＧＡパッケージのダイスの上側表面（裏面）に塗布される。個片化されたトップパッケージ（例えば、ランドグリッドアレイパッケージ）は、付加的にモールドされたものであり、好ましくは、ＬＧＡパッケージは、テストされ、「合格」と認められたものである。「合格」のＬＧＡパッケージは、遮蔽材を超えて接着剤の上に配置され、接着剤が硬化する。付加的にまたは好ましくは、プラズマクリーン処理は、積み重ねられたトップＬＧＡおよびボトムＢＧＡパッケージの間のワイヤボンドによるｚ軸相互接続の形成の後に施される。付加的にまたは好ましくは、追加のプラズマクリーンがＭＰＭモールドの形成の後に施されてもよい。さらなるステップとして、モジュールの下側に第２次相互接続はんだボールを取り付ける。テストし、ストリップから完成されたモジュールを例えば、のこぎり個片化またはパンチ個片化により、個片化する。そして、さらなる使用のためにパッケージングする。
他の態様において、本発明は、下向きダイスフリップチップＢＧＡボトムパッケージ上に積み重ねられたトップパッケージを有するマルチパッケージモジュールの形成方法であって、トップおよびボトムパッケージは、ワイヤボンディングにより電気的に接続され、ボトムパッケージは、電気遮蔽が施されることを特徴とする。この態様によれば、遮蔽されていないボトムフリップチップボトムパッケージにおいて、ボトムパッケージフリップチップダイス上に遮蔽材を中間挿入する付加的なステップにより、上述したのと同様の性能が得られる。下向きダイスフリップチップＢＧＡボトムパッケージは、付加的にモールドされたものであり、一般的に下向きダイスフリップチップボールグリッドアレイボトムパッケージの個片化されていないストリップが適用される。好ましくは、ストリップのＢＧＡパッケージは、性能および信頼性のテストを受け、「合格」と認められたパッケージが以降の処理に供される。電気遮蔽材は、「合格」のボトムＢＧＡパッケージ上のダイス上に取り付けられる。接着剤は、「合格」のＢＧＡパッケージのダイスの上側表面（裏面）に塗布される。個片化されたトップパッケージ（例えば、ランドグリッドアレイパッケージ）は、付加的にモールドされたものであり、好ましくは、ＬＧＡパッケージは、テストされ、「合格」と認められたものである。「合格」のＬＧＡパッケージは、遮蔽材を超えて接着剤の上に配置され、接着剤が硬化する。付加的にまたは好ましくは、プラズマクリーン処理は、積み重ねられたトップＬＧＡおよびボトムＢＧＡパッケージの間のワイヤボンドによるｚ軸相互接続の形成の後に施される。付加的にまたは好ましくは、追加のプラズマクリーンがＭＰＭモールドの形成の後に施されてもよい。さらなるステップとして、モジュールの下側に第２次相互接続はんだボールを取り付ける。テストし、ストリップから完成されたモジュールを例えば、のこぎり個片化またはパンチ個片化により、個片化する。そして、さらなる使用のためにパッケージングする。
他の態様において、本発明は、上向きダイスフリップチップＢＧＡボトムパッケージ上に積み重ねられたトップパッケージを有するマルチパッケージモジュールの形成方法であって、トップおよびボトムパッケージは、ワイヤボンディングにより電気的に相互接続されることを特徴とする。本態様によれば、上向きダイスフリップチップボールグリッドアレイパッケージは、通常モールドされたものではなく、通常、上向きダイスフリップチップボールグリッドアレイパッケージの個片化されていないストリップとして適用される。好ましくは、ストリップのＢＧＡパッケージは、性能および信頼性のテストを受け、「合格」と認められたパッケージが以降の処理に供される。接着剤は、「合格」のＢＧＡパッケージのダイスの上側表面（裏面）に塗布される。そして、第２パッケージが適用される。これは、実施形態によっては、積み重ねられたダイスのパッケージであり、付加的および一般にモールドされたものである。好ましくは、ＬＧＡパッケージであり、テストされ、「合格」と認められたものである。「合格」のＬＧＡパッケージは、接着剤の上に配置され、接着剤が硬化する。付加的にまたは好ましくは、プラズマクリーン処理は、積み重ねられたトップＬＧＡおよびボトムＢＧＡパッケージの間のワイヤボンドによるｚ軸相互接続の形成の後に施される。付加的にまたは好ましくは、追加のプラズマクリーンがＭＰＭモールドの形成の後に施されてもよい。さらなるステップとして、モジュールの下側に第２次相互接続はんだボールを取り付ける。テストし、ストリップから完成されたモジュールを例えば、のこぎり個片化またはパンチ個片化により、個片化する。そして、さらなる使用のためにパッケージングする。
他の態様において、本発明は、積み重ねられたダイスボトムパッケージ上に積み重ねられたトップパッケージを有するマルチパッケージモジュールの形成方法であって、トップおよびボトムパッケージは、ワイヤボンディングにより電気的に相互接続されることを特徴とする。この態様によれば、積み重ねられたダイスＢＧＡパッケージは、一般的にモールドされたものが適用され、積み重ねられたダイスボールグリッドアレイパッケージの個片化されていないストリップが一般的に適用される。好ましくは、ストリップのＢＧＡパッケージは、性能および信頼性のテストを受け、「合格」と認められたパッケージが以降の処理に供される。接着剤は、「合格」の積み重ねられたダイスＢＧＡパッケージの上側表面、一般的にはパッケージダイスの平面である上側表面に、塗布される。そして、個片化された第２パッケージは、一般的にモールドされたものが適用される。付加的には、積み重ねられたダイスのパッケージである。好ましくは、第２パッケージは、テストされ、「合格」と認められたものである。「合格」のＬＧＡパッケージは、接着剤の上に配置され、接着剤が硬化する。付加的にまたは好ましくは、プラズマクリーン処理は、積み重ねられたトップＬＧＡおよびボトムＢＧＡパッケージの間のワイヤボンドによるｚ軸相互接続の形成の後に施される。付加的にまたは好ましくは、追加のプラズマクリーンがＭＰＭモールドの形成の後に施されてもよい。さらなるステップとして、モジュールの下側に第２次相互接続はんだボールを取り付ける。テストし、ストリップから完成されたモジュールを例えば、のこぎり個片化またはパンチ個片化により、個片化する。そして、さらなる使用のためにパッケージングする。
本方法の実施形態によっては、２またはそれ以上の第１モールドされたパッケージが個片化されていないストリップに備えられ、２またはそれ以上のモジュールのアッセンブリは、ストリップにおいて進められ、２またはそれ以上のモジュールの個片化がアッセンブリの完了後行われる。
本発明に係るマルチパッケージモジュールの形成方法において、積み重ねられたパッケージ間の電気的接続は、既知のワイヤボンディングを採用し、積み重ねの上側および下側パッケージ基板間のｚ軸相互接続を形成する。特別な利点は、確立された製造設備の使用、低生産コスト、設計自由度、およびパッケージ製品の薄型化にある。ｚ軸相互接続ワイヤボンディングは、様々なパッケージおよびモジュール構成において、第２パッケージ基板上の伝導パッドに形成された隆起部から第１パッケージ基板上の伝導パッドへのワイヤの線引きまたは第１パッケージ基板上の伝導パッドに形成された隆起部から第２パッケージ基板上の伝導パッドへのワイヤの線引きにより実現される。
本発明は、薄く、最小限の上面スペースパッケージ内で、最小コストで最大の最終テスト歩留まりを達成する１以上の半導体アッセンブリを提供する。さらに、本発明の積み重ね構成によっては、デジタル機器のＲＦ構成における高い熱性能、高い電気性能または電気絶縁を可能にする。他の積み重ね構成は、手のひらサイズまたは消費者用機器のために用いられる非常に薄い構造を提供する。アッセンブリのための方法が提供するすべてのことは、積み重ねられたパッケージについて個々のテストが可能であり、モジュールの最終品を最大限多くすることができる。
追加工程のステップを採用して本発明に係るマルチパッケージモジュールを完成させるだろう。例えば、積み重ねの最下層の接続のために、ＭＰＭの個片化前の最後のステップまでマザーボードにはんだボールを取り付けないことが好ましい。また例えば、接着剤の硬化の後およびカプセル化の前、およびｚ軸相互接続ワイヤボンディングの前および／または後のように、プラズマクリーンは、工程の様々な箇所で施されてもよい。
有利なことに、個々のパッケージは、製造の際における取り扱いの容易さのために列をなした、いくつかのパッケージを有するストリップとして提供され、マルチパッケージモジュールは、処理ステップの終了の後、個片化される。本発明に係る方法において、パッケージの積み重ねは、選択された形式の個片化されていない第１パッケージのストリップ上に個片化された第２パッケージを取り付け、モジュールの形成工程が終了するまでにワイヤボンドされたｚ軸相互接続が形成され、そして、モジュールを個片化することにより形成される。
本発明に係るＭＰＭは、コンピュータ、通信機器、および消費者向けまたは産業用電子デバイスの構築に用いることができる。
従来のボールグリッドアレイ半導体パッケージの断面図である。 積み重ねられたボールグリッドアレイ半導体パッケージ間のはんだボールｚ軸相互接続を有する従来のマルチパッケージモジュールの断面図である。 積み重ねられたフリップチップ半導体パッケージ間のはんだボールｚ軸相互接続を有する従来のマルチパッケージモジュールの断面図である。 折り曲げられたフレキシブル基板および積み重ねられた半導体パッケージ間のはんだボールｚ軸相互接続を有する従来のマルチパッケージモジュールの断面図である。 本発明の一態様に係る積み重ねられたＢＧＡおよびＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有するマルチパッケージモジュールの一実施形態を示す断面図である。 図５Ａに示す本発明の一実施形態に係る使用のための好ましい配置におけるｚ軸相互接続ボンドパッドを有するボトムＢＧＡ基板を示す平面図である。 図５Ａに示す本発明の一実施形態に係る使用のための好ましい配置におけるｚ軸相互接続ボンドパッドを有するトップＬＧＡ基板を示す平面図である。 本発明の一態様に係る積み重ねられたＢＧＡおよびＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有し、トップパッケージの上側表面に取り付けられたヒートスプレッダを有するマルチパッケージモジュールの一実施形態を示す断面図である。 ＢＧＡおよびＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有し、本発明の他の態様に係るヒートスプレッダを有するマルチパッケージモジュールの一実施形態を示す断面図である。 本発明の一態様に係る積み重ねられたＢＧＡおよびＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有し、トップパッケージが周辺だけモールドされたマルチパッケージモジュールの他の実施形態を示す断面図である。 本発明の一態様に係る積み重ねられたＢＧＡおよびＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有し、トップパッケージが周辺だけモールドされ、モジュールはヒートスプレッダを有するマルチパッケージモジュールの他の実施形態を示す断面図である。 本発明の一態様に係る積み重ねられたＢＧＡおよびＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有し、トップパッケージ基板は１つの金属レイヤ基板を有するマルチパッケージモジュールの他の実施形態を示す断面図である。 本発明のさらなる態様に係る積み重ねられたＢＧＡおよびＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有し、ボトムパッケージに電気遮蔽材を有するマルチパッケージモジュールの一実施形態を示す断面図である。 本発明の一態様に係る積み重ねられたＢＧＡおよびＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有し、ボトムパッケージに電気遮蔽材を有し、モジュールがヒートスプレッダを有するマルチパッケージモジュールの他の実施形態を示す断面図である。 本発明の一態様に係る積み重ねられたＢＧＡおよびＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有し、ボトムパッケージに電気遮蔽材を有し、モジュールがトップパッケージの上側表面に取り付けられたヒートスプレッダを有するマルチパッケージモジュールの他の実施形態を示す断面図である。 本発明のさらなる態様に係る積み重ねられたフリップチップＢＧＡ（下向きダイス）およびＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有するマルチパッケージモジュールの断面図である。 本発明のさらなる態様に係る積み重ねられたフリップチップＢＧＡ（下向きダイス）およびＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有し、ボトムパッケージに電気遮蔽材を有するマルチパッケージモジュールの断面図である。 本発明のさらなる態様に係る積み重ねられたフリップチップＢＧＡ（下向きダイス）およびＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有し、ボトムパッケージに電気遮蔽材を有し、モジュールがヒートスプレッダを有するマルチパッケージモジュールの断面図である。 本発明のさらなる態様に係る積み重ねられたフリップチップＢＧＡ（上向きダイス）およびダイスＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有し、第２パッケージに隣接して積み重ねられたダイスがスペーサによって分離されたマルチパッケージモジュールの断面図である。 本発明のさらなる態様に係る積み重ねられたフリップチップＢＧＡ（上向きダイス）およびダイスＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有し、第２パッケージに隣接して積み重ねられたダイスが異なるサイズを有するマルチパッケージモジュールの断面図である。 本発明のさらなる態様に係る積み重ねられたフリップチップＢＧＡ（上向きダイス）およびダイスＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有し、ボトムパッケージに電気遮蔽材を有するマルチパッケージモジュールの断面図である。 本発明のさらなる態様に係る積み重ねられたフリップチップＢＧＡ（上向きダイス）およびダイスＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有し、ボトムパッケージに電気遮蔽材を有し、トップパッケージの上側表面取り付けられたヒートスプレッダを有するマルチパッケージモジュールの断面図である。 本発明のさらなる態様に係る積み重ねられたフリップチップＢＧＡ（上向きダイス）およびダイスＬＧＡ半導体パッケージ間のワイヤボンドｚ軸相互接続を有し、ボトムパッケージに電気遮蔽材を有し、本発明の他の態様に係るヒートスプレッダを有するマルチパッケージモジュールの断面図である。 本発明のさらなる態様に係る積み重ねられたＢＧＡ（積み重ねられたダイス）およびＬＧＡ（積み重ねられたダイス）半導体パッケージ間のワイヤボンドｚ軸相互接続を有するマルチパッケージモジュールの断面図である。 図５Ａまたは図７に例示されるマルチパッケージモジュールのアッセンブリのための工程を示すフローチャートである。 図６Ａに例示されるマルチパッケージモジュールのアッセンブリのための工程を示すフローチャートである。 図８Ａに例示されるマルチパッケージモジュールのアッセンブリのための工程を示すフローチャートである。 図８Ｂに例示されるマルチパッケージモジュールのアッセンブリのための工程を示すフローチャートである。 図８Ｃに例示されるマルチパッケージモジュールのアッセンブリのための工程を示すフローチャートである。 図９Ａに例示されるマルチパッケージモジュールのアッセンブリのための工程を示すフローチャートである。 図９Ｂに例示されるマルチパッケージモジュールのアッセンブリのための工程を示すフローチャートである。 図１０Ａまたは図１０Ｂに例示されるマルチパッケージモジュールのアッセンブリのための工程を示すフローチャートである。 図１１に例示されるマルチパッケージモジュールのアッセンブリのための工程を示すフローチャートである。
本発明は、本発明の実施形態を例示した参照図によって、より詳細に説明される。なお、各図面は、本発明の特徴を明示し他の特徴や構成との関係を明示するため、誇張した図となっている。また、各図において同一の要素については、再度符号を付すことはしない。
図５Ａにおいて、積み重ねられた第１（「ボトム」）および第２（「トップ」）パッケージを備えている本発明の形態に応じたマルチパッケージモジュールの実施形態が、断面図において５０で概して示されている。その中で、積み重ねられたパッケージはワイヤボンドにより相互接続されている。図５Ａにおいて示された形態において、ボトムパッケージ４００は図１で示すような従来のＢＧＡパッケージである。それに応じて、この形態において、ボトムパッケージ４００は少なくとも１つの金属レイヤを有しているボトムパッケージ基板４１２の上に取り付けられたダイス４１４を備える。様々な基板タイプのいずれも使われ得る。例えば、２から６つの金属レイヤを有するラミネート、または４から８つの金属レイヤを有する基板、あるいは１または２つの金属レイヤを有する柔軟なポリイミドテープ、またはセラミックの積レイヤ基板も含まれる。図５Ａに例示されているボトムパッケージ基板４１２は、２つの金属レイヤ４２１，４２３を有し、それぞれの金属レイヤ４２１，４２３は特殊な電気回路を供給するように形成され、バイアス４２２によって互いに接続されている。ダイスは、通常、一般にダイス接着エポキシと称され、図５Ａにおいて４１３で示される接着剤を使って基板の表面に接着される。そして、図５Ａの構成において、ダイスが接着される基板の表面は、「上側」表面と称することができ、その表面上の金属レイヤは「上側」金属レイヤと称することができる。しかし、ダイス取り付け面は、使用においていかなる特定の方向性も有する必要がない。
図５ＡのボトムＢＧＡパッケージにおいて、ダイスは、電気的な接続を形成するために基板の上側金属レイヤのワイヤボンドサイトの上にワイヤボンドされる。ダイス４１４とワイヤボンド４１６とは、処理操作を促進するために、周囲および機械的なストレスからの保護を提供するモールディングコンパウンド４１７でカプセル化される。そして、第２（「トップ」）のパッケージが積み重ねられ得るボトムパッケージ上側表面４１９を提供する。はんだボール４１８は、例えば、コンピュータのような最終製品のマザーボード（図示しない）の基礎的な電気回路との相互接続を提供するため、基板の下側の金属レイヤ上の成形パッドの上にリフローされる。はんだマスク４１５，４２７は、電気的な接続のための接続位置で基礎的な金属を露出するように金属レイヤ４２１，４２３上で形成される。例えば、ワイヤボンドサイトと接続パッドとはワイヤボンド４１６とはんだボール４１８とを接続するためのものである。
図５Ａに示す形態において、トップパッケージ５００は、ランドグリッドアレイ（「ＬＧＡ」）パッケージであり、図１に例示するＢＧＡパッケージに似ている。しかし、基板の下側表面の接続パッドに設置されるはんだボールを有しない。この例では、特にトップパッケージ５００は、少なくとも１レイヤの金属レイヤを有するトップパッケージ基板５１２の上に取り付けられるダイス５１４を備える。様々な基板タイプのいずれもが使われ得る。図５Ａに例示されているトップパッケージ基板５１２は、２レイヤの金属レイヤ５２１，５２３を有し、それぞれは特殊な電気回路を供給するように形成され、バイアス５２２によって互いに接続されている。ダイスは、通常、一般にダイス接着エポキシと称され、図５Ａにおいて５１３で示される接着剤を使って基板の表面に接着される。そして、図５Ａの構成において、ダイスが接着される基板の表面は、「上側」表面と称され、その表面上の金属レイヤは「上側」金属レイヤと称される。しかし、ダイス取り付け面は、使用においていかなる特定の方向性も有する必要がない。
図５Ａに示すトップＬＧＡパッケージにおいては、ダイスは、電気的接続を形成するために基板の上側金属レイヤ上のワイヤボンドサイトの上にワイヤボンドされている。ダイス５１４とワイヤボンド５１６とは、処理操作を促進するために周囲や機械的なストレスに対して保護を供給するモールディングコンパウンド５１７によってカプセル化される。そして、モールディングコンパウンドは、トップパッケージ上側表面５１９を備える。トップパッケージ５００は、ボトムパッケージ４００の上に積み重ねられ、接着剤５０３を用いて接着される。はんだマスク５１５，５２７は、電気的接続のための接続位置で基礎的な金属を露出するように、金属レイヤ５２１，５２３の上に形成される。例えば、ワイヤボンドサイトはワイヤボンド５１６を接続するためのものである。
ボトムパッケージ４００の上に積み重ねられたトップパッケージ５００とボトムパッケージ４００との間のｚ軸相互接続は、それぞれのパッケージ基板の上側の金属レイヤに接続しているワイヤボンド５１８によって形成される。それぞれのワイヤボンド５１８の一端は、トップパッケージ基板５１２の上側金属レイヤ５２１のパッド上側表面に電気的に接続されている。そして、それぞれのワイヤボンドの他端は、ボトムパッケージ基板４１２の上側金属レイヤ４２１のパッド上側表面に接続されている。ワイヤボンドは、いかなるワイヤボンド技術によって形成してもよいが、例えば、ここで参照するU.S.5,226,582
に記載されているような公知技術によって形成してもよい。パッケージ相互間のｚ軸相互接続ワイヤボンドは、トップ基板の上側金属レイヤ上のパッド上側表面に溶着または圧着し、そしてそこから下方に向けてワイヤを引き、ボトム基板の上側金属レイヤ上のパッド上に溶融することにより形成しているものとして図５Ａに例として示されている。好ましくは、ワイヤボンドは逆の方向に形成することができる。即ち、ボトム基板の上側金属レイヤ上のパッド上側表面に溶着または圧着し、そしてそこから上方に向けてワイヤを引き、トップ基板の上側金属レイヤ上のパッド上に溶融させることにより形成することができる。好ましくは、パッケージ相互間のｚ軸相互接続のワイヤボンドの構成の選択は、積み重ねられた基板の縁部とそれらの接続面との幾何学的な配置に従って決定される。
図５Ａの積み重ねられたパッケージの形態において、それぞれのパッケージ基板のｚ軸相互接続パッドは、パッケージ基板の縁部近くの上側金属レイヤに配置されている。ｚ軸相互接続パッドの位置と配列とは、パッケージが積み重ねられた際に、トップパッケージ基板のｚ軸相互接続パッドが、ボトムパッケージの対応するｚ軸相互接続パッドの上に横たえるように概ね配置されている。好ましくは、トップパッケージ５００は、基板の金属レイヤの縁部に電気的にショートしないようにワイヤボンドにクリアランスを取るため、ボトムパッケージ４００の基板上側表面スペースよりも小さい基板上側表面スペースを備える。一度、ｚ軸相互接続ワイヤボンドが形成されると、モジュールのカプセル体が形成され、ｚ軸相互接続ワイヤボンドが囲まれて保護され、完成したモジュールに機械的な完全性が提供される。
トップとボトムパッケージ基板のｚ軸相互接続パッドの配置は、それぞれ図５Ｂおよび５Ｃに例示されている５００および４００に概ね示されている。図５Ｂに示すように、トップパッケージのｚ軸相互接続パッド５２４は、トップパッケージ基板５１２の上側表面５２５の縁部５０１に配置される上側金属レイヤの部分にパターン付すことにより形成される。縁部５０１は、上側表面５１９を備えるトップパッケージカプセル体の縁部５２６を越えて延びている。図５Ｃに示すように、ボトムパッケージのｚ軸相互接続パッド４２４は、トップパッケージ基板４１２の上側表面４２５の縁部４０１に配置される上側金属レイヤの部分にパターン付すことにより形成される。縁部４０１は、積み重ねられ横たわっているトップパッケージ基板５１２の上側表面スペース５１１を越えて延びており、そして、上側表面４１９を備えるボトムパッケージカプセル材料の縁部４２６をさらに越えて延びている。
図５Ａ，５Ｂ，５Ｃから明白なように、本発明に係るトップパッケージとボトムパッケージとの間のｚ軸相互接続は、トップパッケージ基板の縁部５０１のトップパッケージ相互接続パッド５２４とボトムパッケージ基板の縁部４０１のボトムパッケージ相互接続パッド４２４との間（上側接続、または、下側接続のいずれか一方）のワイヤボンドによって形成される。マルチパッケージモジュールの構成は、モジュールカプセル体５０７の構造により保護され、そして、はんだボール４１８は、マザーボード（図示しない）のような基礎的な電気回路との接続のため、ボトムパッケージ基板の下側の金属レイヤに露出されているはんだボールパッドの上にリフローされる。
上述のことから認められるように、本発明に係る構成は、マルチパッケージモジュールの組み立て前に、ＢＧＡおよびＬＧＡの両方のプレテストをすることができ、また、組み立てより先に適合しないパッケージの廃棄を可能にする。そして、それによって、高い最終モジュールテストの歩留まりを確実にすることができる。
マルチパッケージモジュールからの熱放散を改良するために、ヒートスプレッダがトップパッケージ上に設けられる。トップヒートスプレッダは、熱伝導性の物質から形成され、その上側表面の少なくともより中心領域が、ＭＰＭから離れて効率的な熱交換をするために、ＭＰＭの上側表面で周囲に向けて露出している。トップヒートスプレッダは、例えば、金属板（銅などの）であり、それはモールディング材料硬化処理プロセスの間にＭＰＭカプセル体に添付される。または、ヒートスプレッダは、トップパッケージの上に略平面な部分と、ボトムパッケージ基板の上側表面、またはその近くに配置される周辺の支持部または支持部材を有している。
一例として、図５Ｅは、本発明の別の形態によるＢＧＡ＋ＬＧＡのＭＰＭ５４を示す断面図である。その中で、「トップ」ヒートスプレッダはＭＰＭの上側表面に設けられている。ＭＰＭ５４における積み重ねられたパッケージの構成は、一般に図５ＡにおけるＭＰＭ５０の構成と同様であり、同様な構成は各図中の参照符号によって同一視される。この例におけるトップヒートスプレッダは、熱伝導性物質から形成され、トップパッケージの上に位置する略平面な中央部分５４４と、ボトムパッケージ基板４１２の上側表面に向けて延びている周辺の支持部５４６を有している。平面部分５４４の上側表面は、ＭＰＭから離れて効率的な熱交換をするために、ＭＰＭ上側表面で周囲に向けて露出している。トップヒートスプレッダは、例えば、金属板（銅などの）から、例えば打ち抜きすることによって形成される。支持部５４６は、任意で、接着剤（図示しない）を使って、ボトムパッケージ基板の上側表面に取り付けられ得る。マルチパッケージモジュールの構成は、モジュールカプセル体５０７の構成によって保護されて、ヒートスプレッダ支持部は、モールディング材料硬化処理の間にＭＰＭカプセル体５０７に封入される。図５Ｅに示すように、凹入部５４５のようなステップは、ヒートスプレッダの上側の平面部分５４４の周辺に供給されるため、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。本実施形態では、ヒートスプレッダ５４４の下側表面とＬＧＡモールド９１７の上側表面との間の隙間は、ＭＰＭモールドの薄いレイヤによって満たされている。
あるいは、図５Ｄの断面図に示すように、トップヒートスプレッダはＬＧＡモールドの上側表面に取り付けられ得る。ＭＰＭ５２で積み重ねられたパッケージの構成は、一般に図５ＡにおけるＭＰＭ５０の構成と同様であり、同じ構成は各図中の参照符号によって識別される。図５Ｄにおけるトップヒートスプレッダ５０４は、図５Ｅにおけるように、その上側表面の少なくともより中心領域が、ＭＰＭから離れて効率的な熱交換をするために周囲に露出している熱伝導性の物質で略平面なものである。トップヒートスプレッダは、例えば、金属板（銅のような）である。しかし、ここでは、トップヒートスプレッダ５０４は、接着剤５０６を使用して上側のパッケージカプセル体５１７の上側表面５１９に取り付けられる。接着剤５０６は、改良された熱放散を提供するため、熱伝導性の接着剤である。通常、トップヒートスプレッダは、トップパッケージモールドが少なくとも部分的に硬化処理された後で、モールディング材料がＭＰＭカプセル体５０７に注入される前に、トップパッケージモールドに取り付けられる。トップヒートスプレッダの周囲は、ＭＰＭモールディング材料によってカプセル化される。図５Ｄの形態において、凹入部５０５のようなステップは、ヒートスプレッダ５０４の外形に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。
さらなる代案として、図５Ａ中のようなＭＰＭは、支持部を有さず単に平面のヒートスプレッダを供給し得る。それはトップパッケージモールドの上側表面に取り付けられない。このような形態においては、図５Ｄの形態のように、トップヒートスプレッダは、例えば、金属板（例えば銅）のような熱伝導性の材料からなる略平面なものである。そして、少なくとも平面のヒートスプレッダの上側表面のより中央の領域は、ＭＰＭから離れて効率的な熱交換をするため周囲に向けて露出している。ここでは、単に平面のヒートスプレッダの下側表面とＬＧＡモールド５１７の上側表面５１９との間の隙間は、ＭＰＭモールドの薄いレイヤによって満たされている。そして、そのような単に平面のヒートスプレッダは、モールディング材料硬化処理の間にＭＰＭカプセル体５０７に取り付けられる。そのように取り付けられない単に平面のトップヒートスプレッダの周囲は、外周上に凹入部５０５のようなステップを与えられるため、図５Ｄの取り付けられた平面のヒートスプレッダのように、ＭＰＭモールディング材料によってカプセル化されることができ、そして、モールディングコンパウンドからレイヤ割れするのを減少させて構造におけるより機械的な完全性を得ることができる。
図５Ｄおよび５Ｅに示すように、ヒートスプレッダを有しているＭＰＭ構造は、改良された熱性能を供給する。
図６Ａには、本発明の形態に係るマルチパッケージモジュールの積み重ねられたパッケージが断面図に示されており、ＢＧＡボトムパッケージの上にＬＧＡトップパッケージが積み重ねられている。その中で、トップパッケージＬＧＡは、部分的にカプセル化されている。トップＬＧＡパッケージのモールディング材料は、制限された範囲と制限された量で適用され、後の処理において、特に後の動作テストにおいてワイヤボンドを保護するには十分である。他の事項について図６Ａの構成は、図５Ａに示されている。従って、この形態において、ボトムパッケージ４００は、図５Ａに詳述されているように構成され、トップパッケージ６００は、トップパッケージカプセル体の違いを除いて、図５Ａに詳述されているように概ね構成される。特に、ボトムパッケージ６００は、少なくとも１つの金属レイヤを有するトップパッケージ基板６１２の上に取り付けられるダイス６１４を備える。なお、様々な基板タイプのいずれもが使われ得る。図６Ａに例示されているトップパッケージ基板６１２は、２レイヤの金属レイヤ６２１，６２３を有し、それぞれは特殊な電気回路を供給するように形成され、バイアス６２２によって互いに接続されている。ダイスは、通常、図６Ａにおいて６１３で示されている一般にダイス接着エポキシと称される接着剤を使って、基板の表面に接着される。そして、図６Ａの構成において、ダイスが接着される基板の表面は、「上側」表面と称することができ、それに応じて、この基板の上の金属レイヤは「上側」または「トップ」金属レイヤと称することができる。しかし、ダイス取り付け面は、使用においていかなる特定の方向性も有する必要がない。
図６Ａに示すトップＬＧＡパッケージにおいては、ダイスは、電気的接続を形成するために基板の上側金属レイヤ上のワイヤボンドサイトの上にワイヤボンドされている。ダイス６１４とワイヤボンド６１６とは、処理操作を促進するために周囲や機械的なストレスに対しての保護を供給するモールディングコンパウンド６１７によってカプセル化される。本実施形態でのカプセル体６１７は、ダイス６１４の上側表面の多くがカプセル体にカバーされないように、例えば、ワイヤボンド、トップパッケージ基板およびトップパッケージダイスのそれぞれの接続箇所だけを包むように形成される。トップパッケージ６００は、ボトムパッケージ４００の上に載せられ、接着剤を用いて接着される。はんだマスク６１５，６２７は、電気接続のための接続位置で基礎となる金属を接触させるように、金属レイヤ６２１，６２３上に形成されている。例えば、ワイヤボンドサイトはワイヤボンド６１６を接続するためのものである。
積み重ねられたトップパッケージ６００とボトムパッケージ４００との間のｚ軸相互接続は、それぞれのパッケージ基板の上側の金属レイヤに接続しているワイヤボンド６１８によって形成される。マルチパッケージモジュールの構成は、モジュールカプセル体６０７の構造により保護され、そして、はんだボール４１８は、マザーボード（図示しない）のような基礎的な電気回路と接続するため、ボトムパッケージ基板の下側の金属レイヤに露出しているはんだボールパッドの上にリフローされる。
この構成の利点は、コストが削減されることである。部分的カプセル化は、ラインにおいてワイヤボンド工程と共に実行され（例えば、細いノズルを通しての分配、中空の針を通して注射器から分配）、その結果、より高いスループットが供給され、カプセル材料の使用量は減少する。部分的カプセル化の後、トップＬＧＡパッケージは、トップパッケージワイヤボンドを傷つけないようにするための特別な処理を使うことなくテストすることができる。
図６Ａに例示すようなマルチパッケージモジュールから熱放散を改良させるために、ヒートスプレッダは、トップパッケージの上に供給される。トップヒートスプレッダは、熱伝導性の物質から形成され、その上側表面の少なくともより中心領域が、ＭＰＭから離れて効率的な熱交換をするために、ＭＰＭの上側表面で周囲に向けて露出している。トップヒートスプレッダは、例えば、金属板（銅などの）であり、それはモールディング材料硬化処理の間にＭＰＭカプセル体に添付される。または、ヒートスプレッダは、トップパッケージの上に略平面な部分と、ボトムパッケージ基板の上側表面上、またはその近くに配置されている周辺の支持部または支持部材を有している。
一例として、図６Ｂは、本発明の他の実施形態によるＢＧＡ＋ＬＧＡのＭＰＭ６２を示す断面図である。その中で、「トップ」ヒートスプレッダはＭＰＭの上側表面に設けられている。ＭＰＭ６２で積み重ねられたパッケージの構成は、一般に図６ＡにおけるＭＰＭ６０の構成に類似していて、同様な構成は各図中の参照符号によって識別される。この例におけるトップヒートスプレッダは、熱伝導性の物質から形成され、トップパッケージの上に位置する略平面な中央部分６４４と、ボトムパッケージ基板４１２の上側表面に向けて延びている周辺の支持部６４６を有している。平面部分６４４の上側表面は、ＭＰＭから離れて効率的な熱交換をするために、ＭＰＭ上側表面で周囲に向けて露出している。トップヒートスプレッダは、例えば、金属板（銅などの）から形成され、例えば打ち抜きを行うことによって形成される。支持部６４６は、任意で、接着剤（図示しない）を使って、ボトムパッケージ基板の上側表面に取り付けられ得る。マルチパッケージモジュールの構成は、モジュールカプセル体６０７の構成によって保護されて、ヒートスプレッダ支持部は、モールディング材料硬化処理プロセスの間にＭＰＭカプセル体６０７に封入される。図６Ｂの形態において、凹入部６４５のようなステップは、ヒートスプレッダの上側の平面部分６４４の外周に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。この形態では、ヒートスプレッダ６４４の下側表面とダイス６１４の上側表面との間のスペースは、ＭＰＭモールドのレイヤにより満たされる。そして、そのレイヤは十分に薄いので、ヒートスプレッダ６４４は、ＬＧＡモールド６１７の周辺に干渉しない。
また、図６Ａの形態におけるようなＭＰＭは、支持部を有さず単に平面のヒートスプレッダを提供され得る。それはトップパッケージモールドの上側表面に取り付けられない。このような形態においては、図５Ｄの形態のように、トップヒートスプレッダは、例えば、金属板（例えば銅）のような熱伝導性の材料からなる略平面なものである。そして、少なくとも平面のヒートスプレッダの上側表面のより中央の領域は、ＭＰＭから離れて効率的な熱交換をするため周囲に向けて露出している。ここでは、図６Ｂの形態において、平面のヒートスプレッダの下側表面とダイス６１４の上側表面との間の隙間は、ＭＰＭモールドのレイヤによって満たされている。そして、それは十分に薄いので、ヒートスプレッダ６４４は、ＬＧＡモールド６１７の周辺に干渉しない。そしてここでは、図６Ｂの形態のように、そのような単に平面のヒートスプレッダは、モールディング材料硬化処理プロセスの間にＭＰＭカプセル体６０７に取り付けられる。そのような取り付けられない単に平面のトップヒートスプレッダの周囲は、図５Ｄの取り付けられた平面のヒートスプレッダのように、外周上に凹入部のようなステップを与えられてもよく、これにより、ＭＰＭモールディング材料によってカプセル化することができ、また、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的完全性を得ることができる。
更に代案として、図６Ａに示すような形態において、単に平面のヒートスプレッダのトップパッケージ６００への接続を許容するために、単に平面のトップヒートスプレッダの下側表面とダイス６１４の上側表面との間にスペーサが設けられる。スペーサは、ダイスとヒートスプレッダとに接着剤を用いて添付される。または、スペーサは、ヒートスプレッダの全体やスペーサ部として形成される。そのような形態においては、ヒートスプレッダのスペーサ部の下側表面は、ダイスの上側表面に接着剤を用いて取り付けられる。スペーサは、熱伝導性材料であるのが好ましく、そして、接着剤は、改良された熱放散を供給するため、熱伝導性接着剤であるのがよい。そのような形態では、トップヒートスプレッダは、トップパッケージモールドが少なくとも部分的に硬化処理された後で、モールディング材料がＭＰＭカプセル体６０７に注入される前に、トップパッケージモールドに取り付けられる。トップヒートスプレッダの外形は、ＭＰＭモールディング材料でカプセル化される。図５Ｄの形態のように、凹入部のようなステップは、単に平面のヒートスプレッダの外周に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。
図６Ｂに例示するように、ヒートスプレッダを有しているＭＰＭ構造は改良された熱性能を供給することができる。
図７は、本発明の別の形態による積み重ねられたマルチパッケージモジュールを示す断面図である。図７では、トップＬＧＡパッケージはＢＧＡボトムパッケージの上に積み重ねられており、単一の金属レイヤである基板がトップＬＧＡパッケージとして用いられている。その他の点について、図７に示されている構成は、実質的に図５Ａに示されている。したがって、この形態では、ボトムパッケージ４００は、図５Ａに詳述されているように構成され、トップパッケージ７００は、トップパッケージ基板の構成の違いを除いて、図５Ａに詳述されているように概ね構成される。特に、トップパッケージ７００は、単一金属レイヤ７２１を有するトップパッケージ基板７１２の上に取り付けられるダイス７１４を備えており、特殊な電気回路を供給するように形成されている。ダイスは、通常、一般にダイス接着エポキシと称され、図７において７１３で示される接着剤を使って基板の表面に接着される。そして、図７の構成において、ダイスが接着される基板の表面は、「上側」表面と称され、その表面上の金属レイヤは「上側」金属レイヤまたは「トップ」金属レイヤと称される。しかし、ダイス取り付け面は、使用においていかなる特定の方向性も有する必要がない。
図７の形態に示すトップＬＧＡパッケージにおいては、ダイスは電気的接続を形成するために基板の上側金属レイヤ上のワイヤボンドサイトの上にワイヤボンドされている。ダイス７１４とワイヤボンド７１６とは、処理操作を促進するために周囲や機械的なストレスに対して保護を供給するモールディングコンパウンド７１７によってカプセル化される。図７に示す形態におけるカプセル体７１７は、ダイスだけでなくワイヤボンドおよびそれらの接続部もカバーし、カプセル体はダイス全体と相互接続との上に表面７１９を有するように図５Ａの形態のように形成される。好適には、このカプセル体は代わりに図６Ａの形態に示すように形成されてもよい。即ち、それは、ワイヤボンド、トップパッケージ基板およびトップパッケージダイスのそれぞれの接続箇所のみを包むように形成されることとしてもよい。これにより、ダイスの上側表面の多くは、カプセル体によってカバーされない。トップパッケージ７００は、ボトムパッケージ４００の上に積み重ねられ、符号７０３で示される接着剤を用いて接着される。はんだマスク７１５は、電気接続するための接続位置で基礎となる金属を露出するように、金属レイヤ７２１上に形成されている。例えば、ワイヤボンドサイトはワイヤボンド７１６を接続するためのものである。
積み重ねられたトップパッケージ７００とボトムパッケージ４００との間のｚ軸相互接続は、それぞれのパッケージ基板の上側の金属レイヤに接続しているワイヤボンド７１８によって形成される。マルチパッケージモジュールの構成は、モジュールカプセル体７０７の構造により保護され、そして、はんだボール４１８は、マザーボード（図示しない）のような基礎的な電気回路と接続するため、ボトムパッケージ基板の下側の金属レイヤに露出しているはんだボールパッドの上にリフローされる。
この構成の利点は、トップＬＧＡパッケージに２つの金属レイヤからなる基板を有している構成の場合に比して、１つの金属レイヤからなる基板による低コストのため、コストが削減されることである。さらに、この構成は、単一金属レイヤからなる基板が２つまたはそれ以上の金属レイヤを有している基板より薄いので、低いパッケージ外形を供給する。
図８は、本発明の他の実施形態によるＢＧＡ＋ＬＧＡのＭＰＭ８０を示す断面図である。その中で、ヒートスプレッダと電気遮蔽材とはボトムパッケージに設けられている。図８に例示される形態では、ボトムボールグリッドアレイ「ＢＧＡ」パッケージ４０２の上に積み重ねられたトップランドグリッドアレイ（「ＬＧＡ」）パッケージ８００を備える。その中で、トップＬＧＡパッケージは、一般に、図５Ａに示すトップＬＧＡパッケージのように構成される。好ましくは、図６Ａに詳述されているようなただ単一金属レイヤを有するＬＧＡが、図８Ａの形態におけるトップＬＧＡに代わりに用いられ得る。図８Ａにおいて、トップパッケージ８００は、図１に例示するＢＧＡパッケージに似ている。しかし、基板の下側表面の接続パッドに設置されるはんだボールを有しない。特に、この例では、トップパッケージ８００は、少なくとも１つの金属レイヤを有するトップパッケージ基板８１２に取り付けられるダイス８１４を備える。なお、様々な基板タイプのいずれもが使われ得る。図８Ａに例示されているトップパッケージ基板８１２は、２つの金属レイヤ８２１，８２３を有し、それぞれは特殊な電気回路を供給するように形成され、バイアス８２２によって互いに接続されている。ダイスは、通常、一般にダイス接着エポキシと称され、図８Ａにおいて８１３で示される接着剤を使って基板の表面に接着される。そして、図８Ａの構成において、ダイスが接着される基板の表面は、「上側」表面と称され、その表面上の金属レイヤは「上側」または「トップ」金属レイヤと称される。しかし、ダイス取り付け面は、使用においていかなる特定の方向性も有する必要がない。
図８Ａの形態に示すトップＬＧＡパッケージにおいては、ダイスは電気的接続を形成するために基板の上側金属レイヤ上のワイヤボンドサイトの上にワイヤボンドされている。ダイス８１４とワイヤボンド８１６とは、処理操作を促進するために周囲や機械的なストレスに対して保護を供給するモールディングコンパウンド８１７によってカプセル化される。はんだマスク８１５，８２７は、電気接続するための接続位置で基礎となる金属を露出するように、金属レイヤ８２１，８２３上に形成されている。例えば、ワイヤボンドサイトはワイヤボンド８１６を接続するためのものである。
図８Ａの形態において、ボトムＢＧＡパッケージ４０２は、後述するように、図８ＡのボトムＢＧＡパッケージがモールディングコンパウンドによってカプセル化されず、その代わりに電気遮蔽材としてさらに機能し得るヒートスプレッダによって供給されることを除いて、図１で示すような従来のＢＧＡパッケージである。従って、この形態では、ボトムパッケージ４０２は、少なくとも１つの金属レイヤを有するボトムパッケージ基板４１２の上に取り付けられるダイス４１４を備える。なお、様々な基板タイプのいずれもが使われ得る。例えば、２から６つの金属レイヤを有するラミネート、または４から８つの金属レイヤを有する基板、あるいは１または２つの金属レイヤを有する柔軟なポリイミドテープ、またはセラミックのマルチレイヤ基板も含まれる。図８Ａに例示されているボトムパッケージ基板４１２は、２つの金属レイヤ４２１，４２３を有し、それぞれは特殊な電気回路を供給するように形成され、バイアス４２２によって互いに接続されている。ダイスは、通常、図８Ａにおいて４１３で示されている一般にダイス接着エポキシと称される接着剤を使って、基板の表面に接着される。そして、図８Ａの構成において、ダイスが接着される基板の表面は、「上側」表面と称され、その表面の金属レイヤは「上側」金属レイヤと称される。しかし、ダイス取り付け面は、使用においていかなる特定の方向性も有する必要がない。
図８Ａに示すボトムＢＧＡパッケージにおいては、ダイスは、電気的接続を形成するために基板の上側金属レイヤ上のワイヤボンドサイトにワイヤボンドされている。はんだボール４１８は、例えば、コンピュータのような最終製品のマザーボード（図示しない）の基礎的な電気回路との相互接続を提供するため、基板の下側の金属レイヤ上のモールディングパッドの上にリフローされる。はんだマスク４１５，４２７は、電気的な接続のための接続位置で基礎的な金属を露出するように金属レイヤ４２１，４２３上で形成される。例えば、ワイヤボンドサイトと接続パッドとはワイヤボンド４１６とはんだボール４１８とを接続するためのものである。
マルチパッケージモジュール８０のボトムＢＧＡパッケージ４０２は、金属製の（例えば、銅）ヒートスプレッダを備えている。それは、下側のＢＧＡのダイスからの電磁放射線を電気で抑制するための電気遮蔽材としてさらに機能する。その結果、上側パッケージのダイスとの干渉を予防する。ヒートスプレッダ４０６の「トップ」平面部は、基板４１２上のダイス４１４上に、脚または側壁４０７によって支えられる。接着剤のスポットまたはライン４０８は、ボトム基板の上側表面にヒートスプレッダサポート４０７を取り付ける役目をする。接着剤は、導電性の接着剤とすることができ、そして、基板４１２の上側の金属レイヤ４２１に、特に、回路の接地層に電気的に接続されることができる。その結果、電気遮蔽材としてのヒートスプレッダを形成する。または、接着剤は、導電性を有しない接着剤とすることができ、そのような構成では、ヒートスプレッダは熱拡散装置としてのみ機能する。ヒートスプレッダ４０６の支持部と上面部とは、ダイス４１４とワイヤボンド４１６とを囲み、そして、処理操作を促進するために周囲や機械的なストレスから、特に、ＭＰＭ組み立て前のテストの間で、これらの構造を保護する役目をする。
マルチパッケージモジュール８０のトップパッケージ８００は、ヒートスプレッダ／遮蔽材４０６の平面上のボトムパッケージ４０２上に積み重ねられて、接着剤８０３を使って取り付けられる。熱放散を改善するために、接着剤８０３は熱伝導性である。そして、ＬＧＡパッケージ基板の下側の金属レイヤにヒートスプレッダ４０６の電気接続を形成するために、接着剤８０３は導電性とすることができる。または、電気的に絶縁しているため、電気接続を防止し得る。
本発明によるトップパッケージ８００とボトムパッケージ４０２との間のｚ軸相互接続は、トップパッケージ基板８１２の縁部のトップパッケージ相互接続パッドとボトムパッケージ基板４０２の縁部のボトムパッケージ相互接続パッドとの間でワイヤボンド８１８によって形成される。ワイヤボンドはアップ接続またはダウン接続のどちらかで形成される。マルチパッケージモジュールの構成は、モジュールカプセル体８０７の構造により保護される。隙間は、カプセル封入の間に囲まれたスペースを埋めるためのＭＰＭモールディング材料を与えるために、ヒートスプレッダの支持部４０７によって形成される。
はんだボール４１８は、マザーボード（図示しない）のような基礎的な電気回路と接続するため、ボトムパッケージ基板の下側の金属レイヤに露出しているはんだボールパッドの上にリフローされる。
上述のように、本発明の構成は、マルチパッケージモジュールの組み立て前に、ＢＧＡとＬＧＡの両方のプレテストをすることができ、また、組み立てより先に適合しないパッケージの廃棄を可能にする。そして、それによって、高い最終モジュールテストの歩留まりを確実にすることができる。
マルチパッケージモジュールからの熱放散を改良するために、ヒートスプレッダはトップパッケージ上に設けることができる。トップヒートスプレッダは、熱伝導性の物質から形成され、その上側表面の少なくともより中心領域が、ＭＰＭから離れて効率的な熱交換をするために、ＭＰＭの上側表面で周囲に向けて露出している。トップヒートスプレッダは、例えば、金属板（銅などの）であり、それはモールディング材料硬化処理プロセスの間にＭＰＭカプセル体に添付される。または、ヒートスプレッダは、トップパッケージの上に略平面な部分と、ボトムパッケージ基板の上側表面上、またはその近くに配置されている周辺の支持部または支持部材を有している。
一例として、図８Ｂは、本発明の別の形態によるＢＧＡ＋ＬＧＡのＭＰＭ８２を示す断面図である。その中で、「トップ」ヒートスプレッダはＭＰＭの上側表面に設けられている。ＭＰＭ８２で積み重ねられたパッケージの構成は、一般に図８ＡにおけるＭＰＭ８０の構成に類似していて、同様な構成は各図中の参照符号によって同一視される。この例におけるトップヒートスプレッダは、熱伝導性の物質から形成され、トップパッケージの上に位置する略平面な中央部分８０４と、ボトムパッケージ基板４１２の上側表面に向けて延びている周辺の支持部８０６を有している。平面部分８０４の上側表面は、ＭＰＭから離れて効率的な熱交換をするために、ＭＰＭ上側表面で周囲に向けて露出している。トップヒートスプレッダは、例えば、金属板（銅などの）から形成され、例えば打ち抜きすることによって形成される。支持部８０６は、任意で、接着剤（図示しない）を使ってボトムパッケージ基板の上側表面に取り付けられ得る。マルチパッケージモジュールの構成は、モジュールカプセル体８０７の構成によって保護されて、ヒートスプレッダ支持部は、モールディング材料硬化処理の間にＭＰＭカプセル体８０７に封入される。図８Ｂの形態において、凹入部８０５のようなステップは、ヒートスプレッダの上側の平面部分８０４の外周に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。この形態において、ヒートスプレッダ８０４の下側表面とＬＧＡモールド８１７の上側表面８１９との間のスペースは、ＭＰＭモールドの薄いレイヤにより満たされる。
代わりに、トップヒートスプレッダは、支持部を有さず、例えば、金属板（銅などの）などの熱伝導性の材料の概ね平面のものとしてもよい。平面のヒートスプレッダの上側表面の少なくともより中心領域は、ＭＰＭから離れて効率的な熱交換をするために周囲に露出している。そのような単に平面のヒートスプレッダは、ヒートスプレッダがトップパッケージモールドの上側表面に取り付けられる場合に、図８Ｃにおいて８４４で示される。しかし、図８Ｂでは、ヒートスプレッダは、トップパッケージモールドの上側表面に接続されない。その代わりに、単に平面のヒートスプレッダの下側表面とＬＧＡモールド８１７の上側表面８１９との間のスペースは、ＭＰＭモールドの薄いレイヤによって満たされており、そのような単に平面のヒートスプレッダは、モールディング材料硬化処理の間にＭＰＭカプセル体８０７に取り付けられる。単に平面のトップヒートスプレッダの外形は、図８Ｂのような形態において、ＭＰＭモールディング材料でカプセル化され得る。そして、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得るため、外周に凹入部のようなステップ（図８Ｃに示す単に平面のトップヒートスプレッダ８４４における凹入部８４５参照）を備える。
あるいは、図８Ｃの断面図に示すように、トップヒートスプレッダはＬＧＡモールドの上側表面に取り付けられ得る。ＭＰＭ８４で積み重ねられたパッケージの構成は、一般に図８ＡにおけるＭＰＭ８０の構成に類似していて、同様な構成は各図中の参照符号によって識別される。図８Ｃにおけるトップヒートスプレッダ８４４は、図８Ｂにおけるように、その上側表面の少なくともより中心領域が、ＭＰＭから離れて効率的な熱交換をするために周囲に露出している熱伝導性の物質で略平面なものである。トップヒートスプレッダは、例えば、金属板（銅のような）である。しかし、ここでは、トップヒートスプレッダ８０４は、接着剤８４６を使用して上側のパッケージカプセル体８１７の上側表面８１９に取り付けられる。接着剤８４６は、改良された熱放散を提供するため、熱伝導性の接着剤である。通常、トップヒートスプレッダは、トップパッケージモールドが少なくとも部分的に硬化処理された後で、モールディング材料がＭＰＭカプセル体８４７に注入される前に、トップパッケージモールドに取り付けられる。トップヒートスプレッダの周囲は、ＭＰＭモールディング材料によってカプセル化される。図８Ｃの形態において、凹入部８４５のようなステップが、ヒートスプレッダ８４４の外形に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。
図８Ａ，８Ｂ，８Ｃに示すような構成の利点は、有効な熱性能であり、そして、任意のボトムパッケージでの電気遮蔽である。そして、それは特に重大な危機となり得る。例えば、ＭＰＭにおいて、それはＲＦとデジタルチップとを接続する。全てのアプリケーションについてボトムパッケージヒートスプレッダとトップヒートスプレッダとの両方を備える必要はない。いずれか一方または他方が、最終製品のニーズに応じて用いられる。
図９Ａは、本発明の他の実施形態に係るマルチパッケージモジュールを示している断面図である。本図において、下向きダイスであるフリップチップＢＧＡはＬＧＡを積み重ねられている。下側のＢＧＡにおいて、ダイスは基板と接続されたフリップチップであり、ダイスと基板の間のスペースはアンダーフィルされる。このＢＧＡはＭＰＭに組み込まれる前にテストされ得る。ダイスの裏面は、接着剤によってトップＬＧＡを取り付け可能である。ワイヤボンドによってモジュール基板へのトップＬＧＡのｚ軸相互接続がされ、ＭＰＭは形成される。この構成の主要な利点は、ＢＧＡの上のフリップチップ接続が高い電気的性能を備えることである。
図９Ａに関して、ボトムＢＧＡフリップチップパッケージは、パターン付けられた金属レイヤ３２１を有している基板３１２を備える。そして、その上に、はんだ隆起部、金のスタッド隆起部、または異方的に案内するフィルムまたはペーストなどのフリップチップ隆起部３１６によってダイス３１４が接続される。なお、様々な基板タイプのいずれもが使われ得る。図９Ａに例示されたボトムパッケージ基板３１２は、２つの金属レイヤ３２１，３２３を有しており、それぞれは適切な電気回路を提供するために形成されて、バイアス３２２によって接続されている。フリップチップ隆起部は、ダイスの機能面が、基板の上向きに面してパターン付けられた金属レイヤに関連して下向きに面するように、ダイスの機能面上の隆起パッドのパターン付けられた配列に取り付けられる。そのような配置は、下向きダイスフリップチップパッケージと称することができる。ダイスと基板との間のポリマーアンダーフィル３１３は、周囲からの保護を提供し、そして構造についての機械的な完全性を付加する。
マルチパッケージモジュール９０のトップＬＧＡパッケージ９００は、一般に、図７に示すマルチパッケージモジュール７０のトップＬＧＡパッケージ７００に類似して構成される。特に、トップパッケージ９００は、適切な電気回路を提供するためにパターン付けられている単一金属レイヤ９２１を有しているトップパッケージ基板９１２の上に取り付けられているダイス９１４を備える。ダイスは、通常、図９Ａにおいて９１３で示されている一般にダイス接着エポキシと称される接着剤を使って、基板の表面に接着される。そして、図９Ａの構成において、ダイスが接着される基板の表面は、「上側」表面と称することができ、それに応じて、この基板の上の金属レイヤは「上側」金属レイヤまたは「トップ」金属レイヤと称することができる。しかし、ダイス取り付け面は、使用においていかなる特定の方向性も有する必要がない。
図９Ａの形態におけるトップＬＧＡパッケージにおいて、ダイスは、電気的接続を形成するために基板の上側金属レイヤ上のワイヤボンドサイトにワイヤボンドされている。ダイス９１４とワイヤボンド９１６は、処理操作を促進するために、周囲および機械的なストレスからの保護を提供するモールディングコンパウンド９１７でカプセル化される。図９Ａに示す形態におけるカプセル体９１７は、ダイスだけでなくワイヤボンドとそれらの接続部もカバーし、カプセル体はダイス全体と相互接続との上に表面９１９を有している。好ましくは、このカプセル体の代わりに図６Ａの形態に示すように形成されてもよい。即ち、それは、ワイヤボンド、トップパッケージ基板およびトップパッケージダイスのそれぞれの接続部のみを包むように形成されてもよい。したがって、ダイスの上側表面の多くは、カプセル体によってカバーされていなくてもよい。トップパッケージ９００は、ボトムパッケージ３００上に積み重ねられて、９０３で示される接着剤を使って取り付けられる。はんだマスク９１５は、電気的接続のための接続位置、例えば、ワイヤボンド９１６を接続するためのワイヤボンドサイトで、基礎となる金属を露出するように金属レイヤ９２１上に形成される。
積み重ねられたトップパッケージ９００およびボトムパッケージ３００間のｚ軸相互接続は、それぞれのパッケージ基板のトップ金属レイヤを接続しているワイヤボンド９１８を介して形成される。マルチパッケージモジュールの構成は、モジュールカプセル体９０７の構成によって保護される。はんだボール３１８は、コンピュータなどの最終製品のマザーボード（図示しない）などの基礎的な電気回路との接続のため、ボトムパッケージ基板の下側の金属レイヤの露出されたはんだボールパッドの上にリフローされる。はんだマスク３１５，３２７は、電気的な接続のための接続位置で基礎的な金属を露出するように金属レイヤ３２１，３２３上で形成される。例えば、ワイヤボンドサイトと接続パッドはワイヤボンド９１８とはんだボール３１８とを接続するためのものである。
図９Ａに例として詳述されている下向きダイスの状態のフリップチップＢＧＡの上に積み重ねられたＬＧＡを有している構成は、図８Ｂまたは８Ｃに示すようにヒートスプレッダ／電気遮蔽材によって概ね組み立てられ得る。したがって、図９Ｂは、本発明の他の実施形態に係るマルチパッケージモジュールを示している断面図である。それにおいて、下向きダイスの状態のフリップチップＢＧＡは、図９Ａの形態のように、ＬＧＡを積み重ねられて、そして、下側のＢＧＡにヒートスプレッダ／遮蔽材が供給される。
特に、図９Ｂに示すように、マルチパッケージモジュール９２のボトムＢＧＡパッケージ３００には、金属（例えば銅）ヒートスプレッダが提供される。それは、下側のＢＧＡにおいてダイスからのいかなる電磁放射線であっても電気的に抑制するための電気遮蔽材としてさらに機能する。その結果、上側のパッケージにおいてダイスとの干渉を防止する。ヒートスプレッダ９０６の「トップ」の平面部は、基板３１２の上であって、ダイス３１４の上にある脚または側壁９０９によって支持される。接着剤のスポットまたはライン９０８は、ヒートスプレッダ支持部９０９を底の基板の上側表面に取り付ける役目を有する。接着剤は導電性の接着剤とすることができ、基板３１２のトップの金属レイヤ３２１、特に、回路の接地面に電気的に接続され得る。従って、電気遮蔽材としてヒートスプレッダを確立することができる。または、接着剤は非導電性とすることができ、そのような構成の場合、ヒートスプレッダは、熱拡散装置としてのみ作用する。ヒートスプレッダ９０６の支持部および上部は、ダイス３１４を取り囲んでおり、処理操作を促進するため、特に、ＭＰＭを組み立てる前のテストの間で、周囲や機械的なストレスから保護するために役立つ。
マルチパッケージモジュール９２のトップパッケージ９００は、ボトムパッケージ３００上でヒートスプレッダ／シールド９０６の平面上に積み重ねられて、接着剤９０３を使って取り付けられる。接着剤９０３は、熱放散を改善するために熱伝導性とすることができる。また、接着剤９０３は、ＬＧＡパッケージ基板の下側の金属レイヤとヒートスプレッダ９０６との電気的な接続を形成するために、導電性とすることができる。または、電気的に絶縁している状態とすることができ、その結果、電気的な接続を防止することができる。
本発明によるトップパッケージ９００とボトムパッケージ３００との間のｚ軸相互接続は、トップパッケージ基板９１２の縁部のトップパッケージ相互接続パッドとボトムパッケージ基板３００の縁部のボトムパッケージ相互接続パッドとの間でワイヤボンド９１８によって形成される。ワイヤボンドは、上側接続または下側接続のどちらかの方法で成形されてもよい。マルチパッケージモジュールの構成は、モジュールカプセル体９０７の構成によって保護される。隙間は、カプセル化の間にＭＰＭモールディング材料に囲まれたスペースを埋めさせるために、ヒートスプレッダの支持部９０７によって提供される。
はんだボール３１８は、マザーボード（図示しない）などの基礎的な電気回路との接続のため、ボトムパッケージ基板３００の下側の金属レイヤ上の露出されたはんだボールパッドの上にリフローされる。
好ましいことに、本発明による構成は、マルチパッケージモジュールへ組み込む前にＢＧＡとＬＧＡ両方のプレテストを可能とし、組み立てに先がけて適合しないパッケージの廃棄をすることが可能となる。その結果、高い最終的なモジュールテスト歩留まりを確実にすることができる。
本実施形態によるフリップチップボトムパッケージのプロセッサチップは、例えば、ＡＳＩＣ、ＧＰＵ、ＣＰＵであり、ＡＳＩＣがよく用いられる。そして、トップパッケージは、メモリパッケージまたはＡＳＩＣパッケージである。トップパッケージがメモリパッケージである場合には、それは積み重ねられたダイスメモリパッケージであってもよい。シールドされたフリップチップ下向きダイスボトムパッケージは、より高速のアプリケーション、特に、モバイル通信アプリケーションと同様のＲＦ周波数処理に特に適している。
付加的に、（図９Ａまたは９Ｂに示されているように）下向きダイス構成のフリップチップボトムパッケージを有しているＭＰＭは、ヒートスプレッダを与えられる。
図９Ａまたは９Ｂに例示するように、マルチパッケージモジュールから改善された熱放散のために、ヒートスプレッダはトップパッケージの上に与えられる。トップヒートスプレッダは、熱伝導性の物質から形成され、その上側表面の少なくともより中心領域が、ＭＰＭから離れて効率的な熱交換をするために、ＭＰＭの上側表面で周囲に向けて露出している。トップヒートスプレッダは、例えば、金属板（銅などの）であり、それはモールディング材料硬化処理の間にＭＰＭカプセル体に取り付けられる。または、ヒートスプレッダは、トップパッケージの上に略平面な部分と、ボトムパッケージ基板の上側表面上、またはその近くに配置されている周辺の支持部または支持部材を有している。
例として示す図９Ｃは、本発明の他の実施形態に係るＢＧＡとＬＧＡとが積み重ねられたＭＰＭ９４を示している断面図である。それにおいて、トップヒートスプレッダはＭＰＭの上側表面に与えられている。ＭＰＭ９４における積み重ねられたパッケージの構成は、一般に図９ＢにおけるＭＰＭ９２の構成に類似していて、同様な構成は各図中の参照符号によって同一視される。この例におけるトップヒートスプレッダは、熱伝導性の物質から形成され、トップパッケージの上に位置する略平面な部分９４４と、ボトムパッケージ基板３１２の上側表面に向けて延びている周辺の支持部９４６を有している。平面部９４４の上側表面は、ＭＰＭから離れて効率的な熱交換をするためにＭＰＭの上側表面で周囲に向けて露出する。トップヒートスプレッダは、例えば、金属板（銅などの）から、例えば打ち抜きすることによって形成される。支持部９４６は、任意で、接着剤（図示しない）を使って、ボトムパッケージ基板の上側表面に取り付けられ得る。マルチパッケージモジュールの構成は、モジュールカプセル体９０７の構成によって保護されて、ヒートスプレッダの支持部はモールディング材料硬化処理プロセスの間にＭＰＭカプセル体９０７に嵌め込まれる。図９Ｃにおいて、凹入部９４５のようなステップがヒートスプレッダの上部平面９４４の外周に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。本実施形態において、ヒートスプレッダ９４４の下側表面とダイス９１４の上側表面との間のスペースは、ＭＰＭモールドのレイヤにより満たされている。そして、ヒートスプレッダ９４４は周辺のＬＧＡモールド９１７と干渉しない程度に十分な厚さである。
代わりに、図９Ａまたは９Ｂに示すようなＭＰＭは、支持部を有さず、単に平面のヒートスプレッダを提供され得る。そのような単に平面のヒートスプレッダは、トップパッケージモールド５１７の上側表面５１９に、接着剤を使って取り付けられる。または、その代わりに、図９Ａまたは９Ｂに示すＭＰＭは、トップパッケージモールドの上側表面に取り付けられない単に平面のヒートスプレッダを提供され得る。そのような形態において、図５Ｄに示すように、トップヒートスプレッダは、例えば、金属板（銅などの）などのような熱伝導性の物質で略平面なものとすることができる。そして、平面状のヒートスプレッダの上側表面の少なくともより中心領域が、ＭＰＭから離れて効率的な熱交換をするために、ＭＰＭの上側表面で周囲に向けて露出されている。ここで、図９Ｃに示すように、平面状のヒートスプレッダの下側表面とトップパッケージ９００の間のスペースは、ＭＰＭのレイヤによって満たされる。そして、ここで、図９Ｃに示すように、そのような単に平面状のヒートスプレッダは、モールディング材料硬化処理プロセスの間にＭＰＭカプセル体９０７に取り付けられる。そのような接続されていない単に平面状のトップヒートスプレッダの周囲は、図５Ｄに示す接続された平面状のヒートスプレッダの場合のように、ＭＰＭモールディング材料によってカプセル化され得る。そして、その周囲には、凹入部のようなステップが設けられ、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。
図９Ｃに例示するようなヒートスプレッダを有するＭＰＭの構成は、改善された熱性能を提供することができる。
本発明によるＭＰＭのボトムパッケージは、上向きダイス構成でフリップチップパッケージとすることができる。この場合、ボトムパッケージダイスはボトムパッケージ基板の下側表面に配置される。普通、そのような構成のボトムパッケージダイス取り付け領域は、基板のほぼ中央の領域に位置され、そして、第２次相互接続ボールは、基板の縁部のうち２つまたは４つ（一般にはそれ以上）の近くに周辺的に配置される。上向きダイスフリップチップとそのフリップチップ相互接続構成は、第２次相互接続構成のスタンドオフ高さ範囲内に位置していて、それに応じて、そのような構成におけるボトムパッケージダイスは、ＭＰＭの全厚さに何も寄与しない。さらに、上向きダイス構成は、一般に下向きダイス構成の結果として生じるネットリストが逆になる効果を避けることができる。
特に、例として、図１０Ａは、本発明の別の形態に従ったマルチパッケージモジュール１０１を示している断面図ある。この場合、ダイスが積み重ねられたランドグリッドアレイパッケージ１０００は、上向きダイス構成３０２のフリップチップＢＧＡの上に積み重ねられて、積み重ねられたパッケージはワイヤボンドによって相互接続される。ボトムＢＧＡパッケージ３０２では、ダイス３４４はＢＧＡ基板３４２の下側に取り付けられる。
図に示すように、ボトムパッケージダイスは、ボトムパッケージの下側の、周辺に配置されたはんだボールの間の領域にあるので、この構成はより薄いＭＰＭを提供する。そのような構成は、それがフリップチップ接続を備えるからだけでなく、より短い金属トレースを備え、そしてダイスとはんだボールとの間の接続のためのバイアス（図９Ａまたは９Ｂにおいて、構成に必要とされているように）を必要とせずに、ダイスのはんだボールへのより直接的な電気的接続を提供するので、より高い電気的性能を有することができる。さらに、いくつかのアプリケーションで要求される場合には、上向きダイス構成は、このパッケージにおけるワイヤボンディングにネットリスト互換性を可能にする。ネットリストとは、ダイスおよびはんだボール間のすべての接続対の合計である。ダイスが「下向きダイス」で上向きに面している場合には、それは、ダイスが「上向きダイス」で下向きに面している場合のように、同じダイスでの鏡像パターンである接続パターンを有している。
図１０Ａに示すような構成において、トップＬＧＡパッケージは、ＢＧＡの上側に接着剤で取り付けられ、それから、ワイヤボンドされモールドされる。図１０Ａから１０Ｅに例示する形態において、１つ以上のダイス（２つまたは、それ以上）が、トップパッケージに積み重ねられる。積み重ねられたダイスパッケージは、パッケージの中に５つまで積み重ねられたダイスを有するバージョンとして産業においてよく設置される。ダイスは様々なサイズを有し、そして、積み重ねられたダイスパッケージのダイスは、同じまたは相対的に違うサイズを有する。ダイスは、一般に正方形または長方形であり、様々な寸法の長方形または正方形のダイスは、積み重ねられたダイスパッケージにおいて積み重ねられる。ダイスが長方形であるか、または様々な寸法を有している場合には、ダイスは、積み重ねた下側のダイスの縁部が、その上に積み重ねられた上側のダイスの縁部を越えるようにして積み重ねられる。図１０Ａで示すように、積み重ねた２つのダイスは、同じ大きさである。そのような形態、または積み重ねた上側のダイスが下側のダイスより大きい場合においては、スペーサは、すべてのダイスのＬＧＡ基板へのワイヤボンドを可能にするようにダイスの間で組み立てられる。図１０Ｂは、積み重ねた上側のダイスが下側のダイスより小さいか、または、その代わりに、ダイスが積み重ねた上側の縁部が積み重ねた下側の縁部を越えるように積み重ねられる例を示している。図１０Ｂのような形態において、スペーサは必要ではない。なぜなら、下側のダイスの投影している縁部のワイヤボンドサイトは、その上に積み重ねられるダイスからの干渉がない状態で、ワイヤボンドすることができるからである。
図１０Ａに示すように、ボトムフリップチップＢＧＡパッケージ３０２は、ダイス３４４が、はんだ隆起部、金のスタッド隆起部、または異方的に案内するフィルムまたはペーストなどのフリップチップ隆起部３４６によって接続される部分にパターン付けられた金属レイヤ３５３を有している基板３４２を備える。様々な基板タイプのいずれも用いられ得る。図１０Ａに例として示されたボトムパッケージ基板３４２は、２つの金属レイヤ３５１、３５３を有しており、それぞれは適切な電気回路を提供するために形成されている。ボトムパッケージ基板３４２は、さらに、誘電性のレイヤ３５４、３５６の間にはさまれた金属レイヤ３５５を有する。金属レイヤ３５５は、金属レイヤ３５１，３５３のバイアスでの接続を可能とするために、所定の位置に空所を有している。その結果、それに応じて、パターン付けられた金属レイヤ３５１，３５３の所定の部分は、基板のレイヤ３５４，３５６を通して、そしてはさまれた金属レイヤ３５５の空所を通してバイアスによって接続される。パターン付けられた金属レイヤ３５３の所定の部分は、挟まれた金属レイヤ３５５に基板のレイヤ３５６を通してバイアスによって接続される。
フリップチップ隆起部３４６は、ダイスの機能面上の隆起パッドの形成された配列に取り付けられ、そして、ダイスの機能面が、基板の下向きに面してパターン付けられた金属レイヤに関連して上向きに面する場合に、そのような配置は、「上向きダイス」フリップチップパッケージと称される。ダイスと基板のダイス取り付け領域との間のポリマーアンダーフィル３４３は、周囲からの保護を提供し、機械的な完全性を構成に追加する。
上記のように、金属レイヤ３５１，３５３は、適切な電気回路を提供するためにパターン付けられて、挟まれた金属レイヤ３５５は、上側と下側の金属レイヤ３５１，３５３の所定のトレースの間で相互接続（挟まれた金属レイヤ３５５との接触のない）を可能とするために、所定の位置に空所を有する。特に、例えば、下側の金属レイヤは、チップ相互接続隆起部３５３に取り付け位置を提供するために、ダイス取り付け領域にパターン付けられる。そして、例えば、下側の金属レイヤは、第２次相互接続はんだボール３４８に取り付け位置を提供するために、ボトムパッケージ基板３４２の縁部のより近くにパターン付けられる。それによって、完成したＭＰＭは、基礎的な電気回路（図示しない）に、ソルダーリフローによって取り付けられる。そして特に、例えば、上側金属レイヤは、トップパッケージをボトムパッケージと接続しているワイヤボンドに取り付け位置を提供するように、ボトムパッケージ基板３４２の縁部の近くにパターン付けられる。金属レイヤ３５３の電気回路の接地ラインは、挟まれた金属レイヤ３５５にバイアスを通して接続される。そして、はんだボール３４８のうち所定のものは、グランドボールである。それは、ＭＰＭが取り付けられる時に、基礎的な電気回路の接地ラインに取り付けられる。したがって、挟まれた金属レイヤ３５５は、ＭＰＭのために接地面として役立つ。はんだボール３４８のうち所定の他のものは、インプット／アウトプットボールまたはパワーボールである。それに応じて、これらは金属レイヤ３５３の電気回路の中で、それぞれインプット／アウトプットまたはパワーライン上のはんだボール位置に取り付けられる。
図１０Ａに示すように、トップパッケージ１０００は、積み重ねられたダイスランドグリッドアレイパッケージである。そして、それは、スペーサ１０１５によって分離され、トップパッケージ基板の上に積み重ねられているダイス１０１４，１０２４を有している。トップパッケージ基板は、上側の基板の表面に金属レイヤを有する誘電性のレイヤ１０１２を備え、そして、例えば１０３１のように、積み重ねられたダイスを有するトップパッケージ基板のワイヤボンド相互接続と、ボトムパッケージ基板を有するトップパッケージのワイヤボンド相互接続とに、取り付け位置を与えられたトレースを提供するようにパターン付けられている。下側のダイス１０１４は、ダイス接着エポキシなどの接着剤１０１３を使ってトップパッケージ基板のダイス取り付け領域に取り付けられる。ダイス１０１４は、ダイスの機能面上のワイヤボンドサイトを所定のトレース１０１１上のワイヤボンドサイトと接続しているワイヤボンド１０１６によってトップ基板と電気的に接続される。スペーサ１０１５は、接着剤（図示しない）を使って、下側のダイス１０１４の上側表面に添付される。そして、上側のダイス１０２４は、接着剤（図示しない）を使って、スペーサ１０１５の上側表面に添付される。スペーサは、上側のダイス１０２４の張り出している縁部がワイヤボンド１０１６に衝突しないように、クリアランスを提供するために十分に厚くなるように選ばれる。ダイス１０２４は、ダイスの機能面上のワイヤボンドサイトを所定のトレース１０１１上のワイヤボンドサイトと接続しているワイヤボンド１０２６によってトップ基板と電気的に接続される。トップパッケージ基板の上に積み重ねられたダイスとワイヤボンドのアセンブリは、トップパッケージの上側表面１０１９を提供していて、相互接続トレース１０１１の周縁部を露出したままにしておくモールディング材料１０１７でカプセル化される。トップパッケージ１０００は、この時点でテストされる。それから、ボトムパッケージ基板の上側表面のダイス取り付け領域の上に積み重ねられて、接着剤１００３を使って、添付される。トップとボトムパッケージの電気的な相互接続は、ボトムパッケージ基板の上側の金属レイヤのトレース３５１の上のワイヤボンドサイトと、トップパッケージ基板のトレース１０１１の上の露出されたワイヤボンドサイトとを接続しているワイヤボンド１０１８によってもたらされる。それから、ＭＰＭアセンブリは、パッケージとパッケージとを結合するワイヤボンドを保護するため、そして完成したＭＰＭ１０１において機械的な完全性を提供するためにモールド１００７でカプセル化される。
上述されるように、本実施形態における上向きダイスフリップチップＢＧＡパッケージの上に積み重ねられたダイストップパッケージは、例えば、積み重ねたダイスの数に、そしてダイスの寸法に依存して、様々な構成を有する。例えば、図１０Ｂは、その断面図において、代わりのＭＰＭの構成１０３を示している。その中では、少なくとも、ＬＧＡは、２つの積み重ねられたダイスを有しており、上側のダイス１０４４は、下側のダイス１０３４より小さな寸法を有する。そのような構成の中には、下側のダイスの縁部のワイヤボンド接続サイトの上に上側のダイスの周縁部の突出がなく、したがって、スペーサを有することは不要である。図１０ＢのＭＰＭ１０３におけるボトムパッケージ３０２は、図１０ＡのＭＰＭ１０１におけるボトムパッケージに実質的に類似していて、対応する部分は同様に各図において識別される。ＭＰＭ１０３におけるトップパッケージ１０３０は、積み重ねられたダイスのランドグリッドアレイパッケージであり、トップパッケージ基板の上に積み重ねられているダイス１０３４，１０４４を備える。トップパッケージ基板は、上側の基板の表面に金属レイヤを有している誘電性のレイヤ１０１２を備える。そして、積み重ねられたダイスを有するトップパッケージ基板のワイヤボンド相互接続と、ボトムパッケージ基板を有するトップパッケージのワイヤボンド相互接続とに、接続位置を与えられるトレース、例えば１０３１を提供するようにパターン付けられている。下側のダイス１０３４は、ダイス接続エポキシなどの接着剤１０３３を使ってトップパッケージ基板のダイス接続領域に取り付けられる。ダイス１０３４は、所定のトレース１０３１上にワイヤボンドサイトとダイスの機能面の上のワイヤボンドサイトとを接続しているワイヤボンド１０３６によって、トップ基板と電気的に接続される。上側のダイス１０４４は、接着剤１０３５を使って、下側のダイス１０３４の上側表面に添付される。ダイス１０４４は、所定のトレース１０３１上にワイヤボンドサイトとダイスの機能面の上のワイヤボンドサイトとを接続しているワイヤボンド１０４６によって、トップ基板と電気的に接続される。トップパッケージ基板の上の、積み重ねられたダイスとワイヤボンドのアセンブリは、トップパッケージ上側表面１０３９を提供しているモールディング材料１０３７でカプセル化され、相互接続トレース１０３１の周辺の部分を露出したままにしている。トップパッケージ１０３０は、この時点でテストされ、それから、ボトムパッケージ基板の上側表面のダイス接続領域の上に積み重ねられて、接着剤１００３を使って取り付けられる。トップパッケージとボトムパッケージの電気的な相互接続は、ボトムパッケージ基板の上側の金属レイヤのトレース３５１上にワイヤボンドサイトとトップパッケージ基板のトレース１０３１上で露出されたワイヤボンドサイトとを接続しているワイヤボンド１０１８によってもたらされる。ＭＰＭアセンブリは、その時、パッケージ間を接続するワイヤボンドを保護するため、および完成したＭＰＭ１０３において機械的な完全性を提供するためにモールド１００７によってカプセル化される。
本発明のこの形態に応じたフリップチップボトムパッケージの中のプロセッサチップは、例えば、ＡＳＩＣ、ＧＰＵ、またはＣＰＵとすることができる。そして、トップパッケージは、メモリパッケージとすることができ、例えば特に、図１０Ａ、１０Ｂにおいて説明されているように、積み重ねられたダイスメモリパッケージである。ボトムパッケージのためのフリップチップ上向きダイス構成は、非常に薄いモジュールを提供することができ、そして特に、モバイル通信などのより高速なアプリケーションに適当である。
好ましいのは、ＭＰＭ１０１または１０３などの形態におけるボトムパッケージ基板の接地面３５５は、さらに、ＢＧＡダイスと横たえるＬＧＡダイスとの間の干渉をかなり減らすように電磁遮蔽材として役立ち、そして、そのようなＭＰＭは、ボトムパッケージダイスが高周波（例えば、無線周波数）ダイスである場合のアプリケーションにおいて特に有益である。
いくつかのアプリケーションにおいて、ＭＰＭが接続される基礎的な電気回路からボトムパッケージのＢＧＡダイスをシールドすることもまた好ましい。図１０Ｃは、マルチパッケージモジュール１０５の例を示し、その中において、積み重ねらたダイスランドグリッドアレイパッケージ１０００は、上向きダイス構成３０２のフリップチップＢＧＡ上で積み重ねられている。そして、その中で、積み重ねられたパッケージは、ワイヤボンドによって相互接続されており、また、電磁シールドは、基礎的な電気回路（図示しない）に向けての下方への放射線を制限するためにフリップチップＢＧＡダイスで提供される。
図１０ＣのＭＰＭ１０５において、トップパッケージ１０００とボトムパッケージ３０２は、大体、図１０ＡのＭＰＭ１０１のように構成されて、対応する機能は各図において対応して識別される。ＭＰＭ１０５のボトムパッケージ３０２は、下側のＢＧＡのダイスからの電磁放射線を電気的に抑えるように、金属（例えば銅）エレクトリカルシールドを与えられる。従って、取り付けられたＭＰＭの下にある電気回路との干渉を防止する。シールド３０４の下側の平面部は、脚または側壁３０５によって支持される。接着剤のスポットまたはライン３０６は、ヒートスプレッダ支持部３０５をボトム基板の下側表面に取り付けることに役立つ。接着剤は導電性の接着剤とすることができ、基板の下側の金属レイヤのトレースに、特に回路の接地トレースに電気的に接続され得る。シールドの支持部および下側の平面部は、ダイス３４４を取り囲み、完成された機器の下側のダイスを遮蔽することに加えて、処理操作を促進するため、および、特に、ＭＰＭのアセンブル前または設置前のテストの間で、周囲や機械的なストレスから下側のダイスを保護することに役立ち得る。
その代わりに、好ましいものとして、図１０Ｃに説明されるようなシールドは、他の積み重ねられたダイストップパッケージ構成を有しているＭＰＭにおいて上向きダイスフリップチップボトムパッケージ３０２をシールドするために使用され得る。図１０Ｂに１０３０で概ね示されるように、積み重ねられたダイストップパッケージは、例えば、隣接したダイスの間にスペーサを全く有しない。
そして、代わりに、図１０Ｃに説明されるようなシールドは、積み重ねられたダイストップパッケージ以外のトップパッケージを有しているＭＰＭの上向きダイスフリップチップボトムパッケージ３０２をシールドするために使用されてもよい。トップパッケージは、例えば、図５Ａに５００として概ね示されたＬＧＡトップパッケージなどのような、例えば、ランドグリッドアレイパッケージである。
さらに、図１０Ａに概略的に記されたマルチパッケージモジュールから改善された熱放散のために、ヒートスプレッダは、トップパッケージの上に提供される。トップヒートスプレッダは、熱伝導性の物質から形成され、その上側表面の少なくともより中心領域が、ＭＰＭから離れて効率的な熱交換をするために、ＭＰＭの上側表面で周囲に露出している。トップヒートスプレッダは、例えば、金属板（銅などの）であり、そして、モールディング材料硬化処理の間にＭＰＭカプセル体に取り付けられる。または、ヒートスプレッダは、トップパッケージの上に略平面な部分と、ボトムパッケージ基板の上側表面、またはその近くに配置される周辺の支持部または支持部材を有している。
例として、図１０Ｅは、上向きダイスフリップチップボトムＢＧＡの上で積み重ねられたダイストップパッケージを備えるＭＰＭ１０９を示している断面図である。これにおいて、「トップ」ヒートスプレッダは、ＭＰＭの上側表面で提供される。ＭＰＭ１０９におけるトップパッケージとボトムパッケージの構成は、一般に図１０ＣにおけるＭＰＭ１０５の場合に類似していて、同様な構成は各図中の参照符号によって識別される。この例におけるトップヒートスプレッダは、トップパッケージ１０００上に配置された略平面の中心的な部分１０４４と、ボトムパッケージ基板３４２の上側表面に延びている周辺の支持部１０４６を有する熱伝導性の材料から形成される。平面の部分１０４４の上側表面は、ＭＰＭから離れて効率的な熱交換をするためにＭＰＭ上側表面で周囲に露出される。トップヒートスプレッダは、例えば、金属板（銅などの）から、例えば打ち抜きすることによって形成される。支持部１０４６は、任意で、接着剤（図示しない）を使って、ボトムパッケージ基板の上側表面に添付され得る。マルチパッケージモジュールの構成は、モジュールカプセル体１００７の構成によって保護される。そして、ヒートスプレッダ支持部はモールディング材料硬化処理プロセスの間にＭＰＭカプセル体１００７に封入される。図１０Ｅにおいて、凹入部１０４５のようなステップは、ヒートスプレッダの上側の平面部分１０４４の外周に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。この形態では、ヒートスプレッダ１０４４の下側表面とＬＧＡモールド１０１７の上側表面１０１９との間のスペースは、ＭＰＭモールドの薄いレイヤにより満たされる。
代わりに、トップヒートスプレッダは、支持部を有さず、例えば、金属板（銅などの）などの熱伝導性の原料の略平面のものとし得る。平面のヒートスプレッダの上側表面の少なくともより中心領域は、ＭＰＭから離れて効率的な熱交換をするために周囲に露出している。そのような単に平面のヒートスプレッダは、ヒートスプレッダがトップパッケージモールドの上側表面に取り付けられる場合に、図１０Ｄにおいて１００４で示される。ＭＰＭ１０７における積み重ねられたパッケージの構成は、概略図６ＥにおけるＭＰＭ１０９のと同様であり、同様な構成は各図中の参照符号によって識別される。図１０Ｄにおけるトップヒートスプレッダ１００４は、図１０Ｅにおけるように、その上側表面の少なくともより中心領域が、ＭＰＭから離れて効率的な熱交換をするために周囲に露出している熱伝導性の物質で略平面なものである。トップヒートスプレッダは、例えば金属板（銅などの）である。しかし、ここで、トップヒートスプレッダ１００４は、接着剤１００６を使って上側パッケージカプセル体１０１７の上側表面１０１９に取り付けられる。接着剤１００６は、改善された熱放散を提供するために、熱伝導性の接着剤である。通常、トップヒートスプレッダは、トップパッケージモールドが少なくとも部分的に硬化処理された後で、モールディング材料がＭＰＭカプセル体１００７に注入される前に、トップパッケージモールドに取り付けられる。トップヒートスプレッダの周囲は、ＭＰＭモールディング材料によってカプセル化される。図１０Ｄにおいて、凹入部１００５のようなステップは、ヒートスプレッダ１００４の外周に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。
図１０Ｄにおける１００４などの単に平面のヒートスプレッダは、トップパッケージモールドの上側表面に取り付けられることは必要でない。代わりに、単に平面のヒートスプレッダの下側表面と、ＬＧＡモールド１０１７の上側表面１０１９との間のスペースは、ＭＰＭモールドの薄いレイヤによって満たされており、そのような単に平面のヒートスプレッダは、モールディング材料硬化処理プロセスの間にＭＰＭカプセル体１００７に取り付けられる。そのような形態において、単に平面のトップヒートスプレッダの外周は、ＭＰＭモールディング材料によってカプセル化されてもよく、そして、モールディングコンパウンドからレイヤ割れするのを減少させて構造のより機械的な完全性を得るため、外周（図１０Ｄに示す、単に平面のヒートスプレッダ１００４の凹入する機能１００５を参照）上に凹入部１００５のようなステップが与えられる。
図１０Ｄ，１０Ｅにおけるような構成の利点は、改善された熱性能である。すべてのアプリケーションにボトムパッケージシールドとトップヒートスプレッダの両方を備えることは必要でない。交互に一方または他方が、最終製品のニーズに依存していると適正である。
断面図のうち図１１は、１１０として概ね本発明に係るＭＰＭの別の形態を示す。その中で、積み重ねられたダイスＬＧＡトップパッケージ１０００は、積み重ねられたダイスＢＧＡボトムパッケージ４０８上に積み重ねられて、そして、トップパッケージとボトムパッケージは、ワイヤボンドによって相互接続される。図１１で説明された形態において、ボトムＢＧＡパッケージ４０８は積み重ねて２つのダイスを備え、そしてトップＬＧＡパッケージは積み重ねて２つのダイスを備える。
この構成を有する構造は、例えば、固定された上側表面スペースに高いメモリ密度を必要とするアプリケーションに特に好ましい。積み重ねられたダイスは、同じタイプか、または、フラッシュ、ＳＲＡＭ、ＰＳＲＡＭなどを備えているメモリといった異なるタイプとすることができる。
図１１に示すように、トップパッケージ１０００は、図１０Ａのトップパッケージ１０００に実質的には同様に構成され、そして、同様な機能は同様な参照符号によって識別される。特に、トップパッケージ１０００は、積み重ねられたダイスランドグリッドアレイパッケージであり、ダイス１０１４，１０２４はスペーサ１０１５によって分離されていて、トップパッケージ基板の上で積み重ねられている。トップパッケージ基板は、上側の基板の表面に金属レイヤを有している誘電性のレイヤ１０１２を備える。そして、積み重ねられたダイスを有するトップパッケージ基板のワイヤボンド相互接続と、ボトムパッケージ基板を有するトップパッケージのワイヤボンド相互接続とに接続位置を提供するトレース、例えば１０１１、を提供するためにパターン付けられている。下側のダイス１０１４は、ダイス接着エポキシなどの接着剤１０１３を使って、トップパッケージ基板のダイス取り付け領域に取り付けられる。ダイス１０１４は、ダイスの機能面上のワイヤボンドサイトと、所定のトレース１０１１上のワイヤボンドサイトとを接続しているワイヤボンド１０１６によってトップ基板と電気的に接続される。スペーサ１０１５は、接着剤（図示しない）を使って、下側のダイス１０１４の上側表面に取り付けられ、そして、上側のダイス１０２４は、接着剤（図示しない）を使って、スペーサ１０１５の上側表面に取り付けられる。上側のダイス１０２４の張り出している縁部が、ワイヤボンド１０１６に衝突しないように、スペーサは、クリアランスを提供するように十分に厚くなるように選ばれる。ダイス１０２４は、ダイスの機能面上のワイヤボンドサイトと所定のトレース１０１１上のワイヤボンドサイトとを接続しているワイヤボンド１０２６によってトップ基板と電気的に接続される。トップパッケージ基板の上の積み重ねられたダイスとワイヤボンドとのアセンブリは、トップパッケージ上側表面１０１９を提供しているモールディング材料１０１７でカプセル化され、相互接続トレース１０１１の周辺の部分を露出したままにしている。後述するように、トップパッケージ１０００は、この時点でテストされて、それからボトムパッケージ４０８上に積み重ねられる。
ＭＰＭ１１０のボトムパッケージ４０８は、トップパッケージ１０００と同様に構成される。特に、ボトムパッケージ４０８は、積み重ねられたダイスランドグリッドアレイパッケージである。そして、スペーサによって分離され、ボトムパッケージ基板の上に積み重ねられているダイス４４４，４５４を備えている。ボトムパッケージ基板は、完成したＭＰＭにおいて相互接続基板として役立ち、それは、例えば、図５ＡのＭＰＭ５０のボトムパッケージ４００の底の基板４１２と同様の方法で構成され得る。特に、この形態において、ボトムパッケージ４０８は、少なくとも１つの金属レイヤを備えるボトムパッケージ基板４４２を有する。様々な基板タイプのいずれも使われ得る。例えば、２から６つの金属レイヤを有するラミネート、または４から８つの金属レイヤを有する基板、または１または２つの金属レイヤを有する柔軟なポリイミドテープ、またはセラミックの積層基板も含まれる。図１１に例示されたボトムパッケージ基板４４２は、２つの金属レイヤ４５１，４５３を有し、それぞれは、適切な電気回路を提供するためにパターン付けられて、バイアス４５２によって接続される。下側のダイス４４４は、通常、図１１において４４３で示されている一般にダイス接着エポキシと称される接着剤を使って、基板の「上側」表面に接着される。下側のダイスは、所定のトレース４５１上のワイヤボンドサイトとダイス４４４の機能面上のワイヤボンドサイトとを接続しているワイヤボンド４４６によって、底の基板と電気的に接続される。スペーサは、接着剤（図示しない）を使って、下側のダイス４４４の上側表面に取り付けられ、上側のダイス４５４は、積み重ねられて、接着剤（図示しない）を使ってスペーサの上側表面に取り付けられる。スペーサは、上側のダイス４５４の張り出している縁部がワイヤボンド４４６に衝突しないようなクリアランスを提供するために十分な厚さとなるように選ばれる。上側のダイス４５４は、所定のトレース４５１上のワイヤボンドサイトと、ダイス４５４の機能面上のワイヤボンドサイトとを接続しているワイヤボンド４５６によって底の基板と電気的に接続される。ボトムパッケージの下側のダイス４４４と上側のダイス４５４とワイヤボンド４４６，４５６とは、処理操作を促進するために周囲および機械的なストレスから保護を提供し一番上の積み重ねられたダイスパッケージ１０００が積み重ねられ得るボトムパッケージの上側表面を提供するモールディングコンパウンド９１７でカプセル化される。はんだボール３１８は、例えば、最終製品のマザーボード（図示しない）などの基礎的な電気回路との相互接続を提供するため、基板の下側の金属レイヤ上の接続パッドの上にリフローされる。はんだマスク４５５、４５７は、電気的な接続のために接続位置で基礎的な金属を露出するために金属レイヤ４５１，４５３上でパターン付けられる。例えば、ワイヤボンドサイトとボンディングパッドは、ワイヤボンドとはんだボール４１８とを接続する。
トップパッケージ１０００は、テストされ、ボトムパッケージ基板の上側表面のダイス取り付け領域に積み重ねられて、接着剤１１０３を使って取り付けられる。トップパッケージとボトムパッケージとの電気的な相互接続は、ボトムパッケージ基板の上側の金属レイヤのトレース４５１上のワイヤボンドサイトとトップパッケージ基板のトレース１０１１上の露出されたワイヤボンドサイトとを接続しているワイヤボンド１１１８によってもたらされる。それからＭＰＭアセンブリ体は、パッケージ間のワイヤボンドを保護し、完成したＭＰＭ１１０において機械的な完全性を提供するために、モールド１１０７でカプセル化される。
トップパッケージまたはボトムパッケージまたはトップパッケージとボトムパッケージとの両方において積み重ねられたダイスを有するＭＰＭは、特に、大容量メモリの小さな上側表面スペースアプリケーションとすることができる。図１１のマルチパッケージモジュールは、例えば、積み重ねられたＡＳＩＣボトムパッケージの上に積み重ねられたダイスメモリトップパッケージを備え得る。または、トップパッケージとボトムパッケージとの両方は、高密度メモリモジュールを形成する積み重ねられたダイスメモリパッケージとすることができる。
他の積み重ねられたダイスパッケージの構成は、本発明のこの形態に従って、例えば、積み重ねたダイスの数および積み重ねたダイスの寸法に依存して、ＭＰＭにおけるボトムまたはトップの積み重ねられたダイスパッケージに使用され得る。例えば、ボトムパッケージの積み重ねた上側のダイスは、下側のダイスより小さな寸法を有する。そのような構成においては、下側のダイスの縁部のワイヤボンド接続サイト上に上側のダイスの周縁部の突出が全くなく、したがって、積み重ねている隣接したダイス間にスペーサを備えることは不要である。
他のトップパッケージの構成は、本発明のこの形態に従って、積み重ねられたダイスボトムパッケージの上に積み重ねられ得る。ＢＧＡトップパッケージは、図５Ａの形態において例示されるように、積み重ねられたダイスボトムパッケージの上に積み重ねられる。
図１１において説明されるように、積み重ねられたダイスボトムパッケージを有するマルチパッケージモジュールから改善された熱放散のために、ヒートスプレッダはトップパッケージの上に提供される。トップヒートスプレッダは、その上側表面の少なくともより中心領域を、ＭＰＭの上側表面で、ＭＰＭから離れて効率的な熱交換をするために周囲に露出させている熱伝導性の物質から形成される。トップヒートスプレッダは、例えば、金属板（銅などの）であり、それはモールディング材料硬化処理の間にＭＰＭカプセル体に取り付けられる。または、ヒートスプレッダは、トップパッケージの上に略平面な部分と、ボトムパッケージ基板の上側表面、またはその近くに配置されている周辺の支持部または支持部材を有している。
積み重ねられたダイスボトムパッケージを有している（または積み重ねられたダイスボトムとトップパッケージを有する）ＭＰＭのトップＭＰＭヒートスプレッダのみならず、図５Ｄおよび５Ｅに例として説明されるようなトップヒートスプレッダも同様に適切である。
図１１のＭＰＭの構成と図５Ｅのヒートスプレッダに関して、例えば、トップヒートスプレッダは、トップパッケージの上に配置される概ね平面の中心部分５４４とボトムパッケージ基板４４２の上側表面に延びている周辺の支持部５４６とを有している熱伝導性の材料から形成され得る。平面部分５４４の上側表面は、ＭＰＭから離れて効率的な熱交換をするために、ＭＰＭ上側表面で周囲に露出する。トップヒートスプレッダは、例えば、金属板（銅などの）から形成され、例えば打ち抜きすることによって形成される。支持部５４６は、任意で、接着剤を使ってボトムパッケージ基板の上側表面に取り付けられ得る。マルチパッケージモジュールの構成は、モジュールカプセル体１１０７の構成によって保護され、ヒートスプレッダ支持部は、モールディング材料硬化処理プロセスの間にＭＰＭカプセル体１１０７に封入される。凹入部１０４５のようなステップは、ヒートスプレッダの上側の平面部分１０４４の外周に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。この形態において、ヒートスプレッダ５４４の下側表面と、トップパッケージモールド１０１７の上側表面１０１９との間のスペースは、ＭＰＭモールドの薄いレイヤにより満たされる。
代わりに、トップヒートスプレッダは、トップパッケージモールドの上側表面に取り付けられ得る。図１１のＭＰＭの構成と図５Ｄのヒートスプレッダに関して、例えば、トップヒートスプレッダ５０４は、その上側表面の少なくともより中心領域が、ＭＰＭから離れて効率的な熱交換をするために周囲に向けて露出している熱伝導性の物質で略平面なものである。トップヒートスプレッダは、例えば、金属板（銅など）である。しかし、ここで、トップヒートスプレッダ５０４は、接着剤を使って上側のパッケージカプセル体１０１７の上側表面１０１９上に取り付けられる。接着剤は、改善された熱放散を提供するために、熱伝導性の接着剤である。通常、トップヒートスプレッダは、トップパッケージモールドが少なくとも部分的に硬化処理された後であるが、モールディング材料がＭＰＭカプセル体１１０７として注入される前に、トップパッケージモールドに取り付けられる。トップヒートスプレッダの周囲は、ＭＰＭモールディング材料によってカプセル化される。凹入部５０５のようなステップは、ヒートスプレッダ５０４の外周に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。
さらなる代案として、図１１中のようなＭＰＭは、支持部を有さず、つまり、トップパッケージモールドの上側表面に取り付けず、単に平面のヒートスプレッダを提供され得る。そのような形態において、トップヒートスプレッダは、例えば、金属板（銅などの）などのような熱伝導性の物質で略平面なものとすることができる。そして、平面のヒートスプレッダの上側表面の少なくともより中心領域が、ＭＰＭから離れて効率的な熱交換をするために周囲に露出している。ここで、単に平面のヒートスプレッダの下側表面と、ＬＧＡモールド１０１７の上側表面１０１９との間のスペースは、ＭＰＭモールドの薄いレイヤにより満たされる。そして、そのような単に平面のヒートスプレッダは、モールディング材料硬化処理プロセスの間にＭＰＭカプセル体１１０７に取り付けられる。そのような取り付られていない単に平面のトップヒートスプレッダの周囲は、図５Ｄの取り付けられた平面のヒートスプレッダのように、ＭＰＭモールディング材料によってカプセル化されてもよく、そして、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得るため、外周上に凹入部５０５のようなステップを与えられてもよい。
以上の記述により好適なものとして、すべての様々な形態において、本発明は、積み重ねられたパッケージの間でｚ軸相互接続方法としてのワイヤボンド接続を特徴とする。一般に、下側のＢＧＡの上に積み重ねられたすべてのＬＧＡは、周囲にワイヤボンドのスペースを得るためにＢＧＡより小さく（ｘ−ｙ平面の少なくとも１次元において）なければならない。ワイヤの直径は、主として０．０２５ｍｍ（０．０５０から０．０１０ｍｍの範囲）のオーダである。ＬＧＡ基板エッジまでのワイヤの長さは、様々な形態において異なり得るが、ワイヤの直径より短くはない。ＢＧＡとＬＧＡの相対的なサイズは、主としてそれぞれの最大のダイスのサイズによって決定される。ダイスの厚さとモールドキャップの厚さは、主として、いくつのダイスが１つのパッケージに積み重ねられ得るかで決定する。
本発明における使用のためにＢＧＡパッケージとＬＧＡパッケージを製造するプロセスは、ワイヤボンド接続とパッケージのフリップチップタイプとの両方の産業においてよく確立される。
ＢＧＡのテストは、産業においてよく設けられており、主として、はんだボールパッドにアクセスコンタクトすることによってなされる。ＬＧＡは、２つの方法のどちらかにおいてテストされ得る。すなわち、基板のＬＧＡの下側表面にあるＢＧＡのはんだボールパッドと同様にＬＧＡパッドに接近することによって、または、基板の上側表面のｚ軸相互接続パッドに接近することによってテストされ得る。完成されたＭＰＭアッセンブリ体は、ＢＧＡをテストする場合と同じようにテストされ得る。
ＭＰＭ組立工程は、本発明の様々な形態に従った構成と同様である。一般に、プロセスは、第１パッケージ基板および第１パッケージ基板に取り付けられた少なくとも１つのダイスを備えている第１モールドパッケージを提供するステップと、第１モールドパッケージの上側表面に接着剤を塗布するステップと、第２基板の下側表面が接着の間に第１パッケージの上側表面の接着剤に接触するように、第２パッケージ基板および少なくとも１つのダイスを備えている第２モールドパッケージを配置するステップと、そして第１および第２基板の間でｚ軸相互接続を形成するステップとを備える。有益なことに、パッケージは組み立てに先がけてテストされることができ、第１パッケージおよび第２パッケージがテストされ「合格」と判定されたものが組み立てモジュールにおいて使用されるように、性能のための要件または信頼性を満たさないパッケージは処分され得る。
図１２は、図５Ａまたは７に例示されるようなマルチパッケージモジュールの組み立ての工程を示しているフローチャートである。ステップ１２０２において、ボールグリッドアレイパッケージの個片化されていないストリップが供給される。ボールグリッドアレイパッケージのダイスおよびワイヤボンドの構成は、モールドによって保護される。ストリップ状のＢＧＡパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる（図中＊印によって示される）。「合格」と認定されたパッケージだけが後処置を受ける。ステップ１２０４において、接着剤が、「合格」のＢＧＡパッケージの上のモールドの上側表面に塗布される。ステップ１２０６において、個片化されたランドグリッドアレイパッケージが供給される。個片化されたＬＧＡパッケージは、モールドによって保護され、好ましくは、テストされて（＊）、「合格」と認定される。ステップ１２０８において、ピック・アンド・プレイスの処理は、「合格」のＢＧＡパッケージのモールドの上の接着剤に「合格」のＬＧＡパッケージを配置するために実行される。ステップ１２１０において、接着剤が硬化処理される。ステップ１２１２において、プラズマクリーン処理はステップ１２１４の準備として実行される。そして、ステップ１２１４において、積み重ねられたトップＬＧＡとボトムＢＧＡパッケージとの間でワイヤボンドｚ軸相互接続が形成される。ステップ１２１６において、追加のプラズマクリーンは、ステップ１２１８でのＭＰＭモールドの形成に付随して実行される。ステップ１２２０において、第２次相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ１２２２において、完成したモジュールはテストされて（＊）、例えばのこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。
図１３は、例えば図６Ａに示すようなマルチパッケージモジュールの組み立てのプロセスを示しているフローチャートである。ステップ１３０２において、ボールグリッドアレイパッケージの個片化されていないストリップが供給される。ボールグリッドアレイパッケージのダイスとワイヤボンドの構成とは、モールドによって保護される。ストリップ状のＢＧＡパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる（図中で＊印によって示されるように）。「合格」と認定されたパッケージだけが後処置を受ける。ステップ１３０４において、接着剤は「合格」のＢＧＡパッケージのモールドの上側表面の上に塗布される。ステップ１３０６において、個片化されたランドグリッドアレイパッケージが供給される。個片化されたＬＧＡパッケージは、ワイヤボンドを保護している周辺のモールドによって保護されて、好ましくは、テストされて（＊）、「合格」と認定される。ステップ１３０８において、ピック・アンド・プレイスの処理は、「合格」のＢＧＡパッケージのモールド上の接着剤に「合格」のＬＧＡパッケージを配置するために実行される。ステップ１３１０において、接着剤が硬化処理される。ステップ１３１２において、プラズマクリーン処理は、ステップ１３１４の準備として実行される。そして、ステップ１３１４においてワイヤボンドｚ軸相互接続は、積み重ねられたトップＬＧＡとボトムＢＧＡパッケージとの間で形成される。ステップ１３１６において、追加のプラズマクリーンは、ステップ１３１８でのＭＰＭモールドの形成に付随して実行される。ステップ１３２０において、第２レベルの相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ１３２２において、完成したモジュールはテストされて（＊）、例えば、のこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。
図１４Ａは、例えば図８Ａに示すようなマルチパッケージモジュールの組み立てのプロセスを示しているフローチャートである。ステップ１４０２において、ボールグリッドアレイパッケージの個片化されていないストリップが供給される。ＢＧＡパッケージは、ダイスの上に取り付けられたシールドを備える。シールドは、ボールグリッドアレイパッケージ上のダイスとワイヤボンドの構成とを保護し、それに応じて、いかなるパッケージモールドも必要とされていない。ストリップ状のＢＧＡパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる（図中で＊印によって示される）。「合格」と認定されたパッケージだけが後処置を受ける。ステップ１４０４において、接着剤は「合格」のＢＧＡパッケージのシールド上側表面の上に塗布される。ステップ１４０６において、個片化されたランドグリッドアレイパッケージが供給される。個片化されたＬＧＡパッケージは、モールドによって保護されて、好ましくは、テストされて（＊）、「合格」と認定される。ステップ１４０８において、ピック・アンド・プレイスの処理は、「合格」のＢＧＡパッケージのシールド上の接着剤に「合格」のＬＧＡパッケージを配置するために実行される。ステップ１４１０において、接着剤は硬化処理される。ステップ１４１２において、プラズマクリーン処理は、ステップ１４１４の準備として実行される。そして、ステップ１４１４において、ワイヤボンドｚ軸相互接続は、積み重ねられたトップＬＧＡおよびＢＧＡパッケージ間で形成される。ステップ１４１６において、追加のプラズマクリーンは、ステップ１４１８でのＭＰＭモールドの形成に付随して実行される。ステップ１４２０において、デフラッシュ処理は、不適当な基本的要素を分解し、取り除くために実行される。デフラッシュは、レーザによってまたは化学薬品またはプラズマクリーンによって実行される。ステップ１４２２において、第２次相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ１４２４において、完成したモジュールはテストされて（＊）、例えば、のこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。
図１４Ｂは、例えば図８Ｂに示すようなマルチパッケージモジュールの組み立てのプロセスを示しているフローチャートである。このプロセスは、図１４Ａに示されるものと同様に、「ドロップイン」成形モールド処理によってヒートスプレッダの取り付けの間に挿入される追加の工程を有している。処理における同様な工程は、各図における同様な参照符号によって識別される。ステップ１４０２において、ボールグリッドアレイパッケージの個片化されていないストリップが供給される。ＢＧＡパッケージはダイスの上に取り付けられたシールドを備える。シールドは、ボールグリッドアレイパッケージのダイスとワイヤボンドの構成とを保護し、それに応じて、いかなるパッケージモールドも必要とされていない。ストリップ状のＢＧＡパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる（図中で＊印によって示されるように）。「合格」と認定されたパッケージだけが後処置を受ける。ステップ１４０４において、接着剤は「合格」のＢＧＡパッケージのシールド上側表面の上に塗布される。ステップ１４０６において、個片化されたランドグリッドアレイパッケージが供給される。個片化されたＬＧＡパッケージは、モールドによって保護され、好ましくは、テストされて（＊）、「合格」と認定される。ステップ１４０８において、ピック・アンド・プレイスの処理は、「合格」のＢＧＡパッケージのシールド上の接着剤に「合格」のＬＧＡパッケージを配置するために実行される。ステップ１４１０において、接着剤は硬化処理される。ステップ１４１２において、プラズマクリーン処理は、ステップ１４１４の準備として実行される。そして、ステップ１４１４において、ワイヤボンドｚ軸相互接続は、積み重ねられたトップＬＧＡとボトムＢＧＡパッケージとの間で形成される。ステップ１４１６において、追加のプラズマクリーンは実行される。ステップ１４１５において、ヒートスプレッダは雌型モールド装置による各モールド雌型の中に落とされる。ステップ１４１７において、ステップ１４１６によるクリーンパッケージスタックは、ヒートスプレッダの上のモールド雌型の中に落とされる。ステップ１４１９において、カプセル化材料は、モールド雌型に注入されて、ＭＰＭモールドを形成するために硬化処理される。ステップ１４２１において、デフラッシュ処理は、不適当な基本的要素を分解し、取り除くために実行される。デフラッシュは、レーザによってまたは化学薬品またはプラズマクリーンによって実行される。ステップ１４２２において、第２次相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ１４２４において、完成したモジュールはテストされて（＊）、例えばのこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。
図１４Ｃは、例えば図８Ｃに示すようなマルチパッケージモジュールの組み立てのプロセスを示しているフローチャートである。このプロセスは、図１４Ａに示されるものと同様であり、トップパッケージの上のアタッチメントによって平面のヒートスプレッダを取り付ける間に挿入される追加のステップを有する。プロセスにおける同様なステップは、各図における同様な参照符号によって識別される。ステップ１４０２において、ボールグリッドアレイパッケージの個片化されていないストリップが供給される。ＢＧＡパッケージは、ダイスの上に取り付けられたシールドを備える。シールドは、ボールグリッドアレイパッケージのダイスとワイヤボンドの構成とを保護し、それに応じて、いかなるパッケージモールドも必要とされていない。ストリップ状のＢＧＡパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる（図中で＊印によって示される）。「合格」と認定されたパッケージだけが後処置を受ける。ステップ１４０４において、接着剤は「合格」のＢＧＡパッケージのシールドの上側表面に塗布される。ステップ１４０６において、個片化されたランドグリッドアレイパッケージが供給される。個片化されたＬＧＡパッケージは、モールドによって保護されて、好ましくは、テストされて（＊）、「合格」と認定される。ステップ１４０８において、ピック・アンド・プレイスの処理は、「合格」のＢＧＡパッケージのシールド上の接着剤に「合格」のＬＧＡパッケージを配置するために実行される。ステップ１４１０において、接着剤は硬化処理される。ステップ１４１２において、プラズマクリーン処理は、ステップ１４１４の準備として実行される。そして、ステップ１４１４において、ワイヤボンドｚ軸相互接続は、積み重ねられたトップＬＧＡとボトムＢＧＡパッケージとの間で形成される。その後、追加のプラズマクリーンが実行される。ステップ１４３１において、接着剤はトップＬＧＡパッケージモールドの上側表面に塗布されて、ステップ１４３３において、ピック・アンド・プレイスの処理は、トップパッケージモールドの接着剤の上に平面のヒートスプレッダを配置するために実行される。ステップ１４３５において、接着剤は硬化処理される。ステップ１４１６において、追加のプラズマクリーンは実行されて、そしてステップ１４１８において、ＭＰＭモールドは形成される。ステップ１４２０において、デフラッシュ処理は、不適当な基本的要素を分解し、取り除くために実行される。デフラッシュは、レーザによってまたは化学薬品またはプラズマクリーンによって実行される。ステップ１４２２において、第２レベルの相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ１４２４において、完成したモジュールはテストされて（＊）、例えばのこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。
図１５は、例えば図９Ａに示すようなマルチパッケージモジュールの組み立てのプロセスを示しているフローチャートである。ステップ１５０２において、下向きダイスフリップチップボールグリッドアレイボトムパッケージの個片化されていないストリップが供給される。ＢＧＡパッケージは、モールドを与えられまたは与えられず、そして第２次相互接続はんだボールを備えないで供給される。ストリップのＢＧＡパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる（図中で＊印によって示される）。「合格」と認定されたパッケージだけが後処置を受ける。ステップ１５０４において、接着剤は「合格」のＢＧＡパッケージ上のダイスの上側表面（裏側）に塗布される。ステップ１５０６において、個片化されたランドグリッドアレイパッケージが供給される。個片化されたＬＧＡパッケージは、モールドによって保護されて、好ましくは、テストされて（＊）、「合格」と認定される。ステップ１５０８において、ピック・アンド・プレイスの処理は、「合格」のＢＧＡパッケージのダイス上の接着剤に「合格」のＬＧＡパッケージを配置するために実行される。ステップ１５１０において、接着剤は硬化処理される。ステップ１５１２において、プラズマクリーン処理は、ステップ１５１４の準備として実行される。そして、ステップ１５１４において、ワイヤボンドｚ軸相互接続は、積み重ねられたトップＬＧＡとボトムＢＧＡパッケージとの間で形成される。ステップ１５１６において、追加のプラズマクリーンは、ステップ１５１８においてＭＰＭモールドの形成に付随して実行される。ステップ１５２０において、第２次相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ１５２２において、完成したモジュールはテストされて（＊）、例えばのこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。
図１６は、例えば図９Ｂに示すようなマルチパッケージモジュールの組み立てのプロセスを示しているフローチャートである。このプロセスは、図１５で示されたものと同様であり、ボトムパッケージフリップチップダイスの上のシールドの取り付けの間に挿入される追加のステップを有する。プロセスにおける同様なステップは、各図における同様な参照符号によって識別される。ステップ１６０２において、下向きダイスフリップチップボールグリッドアレイボトムパッケージの個片化されていないストリップが供給される。ＢＧＡパッケージは、モールドを与えられまたは与えられず、そして第２次相互接続はんだボールを備えないで供給される。ストリップ状のＢＧＡパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる（図中で＊印によって示される）。「合格」と認定されたパッケージだけが後処置を受ける。ステップ１６０３において、電気遮蔽材は、「合格」のボトムＢＧＡパッケージのダイス上に取り付けられる。ステップ１６０４において、接着剤は「合格」のＢＧＡパッケージのシールドの上側表面に塗布される。ステップ１６０６において、個片化されたランドグリッドアレイパッケージが供給される。個片化されたＬＧＡパッケージは、モールドによって保護されて、好ましくは、テストされて（＊）、「合格」と認定される。ステップ１６０８において、ピック・アンド・プレイスの処理は、「合格」のＢＧＡパッケージのシールド上の接着剤に「合格」のＬＧＡパッケージを配置するために実行される。ステップ１６１０において、接着剤は硬化処理される。ステップ１６１２において、プラズマクリーン処理は、ステップ１６１４の準備として実行される。そして、ステップ１６１４において、ワイヤボンドｚ軸相互接続が、積み重ねられたトップＬＧＡとボトムＢＧＡパッケージとの間で形成される。ステップ１６１６において、追加のプラズマクリーンは、ステップ１６１８でのＭＰＭモールドの形成に付随して実行される。ステップ１６２０において、第２レベルの相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ１６２２において、完成したモジュールはテストされて（＊）、例えばのこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。
図１７は、例えば図１０Ａまたは図１０Ｂに示すようなマルチパッケージモジュールの組み立てのプロセスを示しているフローチャートである。ステップ１７０２において、上向きダイスフリップチップボールグリッドアレイパッケージの個片化されていないストリップが供給される。フリップチップ相互接続は、ダイスとボトム基板のダイス取り付け面との間のアンダーフィルまたはモールドによって保護される。したがって、いかなる余分なモールドも必要とされていない。ストリップ状のＢＧＡパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる（図中で＊印によって示される）。「合格」と認定されたパッケージだけが後処置を受ける。ステップ１７０４において、接着剤は「合格」のＢＧＡパッケージの基板の上側表面の上に塗布される。ステップ１７０６において、個片化された第２のパッケージが供給される。それは、図１０Ａと１０Ｂに例示するように、積み重ねられたダイスパッケージである。個片化された第２のパッケージは、モールドによって保護されて、好ましくは、テストされて（＊）、「合格」と認定される。ステップ１７０８において、ピック・アンド・プレイスの処理は、「合格」ＢＧＡパッケージの基板上の接着剤に「合格」の第２パッケージを配置するために実行される。ステップ１７１０において、接着剤は硬化処理される。ステップ１７１２において、プラズマクリーン処理は、ステップ１７１４の準備として実行される。そして、ステップ１７１４において、ワイヤボンドｚ軸相互接続は、積み重ねられたトップ（積み重ねられたダイス）とボトム上向きダイスフリップチップＢＧＡパッケージとの間で形成される。ステップ１７１６において、追加のプラズマクリーンは、ステップ１７１８でのＭＰＭモールドの形成に付随して実行される。ステップ１７２０において、第２次相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ１７２２において、完成したモジュールはテストされて（＊）、例えばのこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。
図１８は、図１１中で例示されるようなマルチパッケージモジュールの組み立てのプロセスを示しているフローチャートである。ステップ１８０２において、積み重ねられたダイスボールグリッドアレイパッケージの個片化されていないストリップが供給される。積み重ねられたダイスＢＧＡパッケージが形成され、上側のパッケージ表面を供給している。ストリップ状のＢＧＡパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる（図中で＊印によって示される）。「合格」と認定されたパッケージだけが後処置を受ける。ステップ１８０４において、接着剤は「合格」の積み重ねられたダイスＢＧＡパッケージの基板の上側表面に塗布される。ステップ１８０６において、個片化された第２パッケージが供給される。それが、図１１に例示するように、積み重ねられたダイスパッケージである。個片化された第２パッケージは、モールドによって保護されて、好ましくは、テストされて（＊）、「合格」と認定される。ステップ１８０８において、ピック・アンド・プレイスの処理は、「合格」のＢＧＡパッケージの基板上の接着剤に「合格」の第２パッケージを配置するために実行される。ステップ１８１０において、接着剤は硬化処理される。ステップ１８１２において、プラズマクリーン処理は、ステップ１８１４の準備として実行される。そして、ステップ１８１４において、ワイヤボンドｚ軸相互接続は、積み重ねられたトップ（積み重ねられたダイス）とボトム上向きダイスフリップチップＢＧＡパッケージとの間で形成される。ステップ１８１６において、追加のプラズマは、ステップ１８１８でのＭＰＭモールドの形成に付随して実行される。ステップ１８２０において、第２レベルの相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ１８２２において、完成したモジュールはテストされて（＊）、例えばのこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。
好適なことに、本発明に係るプロセスの様々なステップの個々のものは、これまでに説明されている方法のような従来の組立て設備の直接的な修正を伴う実質的に従来の技術を使用して、これまでに詳述されている方法に従って実行され得る。従来の技術と従来の組立て設備の必要とされるような修正とのそのようなバリエーションは、過度の実験をせずこれまでの説明を用いて成し得る。
他の実施形態は、特許請求の範囲内で実施可能である。
５０ マルチパッケージモジュール、４００ ボトムパッケージ、４０１ 縁部、４１２
トップパッケージ基板、４１３ 接着剤、４１４ ダイス、４１５，４２７ はんだマスク、４１６ ワイヤボンド、４１７ モールディングコンパウンド、４１８ はんだボール、４１９ ボトムパッケージ上側表面、４２１，４２３ 金属レイヤ、４２２ バイアス、４２４ ボトムパッケージｚ軸相互接続パッド、４２６ カプセル体の縁部、５００ トップパッケージ、５０１ 縁部、５０３，５１３ 接着剤、５０７ モジュールカプセル体、５１２ トップパッケージ基板、５１４ ダイス、５１５，５２７ はんだマスク、５１６，５１８ ワイヤボンド、５１７ モールディングコンパウンド、５１９ トップパッケージ上側表面、５２１，５２３ 金属レイヤ、５２２ バイアス、５２４ トップパッケージｚ軸相互接続パッド、５２５ 上側表面、５２６ カプセル体の縁部。

Claims (6)

  1. マルチパッケージモジュールの形成方法であって、
    第１ダイスと、第１基板と、前記第１基板上に形成された第１金属レイヤとを有する第１パッケージを供給する工程と、
    前記第１ダイスを覆い該第１ダイスから前記第１基板上に突出する第２基板と、第２ダイスと、前記第２基板上に形成された第２金属レイヤと、前記第２ダイスと前記第２金属レイヤとを電気的に接続する第１ワイヤボンドとを有する第２パッケージを供給する工程と、
    前記第１パッケージの上に前記第２パッケージを積み重ねる工程と、
    前記第１パッケージの前記第１金属レイヤと前記第２パッケージの前記第２金属レイヤとの間に第２ワイヤボンドによって電気的相互接続を形成する工程とを含み、
    前記第１パッケージは、前記第１金属レイヤと前記第１パッケージの前記第１ダイスとを電気的に相互接続する第３ワイヤボンドとを有しており、
    前記方法は、
    第１モールドコンパウンドによって前記第１ワイヤボンドをカプセル化する工程と、
    第２モールドコンパウンドによって前記第２ワイヤボンドをカプセル化する工程と、
    第３モールドコンパウンドによって前記第３ワイヤボンドをカプセル化する工程とをさらに含む、方法。
  2. 前記第２パッケージと、前記第１ワイヤボンドと、前記第２ワイヤボンドとを覆うよう前記第１基板上にヒートスプレッダを供給する工程をさらに含む、請求項１に記載の方法。
  3. 前記第１金属レイヤは、前記第１基板の側縁部まで延びており、
    前記第２金属レイヤは、前記第１モールドコンパウンドに部分的に覆われているとともに前記第２基板の側縁部まで延びている、請求項１に記載の方法。
  4. 第１ダイスと、第１基板と、前記第１基板上に形成された第１金属レイヤとを有する第１パッケージと、
    前記第１パッケージの上に積み重ねられるとともに、前記第１ダイスを覆い該第１ダイスから前記第１基板上に突出する第２基板と、第２ダイスと、前記第２基板上に形成される第２金属レイヤと、前記第２ダイスと前記第２金属レイヤとを電気的に相互接続する第１ワイヤボンドとを有する第２パッケージと、
    前記第１金属レイヤと前記第２金属レイヤとを電気的に相互接続する第２ワイヤボンドとを含み、
    前記第１パッケージは、前記第１金属レイヤと前記第１パッケージの前記第１ダイスとを電気的に相互接続する第３ワイヤボンドとを有しており、
    前記第１ワイヤボンドは第１モールドコンパウンドによって覆われ、
    前記第２ワイヤボンドは第２モールドコンパウンドによって覆われ、
    前記第３ワイヤボンドは第３モールドコンパウンドによって覆われている、マルチパッケージモジュール。
  5. 前記第２パッケージと、前記第１ワイヤボンドと、前記第２ワイヤボンドとを覆うよう前記第１基板上に供給されたヒートスプレッダをさらに含む、請求項４に記載のマルチパッケージモジュール。
  6. 前記第３モールドコンパウンドは前記第１金属レイヤを部分的に覆い、
    前記第１金属レイヤは、前記第１基板の側縁部まで延びており、
    前記第２金属レイヤは、前記第１モールドコンパウンドに部分的に覆われているとともに前記第２基板の側縁部まで延びている、請求項４または５に記載のマルチパッケージモジュール。
JP2013123601A 2002-09-17 2013-06-12 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール Expired - Lifetime JP5856103B2 (ja)

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
US41159002P 2002-09-17 2002-09-17
US60/411,590 2002-09-17
US10/632,568 US7205647B2 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US10/632,550 2003-08-02
US10/632,549 US7064426B2 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module having wire bond interconnect between stacked packages
US10/632,550 US6972481B2 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US10/632,552 US20040061213A1 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US10/632,552 2003-08-02
US10/632,551 2003-08-02
US10/632,553 US7053476B2 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US10/632,568 2003-08-02
US10/632,553 2003-08-02
US10/632,549 2003-08-02
US10/632,551 US6838761B2 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011137096A Division JP5602685B2 (ja) 2002-09-17 2011-06-21 マルチパッケージモジュールおよびその形成方法

Publications (2)

Publication Number Publication Date
JP2013211589A JP2013211589A (ja) 2013-10-10
JP5856103B2 true JP5856103B2 (ja) 2016-02-09

Family

ID=32034538

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2004568930A Expired - Fee Related JP4800625B2 (ja) 2002-09-17 2003-09-15 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール及びその形成方法
JP2011137096A Expired - Fee Related JP5602685B2 (ja) 2002-09-17 2011-06-21 マルチパッケージモジュールおよびその形成方法
JP2013123601A Expired - Lifetime JP5856103B2 (ja) 2002-09-17 2013-06-12 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2004568930A Expired - Fee Related JP4800625B2 (ja) 2002-09-17 2003-09-15 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール及びその形成方法
JP2011137096A Expired - Fee Related JP5602685B2 (ja) 2002-09-17 2011-06-21 マルチパッケージモジュールおよびその形成方法

Country Status (6)

Country Link
EP (1) EP1547141A4 (ja)
JP (3) JP4800625B2 (ja)
KR (1) KR101166575B1 (ja)
AU (1) AU2003272405A1 (ja)
TW (3) TWI378548B (ja)
WO (1) WO2004027823A2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
JP5346578B2 (ja) * 2005-03-31 2013-11-20 スタッツ・チップパック・リミテッド 半導体アセンブリおよびその作製方法
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP5522561B2 (ja) * 2005-08-31 2014-06-18 マイクロン テクノロジー， インク． マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
US8198735B2 (en) 2006-12-31 2012-06-12 Stats Chippac Ltd. Integrated circuit package with molded cavity
US8124451B2 (en) 2007-09-21 2012-02-28 Stats Chippac Ltd. Integrated circuit packaging system with interposer
KR20110124063A (ko) * 2010-05-10 2011-11-16 하나 마이크론(주) 적층형 반도체 패키지
KR20110124065A (ko) 2010-05-10 2011-11-16 하나 마이크론(주) 적층형 반도체 패키지
KR101688005B1 (ko) * 2010-05-10 2016-12-20 삼성전자주식회사 이중 랜드를 갖는 반도체패키지 및 관련된 장치
TWI406377B (zh) * 2010-12-27 2013-08-21 Powertech Technology Inc 方向指示標記立體化之球格陣列封裝構造及其製造方法
US9165906B2 (en) 2012-12-10 2015-10-20 Invensas Corporation High performance package on package
JP6128993B2 (ja) 2013-06-28 2017-05-17 キヤノン株式会社 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
KR101563910B1 (ko) * 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
US9995641B2 (en) * 2013-10-30 2018-06-12 Honeywell International Inc. Force sensor with gap-controlled over-force protection
JP6357371B2 (ja) * 2014-07-09 2018-07-11 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
KR101961377B1 (ko) * 2015-07-31 2019-03-22 송영희 에지에 사이드 패드를 포함하는 ｌｇａ 반도체 패키지
KR101799668B1 (ko) * 2016-04-07 2017-11-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
WO2018125242A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Microelectronic devices designed with 3d stacked ultra thin package modules for high frequency communications
KR102283390B1 (ko) 2019-10-07 2021-07-29 제엠제코(주) 멀티칩용 반도체 패키지 및 그 제조방법
KR102325217B1 (ko) 2020-05-18 2021-11-11 제엠제코(주) 멀티 다이 스택 반도체 패키지

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JPH05283608A (ja) * 1992-03-31 1993-10-29 Toshiba Corp 樹脂封止型半導体装置および樹脂封止型半導体装置の製造方法
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
FR2694840B1 (fr) * 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
US5652185A (en) * 1995-04-07 1997-07-29 National Semiconductor Corporation Maximized substrate design for grid array based assemblies
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
JP3644662B2 (ja) 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
JPH11243175A (ja) * 1998-02-25 1999-09-07 Rohm Co Ltd 複合半導体装置
JPH11265975A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
JP2000058691A (ja) * 1998-08-07 2000-02-25 Sharp Corp ミリ波半導体装置
US6201302B1 (en) * 1998-12-31 2001-03-13 Sampo Semiconductor Corporation Semiconductor package having multi-dies
JP2000269411A (ja) * 1999-03-17 2000-09-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4075204B2 (ja) * 1999-04-09 2008-04-16 松下電器産業株式会社 積層型半導体装置
JP4284744B2 (ja) * 1999-04-13 2009-06-24 ソニー株式会社 高周波集積回路装置
JP2000340736A (ja) * 1999-05-26 2000-12-08 Sony Corp 半導体装置及びその実装構造、並びにこれらの製造方法
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
JP2001223326A (ja) * 2000-02-09 2001-08-17 Hitachi Ltd 半導体装置
JP2001358280A (ja) * 2000-04-12 2001-12-26 Sony Corp リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
JP2002040095A (ja) * 2000-07-26 2002-02-06 Nec Corp 半導体装置及びその実装方法
JP4570809B2 (ja) 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP2002158326A (ja) * 2000-11-08 2002-05-31 Apack Technologies Inc 半導体装置、及び製造方法
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
JP2002184936A (ja) * 2000-12-11 2002-06-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002217354A (ja) 2001-01-15 2002-08-02 Shinko Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
WO2004027823A2 (en) 2004-04-01
JP2005539403A (ja) 2005-12-22
JP5602685B2 (ja) 2014-10-08
AU2003272405A8 (en) 2004-04-08
KR20050044925A (ko) 2005-05-13
JP2011181971A (ja) 2011-09-15
EP1547141A2 (en) 2005-06-29
EP1547141A4 (en) 2010-02-24
JP2013211589A (ja) 2013-10-10
AU2003272405A1 (en) 2004-04-08
TW201017853A (en) 2010-05-01
TWI469301B (zh) 2015-01-11
JP4800625B2 (ja) 2011-10-26
TW200419765A (en) 2004-10-01
TWI378548B (en) 2012-12-01
WO2004027823A3 (en) 2004-05-21
TWI329918B (en) 2010-09-01
KR101166575B1 (ko) 2012-07-18
TW201131731A (en) 2011-09-16

Similar Documents

Publication Publication Date Title
JP5856103B2 (ja) 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール
US7205647B2 (en) Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US8143100B2 (en) Method of fabricating a semiconductor multi-package module having wire bond interconnect between stacked packages
US7732254B2 (en) Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US6972481B2 (en) Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US7169642B2 (en) Method of fabricating a semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package
US6838761B2 (en) Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
US20040063246A1 (en) Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140806

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140811

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140908

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151210

R150 Certificate of patent or registration of utility model

Ref document number: 5856103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term