TWI469301B - 堆疊封裝間具有線接點互連之半導體多重封裝模組 - Google Patents

堆疊封裝間具有線接點互連之半導體多重封裝模組 Download PDF

Info

Publication number
TWI469301B
TWI469301B TW100113640A TW100113640A TWI469301B TW I469301 B TWI469301 B TW I469301B TW 100113640 A TW100113640 A TW 100113640A TW 100113640 A TW100113640 A TW 100113640A TW I469301 B TWI469301 B TW I469301B
Authority
TW
Taiwan
Prior art keywords
package
die
module
substrate
stacked
Prior art date
Application number
TW100113640A
Other languages
English (en)
Other versions
TW201131731A (en
Inventor
Marcos Karnezos
Original Assignee
Chippac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/632,568 external-priority patent/US7205647B2/en
Priority claimed from US10/632,551 external-priority patent/US6838761B2/en
Priority claimed from US10/632,550 external-priority patent/US6972481B2/en
Priority claimed from US10/632,549 external-priority patent/US7064426B2/en
Priority claimed from US10/632,553 external-priority patent/US7053476B2/en
Priority claimed from US10/632,552 external-priority patent/US20040061213A1/en
Application filed by Chippac Inc filed Critical Chippac Inc
Publication of TW201131731A publication Critical patent/TW201131731A/zh
Application granted granted Critical
Publication of TWI469301B publication Critical patent/TWI469301B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

堆疊封裝間具有線接點互連之半導體多重封裝模組 相關申請交互參考
此案主張於2002年9月17日提出之美國臨時申請編號60/411,590之優先權，其在此引用做為參考。
此申請案亦主張以下美國申請案之優先權，其每個皆在2003年8月2日提出：美國申請編號10/632,549，名為「堆疊封裝間具有線接點互連之半導體多重封裝模組」(「Semiconductor multi-package module having wire bond interconnection between stacked packages」)；美國申請編號10/632,568，名為「具有堆疊在球格柵陣列封裝上的封裝，與在堆疊封裝間具有線接點互連之半導體多重封裝模組」(「Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnection between stacked packages」)；美國申請編號10/632,551，名為「堆疊封裝之間具有線接點互連並具有電遮蔽之半導體多重封裝模組」(「Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield」)；美國申請編號10/632,552，名為「具有堆疊在晶粒朝上倒裝晶片球格柵陣列封裝之封裝，並在堆疊封裝之間具有線接點互連之半導體多重封裝模組」(「Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages」)；美國申請編號10/632,553，名為「具有堆疊在晶粒朝下倒裝晶片球格柵陣列封裝上之封裝，並在堆疊封裝之間具有線接點互連之半導體多重封裝模組」(「Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages」)；美國申請編號10/632,550，名為「包括堆疊晶粒封裝並在堆疊的封裝之間具有線接點互連之半導體多重封裝模組」(「Semiconductor mufti-package module including stacked-die packages and having wire bond interconnect between stacked packages」)；其每個皆在此引用做為參考。
本發明關於半導體封裝。
攜帶式電子產品，例如行動電話、行動運算器、及多種消費性產品，其皆需要在一有限的軌跡中具有較高的半導體功能及效能、最小厚度與重量，並具有最低的成本。此將驅使本產業來增加在個別半導體晶片上的整合度。
最近，該產業已經開始實施在「z軸」上的整合，也就是說，藉由堆疊晶片，並已使用在一個封裝中最多堆疊到五個晶片。此可提供具有一單晶片封裝之軌跡之密集晶片結構，其範圍在5×5 mm到40×40 mm，且其厚度已經連續地由2.3 mm降低到0.5 mm。一堆疊的晶粒封裝之成本僅漸增地高於一單一晶粒封裝的成本，且該裝配件良率相當高，相較於將該晶粒封裝在個別封裝中，足可保證一具競爭力的最終成本。
實際上對於可堆疊在一堆疊的晶粒封裝中之晶片數目的主要限制為該堆疊晶粒封裝之低最終測試良率。不可避免地是，在該封裝中的一些晶粒具有某些缺點，因此該最終封裝測試良率將為個別晶粒測試良率之產品，其每個皆小於100%。此特別會造成一問題，即使在一封裝中僅堆疊兩個晶粒，但其中之一由於設計複雜度或技術而具有低良率。
另一個限制是該封裝的低功率散失。熱量由一個晶粒傳到另一個，除了由焊球到主機板之外，沒有明顯的散熱路徑。
另一個限制為該堆疊的晶粒之間的電磁干擾，特別是在RF與數位晶粒之間，由於每個晶粒不具有電遮蔽。
另一個方式為整合在「z軸」上來堆疊晶粒封裝，以形成一多重封裝模組。堆疊封裝相較於堆疊晶粒封裝可提供多種好處。
舉例而言，每個具有RF晶粒之封裝可以電性測試，並在堆疊該等封裝之前被剔除，除非其顯示出令人滿意的效能。因此，最終堆疊的多重封裝模組良率可以最大化。
在堆疊封裝中可提供更為有效率的冷卻，其係藉由在該堆疊中的封裝以及在該模組頂部之間插入一散熱器。
封裝堆疊允許RF晶粒之電磁遮蔽，並避免與模組中的其它晶粒之干擾。
每個晶粒，或不止一個晶粒可以封裝在一個別的封裝中。在使用對於該晶片型式及組態之最有效率的第一階互連技術的堆疊中，例如線接點或倒裝晶片，其可最大化效能並最小化成本。
在一堆疊多重封裝模組中封裝之間的z互連，從製造性、設計彈性及成本的角度而言為關鍵的技術。已經提出的z互連包括周邊焊球連接，以及彎曲在該底部封裝頂部之上的可撓基板。在堆疊多重封裝模組中z互連之周邊焊球的使用會限制可製作連接的數目，並限制設計彈性，並造成較厚且較高成本的封裝。雖然使用一可撓性彎曲基板原則上可提供設計彈性，對於該彎曲製程並無已建立之製造機制。再者，使用一可撓性彎曲基板需要一兩金屬層可撓基板，其非常昂貴。另外，該彎取的可撓基板方法受限於低腳位數的應用，係因為在兩金屬層基板中繞線電路之限制。
請參考圖1-4之進一步詳細說明不同的z互連結構。
圖1所示為已在業界良好建立之標準球格柵陣列(「BGA」)之結構的截面圖，其可做為在一堆疊多重封裝模組(「MPM」)中的底部封裝。如10所示，該BGA包括附著於具有至少一金屬層之基板12上的一晶粒14。其可使用多種基板型式，其包括例如：一具有2-6金屬層之壓合板、或具有4-8金屬層之增大基板、或一具有1-2金屬層之可撓性聚醯亞胺、或一陶瓷多層基板。例如藉由圖1所示之基板12具有兩個金屬層121、123，其每個被圖案化來提供適當的電路，並藉由通孔122來連接。該晶粒習用上係使用一黏著劑來附著於該基板的一表面，其基本上稱之為晶粒附著環氧化物，如圖1之13所示，且在圖1之組態中，該晶粒所附著的基板表面可稱之為該「上方」表面，而在該表面上的金屬層可稱之為「上方」金屬層，雖然該晶粒附著表面在使用上不需要具有任何特定的方向。
在圖1之BGA中，該晶粒係線接點到該基板之上方金屬層上的線接點側，以建立電連接。該晶粒14及該等線接點16係以一模製化合物17所包覆，其可提供對於周圍及機械應力之保護，以便於處理程序，並提供一表面來標示以供識別。焊球18係回焊到該基板之下方金屬層上的接點墊之上，以提供互連到一最終產品之主機板(未示於圖中)，例如一電腦。焊罩125、127係圖案化到該等金屬層121、123之上，以暴露在接點處之下層金屬來做為電連接，例如該線接點處及接點墊，以接合該線接點16及焊球18。
圖2所示為一2-堆疊MPM之範例性結構的截面圖，標示為20，其中在該堆疊中封裝之間的z互連係藉由焊球所製成。在此MPM中，一第一封裝(其可稱之為「底部」封裝)係類似於一標準BGA，如圖1所示(而使用類似的參考編號來指到圖1與2中類似的底部封裝之特徵)。一第二封裝(其可稱之為該「頂部」封裝)係堆疊在該底部封裝上，其在結構上類似於該底部封裝，除了在該頂部封裝中的焊球係配置在該頂部封裝基板周邊處，所以其會影響該z互連，而不會干擾該底部BGA之包覆。特別是，圖2中的頂部封裝包括附著在具有至少一金屬層之基板22上的一晶粒24。藉由例如圖2所示之頂部封裝基板22具有兩個金屬層221、223，其每個圖案化來提供適當的電路，並藉由通孔222來連接。該晶粒習用上使用一黏著劑來附著到該基板的一表面(該「上方」表面)，基本上稱之為該晶粒附著環氧化物，如圖2之23所示。
在圖2之MPM中的頂部封裝中，如同在該底部封裝，該晶粒係線接點到在該基板之上方金屬層上的線接點處來建立電連接。該頂部封裝晶粒24及線接點26係利用一頂部封裝模製化合物27來包覆。焊球28係回焊到位於該頂部封裝基板之下方金屬層之周邊空隙上的接點墊之上，以提供z互連到該底部封裝。焊罩225、227係圖案化到該等金屬層221、223之上，以暴露在接點處之下層金屬來做為電連接，例如該線接點處及接點墊，以接合該線接點26及焊球28。
圖2之MPM中的z互連可藉由回焊附著在該頂部封裝基板之下方金屬層上的周邊接點墊之焊球28到該底部BGA之上方金屬層上的周邊接點墊上。在此組態中，在該頂部及底部封裝之間的距離h必須至少與該底部封裝之包覆高度一樣大，其可為0.3 mm或更高，且基本上較少地是在0.5 mm與1.5 mm範圍之間。該等焊球28因此必須在當其回焊時具有一充份大的直徑，而可與該底部BGA之接點墊具有良好的接觸；也就是說，該焊球28直徑必須大於該包覆高度。一較大的球徑規定了一較大的球間距，其因此限制了可安置在該可用空間中的球數。另外，該等焊球之周邊配置使得該底部BGA明顯大於一標準BGA之模具蓋。在小型BGA中，其通常稱之為晶片級封裝(「CSP」)，該晶片本體尺寸比該晶粒大1.7 mm。在標準BGA中，該本體尺寸約比該模具蓋要大2 mm，在此組態中，該頂部封裝基板必須具有至少兩個金屬層來便於該電連接。
圖3所示為一已知的2-堆疊倒裝晶片MPM之範例性結構的截面圖，其通常表示為30。在此組態中，該底部BGA倒裝晶片封裝包括一基板32，其具有一圖案化的金屬層31，在其上該晶粒34係由該倒裝晶片凸塊36來連接，例如焊料凸塊、金鈕凸塊、或各向異性導電膜或膏。該等倒裝晶片凸塊係固定到該晶粒之活性表面上的一圖案化凸塊墊之陣列上，且因為該晶粒的活性表面對於該基板的一面向上之圖案化金屬層係面向下，這種配置可稱之為一「向下」倒裝晶片封裝。在晶粒與基板之間的聚合物側填滿33提供了對於周遭的保護，並加入機械整合度到該結構。這種倒裝晶片封裝，其中該基板僅在該上方表面上具有一金屬層，其係藉由透過焊料通孔35連接到該金屬層之焊球38來連接到該下層電路(例如一主機板、其未示於圖中)。
在此組態中的頂部BGA係類似於該底部BGA，除了該頂部BGA具有僅在該頂部基板的周圍處連接到一金屬層331之z互連焊球338(經由在該頂部基板中的焊料通孔335)。焊球338係回焊到該底部基板之金屬層331上，以提供該z互連。特別是，在此組態中，該頂部BGA包括一基板332，其具有該圖案化的金屬層331，在其上該頂部BGA晶粒334係由倒裝晶片凸塊336所連接。在該頂部BGA晶粒與基板之間為一聚合物側填滿333。如圖3之結構更為適合於高電效能應用，但其與圖2中所示型式之組態具有類似的限制。其比圖2之組態已有改良。其中該底部BGA沒有模製，允許在該頂部BGA之周圍處使用較小直徑(h)的焊球來連接在該等封裝之間。
圖4所示為一已知的2-堆疊彎曲可撓基板MPM之範例性結構的截面圖，如40所示。在圖4之組態中的底部封裝具有一2-金屬層可撓基板，在其上該晶粒係透過小柱來接合到該基板之第一金屬層。該底部封裝基板之第二金屬層承載有該等焊球來連接到該下層電路，例如一主機板(未示出)。該基板係足夠大來折彎在該封裝的頂部，藉此向上帶入該電互連線，其中它們可藉由在該頂部封裝上的焊球陣列來連接到該頂部封裝(如下所述之範例)。在該晶粒周圍與該晶粒與折彎基板之間的空間被包覆而提供保護及強度。
請參考圖4，該2-金屬層底部封裝基板42包括一第一金屬層141及一第二金屬層143，其每個被圖案化來提供適當的電路，藉由通孔142連接。該第一金屬層在該底部基板之一部份之上的部份被處理(例如使用一沖孔陣列)來呈現一懸臂樑或片46之陣列，其配置來對應於在該底部封裝晶粒44之活性表面上的互連墊之陣列。在該基板42的此部份上，其可稱之為該「晶粒附著部份」，該第一金屬層141係面向上。該晶粒係對準在該基板之晶粒附著部份上，以活性表面向下，並接合了該懸臂樑及相對應的互連墊，其典型例如藉由一種使用組合了壓力、熱及超音波能量之熱音波製程，以完成該等電連接。該晶粒44係使用一黏著劑43來固定在該可撓基板42的晶粒附著部份上。該底部封裝基板42之第二金屬層143係向下面向該基板的晶粒附著部份中。焊球48係回焊到位在該第二金屬層143之面向下部份的一陣列上之接點墊，以提供該MPM之互連到下層電路(未示出)。一焊罩147係圖案化到該第二金屬層143之上，以暴露該下層金屬做為電連接之接點處，其包含藉由焊球48來與該下層電路連接的接點墊，及藉由焊球連接於該頂部封裝的接點墊，如下所述。
該底部封裝基板42之另一部份，延伸鄰接該晶粒附著部份，其係彎折向上，並位在該底部封裝晶粒44之上。在該可撓基板42之此彎折於上的部份之上，該第一金屬層143係面向上。在圖4的組態中，該頂部封裝通常類似於圖1之BGA，其中該晶粒係線接點到位在該基板之上方金屬層之上的線接點處，以建立電連接。特別是，該頂部封裝晶粒14係附著在具有兩個金屬層121、123之基板12上(在此範例中)，其每個被圖案化來提供適當的電路，並藉由通孔122來連接。該晶粒習用上使用一黏著劑13來附著到該頂部封裝基板之上表面，其典型為一晶粒附著環氧化物。該晶粒14及該等線接點16係利用一模製化合物17來包覆，其可提供對於周遭及機械應力的保護，以便於處理作業，並提供一表面來做標記用於辨識。焊球18係回焊到該彎折於上之底部封裝基板的面向上金屬層之上的接點墊143，以在該頂部與底部封裝之間的z互連。
圖4之結構的優點為該彎折於上的基板可提供在該彎折於上之底部封裝基板的面向上表面之上的充份面積，以容納一完整焊球陣列在該頂部封裝中，並容納更複雜的互連在該兩個封裝之間。其亦提供了一小型封裝軌跡。此組態的一主要缺點為該基板的成本很高，且折彎技術與設備無法取得。
所有這些堆疊封裝組態之共同特徵為它們可以保護每個封裝，並以較高的最終測試良率來提供生產MPM。
本發明係關於具有堆疊封裝之多重封裝模組。根據本發明，在該MPM中的該等堆疊封裝之間的z互連係以線接點為基準。一般而言，本發明之特徵在於具有多種不同堆疊封裝之組態，及藉由線接點為主之z互連來堆疊及互連不同封裝之方法。在根據本發明之多重封裝模組中，該封裝堆疊可包括多種BGA封裝及/或任何一種平台格柵陣列(「LGA」)封裝：該封裝堆疊可包括線接點及/或倒裝晶片封裝；該封裝堆疊可包括在該堆疊中或於其上所產生的一熱性增進特徵；該封裝堆疊可包括線接點到該BGA或LGA頂部或底部的一倒裝晶片晶粒的一或多個封裝；該封裝堆疊可包括在該堆疊的封裝或並列的封裝中具有超過一個晶粒之一或多個BGA及/或LGA封裝；該堆疊可包括一或多個封裝之電磁遮蔽；且該堆疊可包括任何基板、壓合板或組立或陶瓷，其提供了藉由接合在該等封裝周圍上來製成z互連墊。
在一通用方面，本發明之特徵在於具有堆疊的下方與上方封裝之多重封裝模組，其每個封裝包括附著到一基板之晶粒，其中該上方及下方基板係藉由線接點來互連。
本發明可提供優良的製造性、高的設計彈性，及低成本，以製造具有一低輪廓及小軌跡之堆疊封裝模組。該線接點z互連技術已在本產業中良好地建立；其為最低成本的互連技術，並且可直接應用，不需要明顯的修改，即可用於本發明之多重封裝模組。其對於BGA到LGA之相對尺寸提供了設計彈性，其可由導線長度來架橋。藉由可取得之技術與設備，在一線接點中的導線最短可到0.5 mm，或最長到5 mm。該z互連墊之配置可以透過BGA及LGA基板設計或其中一種來實施。另外，使用根據本發明之線接點，z互連可形成在彼此並未精確對準之墊之間，其藉由所謂的「程序外之接合」("out of sequence bonding"，其目前已用於本產業中。該線接點間距在本產業中最為微細的技術目前係在50微米，並預期可到25微米。此可造成大量的z互連。製造性及設計彈性皆可貢獻於MPM的低成本。
一典型BGA或LGA之最小軌跡為大於晶粒尺寸的1.7 mm。加入根據本發明之z互連接點墊將可增加BGA最少0.8 mm。一典型的BGA厚度為1.0 mm，且LGA厚度為0.8 mm。一典型的黏著厚度之範圍在0.025 mm到0.100 mm之間。根據本發明之堆疊封裝MPM之軌跡與厚度對大多數應用而言皆可落在可接受的範圍內。
在一些具體實施例中，該多重封裝模組包括三個或多個封裝，其序列地固定來形成一堆疊。
在另一方面，本發明之特徵為一堆疊有第一(「底部」)及第二(「頂部」)封裝的多重封裝模組，每個封裝包括附著於一基板之晶粒，並藉由線接點來連接到該基板，其中該頂部封裝基板及該底部封裝基板係藉由線接點來互連。在一些具體實施例中，每個封裝係完全以一模製材料來包覆；在其它具體實施例中，至少一個封裝僅包覆到某個程度，以在後續處理及測試期間來保護該晶粒與該基板之間的線接點。在一些具體實施例中，該第二封裝為一LGA封裝，且在一些這種具體實施例中，該LGA封裝基板為一單一金屬層基板。
在另一方面，本發明之特徵為一堆疊有第一(「底部」)及第二(「頂部」)封裝的多重封裝模組，該底部封裝為一BGA封裝，每個封裝包括附著於一基板之晶粒，其中該頂部封裝基板及該BGA封裝基板係藉由線接點來互連。
在另一方面，本發明之特徵在於具有堆疊封裝之一多重封裝模組，其中至少一個封裝具有一電遮蔽。在一些這樣的組態中，該電遮蔽可額外地設置成做為一散熱器。在一些具體實施例中，該等具有一電遮蔽之封裝包括一RF晶粒，且該遮蔽用於在該多重封裝模組中限制該RF晶粒與其它晶粒之間的電磁干擾。在一些具體實施例中，該底部封裝具有一電遮蔽。
在另一方面，本發明之特徵為一堆疊有第一(「底部」)及第二(「頂部」)封裝的多重封裝模組，該底部封裝為在一上晶粒組態中的一倒裝晶片之一倒裝晶片BGA封裝，其中該頂部基板與該底部封裝藉由線接點來互連。在一些具體實施例中，該頂部封裝為一堆疊晶粒封裝；在一些具體實施例中，在該堆疊的晶粒封裝中相鄰的堆疊晶粒可由間隔器來分開。在一些具體實施例中，在該底部封裝上的倒裝晶片晶粒具有一電遮蔽。在一些具體實施例中，該底部封裝基板包括一嵌入的接地平面，該接地平面係設置成亦用於散熱及做為一電遮蔽。
在另一方面，本發明之特徵為一堆疊有第一(「底部」)及第二(「頂部」)封裝的多重封裝模組；該底部封裝為在一下晶粒組態中的一倒裝晶片之一倒裝晶片BGA封裝，其中該頂部基板與該底部封裝藉由線接點來互連。在一些具體實施例中，在該底部封裝上的倒裝晶片晶粒具有一電遮蔽。
在另一方面，本發明之特徵為一堆疊有第一(底部)及第二(頂部)封裝的多重封裝模組，每個封裝包括附著於一基板之晶粒，並藉由線接點來連接，其中該頂部封裝基板及該底部封裝基板係藉由線接點來互連，且其中該底部封裝與該頂部封裝中至少一個為一堆疊晶粒封裝。在一些具體實施例中，該頂部封裝與該底部封裝皆為一堆疊晶粒封裝。
在另一通用方面中，本發明之特徵在於製作多重封裝模組之方法，藉由在一第一(底部)封裝基板上包括至少一晶粒之第一(底部)封裝，其置於該第一封裝之上，及一第二(頂部)封裝，其在一第二(頂部)封裝基板上包括至少一晶粒，並在該第一及第二(頂部及底部)基板之間形成線接點z互連。較佳地是，該等封裝可在組裝之前測試，其可丟棄不滿足效能或可靠度之封裝，所以較佳地是測試為「良好」之第一封裝及第二封裝即用於該組裝的模組中。
在一方面，本發明之特徵在於一種製作一多重封裝模組之方法，其包括堆疊在一BGA封裝上的LGA封裝，其中該頂部及底部封裝藉由線接點來電互連。根據此方面，提供一BGA封裝，其通常係在一模製BGA封裝之未分離的長條；較佳地是在該長條中的BGA封裝進行效能及可靠度測試，而辨識為「良好」之封裝即接受後續的處理；黏著劑係分配到「良好」BGA封裝上模製之上方表面上；提供一模擬的模製平台格柵陣列封裝；較佳地是，測試該LGA封裝，並辨識為「良好」；該等「良好」的LGA封裝即置於該「良好」BGA封裝上的模製之上的黏著劑，並固化該黏著劑；依照需要且較佳地是，在該堆疊的頂部LGA與底部BGA封裝之間形成線接點z互連之後即進行一電漿清洗作業；依照需要且較佳地是，可進行一額外的電漿清洗，接著為形成該MPM模製。進一步的步驟包括附著第二層互連焊球到該模組之下方側；測試並分離完成的模組與該長條，例如藉由鋸開分割或藉由沖孔分離；並對於其它用途來封裝。
在一些具體實施例中，該LGA(頂部)封裝即完全地模製成型，具有該LGA封裝之常為平面的上方表面；在其它具體實施例中，該等線接點，但非該LGA封裝之整個上方晶粒表面進行模製，該LGA之模製係由僅在該晶粒的周圍及該LGA封裝基板的間隙附近來分配有該模製化合物。
在另一方面，本發明之特徵在於為一種在一LGA封裝堆疊於一BGA封裝之上的一多重封裝模組之方法，其中該頂部及底部封裝係由線接點來電互連，且其中該底部封裝具有一電磁遮蔽。根據此方面，提供一球格柵陣列封裝，其通常係在BGA封裝之未分離的長條；該等BGA封裝具有固定在該晶粒之上的遮蔽；較佳地是，在該長條中的BGA封裝進行效能及可靠度之測試，並識別為「良好」，以接受後續的處理；黏著劑係分配在「良好」BGA封裝上之遮蔽的上方表面之上；提供一分離的模製平台格柵陣列封裝；較佳地是，測試該LGA封裝，並識別為「良好」；該「良好」LGA封裝係置於該遮蔽之上的黏著劑上，並固化該黏著劑；依照需要且較佳地是，在該堆疊的頂部LGA與底部BGA封裝之間形成線接點z互連之後即進行一電漿清洗作業；依照需要且較佳地是，可進行一額外的電漿清洗，接著為形成該MPM模製。進一步的步驟包括附著第二層互連焊球到該模組之下方側；測試並分離完成的模組與該長條，例如藉由鋸開分割或藉由沖孔分離；並對於其它用途來封裝。
在一些具體實施例中，該方法包括用於提供該多重封裝模組一散熱器之步驟。在本發明的此一方面，進行一類似的製程，具有額外的步驟插入一「落入」模製作業到安裝所支援的散熱器中，或插入一「落入」模製作業到安裝一簡單的平面散熱器；或藉由施加黏著劑到該頂部封裝模製之上方表面上、或在該頂部封裝上一間隔器的上方表面上，並固定該平面散熱器到該黏著劑上。
在另一方面，本發明之特徵在於一種製作一多重封裝模組之方法，其包括堆疊在一下晶粒倒裝晶片BGA底部封裝上的一頂部封裝，其中該等頂部及底部封裝藉由線接點來電互連。根據此方面，提供一下晶粒倒裝晶片BGA底部封裝，視需要進行模製，通常係在下晶粒倒裝晶片球格柵陣列底部封裝中；較佳地是在該長條中的BGA封裝進行效能及可靠度測試，而識別為「良好」的封裝即接受後續的處理；黏著劑係分配在「良好」BGA封裝上該晶粒的上方表面(背側)之上；提供分離的頂部(例如平台格柵陣列)封裝，其可視需要來模製；較佳地是，進行該LGA封裝的測試，並識別為「良好」；該等「良好」LGA封裝係置於在該遮蔽之上的黏著劑上，並固化該黏著劑；依照需要且較佳地是，在該堆疊的頂部LGA與底部BGA封裝之間形成線接點z互連之後即進行一電漿清洗作業；依照需要且較佳地是，可進行一額外的電漿清洗，接著為形成該MPM模製。進一步的步驟包括附著第二層互連焊球到該模組之下方側；測試並分離完成的模組與該長條，例如藉由鋸開分割或藉由沖孔分離；並對於其它用途來封裝。
在另一方面，本發明之特徵在於為一種包括在一頂部封裝堆疊於一下晶粒倒裝晶片BGA底部封裝之上的一多重封裝模組之方法，其中該頂部及底部封裝係由線接點來電互連，且其中該底部封裝具有一電遮蔽。根據此方面，進行類似於前述對於未遮蔽底部的倒裝晶片底部封裝的處理，其具有一額外的步驟來插入安裝該遮蔽到該底部封裝倒裝晶片晶粒。提供一下晶粒倒裝晶片BGA底部封裝，視需要進行模製，通常係在下晶粒倒裝晶片球格柵陣列底部封裝中；較佳地是在該長條中的BGA封裝進行效能及可靠度測試，而識別為「良好」的封裝即接受後續的處理；黏著劑係分配在「良好」BGA封裝上該晶粒的上方表面(背側)之上；提供分離的頂部(例如平台格柵陣列)封裝，其可視需要來模製；較佳地是，進行該LGA封裝的測試，並識別為「良好」；該等「良好」LGA封裝係置於在該遮蔽之上的黏著劑上，並固化該黏著劑；依照需要且較佳地是，在該堆疊的頂部LGA與底部BGA封裝之間形成線接點z互連之後即進行一電漿清洗作業；依照需要且較佳地是，可進行一額外的電漿清洗，接著為形成該MPM模製。進一步的步驟包括附著第二層互連焊球到該模組之下方側；測試並分離完成的模組與該長條，例如藉由鋸開分割或藉由沖孔分離；並對於其它用途來封裝。
在另一方面，本發明之特徵在於一種包括堆疊於一上晶粒倒裝晶片BGA底部封裝之上的一頂部封裝之方法，其中該頂部及底部封裝係藉由線接點電互連。根據此方面，提供一上晶粒倒裝晶片球格柵陣列封裝，其通常未模製，並通常為一上晶粒倒裝晶片球格柵陣列封裝之未分離長條；較佳地是，在該長條中的BGA封裝進行效能及可靠度的測試，且識別為「良好」的封裝即接受後續的處理；黏著劑即分配在「良好」BGA封裝上的該基板之上表面之上；提供一第二封裝，其在一些具體實施例中可為一堆疊的晶粒封裝，其可視需要且通常為模製；較佳地是，測試該LGA封裝，並識別為「良好」；該等「良好」LGA封裝即置於在該BGA基板之上的黏著劑上，並固化該黏著劑；其視需要而較佳地是在該堆疊的頂部LGA與底部BGA封裝之間形成線接點z互連之後進行一電漿清洗作業；其視需要且較佳地是進行一額外的電漿清洗，接著形成該MPM模製。進一步的步驟包括附著第二層互連焊球到該模組之下方側；測試並分離完成的模組與該長條，例如藉由鋸開分割或藉由沖孔分離；並對於其它用途來封裝。
在另一方面，本發明之特徵在於一種製作一多重封裝模組之方法，其包括堆疊在堆疊的底部封裝之上的一頂部封裝，其中該等頂部及底部封裝藉由線接點來電互連。根據此方面，提供一堆疊的晶粒BGA封裝，其通常為模製，且通常提供為一堆疊的晶粒球格柵陣列封裝之未分離的長條；較佳地是進行在該長條中BGA封裝的效能及可靠度測試，而識別為「良好」之封裝即接受後續的處理；黏著劑即分配到該「良好」堆疊的晶粒BGA封裝之上方表面之上；通常是在該封裝模製的經常為平面的上方表面上；提供一分離的第二封裝，通常為模製，其可視需要做為一堆疊的晶粒封裝；較佳地是測試該第二封裝，並識別為「良好」；該「良好」第二封裝係置於該BGA之上方表面之上的黏著劑上，並固化該黏著劑；其視需要而較佳地是在該堆疊的頂部及底部封裝之間形成線接點z互連之後進行一電漿清洗作業；其視需要而較佳地是進行一額外的電漿清洗，接著形成該MPM模製。進一步的步驟包括附著第二層互連焊球到該模組之下方側；測試並分離完成的模組與該長條，例如藉由鋸開分割或藉由沖孔分離；並對於其它用途來封裝。
在該方法的一些具體實施例中，在一未分離的長條中提供兩個或更多的第一模製的封裝，且在該長條上進行兩個或更多模組的組裝，並在完成該組裝之後進行該等兩個或更多模組之分離。
在根據本發明之製作多重封裝模組的方法中，在該等堆疊的封裝之間的電連接使用習用的線接點來在該堆疊中形成上方及下方封裝基板之間的z互連。特殊的好處包括使用已建立的製造架構、低生產成本、設計彈性及一薄封裝產品。該z互連線接點可以在多種的封裝及模組組態中實施，其係藉由從在該第二封裝基板上的一導電墊形成的凸塊拉出導線到在該第一封裝基板上的一導電墊；或是，由在該第一封裝基板上的一導電墊上形成的一凸塊拉出導線到在該第二封裝基板上的一導電墊。
本發明提供了以最低成本及最高的最終測試良率來在一薄形及最小軌跡封裝中超過一個半導體之裝配件。再者，根據本發明的一些堆疊組態允許高度熱效能、高度電效能或一數位元件與RF元件之電性絕緣。其它的堆疊組態可提供適用於掌上型或消費性產品之非常薄的結構。所有提供來組裝的方法係允許該堆疊的封裝之個別測試可以最大化該模組之最終良率。
額外的製程步驟將用來完成根據本發明之多重封裝模組。舉例而言，其較佳地是，在該堆疊中最下方封裝之連接用的焊球不會附著到主機板上，而是直到該MPM之分離之前的最終步驟。而且，例如電漿清洗可在製程中許多地方的任一點來進行，例如在黏著劑固化之後，及包覆之前，且像是在z互連線接點之前及/或之後。
較佳地是，該等個別封裝可提供做為數個封裝的長條，連接成一列，便於在製造期間來處理，且該多重封裝模組係在完成製程步驟之後來分離。在根據本發明的方法中，該等封裝堆疊可藉由固定分離的第二封裝來形成在一選擇型式的非單一化第一封裝的一長條上，並直到完成形成該等模組之製程之後才行成該線接點的z互連，然後再分離該等模組。
根據本發明之MPM可以用來構建電腦、電信設備、及消費性與工業電子裝置。
現在本發明將參考圖面來進一步詳細說明，該等圖面說明了本發明其它的具體實施例。該等圖面僅為圖示，說明了本發明之特徵與其和其它特徵與結構之關係，並未依比例繪製。為了改善呈現的清晰度，在說明本發明之具體實施例的圖面中，對應於在其它圖面中所示的元素之元素並未皆特別重新編號，雖然它們在所有圖面中皆可清楚辨識。
現在請參考圖5A，所示為在根據本發明一方面之一多重封裝模組之具體實施例的50處的截面圖，其包括有堆疊的第一(「底部」)及第二(「頂部」)封裝，其中該等堆疊的封裝係由線接點來互連。在圖5A所示的具體實施例中，該底部封裝400為一習用的BGA封裝，例如圖1所示。因此，在此具體實施例中，該底部封裝400包括一晶粒414，其附著於具有至少一金屬層的一底部封裝基板412之上。其可使用多種基板型式中的任何一種，例如包括：一具有2-6金屬層之壓合板、或具有4-8金屬層之建構基板、或具有1-2金屬層之可撓聚醯亞胺帶、或一陶瓷多重層基板。藉由圖5A之範例所示之底部封裝基板412具有兩個金屬層421、423，其每個被圖案化來提供適當的電路，並透過通孔422連接。該晶粒在習用上係使用一黏著劑來附著於該基板的一表面上，基本上係稱之為晶粒附著環氧化物，如圖5A中的413所示，且在圖5A的組態中，該晶粒所附著的基板表面可稱之為「上方」表面，且在該表面上的金屬層可稱之為「上方」金屬層，雖然該晶粒附著表面在使用上不需要具有任何特定的方向性。
在圖5A之底部BGA封裝中，該晶粒係線接點到在該基板之上金屬層的線接點處來建立電連接。該晶粒414及該線接點416係以一模製化合物417來包覆，其可提供對於周遭及機械應力的保護，以便於處理作業，並提供一底部封裝上表面419到一可堆疊的第二(「頂部」)封裝。焊球418被回焊到該基板之下方金屬層之接點墊上，以提供互連到例如一最終產品之主機板(未示於圖中)之下層電路，例如電腦等。焊罩415、427係圖案化到該金屬層421、423之上來在接點處暴露該下層金屬用於電連接，例如該線接點處，及用於接合該等線接點416及焊球418之接點墊。
在圖5A所示的具體實施例中，該頂部封裝500為一平台格柵陣列(LGA)封裝，其可以類似於一BGA封裝，例如圖1中所示，但不具有焊球安裝到該基板之下表面的接點墊上。特別是在此範例中，該頂部封裝500包括附著在具有至少一金屬層之頂部封裝基板512上的一晶粒514。其可使用多種基板型式中的任何一種；藉由圖5A之範例所示之頂部封裝基板512具有兩個金屬層521、523，其每個被圖案化來提供適當的電路，並透過通孔522連接。該晶粒在習用上係使用一黏著劑來附著於該基板的一表面上，基本上係稱之為晶粒附著環氧化物，如圖5A中的513所示，且在圖5A的組態中，該晶粒所附著的基板表面可稱之為「上方」表面，且在該表面上的金屬層可稱之為「頂部」金屬層，雖然該晶粒附著表面在使用上不需要具有任何特定的方向性。
在圖5A之具體實施例中的頂部LGA封裝，該晶粒係線接點到該基板之上方金屬層的線接點處來建立電連接。該晶粒514及該線接點516係以一模製化合物517來包覆，其可提供對於周遭與機械應力的保護，以便於處理作業，並具有一頂部封裝上表面519。該頂部封裝500係堆疊在該底部封裝400之上，並使用一黏著劑503來附著。焊罩515、527係圖案化在該等金屬層521、523之上，以在接點處來暴露該下層金屬，用於電連接，例如該等線接點處來接合該線接點516。
在該堆疊的頂部封裝500與底部封裝400之間的z互連係藉由連接個別封裝基板之頂部金屬層的線接點518來製成。一方面，每個線接點518係電連接到該頂部封裝基板512之上金屬層521上之墊的上表面，而另一方面，每個線接點係連接到該底部封裝基板412之上金屬層421上之墊的上表面。該線接點可由任何在本技藝中所熟知的線接點技術來形成，例如像是在美國專利5,226,582中所述，其在此引用做為參考。該封裝對封裝z互連線接點係藉由圖5A中的範例來說明，其係由形成一凸粒或凸塊在該頂部基板的上金屬層上的一墊之上表面上，然後向下拉出導線朝向並融合到該底部基板之上金屬層的一墊上。如下所述，該線接點可在反方向上完成，也就是說，藉由形成一凸粒或凸塊在該底部基板之上金屬層的一墊之上表面上，然後向下拉出該導線朝向並融合到該頂部基板之上金屬層上的一墊。如下所述，該封裝對封裝z互連之線接點策略的選擇將根據該等堆疊基板之間隙的幾何配置與在其上的接合表面來決定。
在圖5A中的堆疊封裝具體實施例中，在個別封裝基板上的z互連墊係配置在靠近該封裝基板之間隙處的上金屬層之上。該z互連墊之位置及順序通常係配置來使得在該頂部封裝基板上的z互連墊在堆疊該等封裝時大致覆蓋了在該底部封裝上的相對應z互連墊。習用上，該頂部封裝500具有比該底部封裝400要較小的基板軌跡，以允許該線接點之空隙不會造成短路到該基板之金屬層的邊緣。一旦已經形成了該z互連線接點，即形成一模組包覆，以覆蓋及保護該等z互連線接點，並提供所完成的模組之機械整合性。
在該頂部及底部封裝基板上的z互連墊之配置係藉由在圖5B及5C中的平面圖之範例來顯示，其分別是在500及400。請參考圖5B，頂部封裝z互連墊524係由圖案化位在該頂部封裝基板512之上表面525上的空隙501處的該上金屬層的區域所形成。該空隙501延伸超過該頂部封裝包覆材料之邊緣526，其具有一上表面519。現在請參考圖5C，底部封裝z互連墊424係由圖案化位在該頂部封裝基板412之上表面425上的空隙401處的上金屬層之區域所形成。該空隙401延伸超過該堆疊之軌跡511之外，並覆蓋頂部封裝基板512，並進一步超過該底部封裝包覆材料之邊緣426，其具有一上表面419。
如圖5A、5B及5C所示，在根據本發明之頂部及底部封裝之間的z互連係由在該頂部封裝基板之空隙501中的頂部封裝互連墊524及該底部封裝基板之空隙401中的底部封裝互連墊424之間(上接點或下接點)的線接點所製成。該多重封裝模組結構係由形成一模組包覆507來保護，且焊球418係回焊到該底部封裝基板之下金屬層上所暴露的焊球墊，來連接到下層電路，例如一主機板(未示於圖中)。
如前所述，根據本發明之結構允許在組裝到該多重封裝模組之前預先測試該BGA及LGA，以允許在組裝之前排除不符合的封裝，藉此保證具有較高的最終模組測試良率。
為了改善來自該多重封裝模組之散熱，在該頂部封裝之上可提供一散熱器。該頂部散熱器係由一導熱材料所形成，其至少在其上表面之中具有更多的中心區域來暴露該MPM的上表面到周遭環境，來更有效率地對於MPM進行熱交換。例如該頂部散熱器可為一金屬片(如銅片)，而其可在該模製材料固化處理期間來固定到該MPM包覆。或者，該散熱器可在該頂部封裝之上具有一通常為平面的部份，以及一周圍支撐的部份，或是置於或靠近於該底部封裝基板之上表面的支撐部件。
藉由範例，圖5E所示為根據本發明另一方面之堆疊的BGA+LGA MPM 54之截面圖，其中在該MPM的上表面處提供一「頂部」散熱器。在MPM 54中堆疊的封裝之結構通常類似於圖5A中的該MPM 50，而在圖中可由類似的參考編號來識別類似的結構。在此範例中的頂部散熱器係由一導熱材料所形成，其具有位在該頂部封裝之上的通常為平面的中心部份544，及延伸到該底部封裝結構412之上表面的周圍支撐部件546。該平面部份544之上表面係在該MPM上表面來暴露到周圍，以有效率地將熱帶出MPM。例如該頂部散熱器可藉由一金屬片(例如銅)來形成，例如藉由沖壓。該等支撐部件546可依需要來使用一黏著劑固定到該底部封裝基板之上表面(未示於圖中)。該多重封裝模組結構可由形成一模組包覆507來保護，且該散熱器支撐部件在該模製材料固化處理期間被嵌入在該MPM包覆507中。在圖5E的具體實施例中，在該散熱器的平面上方部份544的周圍提供有一階梯狀的凹入特徵545，以允許較佳的結構之機械性整合度，而較不會與該模製化合物分離。在此具體實施例中，該散熱器544之下表面與該LGA模製517之上表面519之間的空間係填入該MPM模製之薄層。
另外，一頂部散熱器可固定於該LGA模製之上表面，如在圖5D之截面圖中所示。在MPM 52中該堆疊的封裝之結構通常類似於在圖5A中的MPM 50，而類似的結構可在圖面上由類似的參考編號來識別。在圖5D之範例中的頂部散熱器504為一通常為平面的導熱材料板，其至少具有其上表面的一更為中心的區域來暴露到周圍環境，以更有效率地將熱帶出MPM，如圖5E之範例中所示。例如該頂部散熱器可為一金屬板(例如銅)。但是，在此處該頂部散熱器504係使用一黏著劑506來固定到該上方封裝包覆517之上表面519。該黏著劑506可為一導熱黏著劑，以提供改善的散熱效果。通常在該頂部封裝模製已經至少部份固化之後，該頂部散熱器即固定到該頂部封裝模製，但其係在該模製材料對於該MPM包覆507射出之前。該頂部散熱器之周圍可以包覆該MPM模製材料。在圖5D的具體實施例中，在該散熱器504的周圍提供有一階梯狀的凹入特徵505，以允許較佳的結構之機械性整合度，而較不會與該模製化合物分離。
在另一種選擇中，如圖5A之MPM，其可具有一簡單的平面散熱器，而不具有支撐部件，其並不附著於該頂部封裝模製的上表面。在這些具體實施例中，如在圖5D中的具體實施例，該頂部散熱器可為一通常為平面的導熱材料板，例如像是一金屬片(例如銅)，及至少該平面散熱器之上表面的更為中心的區域係暴露到周圍來更有效率地將熱帶離該MPM。此處，在該簡單平面散熱器之下表面與該LGA模製517之上表面519之間的空間係填入一薄層的MPM模製，且這種簡單的平面散熱器可在該模製材料固化處理期間來固定於該MPM包覆507。這種未附著的簡單平面頂部散熱器之周圍可以包覆有該MPM模製材料，如同在圖5D中所附著的平面散熱器，並可在該周圍上提供一階梯狀的凹入特徵505，以允許與該結構的較佳機械整合度，並較不會與該模製化合物分離。
如圖5D、5E所示之具有一散熱器的MPM，其可提供改善的熱效能。
現在請參考圖6A，所示為根據本發明一方面之堆疊的封裝多重封裝模組之截面圖，其在一BGA底部封裝之上具有一LGA頂部封裝，其中該頂部封裝LGA被部份地包覆。也就是說，該頂部LGA封裝的模製材料係應用到有限的區域，並為有限的量，其足以在後續處理期間來保護該等線接點，特別是在後續的效能測試期間。在其它方面，圖6A的組態即實質上顯示在圖5A中。因此，在此具體實施例中，該底部封裝400之結構如圖5A所述，且該頂部封裝600之結構實質上即如圖5A所示，除了在該上方封裝包覆中的差異。特別是，該頂部封裝600包括附著在具有至少一金屬層之頂部封裝基板612上的一晶粒614。其可使用多種基板型式中的任何一種；藉由圖6A之範例所示之頂部封裝基板512具有兩個金屬層621、623，其每個被圖案化來提供適當的電路，並透過通孔622連接。該晶粒在習用上係使用一黏著劑來附著於該基板的一表面上，基本上係稱之為晶粒附著環氧化物，如圖6A中的613所示，且在圖6A的組態中，該晶粒所附著的基板表面可稱之為「頂部」表面，且在該表面上的金屬層可稱之為「上方」或「頂部」金屬層，雖然該晶粒附著表面在使用上不需要具有任何特定的方向性。
在圖6A之具體實施例中的頂部LGA封裝，該晶粒係線接點到該基板之上方金屬層的線接點處來建立電連接。該晶粒614及該線接點616係包覆一模製化合物617，其可提供對於周遭及機械應力的保護，以便於處理作業。在此具體實施例中的包覆617之形成，係僅用來包覆該線接點及其個別的連接到該頂部封裝基板與該頂部封裝晶粒，所以該晶粒614之上表面大部份皆未被該包覆所覆蓋。該頂部封裝600係堆疊在該底部封裝400之上，並使用一黏著劑來固定在那裏。焊罩615、627係圖案化在該金屬層621、623之上，以在接點處暴露該下層金屬來用於電連接，例如在該線接點處來接合該等線接點616。
在該堆疊的頂部封裝600與底部封裝400之間的z互連係藉由連接個別封裝基板之頂部金屬層的線接點618來製成。該多重封裝模組結構係由形成一模組包覆607來保護，且焊球418係回焊到該底部封裝基板之下金屬層上所暴露的焊球墊，來連接到下層電路，例如一主機板(未示於圖中)。
此組態的好處在於降低成本。該部份包覆係實施成與該線接點處理一致(例如藉由通過一微細噴嘴配送，如同來自一空心針管的注射器)，並因此提供了較高的流量，及使用較少的包覆材料。在該部份包覆之後，該頂部LGA封裝可在不需要重排成特殊的處理即可測試，以避免損傷該頂部封裝線接點。
為了改善如圖6A中的範例所示之多重封裝模組的散熱，在該頂部封裝之上可提供一散熱器。該頂部散熱器係由一導熱材料所形成，其具有將其上表面之更為中心的區域暴露該MPM的上表面到周圍環境，以更有效率地將熱由MPM帶離。例如該頂部散熱器可為一金屬板(例如銅)，且其可在該模製材料固化處理期間固定到該MPM包覆上。或者，該散熱器可在該頂部封裝之上具有一通常為平面的部份，及一周圍支撐部份、或置於該底部封裝基板之上表面之上或其附近的支撐部件。
藉由範例，圖6B所示為根據本發明另一方面之堆疊的BGA+LGA MPM 62之截面圖，其中在該MPM的上表面處提供一「頂部」散熱器。在MPM 62中堆疊的封裝之結構通常類似於圖6A中的該MPM 60，而在圖中可由類似的參考編號來識別類似的結構。在此範例中的頂部散熱器係由一導熱材料所形成，其具有位在該頂部封裝之上的通常為平面的中心部份644，及延伸到該底部封裝結構412之上表面的周圍支撐部件646。該平面部份646之上表面係在該MPM上表面來暴露到周圍，以有效率地將熱帶出MPM。例如該頂部散熱器可藉由一金屬片(例如銅)來形成，例如藉由沖壓。該等支撐部件646可依需要來使用一黏著劑固定到該底部封裝基板之上表面(未示於圖中)。該多重封裝模組結構可由形成一模組包覆607來保護，且該散熱器支撐部件在該模製材料固化處理期間被嵌入在該MPM包覆607中。在圖6B的具體實施例中，在該散熱器的平面上方部份644的周圍提供有一階梯狀的凹入特徵645，以允許較佳的結構之機械性整合度，而較不會與該模製化合物分離。在此具體實施例中，該散熱器644之下表面與該晶粒614之上表面之間的空間可由一層MPM模製來填入，其足夠地厚，使得該散熱器644不會干涉到該周圍LGA模製617。
另外，在圖6A的此具體實施例中的MPM，其可具有一簡單的平面散熱器，不具有支撐部件，且不附著於該頂部封裝模製的上表面。在這些具體實施例中，如在圖5D中的具體實施例，該頂部散熱器可為一通常為平面的導熱材料板，例如像是一金屬片(例如銅)，及至少該平面散熱器之上表面的更為中心的區域係暴露到周圍來更有效率地將熱帶離該MPM。此處，如圖6B的具體實施例，在該平面散熱器之下表面與該晶粒614之上表面之間的空間係由一層MPM模製所填入，其足夠地厚，使得該散熱器不會干涉到該周圍的LGA模製617。而此處在圖6B的具體實施例中，這種簡單的平面散熱器可在該模製材料固化處理期間來固定到該MPM包覆607。這種未附著的簡單平面頂部散熱器之周圍可以包覆有該MPM模製材料，如同在圖5D中所附著的平面散熱器，並可在該周圍上提供一階梯狀的凹入特徵，以允許與該結構的較佳機械整合度，並較不會與該模製化合物分離。
如在圖6A中一具體實施例之另一選擇，其允許附著一簡單平面散熱器到該頂部封裝600，在該簡單平面頂部散熱器之下表面與該晶粒614之上表面之間可提供一間隔器。該間隔器可使用一黏著劑來固定於該晶粒及該散熱器；或是，該間隔器可形成為整體的一部份，及該散熱器的一間隔器部份，且在這些具體實施例中，該散熱器之間隔器部份之下表面可使用一黏著劑來固定於該晶粒的上表面。該間隔器較佳地由導熱材料製成，且該黏著劑可為一導熱黏著劑，以提供改善的散熱性能。在這些具體實施例中，該頂部散熱器可在該頂部封裝模製已經至少部份固化之後來固定到該頂部封裝，但其係在該模製材料對於該MPM包覆607射出之前。該頂部散熱器之周圍可以包覆有該MPM模製材料。如同在圖5D的具體實施例中，在該簡單平面散熱器的周圍提供有一階梯狀的凹入特徵，以允許較佳的結構之機械性整合度，而較不會與該模製化合物分離。
例如圖6B所示之具有一散熱器的MPM結構，其可提供改善的熱效能。
圖7所示為根據本發明另一方面的堆疊多重封裝模組之截面圖，其在一BGA底部封裝之上堆疊有一頂部LGA封裝，其中對於該頂部LGA封裝使用一單層金屬層基板。在其它方面，圖7的組態即實質上顯示在圖5A中。因此，在此具體實施例中，該底部封裝400之結構如參考圖5A所示，而該頂部封裝700之結構即實質上如圖5A所示，除了在該頂部封裝基板的結構有所差異。特別是，該頂部封裝700包括附著到具有一金屬層721之頂部封裝基板712之一晶粒714，其被圖案化來提供適當的電路。該晶粒在習用上係使用一黏著劑來附著到該基板的表面，其基本上稱之為晶粒附著環氧化物，如圖7之713所示，且在圖7的組態中，該晶粒所附著的基板表面可稱之為「上表面」，因此在此基板上的金屬層可稱之為「上方」或「頂部」金屬層，雖然該晶粒附著表面在使用上不需要具有任何特殊的方向。
在圖7之具體實施例中的頂部LGA封裝，該晶粒係線接點到該基板之上方金屬層的線接點處來建立電連接。該晶粒714及該線接點716係包覆一模製化合物717，其可提供對於周遭及機械應力的保護，以便於處理作業。在圖7所示之具體實施例中的包覆707係設置成如同圖5A中的具體實施例，所以該包覆707覆蓋了該晶粒以及該等線接點及其連接，且該包覆在整個晶粒及互連之上具有一表面719。如下所述，此處的包覆另可形成如同圖6A之具體實施例，也就是說，其形成係僅包覆該等線接點及其個別的連接到該頂部封裝基板及該頂部封裝晶粒，所以大部份該晶粒的上方表面並未被該包覆所覆蓋。該頂部封裝700係堆疊在該底部封裝400之上，並使用一黏著劑固定在那裏，如在703所示。焊罩715被圖案化在該金屬層721之上，以在接點處暴露下層金屬來電連接，例如用於接合該等線接點716之線接點處。
在該堆疊的頂部封裝700與底部封裝400之間的z互連係藉由連接個別封裝基板之頂部金屬層的線接點718來製成。該多重封裝模組結構係由形成一模組包覆707來保護，且焊球418係回焊到該底部封裝基板之下金屬層上所暴露的焊球墊，來連接到下層電路，例如一主機板(未示於圖中)。
此組態之好處在於相較於在該頂部LGA封裝中使用兩個金屬層之基板的組態可以降低成本，因為該單一金屬層基板之成本較低。此組態可額外地提供一較低的封裝輪廓，因為該單一金屬層基板比具有兩個或更多金屬層之基板要薄。
圖8A所示為根據本發明另一方面之堆疊的BGA+LGAMPM 80之截面圖，其中提供一散熱器及電遮蔽給該底部封裝。藉由圖8A中的範例所示之具體實施例具有一頂部平台格柵陣列(「LGA」)封裝800，其堆疊在一底部球格柵陣列「BGA」封裝402之上，其中該頂部LGA封裝通常建構成圖5A中的頂部LGA封裝。如下所述，一具有單一金屬層之LGA，如參考圖6A所述，其另可做為圖8A之具體實施例中的頂部LGA。請參考圖8A，該頂部LGA封裝800可類似於一BGA封裝，例如圖1中所示，但不具有焊球來安裝在該基板之下表面的接點墊上。特別是在此範例中，該頂部封裝800包括附著在具有至少一金屬層之頂部封裝基板812上的一晶粒814。其可使用多種基板型式中的任何一種；藉由圖8A之範例所示之頂部封裝基板812具有兩個金屬層821、823，其每個被圖案化來提供適當的電路，並透過通孔822連接。該晶粒在習用上係使用一黏著劑來附著於該基板的一表面上，基本上係稱之為晶粒附著環氧化物，如圖8A中的813所示，且在圖8A的組態中，該晶粒所附著的基板表面可稱之為「上方」表面，且在該表面上的金屬層可稱之為「上方」或「頂部」金屬層，雖然該晶粒附著表面在使用上不需要具有任何特定的方向性。
在圖8A之具體實施例中的頂部LGA封裝，該晶粒係線接點到該基板之上方金屬層的線接點處來建立電連接。該晶粒814及該等線接點816係包覆有一模製化合物817，其可提供對於周遭及機械應力的保護，以便於處理作業，並具有一頂部封裝上表面819。焊罩815、827係圖案化在該等金屬層821、823之上，以在接點處暴露該下層金屬來用於電連接，例如用於接合該等線接點816之線接點處。
在圖8A中的具體實施例之底部BGA封裝402為一習用的BGA封裝，例如在圖1中所示，除了圖8A之底部BGA封裝並未包覆有一模製化合物；而是，其具有一散熱器，其可額外地做為一電遮蔽，如下所述。因此，在此具體實施例中，該底部封裝402包括一附著到具有至少一金屬層之底部封裝基板412上的一晶粒414。其可使用多種基板型式之任何一種，例如包括：一具有2-6金屬層之壓合板、或具有4-8金屬層之建構基板、或具有1-2金屬層之可撓聚醯亞胺帶、或一陶瓷多重層基板。藉由圖8A之範例所示之底部封裝基板412具有兩個金屬層421、423，其每個被圖案化來提供適當的電路，並透過通孔422連接。該晶粒在習用上係使用一黏著劑來附著於該基板的一表面上，基本上係稱之為晶粒附著環氧化物，如圖8A中的413所示，且在圖8A的組態中，該晶粒所附著的基板表面可稱之為「上方」表面，且在該表面上的金屬層可稱之為「上方」金屬層，雖然該晶粒附著表面在使用上不需要具有任何特定的方向性。
在圖8A之底部BGA封裝中，該晶粒係線接點到該基板之上方金屬層的線接點處來建立電連接。焊球418係回焊到該基板之下金屬層上的接點墊之上，以提供互連到底部的電路，例如一最終產品之主機板(未示於圖中)，例如電腦。焊罩415、427係圖案化在該金屬層421、423之上，以在接點處暴露該下層金屬來用於電連接，例如在該線接點處來接合該等線接點416及焊球418。
該多重封裝模組80之底部BGA封裝402具有一金屬化(例如銅)散熱器，其額外可做為一電遮蔽來電性地包含任何來自在該下方BGA中的晶粒之電磁輻射，並藉此防止干擾在該上方封裝中的晶粒。該散熱器406之「頂部」平面部份係支撐在該基板412之上，並藉由腳或側壁407位在該晶粒414之上。在黏著劑上的點或線408係用來固定該散熱器支撐407到該底部基板的上方表面。該黏著劑可為一導電黏著劑，並可電連接到該基板412之頂部金屬層421，特別是連接到該電路的一接地平面，並藉此建立該散熱器做為一電遮蔽。或是，該黏著劑可為一非導電性，且在這種組態中，該散熱器僅做為一散熱裝置。該散熱器406之支撐部份及頂部部份包覆該晶粒414及該線接點416，並可用來對於周遭及機械應力來保護那些結構，以便於處理作業，特別是在該MPM組裝之前的後續測試。
該多重封裝模組80之頂部封裝800係堆疊在該散熱器/遮蔽406之平坦表面上的底部封裝402之上，並使用一黏著劑803固定在那裏。該黏著劑803可為導熱性，以改善散熱；而該黏著劑803可為導電性，以建立該散熱器406與該LGA封裝基板之下方金屬層的電連接，或其可為電絕緣，藉此防止電連接。
根據本發明之頂部封裝800與底部封裝402之間的z互連係由在該頂部封裝基板812之空隙中的頂部封裝互連墊與在該底部封裝基板402之空隙中底部封裝互連墊之間的線接點818所構成。該等線接點可以上接點或下接點的方式來形成。該多重封裝結構係由形成一模組包覆807來保護。在該散熱器之支撐部份407中可提供開口，以允許MPM模製材料來在包覆期間填入在該包封的空間中。
焊球418係回焊到該底部封裝基板412之下金屬層上暴露的焊球墊上，用於連接到下層電路，例如一主機板(未示於圖中)。
如前所述，根據本發明之結構允許在組裝到該多重封裝模組之前預先測試該BGA及LGA，以允許在組裝之前排除不符合的封裝，藉此保證具有較高的最終模組測試良率。
為了改善來自該多重封裝模組之散熱，在該頂部封裝之上可提供一散熱器。該頂部散熱器係由一導電材料所形成，其將其上方表面暴露在該MPM之上表面處的至少更為中心的區域到周遭環境，以更有效率地將熱帶離該MPM。例如，該頂部散熱器可為一金屬片(例如銅)，且其可在該模製材料固化處理期間固定到該MPM包覆。或者，該散熱器可在該頂部封裝之上具有一通常為平面的部份，及一周圍支撐部份、或置於該底部封裝基板之上表面之上或其附近的支撐部件。
藉由範例，圖8B所示為根據本發明另一方面之堆疊的BGA+LGA MPM 82之截面圖，其中在該MPM的上表面處提供一「頂部」散熱器。在MPM 82中堆疊的封裝之結構通常類似於圖8A中的該MPM 80，而在圖中可由類似的參考編號來識別類似的結構。在此範例中的頂部散熱器係由一導熱材料所形成，其具有位在該頂部封裝之上的通常為平面的中心部份804，及延伸到該底部封裝基板412之上表面的周圍支撐部件806。該平面部份804之上表面係在該MPM上表面來暴露到周圍，以有效率地將熱帶出MPM。例如該頂部散熱器可藉由一金屬片(例如銅)來形成，例如藉由沖壓。該等支撐部件806可依需要來使用一黏著劑固定到該底部封裝基板之上表面(未示於圖中)。該多重封裝模組結構可由形成一模組包覆807來保護，且該散熱器支撐部件在該模製材料固化處理期間被嵌入在該MPM包覆807中。在圖8B的具體實施例中，在該散熱器的平面上方部份804的周圍提供有一階梯狀的凹入特徵805，以允許較佳的結構之機械性整合度，而較不會與該模製化合物分離。在此具體實施例中，該散熱器804之下表面與該LGA模製817之上表面819之間的空間係填入該MPM模製之薄層。
另外，該頂部散熱器可為一通常為平面板的一導熱材料，例如像是一金屬片(例如銅)，其不需要支撐部件。至少該平面散熱器之上方表面的更為中心的區域被暴露到周遭環境，用以更有效率地將熱帶離該MPM。這種簡單平面散熱器係示於圖8C中的844，其中該散熱器係固定到該頂部封裝模製之上表面。但是在圖8B中，該散熱器並未附著到該頂部封裝模製的上表面。而是，在該簡單平面散熱器之下表面與該LGA模製817之上表面819之間的空間係填入一薄層的MPM模製，且這種簡單的平面散熱器可在該模製材料固化處理期間來固定於該MPM包覆807。一簡單平面頂部散熱器之周圍在例如圖8B中的具體實施例，其可包覆有該MPM模製材料，並可在該周圍具有一階梯狀的凹入特徵(在圖8C中的簡單平面散熱器844中稱之為凹入特徵845)，以允許該結構具有較佳的機械整合度，而較不會與該模製化合物脫離。
另外，一頂部散熱器可固定於該LGA模製之上表面，如在圖8C之截面圖中所示。在MPM 84中堆疊的封裝之結構通常類似於圖8A中的該MPM 80，而在圖中可由類似的參考編號來識別類似的結構。在圖8C之範例中的頂部散熱器844為一導熱材料之通常為平面的板，其將其至少上表面之更為中心的區域暴露到周遭來更有效率地將熱帶離MPM，如同在圖8B中的範例。例如該頂部散熱器可為一金屬片(例如銅)。但是，在此處該頂部散熱器804係使用一黏著劑846來固定到該上方封裝包覆817之上表面819。該黏著劑846可為一導熱黏著劑，以提供改善的散熱效果。通常在該頂部封裝模製已經至少部份固化之後，該頂部散熱器即固定到該頂部封裝模製，但其係在該模製材料對於該MPM包覆847射出之前。該頂部散熱器之周圍可以包覆該MPM模製材料。在圖8C的具體實施例中，在該散熱器844的周圍提供有一階梯狀的凹入特徵845，以允許較佳的結構之機械性整合度，而較不會與該模製化合物脫離。
在圖8A、8B、8C中所示之結構的好處為明顯的熱效能，並可視需要，在該底部封裝處有電遮蔽，例如其在組合了RF及數位晶片之MPM中更為特別重要的關鍵。對於所有的應用，其不需要同時具有一底部封裝散熱器及一頂部散熱器。另外，根據終端產品的需求，有幾種之一為適當。
圖9A所示為根據本發明另一方面之多重封裝模組的截面圖，其中一下晶粒之倒裝晶片BGA堆疊於一LGA。在該下方BGA中，該晶粒為連接到該基板之倒裝晶片，且該晶粒與該基板之間的空間為側填滿。此BGA可在組裝到該MPM中之前進行測試。該晶粒的背面可用來以黏著劑附著該頂部LGA。該頂部LGA與該模組基板的z互連係透過線接點，而該MPM被模製。此組態的一主要好處為在該BGA上的倒裝晶片連接提供了高的電效能。
請參考圖9A，該底部BGA倒裝晶片封裝包括一基板312，其具有該晶粒314藉由倒裝晶片凸塊316連接於其上的一圖案化金屬層321，例如焊料凸塊、金凸點凸塊、或各向異性導電膜或膏。其可使用任何的基板型式；藉由圖9A之範例所示的底部封裝基板312具有兩個金屬層321、323，其每個被圖案化來提供適當的電路，並透過通孔322連接。該等倒裝晶片凸塊係固定到在該晶粒之活性表面上的一圖案化凸塊墊陣列，且做為該晶粒的活性表面，其對於該基板之面向上的圖案化金屬層而面朝下，這種配置可稱之為一「下晶粒」倒裝晶片封裝。在晶粒與基板之間的一聚合物側填滿提供了對於周遭的防護，並加入機械整合度到該結構。
該多重封裝模組90之頂部LGA封裝900通常建構成類似於圖7之多重封裝模組70之頂部LGA封裝700。特別是，該頂部封裝900包括附著到具有一金屬層921之頂部封裝基板912之一晶粒914，其被圖案化來提供適當的電路。該晶粒在習用上係使用一黏著劑來附著到該基板的表面，其基本上稱之為晶粒附著環氧化物，如圖9A之913所示，且在圖9A的組態中，該晶粒所附著的基板表面可稱之為「上」表面，因此在此基板上的金屬層可稱之為「上方」或「頂部」金屬層，雖然該晶粒附著表面在使用上不需要具有任何特殊的方向。
在圖9A之具體實施例中的頂部LGA封裝，該晶粒係線接點到該基板之上方金屬層的線接點處來建立電連接。該晶粒914及該線接點916係包覆一模製化合物917，其可提供對於周遭及機械應力的保護，以便於處理作業。在圖9A所示的具體實施例中的包覆907覆蓋了該晶粒以及該線接點及其連接，且該包覆具有一表面919在整個晶粒與互連之上。如下所述，此處的包覆另可形成同圖6A之具體實施例。其可形成像是來僅包覆該等線接點，及其個別的連接到該頂部封裝基板及該頂部封裝晶粒，所以大部份該晶粒的上表面並未被該包覆所覆蓋。該頂部封裝900係堆疊在該底部封裝300之上，並使用一黏著劑固定在那裏，如在903所示。焊罩915被圖案化在該金屬層921之上，以在接點處暴露下層金屬來電連接，例如用於接合該等線接點916之線接點處。
在該堆疊的頂部封裝900與底部封裝300之間的z互連係藉由連接個別封裝基板之頂部金屬層的線接點918來製成。該多重封裝模組結構係由形成一模組包覆907來保護，且焊球318係回焊到該底部封裝基板之下金屬層上所暴露的焊球墊，來連接到下層電路，例如一最終產品之主機板(未示於圖中)，像是一電腦。焊罩315、327係圖案化在該金屬層321、323之上，以在接點處暴露該下層金屬來用於電連接，例如在該線接點處來接合該等線接點918及焊球318。
具有堆疊在一具有下晶粒之倒裝晶片BGA上之LGA的結構，例如參考圖9A所示，其可組合一散熱器與電遮蔽，如圖8B或圖8C所示。因此，圖9B所示為根據本發明另一方面之多重封裝模組之截面圖，其中下晶粒之倒裝晶片BGA係堆疊一LGA，如圖9A之具體實施例，且其中該下方BGA具有一散熱器/遮蔽。
特別是，請參考圖9B，該多重封裝模組92之底部BGA封裝300具有一金屬化(例如銅)散熱器，其額外地做為一電遮蔽來電性地包含任何來自在該下方BGA中的晶粒之電磁輻射，並藉此防止干擾在該上方封裝中的晶粒。該散熱器906之「頂部」平面部份係支撐在該基板312上，並由腳或側壁909支撐在該晶粒314上。一黏著劑之點或線908用來固定該散熱器支撐909到該底部基板之上表面。該黏著劑可為一導電黏著劑，並可電連接到該基板312之頂部金屬層321，特別是連接到該電路之一接地平面，並藉此建立該散熱器做為一電遮蔽。或者，該黏著劑可為一非導電性，且在這種組態中，該散熱器僅做為一散熱裝置。該散熱器906之支撐部份及頂部部份包覆該晶粒314，並可用來對於周遭及機械應力來保護那些結構，以便於處理作業，特別是在該MPM組裝之前的後續測試。
該多重封裝模組92之頂部封裝900係堆疊在該散熱器/遮蔽906之平坦表面上的底部封裝300之上，並使用一黏著劑903固定在那裏。該黏著劑903可為導熱性，以改善散熱；而該黏著劑903可為導電性，以建立該散熱器906與該LGA封裝基板之下方金屬層的電連接，或其可為電絕緣，藉此防止電連接。
根據本發明之頂部封裝900與底部封裝300之間的z互連係由在該頂部封裝基板912之空隙中的頂部封裝互連墊與在該底部封裝基板300之空隙中底部封裝互連墊之間的線接點918所構成。該等線接點可以上接點或下接點的方式來形成。該多重封裝模組結構係由形成一模組包覆907來保護。在該散熱器之支撐部份907中提供開口，以允許該MPM模製材料來在包覆期間填入在該包封的空間中。
焊球318係回焊到該底部封裝基板300之下金屬層上暴露的焊球墊上，用於連接到下層電路，例如一主機板(未示於圖中)。
如前所述，根據本發明之結構允許在組裝到該多重封裝模組之前預先測試該BGA及LGA，以允許在組裝之前排除不符合的封裝，藉此保證具有較高的最終模組測試良率。
在根據本發明此方面之倒裝晶片底部封裝中的處理器晶片可為例如ASIC、GPU或CPU，通常為ASIC；且該頂部封裝可為一記憶體封裝或一ASIC封裝。其中當該頂部封裝為一記憶體封裝時，其可為一堆疊的晶粒記憶體封裝。一遮蔽的倒裝晶片下晶粒底部封裝特別適用於較高速的應用，特別是射頻處理，例如在行動通訊應用中。
其視需要，在一下晶粒組態中具有一倒裝晶片底部封裝的MPM(例如圖9A或圖9B中所示)可具有一散熱器。
為了改善如圖9A或9B中的範例所示之多重封裝模組的散熱，在該頂部封裝之上可提供一散熱器。該頂部散熱器係由一導電材料所形成，其將其上方表面暴露在該MPM之上表面處的至少更為中心的區域到周遭環境，以更有效率地將熱帶離該MPM。例如，該頂部散熱器可為一金屬片(例如銅)，且其可在該模製材料固化處理期間固定到該MPM包覆。或者，該散熱器可在該頂部封裝之上具有一通常為平面的部份，及一周圍支撐部份、或置於該底部封裝基板之上表面之上或其附近的支撐部件。
藉由範例，圖9C所示為根據本發明另一方面之堆疊的BGA+LGA MPM 94之截面圖，其中在該MPM的上表面處提供一「頂部」散熱器。在MPM 94中堆疊的封裝之結構通常類似於圖9B中的該MPM 92，而在圖中可由類似的參考編號來識別類似的結構。在此範例中的頂部散熱器係由一導熱材料所形成，其具有位在該頂部封裝之上的通常為平面的中心部份944，及延伸到該底部封裝基板312之上表面的周圍支撐部件946。該平面部份944之上表面係在該MPM上表面來暴露到周圍，以有效率地將熱帶出MPM。例如該頂部散熱器可藉由一金屬片(例如銅)來形成，例如藉由沖壓。該等支撐部件946可依需要來使用一黏著劑固定到該底部封裝基板之上表面(未示於圖中)。該多重封裝模組結構係由形成一模組包覆907來保護，且該散熱器支撐部件係在該模製材料固化處理期間被嵌入在該MPM包覆907中。在圖9C之具體實施例中，在該散熱器之平面上方部份944之周圍上提供一階梯狀的凹入特徵945，以允許該結構具有較佳的機械整合度，並較不會與該模製化合物脫離。在此具體實施例中，該散熱器944之下表面及該晶粒914之上表面之間的空間係填入一層MPM模製，其足夠厚，所以該散熱器944並不會干涉該周圍的LGA模製917。
另外，如同9A或圖9B之具體實施例中的MPM可具有一簡單平面散熱器，其不具有支撐部件。這種簡單平面散熱器可使用一黏著劑來固定到該頂部封裝模組517之上表面519。或者另外，圖9A或圖9B之具體實施例中的MPM可具有一簡單平面散熱器，其並不附著於該頂部封裝模製之上表面。在這些具體實施例中，如在圖5D中的具體實施例，該頂部散熱器可為一通常為平面的導熱材料板，例如像是一金屬片(例如銅)，及至少該平面散熱器之上表面的更為中心的區域係暴露到周圍來更有效率地將熱帶離該MPM。此處，在圖9C之具體實施例中，該平面散熱器之下表面與該頂部封裝900之間的空間可填入一層MPM。且如同圖9C之具體實施例中的這種簡單平面散熱器，其可在該模製材料固化處理期間固定到該MPM包覆907。這種未附著的簡單平面頂部散熱器之周圍可以包覆有該MPM模製材料，如同在圖5D中所附著的平面散熱器，並可在該周圍上提供一階梯狀的凹入特徵，以允許與該結構的較佳機械整合度，並較不會與該模製化合物分離。
例如圖9C所示之具有一散熱器的MPM，其可提供改善的熱效能。
根據本發明之MPM的底部封裝可為在一上晶粒組態中的一倒裝晶片封裝，其中該底部封裝晶粒係承載於該底部封裝基板之下表面上。通常在這種組態中的該底部封裝晶粒附著區域係位在大約該基板區域的中心，且該第二階互連球可在周邊上配置靠近於兩個或通常更多的該基板邊緣。該上晶粒倒裝晶片及其倒裝晶片互連結構係位在該第二階互連結構之停駐高度內，且因此在這種組態中的底部封裝晶粒對於該MPM之整體厚度沒有貢獻。再者，該上晶粒組態可避免一網列反轉效應，其基本上為一下晶粒組態之結果。
特別是，藉由範例，圖10A所示為根據本發明另一方面之多重封裝模組101之截面圖，其中一堆疊的晶粒平台格柵陣列封裝1000在一上晶粒組態302中堆疊在一倒裝晶片BGA之上，且該等堆疊的封裝係由線接點來互連。在該底部BGA封裝302中，該晶粒344係附著在該BGA基板342之下方側。
如圖所示，此結構提供一較薄的MPM，因為該底部封裝晶粒係在該底部封裝的底側在位在焊球的周圍之間的區域中，這種組態可具有一較高的電效能，不僅因為其使用一倒裝晶片連接，但亦因為其提供該晶粒的更為直接之電連接到該等焊球，對於該晶粒與該等焊球之間的連接，其具有較短的金屬跡線，且不需要通孔(如在圖9A或9B中的組態所需要)。另外，該上晶粒組態使得此封裝在網列上可相容於線接點，如同在一些應用中所需。網列為該晶粒與該等焊球之間所有連接配對的總和。當該晶粒面向上「下晶粒」時，其即具有一連接型態，其為當該晶粒面向下「上晶粒」時，在相同晶粒中的相同型態的鏡像影像。
在圖10A的組態中，該頂部LGA封裝係以黏著劑附著到該BGA的上方側，然後即線接點及模製。在圖10A到10E之範例所示之具體實施例中，在該頂部封裝中堆疊了超過一個的晶粒(兩個或更多)。堆疊的晶粒封裝在本產業中已良好地建立，這些版本在封裝中最高可達到5個堆疊的晶粒。該晶粒具有不同的尺寸，且在一堆疊的晶粒封裝中的晶粒可具有相同或不同的相對尺寸。該晶粒基本上為正方形或長方形，而不同尺寸之長方形與正方形晶粒可堆疊在一堆疊的晶粒封裝中。當該晶粒為長方形或具有不同的尺寸時，該晶粒即可堆疊，所以在該堆疊中一下方晶粒的空隙突出超過一堆疊於其上的上方晶粒之空隙。圖10A所示為在該堆疊中兩個晶粒為相同尺寸之範例。在這些具體實施例中，或在當該堆疊中上方晶粒大於一下方晶粒的具體實施例中，一間隔器組裝在該晶粒之間來構成所有晶粒之線接點到該LGA基板。圖10B所示為在該堆疊中的上方晶粒小於下方晶粒之範例；或者另外，該晶粒係堆疊成該上方堆疊之空隙會突出超過該下方晶粒的空隙。在像是在圖10B之具體實施例中，不需要有間隔器，因為在該下方晶粒之突出空隙的線接點處可允許線接點不會干擾堆疊於其上的晶粒。
請參考圖10A，該底部倒裝晶片BGA封裝302包括一具有一圖案化金屬層353之基板342，其為該晶粒344藉由倒裝晶片凸塊346連接之部份，例如焊料凸塊、金點凸塊或各向異性導電膜或膏。其可使用多種基板型式中的任何一種；在圖10A之範例所示之底部封裝基板342具有兩個金屬層351、353，其每個被圖案化來提供適當的電路。底部封裝基板342額外地具有一金屬層355，其夾在介電層354、356之間。金屬層355在選擇的位置處具有空洞，以允許該等金屬層351、353透過通孔之連接，因此該圖案化的金屬層351、353之選擇的部份係藉由通孔連接通過該等基板層354、356，及通過在該等夾在其中的金屬層355中的空洞。該圖案化的金屬層353之選擇的部份係藉由通孔連接通過基板層356到夾住的金屬層355。
倒裝晶片凸塊346係附著到該晶粒之活性表面上的一圖案化的凸塊墊，且因為該晶粒的活性表面對於一面向下的該基板之圖案化的金屬層來面向上，這種配置可稱之為一「上晶粒」倒裝晶片封裝。在晶粒與該基板的晶粒附著區域之間的一聚合物側填滿343提供了對於周遭的防護，並加入機械整合度到該結構。
如上所述，該等金屬層351、353被圖案化來提供適當的電路，且該夾住的金屬層355在選擇的位置處具有空洞，以允許在該上方及下方金屬層351、353上選擇的跡線之間允許互連(並不接觸該夾住的金屬層355)。特別是，例如該下方金屬層被圖案化在該晶粒附著區域來提供該倒裝晶片互連凸塊343之附著處；及例如該下方金屬層被圖案化到較為靠近該底部封裝基板342之空隙來提供該第二階互連焊球348之附著處，藉此該完成的MPM由焊料回焊附著到下層電路(未示出)。例如，特別是該上方金屬層被圖案化到靠近該底部封裝基板342之空隙，以提供線接點之附著處連接該頂部封裝到該底部封裝。在該金屬層353之電路中的接地線透過通孔連接到該夾住的金屬層355；該等焊球348中選擇的一些為接地球，其在當安裝MPM時即附著到該下層電路中的接地線。因此，該夾住的金屬層355做為該MPM之接地平面。該等焊球348中所選擇的為輸入/輸出球或電源球，因此，這些在該金屬層353之電路中分別附著到輸入/輸出或電源線上的焊球處。
仍參考圖10A，該頂部封裝1000為一堆疊的晶粒平台格柵陣列封裝，其中晶粒1014、1024係由一間隔器1015分離，且堆疊在一頂部封裝基板上。該頂部封裝基板包括一介電層1012，其在該上方基板表面上具有一金屬層，並圖案化來提供跡線，例如1031，其具有附著處用於該頂部封裝基板線接點互連於該堆疊晶粒，並用於該頂部封裝之線接點互連於該底部封裝基板。下方晶粒1014係使用一黏著劑1013附著到該頂部封裝基板的一晶粒附著區域，例如一晶粒附著環氧化物。晶粒1014係藉由線接點1016電連接到該頂部基板，連接在該晶粒之活性表面上的線接點處與在選擇的跡線1011上的線接點處。一間隔器1015使用一黏著劑(未示於圖中)來固定到該下方晶粒1014之上表面，而上方晶粒1024使用一黏著劑(圖中未示出)來固定到該間隔器1015之上表面。該間隔器被選擇具有充份的厚度，以提供空隙，所以該上方晶粒1024之突出空隙不會侵犯到該等線接點1016。晶粒1024藉由線接點1026連接到該頂部基板，其連接在該晶粒之活性表面上的線接點處與選擇的跡線1011上的線接點處。該堆疊的晶粒與在該頂部封裝基板之上的線接點之裝配件被包覆在一模製材料1017中，提供一頂部封裝上表面1019，並留下所暴露的該等互連跡線1011之空隙部份。該頂部封裝1000在此時可被測試，然後堆疊到該底部封裝基板之上表面的晶粒附著區域，並使用一黏著劑1003來固定於該處。該等頂部及底部封裝之電互連會受到在該頂部封裝基板之跡線1011上所暴露的線接點處與該底部封裝基板之上方金屬層的跡線351上的線接點處之線接點1018所影響。然後該MPM裝配件即包覆在一模製1007中，以保護封裝對封裝之線接點，並在該完成的MPM 101中提供機械整合度。
如上所述，在這些具體實施例中堆疊在該上晶粒倒裝晶片BGA封裝之上的堆疊晶粒頂部封裝可具有多種組態，其係根據例如在該堆疊中的晶粒數目、並根據該晶粒的尺寸。舉例而言，在一截面圖中，圖10B所示為另一MPM組態103，其中該LGA具有兩個堆疊的晶粒，且其中該上方晶粒1044之尺寸比該下方晶粒1034要小，至少在該截面圖的平面上。在這種組態中，在該下方晶粒之空隙中的線接點附著處之上沒有上方晶粒之空隙突出，所以不需要包括一間隔器。在圖10B之MPM 103中的底部封裝302實質上類似於圖10A之MPM 101中的底部封裝，且相對應的部份係類似於圖面中所示。在MPM 103中的頂部封裝1030為一堆疊的晶粒平台格柵陣列封裝，其具有晶粒1034、1044堆疊在一頂部封裝基板之上。該頂部封裝基板包括一介電層1012，其在該上方基板表面上具有一金屬層，並圖案化來提供跡線，例如1031，其具有附著處用於該頂部封裝基板線接點互連於該堆疊的晶粒，並用於該頂部封裝之線接點互連於該底部封裝基板。下方晶粒1034係使用一黏著劑1033附著到該頂部封裝基板的一晶粒附著區域，例如一晶粒附著環氧化物。晶粒1034藉由線接點1036電連接到該頂部基板，其連接在該晶粒的活性表面上的線接點處與在選擇的跡線1031上的線接點處。上方晶粒1044係使用一黏著劑1035固定到該下方晶粒1034之上表面。晶粒1044藉由線接點1046電連接到該頂部基板，其連接在該晶粒的活性表面上之線接點處與選擇的跡線1031上的線接點處。在該頂部封裝基板之上的堆疊晶粒與線接點之裝配件係包覆在提供一頂部封裝上表面1039之模製材料1037中，並留下暴露的互連跡線1031之空隙部份。該頂部封裝1030在此時可被測試，然後堆疊到該底部封裝基板之上表面的晶粒附著區域，並使用一黏著劑1003來固定於該處。該等頂部及底部封裝之電互連會受到在該頂部封裝基板之跡線1031上所暴露的線接點處與該底部封裝基板之上方金屬層的跡線351上的線接點處之線接點1018所影響。然後該MPM裝配件即包覆在一模製1007中，以保護封裝對封裝之線接點，並在該完成的MPM 103中提供機械整合度。
在根據本發明此方面之倒裝晶片底部封裝中的處理器晶片可為例如ASIC、GPU或CPU；且該頂部封裝可為一記憶體封裝，特別是例如在圖10A及圖10B中所示之一堆疊晶粒記憶體封裝。該底部封裝之倒裝晶片上晶粒組態可提供一非常薄的模組，並特別適用於較高速的應用，例如行動通訊。
如下所述，在像是MPM 101或103之具體實施例中該底部封裝基板中的接地平面355額外地做為一電磁遮蔽來顯著地降低該BGA晶粒與該覆蓋的LGA晶粒之間的干擾，且像是MPM可特別應用在該底部封裝晶粒為一高頻晶粒(例如射頻)的應用中。
在一些應用中，其亦需要來遮蔽在該底部封裝中的BGA晶粒與該MPM所附著的該下層電路。圖10C所示為一多重封裝模組105之範例，其中一堆疊晶粒平台格柵陣列封裝1000在一上晶粒組態302中堆疊在一倒裝晶片BGA之上，其中該等堆疊的封裝係由線接點來互連，其中在該倒裝晶片BGA處提供一電磁遮蔽，以限制輻射向下朝向下層電路(未示出)。
在圖10C的MPM 105中，該頂部封裝1000與該底部封裝302實質上係構建成如同圖10A之MPM 101，且相對應的特徵可相對應地在圖中辨識。該MPM 105之底部封裝302即具有一金屬化(例如銅)電遮蔽來電性地包含來自在該下方BGA中的晶粒之電磁輻射，並藉此防止干擾在該安裝的MPM之下的電路。該遮蔽304的下方平面部份係由腳或側壁305所支撐。一黏著劑的點或線306用來固定該散熱器支撐305到該底部基板之下表面。該黏著劑可為一導電黏著劑，並可電連接到該基板之下金屬層中的跡線，特別是連接到該電路之接地跡線。該支撐部份及該遮蔽的下方平面部份包覆該晶粒344，且除了遮蔽在該完成的裝置中之下方晶粒，其可用來對於周遭及機械應力來保護該下方晶粒，以便於處理作業，且特別是在組裝該MPM之前的後續測試期間、或在安裝之前。
另外，如下所述，參考圖10C所述之遮蔽可用來遮蔽在MPM中的一上晶粒倒裝晶片底部封裝302，其具有其它堆疊晶粒頂部封裝組態。例如該堆疊晶粒頂部封裝在相鄰晶粒之間不具有間隔器，如圖10B之1030中所示。
且另外，如參考圖10C所述之遮蔽可用來遮蔽在MPM中之上晶粒倒裝晶片底部封裝302，其除了堆疊晶粒頂部封裝之外的頂部封裝。例如該頂部封裝可為一平台格柵陣列封裝，例如像是圖5A中的500所示之LGA頂部封裝。
再者，為了改善通常設置在圖10A中的一多重封裝模組之散熱作用，在該頂部封裝之上可提供一散熱器。該頂部散熱器係由一導電材料所形成，其將其上方表面暴露在該MPM之上表面處的至少更為中心的區域到周遭環境，以更有效率地將熱帶離該MPM。例如，該頂部散熱器可為一金屬片(例如銅)，且其可在該模製材料固化處理期間固定到該MPM包覆。或者，該散熱器可在該頂部封裝之上具有一通常為平面的部份，及一周圍支撐部份、或置於該底部封裝基板之上表面之上或其附近的支撐部件。
藉由範例，圖10E所示為包括堆疊在一上晶粒倒裝晶片底部BGA之上的一堆疊的晶粒頂部封裝之MPM 109之截面圖，其中在該MPM的上表面處提供一「頂部」散熱器。在MPM 109中的頂部及底部封裝之結構通常類似於在圖10C中的MPM 105，且藉由類似的參考編號可在圖面中辨識類似的結構。在此範例中的頂部散熱器係由一導熱材料所形成，其具有位在該頂部封裝1000之上的通常為平面的中心部份1004，及延伸到該底部封裝基板342之上表面的周圍支撐部件1046。該平面部份1004之上表面係在該MPM上表面來暴露到周圍，以有效率地將熱帶出MPM。例如該頂部散熱器可由一金屬片(例如銅)所形成，例如藉由沖壓。該等支撐部件1046可依需要來使用一黏著劑固定到該底部封裝基板之上表面(未示於圖中)。該多重封裝模組結構可由形成一模組包覆1007來保護，且該散熱器支撐部件在該模製材料固化處理期間被嵌入在該MPM包覆1007中。在圖10E的具體實施例中，在該散熱器的平面上方部份1044的周圍提供有一階梯狀的凹入特徵1045，以允許較佳的結構之機械性整合度，而較不會與該模製化合物脫離。在此具體實施例中，該散熱器1044之下表面與該LGA模製1017之上表面1019之間的空間係填入該MPM模製之薄層。
另外，該頂部散熱器可為一通常為平面板的一導熱材料，例如像是一金屬片(例如銅)，其不需要支撐部件。至少該平面散熱器之上方表面的更為中心的區域被暴露到周遭環境，用以更有效率地將熱帶離該MPM。這種簡單平面散熱器係示於圖10D中的1004，其中該散熱器係固定到該頂部封裝模製之上表面。在MPM107中堆疊的封裝之結構通常類似於圖10E中的該MPM109，而在圖中可由類似的參考編號來識別類似的結構。在圖10D之範例中的頂部散熱器1004為一通常為平面的導熱材料板，其至少具有其上表面的一更為中心的區域來暴露到周圍環境，以更有效率地將熱帶出MPM，如圖10E之範例中所示。例如該頂部散熱器可為一金屬片(例如銅)。但是，此處該頂部散熱器1004係使用一黏著劑1006固定到該上方封裝包覆1017之上表面1019上。該黏著劑1006可為一導熱黏著劑來提供改良的散熱作用。通常在該頂部封裝模製已經至少部份固化之後，該頂部散熱器即固定到該頂部封裝模製，但其係在該模製材料對於該MPM包覆1007射出之前。該頂部散熱器之周圍可以包覆該MPM模製材料。在圖10D的具體實施例中，在該散熱器1004的周圍提供有一階梯狀的凹入特徵1005，以允許較佳的結構之機械性整合度，而較不會與該模製化合物脫離。
一簡單平面散熱器，像是圖10D中的1004，其不需要附著到該頂部封裝模製之上表面。而是，在該簡單平面散熱器之下表面與該LGA模製1017之上表面1019之間的空間係填入一薄層的MPM模製，且這種簡單的平面散熱器可在該模製材料固化處理期間來固定於該MPM包覆1007。一簡單平面頂部散熱器之周圍在這種具體實施例中，其可包覆有該MPM模製材料，並可在該周圍具有一階梯狀的凹入特徵(在圖10D中的簡單平面散熱器1004中稱之為凹入特徵1005)，以允許該結構具有較佳的機械整合度，而較不會與該模製化合物脫離。
如同在圖10D、10E中的結構之優點為可改善熱效能。對於所有的應用，其不需要同時具有一底部封裝遮蔽及一頂部散熱器。另外，根據終端產品的需求，有幾種之一為適當。
圖11所示為根據本發明之MPM(即110)的另一個具體實施例之截面圖，其中一堆疊晶粒LGA頂部封裝1000係堆疊在一堆疊晶粒BGA底部封裝408之上，且該頂部與底部封裝由線接點來互連。在圖11所示的具體實施例中，該底部BGA封裝408在該堆疊中具有兩個晶粒，且該頂部LGA封裝在該堆疊中具有兩個晶粒。
例如具有此組態之結構特別適用於在一固定的軌跡內需要高記憶體密度之應用。該堆疊的晶粒可為相同或不同的記憶體型式，其包括快閃、SRAM、PSRAM等。
請參考圖11，頂部封裝1000實質上係建構成類似於圖10A中的頂部封裝1000，且類似的特徵係由類似的參考編號所辨識。特別是，該頂部封裝1000為一堆疊的晶粒平台格柵陣列封裝，其中晶粒1014、1024係由一間隔器1015分離，且堆疊在一頂部封裝基板上。該頂部封裝基板包括一介電層1012，其在該上方基板表面上具有一金屬層，並圖案化來提供跡線，例如1011，其具有附著處，用於該上方封裝基板線接點互連於該堆疊的晶粒，並用於該上方封裝之線接點於該底部封裝基板。下方晶粒1014使用一黏著劑1013附著到該頂部封裝基板的一晶粒附著區域，例如一晶粒附著環氧化物。晶粒1014係藉由線接點1016電連接到該頂部基板，連接在該晶粒之活性表面上的線接點處與在選擇的跡線1011上的線接點處。一間隔器1015使用一黏著劑(未示於圖中)來固定到該下方晶粒1014之上表面，而上方晶粒1024使用一黏著劑(未示出)來固定到該間隔器1015之上表面。該間隔器被選擇具有充份的厚度，以提供空隙，所以該上方晶粒1024之突出空隙不會侵犯到該等線接點1016。晶粒1024藉由線接點1026連接到該頂部基板，其連接在該晶粒之活性表面上的線接點處與選擇的跡線1011上的線接點處。該堆疊的晶粒與在該頂部封裝基板之上的線接點之裝配件被包覆在一模製材料1017中，提供一頂部封裝上表面1019，並留下所暴露的該等互連跡線1011之空隙部份。該頂部封裝1000在此時被測試，然後堆疊在該底部封裝408之上，如以下之詳細說明。
該MPM 110之底部封裝408之結構類似於該頂部封裝1000。特別是，該底部封裝408為一堆疊的平台格柵陣列封裝，其將晶粒444、454由一間隔器分離，並堆疊在一底部封裝基板之上。該底部封裝基板做為該完成的MPM之互連基板，且其可用例如類似於圖5A中MPM 500之底部封裝400之底部基板412的方式來構建。特別是，在此具體實施例中，該底部封裝408包括具有至少一金屬層之底部封裝基板442。其可使用多種基板型式中的任何一種，例如包括：一具有2-6金屬層之壓合板、或具有4-8金屬層之建構基板、或具有1-2金屬層之可撓聚醯亞胺帶、或一陶瓷多重層基板。藉由圖11之範例所示的底部封裝基板442具有兩個金屬層451、453，其每個被圖案化來提供適當的電路，並藉由通孔452來連接。該下方晶粒444在習用上使用一黏著劑443附著到該基板的一「上方」表面，其基本上稱之為該晶粒附著環氧化物，如圖11中的443所示。該下方晶粒係藉由線接點446電連接到該底部基板，其連接在該晶粒444之活性表面中的線接點處與在選擇的跡線451上的線接點處。一間隔器係使用一黏著劑(未示出)來固定到該下方晶粒444之上表面，且該上方晶粒454係堆疊於其上，並使用一黏著劑(未示出)固定於該間隔器之上表面。該間隔器被選擇為足夠地厚來提供空隙，所以該上方晶粒454之突出空隙不會衝突於該線接點446。該上方晶粒454藉由線接點456連接到該底部基板，其連接在該晶粒454之活性表面中的線接點處與在選擇的跡線451上之線接點處。該底部封裝下方晶粒444及上方晶粒454，及該線接點446、456係包覆有一模製化合物447，其提供對於周遭及機械應力的保護，以便於處理作業，並提供該頂部堆疊的晶粒封裝1000可堆疊於其上之底部封裝上表面。焊球418係回焊到該基板之下金屬層上的接點墊之上，以提供互連到底部的電路，例如一最終產品之主機板(未示於圖中)。焊罩455、457係圖案化在該金屬層451、453之上，以在接點處暴露該下層金屬來用於電連接，例如在該線接點處來接合該等線接點及焊球418。
該頂部封裝1000可被測試，然後堆疊到該底部封裝基板之上表面的晶粒附著區域，並使用一黏著劑1103來固定於該處。該等頂部及底部封裝之電互連會受到在該頂部封裝基板之跡線1011上所暴露的線接點處與該底部封裝基板之上方金屬層的跡線451上的線接點處之線接點1118所影響。然後該MPM裝配件即包覆在一模製1107中，以保護封裝對封裝之線接點，並在該完成的MPM 110中提供機械整合度。
在該頂部封裝與在該底部封裝、或同時在該頂部與底部封裝中的MPM可特別適用於高記憶體小軌跡的應用。例如圖11之一多重封裝模組可在一堆疊的ASIC底部封裝之上包括一堆疊的晶粒記憶體頂部封裝；或是，頂部及底部封裝皆可為堆疊的晶粒記憶體封裝，構成一高密度記憶體模組。
其它的堆疊晶粒封裝組態根據本發明此方面可應用在MPM中的底部或頂部堆疊的晶粒封裝，其係根據例如在該堆疊中的晶粒數目，並根據在該堆疊中的晶粒尺寸。舉例而言，在一底部封裝堆疊中的一上方晶粒可具有比一下方晶粒要小的尺寸。在這種組態中，在該下方晶粒之空隙中的線接點附著處之上沒有上方晶粒之空隙突出，所以在該堆疊中相鄰晶粒之間不需要包括一間隔器。
根據本發明此方面，其它頂部封裝組態可堆疊在一堆疊的晶粒底部封裝之上。例如在圖5A之具體實施例中所示，一BGA頂部封裝可以堆疊在一堆疊的晶粒底部封裝之上。
為了改善來自具有堆疊的晶粒底部封裝之一多重封裝模組之散熱，例如在圖11之範例中所示，在該頂部封裝之上可提供一散熱器。該頂部散熱器係由一導熱材料所形成，其至少在其上表面之中具有更多的中心區域來暴露該MPM的上表面到周遭環境，來更有效率地將熱帶離該MPM。例如該頂部散熱器可為一金屬片(如銅片)，而其可在該模製材料固化處理期間來固定到該MPM包覆。或者，該散熱器可在該上方封裝之上具有一通常為平面的部份，以及一周圍支撐的部份，或是置於或靠近於該底部封裝基板之上表面的支撐部件。
藉由圖5D及圖5E之範例所示之頂部散熱器亦可適用於在具有一堆疊晶粒底部封裝之MPM中的頂部MPM散熱器。(或具有堆疊的晶粒底部及頂部封裝)
例如參考圖11之MPM結構及圖5E中的散熱器，該頂部散熱器係由一導熱材料所形成，其具有位在該頂部封裝之上的通常為平面的中心部份544，及延伸到該底部封裝基板442之上表面的周圍支撐部件546。該平面部份544之上表面係在該MPM上表面來暴露到周圍，以有效率地將熱帶出MPM。例如該頂部散熱器可由一金屬片(例如銅)所形成，例如藉由沖壓。該等支撐部件546可依需要來使用一黏著劑固定到該底部封裝基板之上表面。該多重封裝模組結構可由形成一模組包覆1107來保護，且該散熱器支撐部件在該模製材料固化處理期間被嵌入在該MPM包覆1107中。在該散熱器的平面上方部份544的周圍提供有一階梯狀的凹入特徵545，以允許較佳的結構之機械性整合度，而較不會與該模製化合物脫離。在此具體實施例中，該散熱器544之下表面與該頂部封裝模製1017之上表面1019之間的空間係填入該MPM模製之薄層。
另外，一頂部散熱器可固定到該頂部封裝模製之上表面。請參考圖11之MPM結構，並參考圖5D中的散熱器，例如該頂部散熱器504可為一導熱材料之通常為平面的板，其至少將其上方表面之更為中心的區域暴露到周遭，以更有效率地將熱帶離該MPM。例如該頂部散熱器可為一金屬板(例如銅)。但是，此處該頂部散熱器504係使用一黏著劑固定到該上方封裝包覆1017之上表面1019。該黏著劑可為一導熱黏著劑、以提供改良的散熱作用。通常在該頂部封裝模製已經至少部份固化之後，該頂部散熱器即固定到該頂部封裝模製，但其係在該模製材料對於該MPM包覆1107射出之前。該頂部散熱器之周圍可以包覆該MPM模製材料。在該散熱器的504的周圍提供有一階梯狀的凹入特徵505，以允許較佳的結構之機械性整合度，而較不會與該模製化合物脫離。
做為另一種選擇，如在圖11中的MPM可以具有一簡單平面散熱器，其不具有支撐部件，其並不附著到該頂部封裝模製的上表面。在這些具體實施例中，該頂部散熱器可為一導熱材料之通常為平面的板，例如像是一金屬片(例如銅)，及至少將該平面散熱器之上表面的更為中心區域係暴露到周遭來更有效率地將熱帶離該MPM。此處，在該簡單平面散熱器之下表面與該LGA模製1017之上表面1019之間的空間係填入一薄層的MPM模製，且這種簡單的平面散熱器可在該模製材料固化處理期間來固定於該MPM包覆1107。這種未附著的簡單平面頂部散熱器之周圍可以包覆有該MPM模製材料，如同在圖5D中所附著的平面散熱器，並可在該周圍上提供一階梯狀的凹入特徵505，以允許與該結構的較佳機械整合度，並較不會與該模製化合物分離。
如由前述所瞭解，在所有不同的方面中，本發明之特徵在於做為堆疊的封裝之間的z互連方法之線接點。概言之，堆疊在一下方BGA上的所有LGA對於該等線接點必須小於該BGA(在該x-y平面上至少一個尺寸)來允許在周圍處有空間。該導線直徑通常層級在0.025 mm(0.050到0.010 mm的範圍)。到該LGA基板邊緣之導線距離在許多具體實施例中不同，但並不小於一導線直徑。該BGA及LGA之相對尺寸主要係由其每個之最大晶粒尺寸所決定。該晶粒厚度與模具蓋厚度主要係決定了有多少晶粒可堆疊在一個封裝中。
用於製作在本發明中所使用之BGA封裝與LGA封裝的製程係同時對於該線接點及該倒裝晶片型式的封裝在本產業中已良好地建立。
BGA的測試已在本產業中良好地建立，且基本上藉由進行接觸到該等焊球墊來完成。該等LGA可以用兩種方式之一來測試，即藉由存取到該基板之LGA的下表面上的LGA墊，其類似於在一BGA中的焊球墊；或藉由接近在該基板之上表面上的z互連墊。該等完成的MPM裝配件可用測試BGA相同的方式測試。
該MPM裝配件處理對於根據本發明不同方面的組態皆類似。概言之，該處理包括以下步驟：提供包括一第一封裝基板及至少一個晶粒附著到該第一封裝基板之第一模製封裝、分配黏著劑到該第一模製封裝的上表面之上、放置包括一第二封裝基板及至少一個晶粒之第二模製封裝，使得在黏著期間該第二基板的下表面可接觸在該第一封裝之上表面之上的黏著劑、並在該第一及第二基板之間形成z互連。較佳地是，該等封裝可在組裝之前測試，其可丟棄不滿足效能或可靠度需求之封裝，所以測試為「良好」之第一封裝及第二封裝即用於該組裝的模組中。
圖12所示為例如圖5A或圖7中所示之多重封裝模組的組裝處理之流程圖。在步驟1202中，其提供一球格柵陣列封裝之未分離長條。在該球格柵陣列封裝上的晶粒及線接點係由一模製保護。在該長條中的BGA封裝較佳地是在其進行製程中的後續步驟之前進行效能及可靠度的測試(如圖中*所示)。僅有識別為「良好」的封裝會接受後續處理。在步驟1204中，黏著劑被分配在「良好」BGA封裝上該模製的上表面之上。在步驟1206中，提供了分離的平台格柵陣列封裝。該分離的LGA封裝係由一模製保護，且較佳地是被測試(*)，並識別為「良好」。在步驟1208中，進行一撿選及放置作業，以放置「良好」的LGA封裝在該「良好」BGA封裝上的模製之上的黏著劑上。在步驟1210中，該黏著劑即被固化。在步驟1212中，在預備步驟1214時進行一電漿清洗作業，其中在該堆疊的頂部LGA及底部BGA封裝之間形成線接點z互連。在步驟1216中，可進行一額外的電漿清洗，接著在步驟1218中形成該MPM模製。在步驟1220中，該第二階互連焊球即附著到該模組之底側。在步驟1222中，該完成的模組即進行測試(*)，並由該長條分離，例如藉由鋸開分離或藉由沖孔分離，並被封裝來做進一步使用。
圖13所示為一種例如示於圖6A中的一多重封裝模組之組裝製程的流程圖。在步驟1302中，提供一球格柵陣列封裝的未分離長條。在該球格柵陣列封裝上的晶粒及線接點結構即由一模製來保護。在該長條中的BGA封裝較佳地是在其採取製程中的後續步驟之前進行效能及可靠度的測試(如圖中標示*者)。僅有識別為「良好」的封裝會接受後續處理。在步驟1304中，黏著劑被分配在「良好」BGA封裝上該模製的上表面之上。在步驟1306中，提供了分離的平台格柵陣列封裝。該分離的LGA封裝係由一周圍模製保護，以保護該線接點，且較佳地是被測試(*)，並識別為「良好」。在步驟1308中，進行一撿選及放置作業，以放置「良好」的LGA封裝在該「良好」BGA封裝上的模製之上的黏著劑上。在步驟1310中，該黏著劑即被固化。在步驟1312中，在預備步驟1314時進行一電漿清洗作業，其中在該堆疊的頂部LGA及底部BGA封裝之間形成線接點z互連。在步驟1316中，可進行一額外的電漿清洗，接著在步驟1318中形成該MPM模製。在步驟1320中，第二階互連焊球即附著到該模組之底側。在步驟1322中，該完成的模組即進行測試(*)，並由該長條分離，例如藉由鋸開分離或藉由沖孔分離，並被封裝來做進一步使用。
圖14A所示為一種例如示於圖8A中的一多重封裝模組之組裝製程的流程圖。在步驟1402中，提供一球格柵陣列封裝的未分離長條。該等BGA封裝具有固定於該晶粒之上的遮蔽。該等遮蔽可保護在該球格柵陣列封裝上的晶粒及線接點結構，因此不需要封裝模製。在該長條中的BGA封裝較佳地是在其進行製程中的後續步驟之前進行效能及可靠度的測試(如圖中以*指示)。僅有識別為「良好」的封裝會接受後續處理。在步驟1404中，黏著劑被分配在「良好」BGA封裝上之遮蔽的上表面之上。在步驟1406中，提供分離的平台格柵陣列封裝。該分離的LGA封裝係由一模製保護，且較佳地是被測試(*)，並識別為「良好」。在步驟1408中，進行一撿選及放置作業，以放置「良好」的LGA封裝在該「良好」BGA封裝上的模製之上的黏著劑上。在步驟1410中，固化該黏著劑。在步驟1412中，在預備步驟1414時進行一電漿清洗作業，其中在該堆疊的頂部LGA及底部BGA封裝之間形成線接點z互連。在步驟1416中，進行一額外的電漿清洗，接著在步驟1418中形成該MPM模製。在步驟1420中，進行一去光作業，以分解及移除不想要的有機物質。該去光係由雷射進行、或可藉由化學或電漿清洗。在步驟1422中，第二階互連焊球可附著到該模組之底側。在步驟1424中，該完成的模組即進行測試(*)，並由該長條分離，例如藉由鋸開分離或藉由沖孔分離，並被封裝來做進一步使用。
圖14B所示為一種例如示於圖8B中的一多重封裝模組之組裝製程的流程圖。此處理係類似於圖14A中所示，其具有額外的步驟插入在安裝該散熱器之前，進行一「落入」模具作業。在該製程中類似的步驟係由圖中類似的參考編號來識別。在步驟1402中，提供一球格柵陣列封裝之未分離的長條。該等BGA封裝具有固定於該晶粒之上的遮蔽。該等遮蔽保護了在該球格柵陣列封裝上的該晶粒及線接點結構，因此不需要封裝模製。在該長條中的BGA封裝較佳地是在其採取製程中的後續步驟之前進行效能及可靠度的測試(如圖中標示*者)。僅有識別為「良好」的封裝會接受後續處理。在步驟1404中，黏著劑被分配在「良好」BGA封裝上該遮蔽的上表面之上。在步驟1406中，提供了分離的平台格柵陣列封裝。該分離的LGA封裝係由一模製保護，且較佳地是被測試(*)，並識別為「良好」。在步驟1408中，進行一撿選及放置作業，以放置「良好」的LGA封裝在該「良好」BGA封裝上的遮蔽之上的黏著劑上。在步驟1410中，該黏著劑即被固化。在步驟1412中，在預備步驟1414時進行一電漿清洗作業，其中在該堆疊的頂部LGA及底部BGA封裝之間形成線接點z互連。在步驟1416中，可進行一額外的電漿清洗。在步驟1415中，一散熱器被落入到一模穴模製裝置中的每個模穴中。在步驟1417中，來自步驟1416之清洗封裝堆疊即落入在該散熱器之上的模穴。在步驟1419中，一包覆材料被射入該模穴中，並固化來形成該MPM模製。在步驟1421中，可進行一去光作業，以分解及移除不想要的有機物質。該去光係由雷射進行、或可藉由化學或電漿清洗。在步驟1422中，第二階互連焊球可附著到該模組之底側。在步驟1424中，該完成的模組即進行測試(*)，並由該長條分離，例如藉由鋸開分離或藉由沖孔分離，並被封裝來做進一步使用。
圖14C所示為一種例如示於圖8C中的一多重封裝模組之組裝製程的流程圖。此處理係類似於圖14A中所示，其在安裝一平面散熱器前插入了附著到該頂部封裝之額外的步驟。在該處理中類似的步驟係由圖面中類似的參考編號來識別。在步驟1402中，提供一球格柵陣列之未分離的長條。該等BGA封裝具有固定於該晶粒之上的遮蔽。該等遮蔽可保護在該球格柵陣列封裝上的晶粒及線接點結構，因此不需要封裝模製。在該長條中的BGA封裝較佳地是在其進行製程中的後續步驟之前進行效能及可靠度的測試(如圖中*所示)。僅有識別為「良好」的封裝會接受後續處理。在步驟1404中，黏著劑被分配在「良好」BGA封裝上該遮蔽的上表面之上。在步驟1406中，提供了分離的平台格柵陣列封裝。該分離的LGA封裝係由一模製保護，且較佳地是被測試(*)，並識別為「良好」。在步驟1408中，進行一撿選及放置作業，以放置「良好」的LGA封裝在該「良好」BGA封裝上的遮蔽之上的黏著劑上。在步驟1410中，固化該黏著劑。在步驟1412中，在預備步驟1414前進行一電漿清洗作業，其中在該堆疊的頂部LGA及底部BGA封裝之間形成線接點z互連，然後進行一額外的電漿清洗。在步驟1431中，分配黏著劑到該頂部LGA封裝模製的上表面之上，且在步驟1433中，進行一撿選及放置作業，以放置一平面散熱器到該頂部封裝模製的黏著劑之上。在步驟1435中，該黏著劑即被固化。在步驟1416，進行額外的電漿清洗，且在步驟1418中，形成該MPM模製。在步驟1420中，可進行一去光作業，以分解及移除不想要的有機物質。該去光可由雷射或化學及電漿清洗來進行。在步驟1422中，第二階互連焊球可附著到該模組之底側。在步驟1424中，該完成的模組即進行測試(*)，並由該長條分離，例如藉由鋸開分離或藉由沖孔分離，並被封裝來做進一步使用。
圖15所示為例如在圖9A中所示之一多重封裝模組的組裝處理之流程圖。在步驟1502中，提供一下晶粒倒裝晶片球格柵陣列底部封裝的一未分離的長條。該BGA封裝可以具有模製，也可不具有，並可以不具有第二階互連焊球。在該長條中的BGA封裝較佳地是在其進行製程中的後續步驟之前進行效能及可靠度的測試(如圖中*所示)。僅有識別為「良好」的封裝會接受後續處理。在步驟1504中，黏著劑被分配在「良好」BGA封裝上該晶粒的上表面(背側)之上。在步驟1506中，提供了分離的平台格柵陣列封裝。該分離的LGA封裝係由一模製保護，且較佳地是被測試(*)，並識別為「良好」。在步驟1508中，進行一撿選及放置作業，以放置「良好」的LGA封裝在該「良好」BGA封裝上的晶粒之上的黏著劑上。在步驟1510中，該黏著劑即被固化。在步驟1512中，在預備步驟1514時進行一電漿清洗作業，其中在該堆疊的頂部LGA及底部BGA封裝之間形成線接點z互連。在步驟1516中，可進行一額外的電漿清洗，接著在步驟1518中形成該MPM模製。在步驟1520中，第二階互連焊球即附著到該模組之底側。在步驟1522中，該完成的模組即進行測試(*)，並由該長條分離，例如藉由鋸開分離或藉由沖孔分離，並被封裝來做進一步使用。
圖16所示為例如圖9B所示之多封裝模組之組裝處理的流程圖。此處理係類似於圖15所示，其有一額外的步驟插入在安裝該遮蔽在該底部封裝倒裝晶片晶粒之上。在該製程中類似的步驟係由圖中類似的參考編號來識別。在步驟1602中，提供一下晶粒倒裝晶片球格柵陣列底部封裝之未分離的長條。該BGA封裝可以具有模製，也可不具有，並可以不具有第二階互連焊球。在該長條中的BGA封裝較佳地是在其進行製程中的後續步驟之前進行效能及可靠度的測試(如圖中的*所示)。僅有識別為「良好」的封裝會接受後續處理。在步驟1603中，該電遮蔽係固定於「良好」底部BGA封裝上的晶粒之上。在步驟1604中，黏著劑被分配在「良好」BGA封裝上該遮蔽的上表面之上。在步驟1606中，提供了分離的平台格柵陣列封裝。該分離的LGA封裝係由一模製保護，且較佳地是被測試(*)，並識別為「良好」。在步驟1608中，進行一撿選及放置作業，以放置「良好」的LGA封裝在該「良好」BGA封裝上的遮蔽之上的黏著劑上。在步驟1610中，該黏著劑即被固化。在步驟1612中，在預備步驟1614時進行一電漿清洗作業，其中在該堆疊的頂部LGA及底部BGA封裝之間形成線接點z互連。在步驟1616中，可進行一額外的電漿清洗，接著在步驟1618中形成該MPM模製。在步驟1620中，第二階互連焊球即附著到該模組之底側。在步驟1622中，該完成的模組即進行測試(*)，並由該長條分離，例如藉由鋸開分離或藉由沖孔分離，並被封裝來做進一步使用。
圖17所示為例如在圖10A或圖10B中所示之一多重封裝模組的組裝處理之流程圖。在步驟1702中，提供一上晶粒倒裝晶片球格柵陣列底部封裝的一未分離的長條。該倒裝晶片互連係由該晶粒與該底部基板之晶粒附著表面之間的一側填滿或模製來保護，所以不需要覆蓋模製。在該長條中的BGA封裝較佳地是在其進行製程中的後續步驟之前進行效能及可靠度的測試(如圖中的*所示)。僅有識別為「良好」的封裝會接受後續處理。在步驟1704中，黏著劑被分配到「良好」BGA封裝上該基板的上表面之上。在步驟1706中，提供分離的第二封裝，其可為堆疊的晶粒封裝，例如在圖10A及10B中所示。該分離的第二封裝係由一模製來保護，較佳地是被測試(*)，並識別為「良好」。在步驟1708中，進行一撿選及放置作業，以放置「良好」的封裝在該「良好」BGA封裝上基板之上的黏著劑上。在步驟1710中，該黏著劑即固化。在步驟1712中，在預備步驟1714時進行一電漿清洗作業，其中在該堆疊的頂部(堆疊的晶粒)與底部上晶粒倒裝晶片BGA封裝之間形成線接點z互連。在步驟1716中，可進行一額外的電漿清洗，接著在步驟1718中形成該MPM模製。在步驟1720中，第二階互連焊球即附著到該模組之底側。在步驟1722中，該完成的模組即進行測試(*)，並由該長條分離，例如藉由鋸開分離或藉由沖孔分離，並被封裝來做進一步使用。
圖18所示為例如圖11中所示之多重封裝模組之組裝處理的流程圖。在步驟1802中，提供一堆疊的晶粒球格柵陣列封裝之未分離的長條。該堆疊的晶粒BGA封裝即被模製，並提供一上方封裝表面。在該長條中的BGA封裝較佳地是在其進行製程中的後續步驟之前進行效能及可靠度的測試(如圖中*所示)。僅有識別為「良好」的封裝會接受後續處理。在步驟1804中，黏著劑被分配在「良好」堆疊晶粒BGA封裝上該基板的上表面之上。在步驟1806中，提供分離的第二封裝，其可為堆疊的晶粒封裝，例如在圖11中所示。該分離的第二封裝可由一模製保護，且較佳地是進行測試(*)，並識別為「良好」。在步驟1808中，進行一撿選及放置作業，以放置「良好」的第二封裝在該「良好」BGA封裝上的基板之上的黏著劑上。在步驟1810中，該黏著劑即被固化。在步驟1812中，在預備步驟1814時進行一電漿清洗作業，其中在該堆疊的頂部(堆疊晶粒)及底部上晶粒倒裝晶片BGA封裝之間形成線接點z互連。在步驟1816中，可進行一額外的電漿清洗，接著在步驟1818中形成該MPM模製。在步驟1820中，第二階互連焊球即附著到該模組之底側。在步驟1822中，該完成的模組即進行測試(*)，並由該長條分離，例如藉由鋸開分離或藉由沖孔分離，並被封裝來做進一步使用。
如下所述，可進行根據本發明之製程中許多步驟之個別步驟，其係根據此處所述的方法，使用了實質上為習用的技術，但如此處所述，利用直接修正的習用製造設施。這些習用技術之變化，以及習用製造設備的修正，其可在使用此處所描述的方法來完成，並不需要再經過實驗。
其它的具體實施例皆在以下的申請專利範圍中陳述。
10．．．MPM底部封裝
12、22．．．基板
13、23．．．晶粒附著環氧化物
14、24、34、44．．．晶粒
16、26．．．線接點
17、27、47．．．模製化合物
18、28、38、48．．．焊球
20．．．堆疊MPM
30．．．2-堆疊倒裝晶片MPM
33．．．聚合物側填滿
35．．．通孔
36．．．凸塊
40．．．2-堆疊彎曲可撓基板MPM
42．．．金屬層底部封裝基板
43．．．黏著劑
46．．．懸臂樑
50、52、60、70、84．．．多重封裝模組
54、62、82、94．．．BGA+LGA多重封裝模組
90、92、101、103．．．多重封裝模組
105、107、109、110．．．多重封裝模組
121、123．．．金屬層
122、142．．．通孔
125、127、147．．．焊罩
141．．．第一金屬層
143．．．第二金屬層
221、223．．．金屬層
222．．．通孔
225、227．．．焊罩
300．．．底部封裝
302．．．底部BGA封裝
304．．．遮蔽
305．．．側壁
306．．．線
312．．．底部封裝基板
314．．．晶粒
315、327．．．焊罩
316．．．倒裝晶片凸塊
318．．．焊球
321、323．．．金屬層
322．．．通孔
331．．．金屬層
332．．．基板
333．．．聚合物側填滿
334．．．晶粒
335．．．通孔
336．．．凸塊
338．．．z互連焊球
342．．．BGA基板
343．．．互連凸塊
344．．．晶粒
346．．．倒裝晶片凸塊
348．．．第二階互連焊球
351．．．金屬層
353．．．圖案化金屬層
354、356．．．介電層
355．．．金屬層
400．．．底部封裝
401．．．空隙
402．．．底部球格柵陣列(BGA)封裝
406．．．散熱器/遮蔽
407．．．側壁
408．．．線
412．．．底部封裝基板
413．．．晶粒附著環氧化物
414．．．晶粒
415、427．．．焊罩
416．．．線接點
417．．．模製化合物
418．．．焊球
419．．．底部封裝上表面
421、423．．．金屬層
422．．．通孔
424．．．底部封裝z互連墊
425．．．上表面
426．．．上表面
442．．．底部封裝基板
443．．．黏著劑
444、454．．．晶粒
446、456．．．線接點
447．．．模製化合物
448．．．焊球
451、453．．．金屬層
452．．．通孔
455、457．．．焊罩
500．．．頂部封裝
501．．．空隙
503、506．．．黏著劑
505、545．．．凹入特徵
507．．．模組包覆
511．．．軌跡
512．．．頂部封裝基板
513．．．晶粒附著環氧化物
514．．．晶粒
515．．．焊罩
516．．．線接點
517．．．模製化合物
518．．．線接點
519．．．上表面
521．．．金屬層
522．．．通孔
523．．．金屬層
524．．．頂部封裝z互連墊
525．．．上表面
526．．．邊緣
527．．．焊罩
544、504．．．散熱器
546．．．支撐部件
600．．．頂部封裝
607．．．模組包覆
612．．．頂部封裝基板
613．．．晶粒附著環氧化物
614．．．晶粒
615．．．焊罩
616．．．線接點
617．．．模製化合物
618．．．線接點
621．．．金屬層
622．．．通孔
623．．．金屬層
627．．．焊罩
644．．．散熱器
645．．．凹入特徵
646．．．支撐部件
700．．．頂部封裝
707．．．模組包覆
712．．．頂部封裝基板
713．．．晶粒附著環氧化物
714．．．晶粒
715．．．焊罩
716．．．線接點
717．．．模製化合物
718．．．線接點
719．．．表面
721．．．金屬層
800．．．頂部平台格柵陣列(LGA)封裝
803．．．黏著劑
804．．．散熱器
805．．．凹入特徵
806．．．支撐部件
807．．．模組包覆
812．．．頂部封裝基板
813．．．晶粒附著環氧化物
814．．．晶粒
815、827．．．焊罩
817．．．模製化合物
818、816．．．線接點
819．．．上表面
821．．．金屬層
822．．．通孔
823．．．金屬層
844．．．散熱器
845．．．凹入特徵
846．．．黏著劑
847．．．包覆
900．．．頂部LGA封裝
903．．．黏著劑
907．．．模組包覆
908．．．線
909．．．側壁
912．．．頂部封裝基板
913．．．晶粒附著環氧化物
914．．．晶粒
915．．．焊罩
917．．．模製化合物
918、916．．．線接點
919．．．表面
921．．．金屬層
944．．．散熱器
945．．．凹入特徵
946．．．支撐部件
1000．．．晶粒平台格柵陣列封裝
1003、1006．．．黏著劑
1004．．．散熱器
1005．．．凹入特徵
1007．．．模組包覆
1011．．．跡線
1012．．．介電層
1013．．．黏著劑
1014．．．晶粒
1015．．．間隔器
1017．．．模製材料
1018、1016、1026．．．線接點
1019．．．上表面
1024．．．晶粒
1030．．．頂部封裝
1031．．．跡線
1033．．．黏著劑
1034．．．晶粒
1035．．．黏著劑
1036．．．線接點
1037．．．模製材料
1039．．．上表面
1044．．．晶粒
1045．．．凹入特徵
1046．．．線接點
1103．．．黏著劑
1107．．．模製
1118．．．線接點
圖1所示為通過一習用球格柵陣列半導體封裝之截面圖；
圖2所示為通過在堆疊的球格柵陣列半導體封裝之間具有焊球z互連之習用多重封裝模組之截面圖；
圖3所示為通過在堆疊的倒裝晶片半導體封裝之間具有焊球z互連之習用倒裝晶片多重封裝模組之截面圖；
圖4所示為通過在堆疊的半導體封裝之間具有一彎折可撓基板與焊球z互連之習用多重封裝模組之截面圖；
圖5A所示為通過根據本發明一方面在堆疊的BGA與LGA半導體封裝之間具有線接點z互連的一多重封裝模組之具體實施例的截面圖；
圖5B所示為在適用於圖5A所示之本發明具體實施例中的配置之具有z互連接點墊之底部BGA基板的平面圖；
圖5C所示為在適用於圖5A所示之本發明具體實施例中的配置之具有z互連接點墊之頂部LGA基板的平面圖；
圖5D所示為通過根據本發明一方面之在堆疊的BGA與LGA半導體封裝之間具有線接點z互連之多重封裝模組之具體實施例的截面圖，其並具有固定於一該頂部封裝的上表面之散熱器；
圖5E所示為在堆疊的BGA與LGA半導體封裝之間具有線接點z互連的一多重封裝模組之具體實施例的截面圖且根據本發明另一方面具有一散熱器；
圖6A所示為通過根據本發明一方面在堆疊的BGA與LGA半導體封裝之間具有線接點z互連的一多重封裝模組之另一具體實施例的截面圖，其中該頂部封裝具有周圍模製；
圖6B所示為通過根據本發明一方面在堆疊的BGA與LGA半導體封裝之間具有線接點z互連的一多重封裝模組之另一具體實施例的截面圖，其中該頂部封裝具有周圍模製，且該模組具有一散熱器；
圖7所示為通過根據本發明一方面在堆疊的BGA與LGA半導體封裝之間具有線接點z互連的一多重封裝模組之另一具體實施例的截面圖，其中該頂部封裝基板具有一金屬層基板；
圖8A所示為通過根據本發明另外一方面在堆疊的BGA與LGA半導體封裝之間具有線接點z互連的一多重封裝模組之一具體實施例的截面圖，其中在底部封裝上提供一電遮蔽；
圖8B所示為通過根據本發明一方面在堆疊的BGA與LGA半導體封裝之間具有線接點z互連的一多重封裝模組之另一具體實施例的截面圖，其中在該底部封裝之上提供一電遮蔽，且該模組具有一散熱器；
圖8C所示為通過根據本發明一方面在堆疊的BGA與LGA半導體封裝之間具有線接點z互連的一多重封裝模組之另一具體實施例的截面圖，其中在該底部封裝之上提供一電遮蔽，且該模組具有固定於該頂部封裝的一上表面之散熱器；
圖9A所示為通過根據本發明另外一方面在堆疊的倒裝晶片BGA(下晶粒)與LGA半導體封裝之間具有線接點z互連的一多重封裝模組之截面圖；
圖9B所示為通過根據本發明另外一方面在堆疊的倒裝晶片BGA(下晶粒)與LGA半導體封裝之間具有線接點z互連的一多重封裝模組之截面圖，其中在該底部封裝上提供一電遮蔽；
圖9C所示為通過根據本發明另外一方面在堆疊的倒裝晶片BGA(下晶粒)與LGA半導體封裝之間具有線接點z互連的一多重封裝模組之截面圖，其中在該底部封裝上提供一電遮蔽，且該模組具有一散熱器；
圖10A所示為通過根據本發明另外一方面在堆疊的倒裝晶片BGA(上晶粒)與堆疊的晶粒LGA半導體封裝之間具有線接點z互連的一多重封裝模組之截面圖，其中在該第二封裝中相鄰堆疊的晶粒係由一間隔器所分離；
圖10B所示為通過根據本發明另外一方面在堆疊的倒裝晶片BGA(上晶粒)與堆疊的晶粒LGA半導體封裝之間具有線接點z互連的一多重封裝模組之截面圖，其中在該第二封裝中相鄰堆疊的晶粒具有不同的尺寸；
圖10C所示為通過根據本發明另外一方面在堆疊的倒裝晶片BGA(上晶粒)與堆疊的晶粒LGA半導體封裝之間具有線接點z互連的一多重封裝模組之截面圖，且其中在該底部封裝上提供一電遮蔽；
圖10D所示為通過根據本發明另外一方面在堆疊的倒裝晶片BGA(上晶粒)與堆疊的晶粒LGA半導體封裝之間具有線接點z互連的一多重封裝模組之截面圖，且其中在該底部封裝上提供一電遮蔽，並具有固定於該頂部封裝的上表面之一散熱器；
圖10E所示為通過根據本發明另外一方面在堆疊的倒裝晶片BGA(上晶粒)與堆疊的晶粒LGA半導體封裝之間具有線接點z互連的一多重封裝模組之截面圖，其中在該底部封裝上提供一電遮蔽，並具有根據本發明另一方面而具有一散熱器；
圖11所示為通過根據本發明另外一方面在堆疊BGA(堆疊晶粒)與LGA(堆疊晶粒)半導體封裝之間具有線接點z互連的一多重封裝模組之截面圖；
圖12所示為一種例如示於圖5A或圖7中的一多重封裝模組之組裝製程的流程圖；
圖13所示為一種例如示於圖6A中的一多重封裝模組之組裝製程的流程圖；
圖14A所示為一種例如示於圖8A中的一多重封裝模組之組裝製程的流程圖；
圖14B所示為一種例如示於圖8B中的一多重封裝模組之組裝製程的流程圖；
圖14C所示為一種例如示於圖8C中的一多重封裝模組之組裝製程的流程圖；
圖15所示為一種例如示於圖9A中的一多重封裝模組之組裝製程的流程圖；
圖16所示為一種例如示於圖9B中的一多重封裝模組之組裝製程的流程圖；
圖17所示為一種例如示於圖10A或圖10B中的一多重封裝模組之組裝製程的流程圖；及
圖18所示為一種例如示於圖11中的一多重封裝模組之組裝製程的流程圖。
400．．．底部封裝
412．．．底部封裝基板
413．．．晶粒附著環氧化物
414．．．晶粒
415、427．．．焊罩
416．．．線接點
417．．．模製化合物
418．．．焊球
419．．．底部封裝上表面
421、423．．．金屬層
422．．．通孔
500．．．頂部封裝
503．．．黏著劑
507．．．模組包覆
512．．．頂部封裝基板
513．．．晶粒附著環氧化物
514．．．晶粒
515．．．焊罩
516．．．線接點
517．．．模製化合物
518．．．線接點
519．．．上表面
521．．．金屬層
522．．．通孔
523．．．金屬層
527．．．焊罩

Claims (121)

  1. 一種具有一第二封裝堆疊在一第一封裝之上的多重封裝模組，該等堆疊封裝係由打線電互連，其中至少一個該封裝具有一電遮蔽。
  2. 如申請專利範圍第1項之多重封裝模組，其中該第一封裝具有一電遮蔽。
  3. 如申請專利範圍第1項之多重封裝模組，其中該電遮蔽係配置用來做為一散熱器。
  4. 如申請專利範圍第1項之多重封裝模組，其中該具有一電遮蔽之封裝包括一RF晶粒，且該遮蔽作為限制在該多重封裝模組中該RF晶粒與其它晶粒之間的電磁干擾。
  5. 如申請專利範圍第1項之多重封裝模組，其中該第一封裝為在一上晶粒組態中具有一倒裝晶片的一倒裝晶片球格柵陣列封裝。
  6. 如申請專利範圍第1項之多重封裝模組，其中該第一封裝為在一下晶粒組態中具有一倒裝晶片的一倒裝晶片球格柵陣列封裝。
  7. 如申請專利範圍第1項之多重封裝模組，其中該第二封裝為一堆疊晶粒封裝。
  8. 如申請專利範圍第7項之多重封裝模組，其中在該堆疊晶粒封裝中相鄰堆疊晶粒係由一間隔器所分離。
  9. 如申請專利範圍第1項之多重封裝模組，該第一封裝包含一第一封裝基板，而該第二封裝包含一第二封裝基板，其中該第一封裝基板包括一嵌入的接地平面。
  10. 如申請專利範圍第9項之多重封裝模組，該接地平面係配置用來做為散熱。
  11. 如申請專利範圍第9項之多重封裝模組，該接地平面係配置用來做為一電遮蔽。
  12. 一種用於製造一包括一第二封裝堆疊在一第一封裝之上的多重封裝模組之方法，其包括提供具有一遮蔽的一第一封裝，提供一第二封裝，堆疊該第二封裝到該遮蔽的一通常為平面之上表面，及藉由打線來電互連該第一及第二封裝。
  13. 如申請專利範圍第12項之方法，其中提供該第一封裝包含提供一封裝的未分離長條。
  14. 如申請專利範圍第12項之方法，其中堆疊該第二封裝到該遮蔽的上表面之上包含施加一黏著劑到該遮蔽的一上表面之上，並放置該第二封裝到該黏著劑之上。
  15. 如申請專利範圍第14項之方法，其中該黏著劑為一可固化黏著劑，且進一步包含固化該黏著劑。
  16. 如申請專利範圍第12項之方法，其中提供該第一封裝包含對於一效能及可靠度需求來測試封裝，並選擇該第一封裝而可滿足該需求。
  17. 如申請專利範圍第12項之方法，其中提供該第二封裝包含對於一效能及可靠度需求來測試封裝，並選擇該第二封裝而可滿足該需求。
  18. 如申請專利範圍第12項之方法，進一步包含附著第二階互連球到該第一封裝基板之上。
  19. 如申請專利範圍第12項之方法，進一步包含包覆該等堆疊封裝在一多重封裝模組模製中。
  20. 如申請專利範圍第12項之方法，其中提供該第一封裝包含提供一球格柵陣列封裝。
  21. 如申請專利範圍第12項之方法，進一步包含提供該多重封裝模組一散熱器。
  22. 如申請專利範圍第21項之方法，其中提供一散熱器包含進行一落入模具作業，該散熱器在形成一模組模製之前被放置到一模具中。
  23. 如申請專利範圍第21項之方法，其中提供一散熱器包含固定一散熱器之通常為平面的部份到該第二封裝之一通常為平面的上表面之上。
  24. 如申請專利範圍第12項之方法，其中提供該第一封裝包含提供一倒裝晶片球格柵陣列封裝。
  25. 如申請專利範圍第12項之方法，其中提供具有一遮蔽的該第一封裝包含提供一下晶粒倒裝晶片球格柵陣列封裝。
  26. 如申請專利範圍第12項之方法，其中提供具有一遮蔽的該第一封裝包含提供一上晶粒倒裝晶片球格柵陣列封裝。
  27. 如申請專利範圍第25項之方法，其中提供具有一遮蔽的一下晶粒倒裝晶片球格柵陣列封裝包含提供具有一遮蔽的一封裝，其包括一通常為平面的部份在該晶粒之上。
  28. 如申請專利範圍第26項之方法，其中提供具有一遮蔽的一上晶粒倒裝晶片球格柵陣列封裝包含提供具有一遮蔽的一封裝，其包括一通常為平面的部份在該晶粒之下。
  29. 一種包含具有一第二封裝堆疊在一第一封裝之上的多重封裝模組之行動裝置，該等堆疊封裝係由打線電互連，其中至少一個該封裝具有一電遮蔽。
  30. 一種包含具有一第二封裝堆疊在一第一封裝之上的多重封裝模組之電腦，該等堆疊封裝係由打線電互連，其中至少一個該封裝具有一電遮蔽。
  31. 一種包含堆疊第一及第二封裝之多重封裝模組，每個該封裝包含一附著到一基板之晶粒，其中該等第一及第二基板係由打線互連，且其中該第一封裝包含在一上晶粒組態中具有一倒裝晶片的一倒裝晶片球格柵陣列封裝。
  32. 如申請專利範圍第31項之多重封裝模組，其中該第二封裝為一打線的平台格柵陣列封裝。
  33. 如申請專利範圍第32項之多重封裝模組，其中該第二封裝包括連結該第二封裝晶粒與該第二封裝基板之打線且其中在該第二封裝中的晶粒及打線係由一模製材料完全地包覆。
  34. 如申請專利範圍第32項之多重封裝模組，其中該第二封裝係某種程度在周圍被包覆，其足以覆蓋該晶粒與該基板之間的打線。
  35. 如申請專利範圍第32項之多重封裝模組，其中該第二封裝基板為一單一金屬層基板。
  36. 如申請專利範圍第31項之多重封裝模組，其中該倒裝晶片封裝具有一電遮蔽。
  37. 如申請專利範圍第36項之多重封裝模組，其中該電遮蔽係配置用來做為一散熱器。
  38. 如申請專利範圍第31項之多重封裝模組，其中該倒裝晶片封裝包括一RF晶粒。
  39. 如申請專利範圍第36項之多重封裝模組，其中該倒裝晶片封裝包括一RF晶粒，且該遮蔽作為限制在該多重封裝模組中該RF晶粒與其它晶粒之間的電磁干擾。
  40. 如申請專利範圍第31項之多重封裝模組，其中該第一封裝具有一電遮蔽。
  41. 如申請專利範圍第31項之多重封裝模組，其中該第二封裝為一堆疊的晶粒封裝。
  42. 如申請專利範圍第41項之多重封裝模組，其中在該堆疊的晶粒封裝中相鄰堆疊的晶粒係由一間隔器所分離。
  43. 如申請專利範圍第31項之多重封裝模組，其中該第二封裝係堆疊在該第一封裝之上，且其中在該第一封裝上的倒裝晶片晶粒係具有一電遮蔽。
  44. 如申請專利範圍第31項之多重封裝模組，其中該第一封裝基板包括一嵌入的接地平面。
  45. 如申請專利範圍第44項之多重封裝模組，該接地平面係配置用來做為散熱。
  46. 如申請專利範圍第44項之多重封裝模組，該接地平面係配置用來做為一電遮蔽。
  47. 如申請專利範圍第31項之多重封裝模組，其中該第一及第二封裝中至少一個為一堆疊晶粒封裝。
  48. 如申請專利範圍第31項之多重封裝模組，其中該第二封裝為一堆疊晶粒封裝。
  49. 如申請專利範圍第31項之多重封裝模組，進一步包含一散熱器。
  50. 一種製造一多重封裝模組之方法，其包括：提供一包括一第一封裝基板之上晶粒倒裝晶片第一封裝，提供一包括一晶粒及一第二封裝基板之第二封裝，堆疊該第二封裝在該第一封裝之上，及藉由連接該第一封裝基板及第二封裝基板之打線來電互連該第一及第二封裝，其中提供一上晶粒倒裝晶片第一封裝包含對於一效能及可靠度需求測試上晶粒倒裝晶片封裝，並選擇符合該需求之封裝做為該第一封裝。
  51. 如申請專利範圍第50項之方法，其中提供一上晶粒倒裝晶片第一封裝包含提供一上晶粒倒裝晶片第一封裝之未分離的長條。
  52. 如申請專利範圍第50項之方法，其中提供一第二封裝包含對於一效能及可靠度需求來測試封裝，並選擇符合該需求之封裝做為該第二封裝。
  53. 如申請專利範圍第50項之方法，其中提供該第二封裝包含提供一平台格柵陣列封裝。
  54. 如申請專利範圍第50項之方法，其中堆疊該第二封裝在該第一封裝之上包含固定該第二封裝到該第一封裝基板之表面上。
  55. 如申請專利範圍第54項之方法，其中固定該第二封裝到該第一封裝基板之表面上包含施加一黏著劑到該第一封裝表面基板之晶粒附著區域之上，並使該第二封裝接觸該黏著劑。
  56. 如申請專利範圍第55項之方法，其中施加該黏著劑包含施加一可固化黏著劑，且進一步包含固化該黏著劑。
  57. 如申請專利範圍第50項之方法，進一步包含附著第二階互連球到該第一基板之上。
  58. 如申請專利範圍第50項之方法，進一步包含利用一模製化合物來包覆在該第一基板之上的特徵。
  59. 如申請專利範圍第51項之方法，進一步包括由該長條分離該完成的模組。
  60. 如申請專利範圍第50項之方法，進一步包含提供一電磁遮蔽給該第一封裝。
  61. 如申請專利範圍第50項之方法，進一步包含提供一散熱器給該模組。
  62. 如申請專利範圍第61項之方法，其中提供一散熱器給該模組包含進行一落入模製作業。
  63. 如申請專利範圍第61項之方法，其中提供一散熱器給該模組包含固定一通常為平面之散熱器到該第二封裝的上表面之上。
  64. 一種包含如申請專利範圍第31項之多重封裝模組之行動通信裝置。
  65. 一種包含如申請專利範圍第31項之多重封裝模組之電腦。
  66. 一種包含堆疊第一及第二封裝之多重封裝模組，該第一封裝包括附著且電性連接到一第一基板之一晶粒，且該第二封裝包括附著且電性連接到一第二基板之一晶粒，其中該第一及第二基板藉由打線來互連，其中該第一封裝包含在一下晶粒組態中具有一倒裝晶片之倒裝晶片球格柵陣列封裝，且其中該第二封裝由一封裝包覆來包覆，該模組進一步包含在下方封裝基板之下方側的第二階互連焊球墊。
  67. 如申請專利範圍第66項之多重封裝模組，其中該第二封裝為一打線的平台格柵陣列封裝。
  68. 如申請專利範圍第67項之多重封裝模組，其中在該第二封裝中的晶粒及打線係由一模製材料完全地包覆。
  69. 如申請專利範圍第67項之多重封裝模組，其中該第二封裝係某種程度在周圍被包覆，其足以覆蓋該晶粒與該基板之間的打線。
  70. 如申請專利範圍第67項之多重封裝模組，其中該第二封裝基板為一單一金屬層基板。
  71. 如申請專利範圍第66項之多重封裝模組，其中該電遮蔽係配置用來做為一散熱器。
  72. 如申請專利範圍第66項之多重封裝模組，其中該倒裝晶片封裝包括一RF晶粒。
  73. 如申請專利範圍第66項之多重封裝模組，其中該倒裝晶片封裝包括一RF晶粒，且該遮蔽作為限制在該多重封裝模組中該RF晶粒與其它晶粒之間的電磁干擾。
  74. 如申請專利範圍第66項之多重封裝模組，其中該第一封裝具有一電遮蔽。
  75. 如申請專利範圍第66項之多重封裝模組，其中該第二封裝為一堆疊晶粒封裝。
  76. 如申請專利範圍第75項之多重封裝模組，其中在該堆疊晶粒封裝中相鄰堆疊的晶粒係由一間隔器所分離。
  77. 如申請專利範圍第66項之多重封裝模組，其中該第二封裝係堆疊在該第一封裝之上，且其中在該第一封裝上的倒裝晶片晶粒係具有一電遮蔽。
  78. 如申請專利範圍第66項之多重封裝模組，其中該第一封裝基板包括一嵌入的接地平面。
  79. 如申請專利範圍第78項之多重封裝模組，該接地平面係配置用來做為散熱。
  80. 如申請專利範圍第78項之多重封裝模組，該接地平面係配置用來做為一電遮蔽。
  81. 如申請專利範圍第66項之多重封裝模組，其中該第一及第二封裝中至少一個為一堆疊晶粒封裝。
  82. 如申請專利範圍第66項之多重封裝模組，其中該第二封裝為一堆疊晶粒封裝。
  83. 如申請專利範圍第66項之多重封裝模組，進一步包含一熱遮蔽。
  84. 一種製造一多重封裝模組之方法，其包括：提供一包括一下晶粒倒裝晶片及一第一封裝基板之第一封裝，提供一包括一打線晶粒之第二封裝，該晶粒至少與該下晶粒倒裝晶片一樣大，在兩側電性連接至一第二封裝基板，其中該打線晶粒包封在一第一包覆，堆疊該第二封裝在該第一封裝之上，藉由連接該第一封裝基板及第二封裝基板兩側之打線來電互連該等第一及第二封裝，及模製一第二包覆以包封包含該第一包覆之該第二封裝及該打線。
  85. 如申請專利範圍第84項之方法，其中提供一下晶粒倒裝晶片第一封裝包含提供一下晶粒倒裝晶片第一封裝之未分離的長條。
  86. 如申請專利範圍第84項之方法，其中提供一下晶粒倒裝晶片第一封裝包含對於一效能及可靠度需求測試下晶粒倒裝晶片封裝，並選擇符合該需求之封裝做為該第一封裝。
  87. 如申請專利範圍第84項之方法，其中提供一第二封裝包含對於一效能及可靠度需求來測試封裝，並選擇符合該需求之封裝做為該第二封裝。
  88. 如申請專利範圍第84項之方法，其中提供該第二封裝包含提供一平台格柵陣列封裝。
  89. 如申請專利範圍第84項之方法，其中堆疊該第二封裝在該第一封裝之上包含固定該第二封裝到該下晶粒倒裝晶片晶粒之上表面之上。
  90. 如申請專利範圍第89項之方法，其中固定該第二封裝到該下晶粒倒裝晶片晶粒之上表面之上包含施加一黏著劑到該晶粒的該上表面之上，並使該第二封裝接觸該黏著劑。
  91. 如申請專利範圍第90項之方法，其中施加該黏著劑包含施加一可固化黏著劑，且進一步包含固化該黏著劑。
  92. 如申請專利範圍第84項之方法，進一步包含附著第二階互連球到該第一基板之上。
  93. 如申請專利範圍第84項之方法，其中模製該第二包覆以包封該第二封裝包含利用一模製化合物來包覆在該第一基板之上的特徵。
  94. 如申請專利範圍第85項之方法，進一步包括由該長條分離該完成的模組。
  95. 如申請專利範圍第84項之方法，進一步包含提供一電磁遮蔽給該第一封裝。
  96. 如申請專利範圍第84項之方法，進一步包含提供一散熱器給該模組。
  97. 如申請專利範圍第96項之方法，其中提供一散熱器給該模組包含進行一落入模製作業。
  98. 如申請專利範圍第96項之方法，其中提供一散熱器給該模組包含固定一通常為平面之散熱器到該第二封裝的上表面之上。
  99. 如申請專利範圍第95項之方法，其中提供一電磁遮蔽給該第一封裝包含固定一遮蔽到該下晶粒倒裝晶片晶粒之上。
  100. 如申請專利範圍第99項之方法，其中堆疊該第二封裝在該第一封裝之上包含固定該第二封裝到該遮蔽之上表面之上。
  101. 如申請專利範圍第100項之方法，其中固定該第二封裝到該遮蔽的上表面之上包含施加一黏著劑到該遮蔽的該上表面之上，並使該第二封裝接觸該黏著劑。
  102. 如申請專利範圍第101項之方法，其中施加該黏著劑包含施加一可固化黏著劑，且進一步包含固化該黏著劑。
  103. 一種包含如申請專利範圍第66項之多重封裝模組之行動通信裝置。
  104. 一種包含如申請專利範圍第66項之多重封裝模組之電腦。
  105. 一種包含堆疊的下方及上方封裝之多重封裝模組，該下方封裝包括附著且電性連接到一下方基板之晶粒，且該上方封裝包括附著且電性連接到一上方基板之晶粒，其中該上方及下方基板係由打線來互連，其中至少一個該封裝包含一堆疊晶粒封裝，且其中至少一該堆疊晶粒封裝被包覆。
  106. 如申請專利範圍第105項之多重封裝模組，其中該下方封裝包含一堆疊晶粒封裝。
  107. 如申請專利範圍第105項之多重封裝模組，其中每個該下方封裝及該上方封裝包含一堆疊晶粒封裝。
  108. 如申請專利範圍第105項之多重封裝模組，其中該上方封裝包含一堆疊晶粒封裝。
  109. 如申請專利範圍第105項之多重封裝模組，其中在該堆疊晶粒封裝中相鄰堆疊的晶粒係由一間隔器所分離。
  110. 如申請專利範圍第105項之多重封裝模組，進一步包含在該上方封裝之上的一散熱器。
  111. 一種製造一多重封裝模組之方法，其包括：提供一第一封裝，提供一第二封裝，各該封裝包括附著且電性連接到一基板之晶粒，至少一個該封裝包含一堆疊晶粒封裝，其中至少一該堆疊晶粒封裝被包覆，堆疊該第二封裝在該第一封裝之上，及藉由打線在該第一封裝與該第二封裝之間形成電互連。
  112. 如申請專利範圍第111項之方法，其中提供該封裝包含一堆疊晶粒封裝包含對於一效能及可靠度需求來測試堆疊晶粒封裝，並識別符合該需求之封裝做為該堆疊晶粒封裝。
  113. 如申請專利範圍第111項之方法，其中提供一第二封裝包含對於一效能及可靠度需求來測試封裝，並識別符合該需求之封裝做為該第二封裝。
  114. 如申請專利範圍第111項之方法，其中提供該封裝包含一堆疊晶粒封裝包含提供一堆疊晶粒封裝的未分離長條。
  115. 如申請專利範圍第111項之方法，其中提供該封裝包含一堆疊晶粒封裝包括提供包含固定到一封裝基板之一第一晶粒、一固定在該第一晶粒之上的一第二晶粒、及在該第一及第二晶粒與該基板之間的打線互連之封裝。
  116. 如申請專利範圍第115項之方法，其中提供包含一堆疊晶粒封裝之該封裝包含提供一封裝，其進一步包含一間隔器插入在該第一及該第二晶粒之間。
  117. 如申請專利範圍第111項之方法，進一步包含提供一散熱器。
  118. 如申請專利範圍第111項之方法，進一步包含附著第二階互連球到該第一封裝基板之上。
  119. 如申請專利範圍第111項之方法，進一步包含包覆該等堆疊封裝在一模製化合物中的模組上。
  120. 一種包含如申請專利範圍第105項之多重封裝模組的行動裝置。
  121. 一種包含如申請專利範圍第105項之多重封裝模組的電腦。
TW100113640A 2002-09-17 2003-09-17 堆疊封裝間具有線接點互連之半導體多重封裝模組 TWI469301B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US41159002P 2002-09-17 2002-09-17
US10/632,568 US7205647B2 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US10/632,551 US6838761B2 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
US10/632,550 US6972481B2 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US10/632,549 US7064426B2 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module having wire bond interconnect between stacked packages
US10/632,553 US7053476B2 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US10/632,552 US20040061213A1 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages

Publications (2)

Publication Number Publication Date
TW201131731A TW201131731A (en) 2011-09-16
TWI469301B true TWI469301B (zh) 2015-01-11

Family

ID=32034538

Family Applications (3)

Application Number Title Priority Date Filing Date
TW092125625A TWI329918B (en) 2002-09-17 2003-09-17 Semiconductor multi-package module having wire bond interconnection between stacked packages
TW100113640A TWI469301B (zh) 2002-09-17 2003-09-17 堆疊封裝間具有線接點互連之半導體多重封裝模組
TW098139252A TWI378548B (en) 2002-09-17 2003-09-17 Semiconductor multi-package module having wire bond interconnection between stacked packages

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW092125625A TWI329918B (en) 2002-09-17 2003-09-17 Semiconductor multi-package module having wire bond interconnection between stacked packages

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW098139252A TWI378548B (en) 2002-09-17 2003-09-17 Semiconductor multi-package module having wire bond interconnection between stacked packages

Country Status (6)

Country Link
EP (1) EP1547141A4 (zh)
JP (3) JP4800625B2 (zh)
KR (1) KR101166575B1 (zh)
AU (1) AU2003272405A1 (zh)
TW (3) TWI329918B (zh)
WO (1) WO2004027823A2 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
KR101213661B1 (ko) * 2005-03-31 2012-12-17 스태츠 칩팩, 엘티디. 칩 스케일 패키지 및 제 2 기판을 포함하고 있으며 상부면및 하부면에서 노출된 기판 표면들을 갖는 반도체 어셈블리
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP5522561B2 (ja) * 2005-08-31 2014-06-18 マイクロン テクノロジー， インク． マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
US8198735B2 (en) 2006-12-31 2012-06-12 Stats Chippac Ltd. Integrated circuit package with molded cavity
US8124451B2 (en) 2007-09-21 2012-02-28 Stats Chippac Ltd. Integrated circuit packaging system with interposer
KR20110124065A (ko) 2010-05-10 2011-11-16 하나 마이크론(주) 적층형 반도체 패키지
KR20110124063A (ko) * 2010-05-10 2011-11-16 하나 마이크론(주) 적층형 반도체 패키지
KR101688005B1 (ko) * 2010-05-10 2016-12-20 삼성전자주식회사 이중 랜드를 갖는 반도체패키지 및 관련된 장치
TWI406377B (zh) * 2010-12-27 2013-08-21 Powertech Technology Inc 方向指示標記立體化之球格陣列封裝構造及其製造方法
US9165906B2 (en) 2012-12-10 2015-10-20 Invensas Corporation High performance package on package
JP6128993B2 (ja) 2013-06-28 2017-05-17 キヤノン株式会社 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
KR101563910B1 (ko) * 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
EP3063517B1 (en) * 2013-10-30 2020-03-04 Honeywell International Inc. Force sensor with gap-controlled over-force protection
JP6357371B2 (ja) * 2014-07-09 2018-07-11 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
KR101961377B1 (ko) * 2015-07-31 2019-03-22 송영희 에지에 사이드 패드를 포함하는 ｌｇａ 반도체 패키지
KR101799668B1 (ko) * 2016-04-07 2017-11-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
DE112016007565T5 (de) * 2016-12-30 2019-10-02 Intel Corporation Mikroelektronische bauelemente, entworfen mit 3d-gestapelten, ultradünnen gehäusemodulen für hochfrequenz-kommunikationen
KR102283390B1 (ko) 2019-10-07 2021-07-29 제엠제코(주) 멀티칩용 반도체 패키지 및 그 제조방법
KR102325217B1 (ko) 2020-05-18 2021-11-11 제엠제코(주) 멀티 다이 스택 반도체 패키지
CN115410929B (zh) * 2022-10-09 2024-09-24 江苏华创微系统有限公司 倒装芯片与底层芯片的堆叠结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
US5903049A (en) * 1997-10-29 1999-05-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor module comprising semiconductor packages
US6316838B1 (en) * 1999-10-29 2001-11-13 Fujitsu Limited Semiconductor device
US6333552B1 (en) * 1998-08-07 2001-12-25 Sharp Kabushiki Kaisha Millimeter wave semiconductor device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JPH05283608A (ja) * 1992-03-31 1993-10-29 Toshiba Corp 樹脂封止型半導体装置および樹脂封止型半導体装置の製造方法
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
FR2694840B1 (fr) * 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
US5652185A (en) * 1995-04-07 1997-07-29 National Semiconductor Corporation Maximized substrate design for grid array based assemblies
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
JPH11243175A (ja) * 1998-02-25 1999-09-07 Rohm Co Ltd 複合半導体装置
JPH11265975A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
US6201302B1 (en) * 1998-12-31 2001-03-13 Sampo Semiconductor Corporation Semiconductor package having multi-dies
JP2000269411A (ja) * 1999-03-17 2000-09-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4075204B2 (ja) * 1999-04-09 2008-04-16 松下電器産業株式会社 積層型半導体装置
JP4284744B2 (ja) * 1999-04-13 2009-06-24 ソニー株式会社 高周波集積回路装置
JP2000340736A (ja) * 1999-05-26 2000-12-08 Sony Corp 半導体装置及びその実装構造、並びにこれらの製造方法
JP2001223326A (ja) * 2000-02-09 2001-08-17 Hitachi Ltd 半導体装置
JP2001358280A (ja) * 2000-04-12 2001-12-26 Sony Corp リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
JP2002040095A (ja) * 2000-07-26 2002-02-06 Nec Corp 半導体装置及びその実装方法
JP4570809B2 (ja) 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP2002158326A (ja) * 2000-11-08 2002-05-31 Apack Technologies Inc 半導体装置、及び製造方法
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
JP2002184936A (ja) * 2000-12-11 2002-06-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002217354A (ja) * 2001-01-15 2002-08-02 Shinko Electric Ind Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
US5903049A (en) * 1997-10-29 1999-05-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor module comprising semiconductor packages
US6333552B1 (en) * 1998-08-07 2001-12-25 Sharp Kabushiki Kaisha Millimeter wave semiconductor device
US6316838B1 (en) * 1999-10-29 2001-11-13 Fujitsu Limited Semiconductor device

Also Published As

Publication number Publication date
JP4800625B2 (ja) 2011-10-26
EP1547141A4 (en) 2010-02-24
TWI378548B (en) 2012-12-01
EP1547141A2 (en) 2005-06-29
TWI329918B (en) 2010-09-01
AU2003272405A8 (en) 2004-04-08
TW200419765A (en) 2004-10-01
JP5856103B2 (ja) 2016-02-09
WO2004027823A2 (en) 2004-04-01
JP2013211589A (ja) 2013-10-10
JP2011181971A (ja) 2011-09-15
WO2004027823A3 (en) 2004-05-21
TW201017853A (en) 2010-05-01
JP2005539403A (ja) 2005-12-22
KR20050044925A (ko) 2005-05-13
KR101166575B1 (ko) 2012-07-18
JP5602685B2 (ja) 2014-10-08
AU2003272405A1 (en) 2004-04-08
TW201131731A (en) 2011-09-16

Similar Documents

Publication Publication Date Title
TWI469301B (zh) 堆疊封裝間具有線接點互連之半導體多重封裝模組
US7169642B2 (en) Method of fabricating a semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package
JP2008226863A (ja) くりぬかれた基板を備えるスタック半導体パッケージアセンブリ

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent