KR100298690B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100298690B1
KR100298690B1 KR1019980037201A KR19980037201A KR100298690B1 KR 100298690 B1 KR100298690 B1 KR 100298690B1 KR 1019980037201 A KR1019980037201 A KR 1019980037201A KR 19980037201 A KR19980037201 A KR 19980037201A KR 100298690 B1 KR100298690 B1 KR 100298690B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
heat
spreader
pcb substrate
semiconductor device
Prior art date
Application number
KR1019980037201A
Other languages
English (en)
Other versions
KR20000019223A (ko
Inventor
이선구
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980037201A priority Critical patent/KR100298690B1/ko
Publication of KR20000019223A publication Critical patent/KR20000019223A/ko
Application granted granted Critical
Publication of KR100298690B1 publication Critical patent/KR100298690B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

이 발명은 반도체 장치에 관한 것으로, 솔더볼을 입출력 수단으로 사용하는 반도체 장치에 있어서 반도체칩으로부터 발산되는 열을 보다 효율적으로 외부로 방출시키기 위해, 중앙부에 일정 영역의 관통부가 형성되어 있는 PCB기판과; 상기 관통부 저면의 외주연까지 연장되어 열전도성 솔더로 접착된 섭히트스프레더와; 상기 섭히트스프레더의 상면인 PCB기판의 관통부 내측에 접착제로 접착된 반도체칩과; 상기 반도체칩과 PCB기판을 연결하는 전도성와이어와; 상기 반도체칩 및 전도성와이어를 외부의 환경으로부터 보호하기 위해 감싸는 인캡슐란트와; 상기 PCB기판의 저면에 융착되어 반도체칩과 마더보드가 전기적 신호를 교환할 수 있도록 하는 솔더볼을 포함하여 이루어진 반도체 장치.

Description

반도체 장치
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게 설명하면 솔더볼을 입출력 수단으로 사용하는 반도체 장치에 있어서 반도체칩으로부터 발산되는 열을 보다 효율적으로 외부로 방출시킬 수 있는 반도체 장치에 관한 것이다.
최근의 반도체칩은 집적기술 및 제조장비의 발달로 인해 초소형으로 제조됨과 동시에 전력회로의 고성능화, 속도의 증가 및 회로기능이 확대된 것들이 제조되고 있는 실정이다. 이러한 반도체칩의 발전과 더불어 그 반도체칩을 마더보드에 실장가능하게 하고, 또한 그 반도체칩을 외부의 환경으로부터 보호하는 반도체 장치 역시 초소형으로 제조되고 있으며, 그 장치에 형성되는 회로패턴들도 점차 미세화되고 있는 실정이다.
한편, 상기와 같이 반도체 장치의 크기가 점차 소형화됨에 따라 반도체칩의 작동중 발생되는 열을 외부로 용이하게 방출시키기 위해, 통상 반도체칩의 저면 또는 상면에 히트스프레더를 장착한 반도체 장치가 생산되고 있다.
도1은 이러한 히트스프레더를 장착한 반도체 장치(100')가 마더보드에 장착되어 열이 방출되는 상태를 도시한 것으로, 이를 참조하여 그 구조를 간단히 설명하면 다음과 같다.
다수의 전자회로가 집적되어 있고 표면에는 입출력패드(18')가 형성되어 있는 반도체칩(16')이 뒤집힌 상태로 중앙에 위치되어 있고, 상기 반도체칩(16')의 상면에는 접착제(4')가 개재되어 평판형의 히트스프레더(1')가 접착되어 있다. 히트스프레더(1')의 저면에는 반도체칩(16')이 위치할 수 있도록 소정의 관통부(6')가 형성되어 있고, 그 관통부(6')의 외주연에는 다수의 회로패턴(도시되지 않음) 및 본드핑거영역(8')이 형성되어 있는 PCB기판(10')이 접착제(4')가 개재되어 접착되어 있다. 한편, 상기 반도체칩(16')의 입출력패드(18')와 PCB기판(10')의 본드핑거영역(8')의 본드핑거(도시되지 않음)는 전도성와이어(20')로 연결되어 반도체칩(16')의 신호가 상기 전도성 와이어(20'), 본드핑거 및 회로패턴에까지 전달될 수 있도록 되어 있다. 또한 상기 PCB기판(10')의 저면에는 상기 회로패턴과 연결되어 다수의 솔더볼랜드(도시되지 않음)가 형성되어 있으며, 이 솔더볼랜드에는 각각 솔더볼(24')이 융착되어 있다. 이 솔더볼(24')은 마더보드(28')에 실장됨으로써 반도체칩(16')이 마더보드(28')에 형성된 회로패턴과 연결되도록 한다. 마지막으로 상기 PCB기판(10')의 관통부(6')에는 인캡슐란트(22')가 채워짐으로써 반도체칩(16') 및 전도성와이어(20')를 외부의 환경으로부터 보호할 수 있도록 되어 있다.
이러한 구성의 종래 반도체 장치(100')는 반도체칩(16')의 작동중 발생되는 열이 도면에 도시된 바와 같이 히트스프레더(1')의 상면을 통하여 대기로 발산되거나, 또는 상기 히트스프레더(1'), PCB기판(10'), 솔더볼(24') 및 마더보드(28')를 통하여 방출되기도한다.
그러나 전술한 바와 같이 최근의 반도체칩(16')은 점차 고성능화, 고속화되고 있는 실정이어서 종래의 구조로서는 반도체칩(16')에서 발생되는 열을 충분히 방열시킬 수 없는 문제점이 있다. 더우기 종래 마더보드(28')는 반도체 장치에 비해 그 부피가 큰 경우가 대부분이고, 또한 큰 열흡수체로 작용할 수 있지만, 상기 반도체칩(16'), 히트스프레더(1'), PCB기판(10'), 솔더볼(24') 및 마더보드(28')를 통한 방열 효율은 극히 저조한 편이었다.
한편, 상기 반도체칩(16') 및 전도성 와이어(20')를 감싸는 인캡슐란트(22')는 일반적으로 방열성이 저조한 액상인캡슐란트를 사용함으로써, 반도체칩(16')의 열이 외부로 용이하게 방출하지 못하였다.
더불어 종래는 히트스프레더(1') 저면에 반도체칩(16')을 접착한 상태로 작업을 해야 하는 다운 타이프(Down type)로써 와이어본딩이나 인켑슐레이션시에 반도체 장치를 뒤집어서 작업해야함으로 불편한 문제도 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 솔더볼을 입출력 수단으로 사용하는 반도체 장치에 있어서 반도체칩으로부터 발산되는 열을 보다 효율적으로 외부로 방출시킬 수 있는 반도체 장치를 제공하는데 있다.
도1은 종래의 반도체 장치가 마더보드에 실장된 상태를 도시한 단면도이다.
도2는 본 발명의 제1실시예에 의한 반도체 장치가 마더보드에 실장된 상태를 도
한 단면도이다.
도3은 본 발명의 제2실시예에 의한 반도체 장치가 마더보드에 실장된 상태를 도시
한 단면도이다.
도4는 본 발명의 제3실시예에 의한 반도체 장치가 마더보드에 실장된 상태를 도시한 단면도이다.
- 도면중 주요부호에 대한 설명-
100 ; 반도체 장치
1,2,3 ; 히트스프레더(Heat spreader) 4 ; 접착제
6 ; 관통부 8 ; 본드핑거(Bond finger)영역
10 ; PCB(Printed circuit board)기판
12 ; 열전도성 솔더(Thermal conductive solder)
14 ; 섭히트스프레더(Sub-heat spreader) 16 ; 반도체칩
18 ; 입출력패드(I/O pad) 20 ; 전도성와이어(Wire)
22 ; 인캡슐란트(Encapsulant) 24 ; 솔더볼(Solder ball)
26 ; 열전도성페이스트(Thermal conductive paste)
28 ; 마더보드(Mother board) 30,31 ; 방열핀(Fin)
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 장치에 의하면, 중앙부에 일정 영역의 관통부가 형성되어 있는 PCB기판과; 상기 관통부 저면의 외주연까지 연장되어 열전도성 솔더로 접착된 섭히트스프레더와; 상기 섭히트스프레더의 상면인 PCB기판의 관통부 내측에 접착제로 접착된 반도체칩과; 상기 반도체칩과 PCB기판을 연결하는 전도성와이어와; 상기 반도체칩 및 전도성와이어를 외부의 환경으로부터 보호하기 위해 감싸는 인캡슐란트와; 상기 PCB기판의 저면에 융착되어 반도체칩과 마더보드가 전기적 신호를 교환할 수 있도록 하는 솔더볼을 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 PCB기판의 상면에는 접착제가 개재되어 대략 평판형의 히트스프레더를 더 접착시키고, 상기 인캡슐란트는 열전도성컴파운드를 사용하며, 상기 히트스프레더는 그 상면에 다수의 방열핀이 탈부착할 수 있도록 형성하거나, 그 상면에 다수의 방열핀이 고정된채로 형성하여 본 발명의 목적을 달성할 수도 있다. 또한 상기와 같은 반도체 장치를 마더보드에 실장시에는 섭히트스프레더와 마더보드 사이에 열전도성페이스트를 개재함으로써 본 발명의 목적을 더욱 수월하게 달성할 수도 있다.
이와 같이하여 본 발명에 의한 반도체 장치에 의하면, 반도체칩의 열이 열전도성컴파운드를 통하여 히트스프레더에 전달되고, 상기 히트스프레더는 공기중에 노출되어 있음으로써 공기중으로 열을 발산하게 된다. 한편, 상기 반도체칩의 저면에는 섭히트스프레더 및 마더보드와 상기 섭히트스프레더를 연결하는 열전도성페이스트가 형성됨으로써, 반도체칩의 열이 섭히트스프레더, 열전도성페이스트를 통하여 마더보드에 전달되어 방열작용이 이루어진다. 또한 상기 섭히트스프레더의 상면 외주연은 PCB기판에 관통부 저면 외주연에 열전도성 솔더로 접착되어 있음으로써 상기 반도체칩의 열이 PCB기판, 열전도성 솔더, 섭히트스프레더, 열전도성페이스트 및 마더보드를 통해 발산됨으로써 방열효율이 증대된다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2는 본 발명의 제1실시예에 의한 반도체 장치(100a)가 마더보드에 실장된 상태를 도시한 단면도이다.
최상단에는 대략 평판형의 히트스프레더(1)가 위치되어 있고, 상기 히트스프레더(1)의 저면에는, 중앙부에 소정영역의 관통부(6)가 형성된 PCB기판(10)이 접착제(4)로 접착되어 있다. 상기 PCB기판(10)의 관통부(6) 내주연 둘레에는 본드핑거영역(8)이 형성되어 있으며, 상기 본드핑거영역(8)의 본드핑거(도시되지 않음)에 연결되어서는 회로패턴(도시되지 않음)이 형성되어 있고, 상기 회로패턴에는 솔더볼랜드(도시되지 않음)가 형성되어 있다.
상기 PCB기판(10)의 관통부(6) 저면에서 그 외주연까지는 열전도성이 뛰어난 솔더(12)로 대략 판상의 섭히트스프레더(14)가 접착되어 있다. 여기서 상기 섭히트스프레더(14)는 열전도성이 양호한 재질로서 구리판이나 알루미늄판을 이용하는 것이 바람직하다. 또한 마더보드(28)에 실장시 상기 섭히트스프레더(14)의 저면에는 열전도성이 양호한 열전도성페이스트(26)를 개재할 수 있으며, 이 열전도성페이스트(26)는 마더보드(28)의 일면과 접착됨으로써 반도체칩(16)으로부터의 열을 마더보드(28)쪽으로 용이하게 전달시킬 수 있다.
한편, 상기 섭히트스프레더(14)의 상면 중앙 즉, PCB기판(10)의 관통부(6) 내측 중앙부에는 접착제(4)로 반도체칩(16)이 접착되어 있고, 상기 반도체칩(16)의 입출력패드(18)는 PCB기판(10)의 관통부(6) 둘레에 형성되어 있는 본드핑거영역(8)의 본드핑거에 전도성와이어(20)로 본딩되어 있다.
또한 상기 반도체칩(16) 및 전도성와이어(20)를 외부의 유해한 환경으로부터 보호하기 위해 인캡슐란트(22)가 상기 PCB기판(10)의 관통부(6)에 채워져 있으며, 상기 인캡슐란트(22)는 열전도성이 강화된 열전도성컴파운드 예를 들면 A630-1과 같은 것을 사용함으로써 반도체칩(16)의 열이 상부의 히트스프레더(1)쪽으로 용이하게 전도될 수 있도록 하였다.
마지막으로 상기 PCB기판(10) 저면의 솔더볼랜드에는, 상기 반도체칩(16)과 마더보드(28)가 소정의 전기적 신호를 교환할 수 있도록 솔더볼(24)이 융착되어 있다.
이와 같이 구성된 본 발명의 제1실시예에 의하면, 반도체칩(16)의 열이 열전도성 인캡슐란트(22)와 히트스프레더(1)를 통하여 외부의 공기중으로 양호하게 방출될 수 있으며, 또한 상기 반도체칩(16)의 열이 저면의 섭히트스프레더(14) 및 열전도성페이스트(26)를 통하여 마더보드(28)쪽으로 전도됨으로써 반도체칩(16)의 열방출 효율을 극대화시키게 된다. 또한 상기 섭히트스프레더(14)는 열전도성 솔더(12)로 PCB기판(10)에 접착되어 있음으로써 PCB기판(10)의 열도 상기 섭히트스프레더(14) 및 열전도성페이스트(26)를 통하여 마더보드(28)로 방출된다. 더불어 상기 PCB기판(10)의 관통부(6) 내측에 반도체칩(16)의 입출력패드(18)가 상부로 향하도록, 반도체칩이 위치되어 있음으로써 제조 공정중 와이어본딩이나, 인캡슐레이션 작업이 용이해지는 부수적인 효과도 있다.
도3은 본 발명의 제2실시예에 의한 반도체 장치(100b)가 마더보드(28)에 실장된 상태를 도시한 단면도로서 제1실시예와 다르게 상부의 히트스프레더(2)에 다수의 방열핀(30)이 탈부착가능하게 결합되어 있는 것이 특징이다. 이를 위해서 상기 히트스프레더(2)의 상면에 다수의 요홈을 형성하고, 상기 요홈에 각각 방열핀(30)을 결합하여 사용할 수 있도록 한 것이다.
이와 같은 상기 제2실시예에 의하면, 작동중 발생하는 반도체칩(16)의 열이 인캡슐란트(22), 히트스프레더(2) 및 다수의 방열핀(30)을 통하여 외부의 공기중으로 발산됨으로써, 그 방열면적이 증가되어 제1실시예에 의한 방열효과보다 더욱 우수한 방열효과를 얻을 수 있다. 또한 반도체칩(16)의 입출력패드(18)가 상부를 향하도록 반도체칩이 위치됨으로써 와이어본딩 및 인캡슐레이션작업이 용이해지는 부수적인 효과도 있다.
도4는 본 발명의 제3실시예에 의한 반도체 장치(100c)가 마더보드(28)에 실장된 상태를 도시한 단면도로서 상면의 히트스프레더(3)에는 일체로 방열핀(31)이 함께 형성된 것을 특징으로 한다.
이와 같이 하여, 상기 제3실시예에 의하면 제2실시예와 다르게 사용자가 일일이 방열핀(31)을 히트스프레더(3)에 결합할 필요가 없고, 또한 반도체칩(16)의 입출력패드(18)가 상부에 위치하도록 되어 있음으로써, 와이어본딩이나 인캡슐레이션 작업이 용이해지는 부수적인 효과가 있다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 당업자에 의해 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체 장치에 의하면, 반도체칩의 작동중 발생하는 열이 열전도성 인캡슐란트를 통하여 상부의 히트스프레더로 용이하게 방출될 뿐만 아니라, 저면의 섭히트스프레더 및 열전도성페이스트를 통하여 마더보드에 방출됨으로써 반도체칩의 방열효과가 극대화되는 효과가 있다. 또한 상기 반도체칩으로부터 PCB기판에 전달된 열도 상기 섭히트스프레더 및 열전도성페이스트를 통하여 마더보드에 전달됨으로써 PCB기판에 대한 방열효과도 양호하게 된다. 더불어 반도체 장치에 안착되는 반도체칩이 그입출력패드가 상부를 향하도록 섭히트스프레더에 접착됨으로서 와이어본딩 및 인캡슐레이션 작업이 용이해지는 부수적인 효과도 있다.

Claims (3)

  1. 중앙부에 일정 영역의 관통부가 형성되어 있는 PCB기판과; 상기 관통부 저면의 외주연까지 연장되어 열전도성 솔더로 접착된 섭히트스프레더와; 상기 섭히트스프레더의 상면인 PCB기판의 관통부 내측에 접착제로 접착된 반도체칩과; 상기 반도체칩과 PCB기판을 연결하는 전도성와이어와; 상기 반도체칩 및 전도성와이어를 외부의 환경으로부터 보호하기 위해 상기 PCB기판의 관통부 내측에 충진된 열전도성 인캡슐란트와; 상기 PCB기판 및 인캡슐란트의 상면에 접착제가 개재되어 접착된 대략 평판형의 히트스프레더와; 상기 PCB기판의 저면에 융착되어 반도체칩과 마더보드가 전기적 신호를 교환할 수 있도록 하는 솔더볼을 포함하여 이루어진 반도체 장치.
  2. 제1항에 있어서, 상기 히트스프레더는 상면에 다수의 방열핀이 탈부착 가능하게 된 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 히트스프레더는 상면에 다수의 방열핀이 고정형성된 것을 특징으로 하는 반도체 장치.
KR1019980037201A 1998-09-09 1998-09-09 반도체장치 KR100298690B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980037201A KR100298690B1 (ko) 1998-09-09 1998-09-09 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980037201A KR100298690B1 (ko) 1998-09-09 1998-09-09 반도체장치

Publications (2)

Publication Number Publication Date
KR20000019223A KR20000019223A (ko) 2000-04-06
KR100298690B1 true KR100298690B1 (ko) 2001-10-27

Family

ID=19550094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980037201A KR100298690B1 (ko) 1998-09-09 1998-09-09 반도체장치

Country Status (1)

Country Link
KR (1) KR100298690B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101640126B1 (ko) * 2014-06-12 2016-07-15 주식회사 에스에프에이반도체 반도체 패키지 제조방법
KR101962101B1 (ko) * 2017-09-19 2019-03-26 주식회사 야베스 방열 효율이 우수한 태양광 발전 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03248449A (ja) * 1990-02-26 1991-11-06 Nec Corp ヒートシンク搭載型半導体装置
JPH0478159A (ja) * 1990-07-19 1992-03-12 Nec Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03248449A (ja) * 1990-02-26 1991-11-06 Nec Corp ヒートシンク搭載型半導体装置
JPH0478159A (ja) * 1990-07-19 1992-03-12 Nec Corp 半導体装置

Also Published As

Publication number Publication date
KR20000019223A (ko) 2000-04-06

Similar Documents

Publication Publication Date Title
JP2914342B2 (ja) 集積回路装置の冷却構造
JP4746283B2 (ja) 回路組立体および集積回路デバイスに放熱器を接続する方法
US6317326B1 (en) Integrated circuit device package and heat dissipation device
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US5866943A (en) System and method for forming a grid array device package employing electomagnetic shielding
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
EP1493186B1 (en) Heat spreader with down set leg attachment feature
JPH09153565A (ja) ヒートシンク付きボールグリッドアレーパッケージ
JPH0917919A (ja) 半導体装置
US6396699B1 (en) Heat sink with chip die EMC ground interconnect
KR960000222B1 (ko) 히트-싱크를 갖춘 반도체 패키지
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
KR100298690B1 (ko) 반도체장치
KR20020043395A (ko) 반도체 패키지
JP2004221248A (ja) 半導体装置
KR100280083B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지
KR20020010489A (ko) 집적 회로 패키지
JP2004311464A (ja) 半導体装置
JPH0878616A (ja) マルチチップ・モジュール
KR100298691B1 (ko) 반도체 장치
JPH0897336A (ja) 半導体装置
JP2907187B2 (ja) ベアチップ実装方法および半導体集積回路装置
JPH10256413A (ja) 半導体パッケージ
KR20040061860A (ko) 티이씨에스피
JPH10256414A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150604

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20180604

Year of fee payment: 18

EXPY Expiration of term