DE69736505T2

DE69736505T2 - Halbleiterchipgehäuse in Chip-Grösse

Info

Publication number: DE69736505T2
Application number: DE69736505T
Authority: DE
Inventors: Tatsuo Minato-ku Inoue
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1996-08-21
Filing date: 1997-08-20
Publication date: 2006-12-21
Anticipated expiration: 2017-08-21
Also published as: CA2213542C; US5909010A; DE69736505D1; EP0825647B1; CA2213542A1; EP0825647A2; EP0825647A3; JPH1064948A; JP2828057B2

Description

Die Erfindung betrifft ein kleines, leichtes LSI-Chipgehäuse (Gehäuse für großintegrierten (LSI-)Schaltkreis) und insbesondere auf ein Chipgehäuse in Chipgröße (CSP).
Parallel zu den Fortschritten in der Halbleitertechnologie nimmt der Integrationsgrad der aus Halbleiter-ICs (integrierten Schaltkreisen) hervorgegangenen LSI-Chips zu. Heute ist es sogar möglich, die gesamte Elektronik in einem einzigen LSI-Chip unterzubringen. Tragbare Computer, Mobiltelefone und digitalisierte tragbare elektronische Geräte sind moderne Errungenschaften, die auf den obigen Umständen beruhen. Bei diesen elektronischen Geräten gibt es einen steigenden Bedarf für eine kleine, leichte Konfiguration. Um diesen Bedarf zu befriedigen, müssen Größe und Gewicht von LSI-Chipgehäusen für die Montage von LSI-Chips reduziert werden.
Andererseits wird ein Großrechner, eine Telefonvermittlung oder ein ähnliches System durch Kombination einer großen Zahl von LSI-Chips aufgebaut. Bei einem System dieser Art ist es notwendig, die schnelle Ausbreitung von Signalen zwischen den LSI-Chips zu fördern und daher die Entfernung zwischen nahe gelegenen Chips zu verringern. Dies kann am effektivsten erfolgen, wenn die Größe des einzelnen Chipgehäuses reduziert wird.
Ein kleines, leichtes LSI-Chipgehäuse kann durch ein Filmbandträgersystem implementiert werden, das als TAB (automatisches Filmbonden) bezeichnet wird, oder durch ein System, das eine direkte Montage von im allgemeinen als Flip-Chips bezeichneten LSI-Chips ermöglicht. TAB wird ausführlich in der Japanischen Patentoffenlegungsschrift Nr. 4-252 054 beschrieben. Ein Flip-Chip wird in "Microelectronics Packaging Handbook: 6.3 Controlled Collapse Chip Connection (Chipanschluß mit gesteuertem Zusammenfall)(C4)", herausgegeben von Van Nostrand Reinhold, 1989, S. 366–373, diskutiert.
In letzter Zeit ist ein Chipgehäuse von Chipgröße (CSP) in verschiedenen Formen als LSI-Chipgehäuse vorgeschlagen, das imstande ist, verschiedene Probleme von TAB und Flip-Chips zu lösen, und das extrem kleine Abmessungen aufweist. CSPs werden in Wakabayashi et al. "Chip Size Package" (Chipgehäuse in Chipgröße), SHM Society Report, Bd. 11, Nr. 5, 1. September 1995, S. 3–8, sowie in Kata et al. "Trend of CSP Technology Development" (Entwicklungstrend der CSP-Technologie), SHM Society Report, Bd. 11, Nr. 5, 1. September 1995, S. 9–13, gelehrt.
144 von US-A-5 543 663 zeigt ein BGA-Gehäuse, das eine mehrschichtige Leiterplatte verwendet.
Das Problem bei dem herkömmlichen LSI-Chipgehäuse ist, daß das Gehäuse, wenn es durch TAB implementiert wird, ein Profil aufweist, das merklich größer ist als das Profil eines LSI-Chips. Andererseits ist es bei Anwendung des Flip-Chip-Systems schwierig, die Zuverlässigkeit einschließlich des Schutzes des LSI-Chips zu garantieren.
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein kleines, leichtes Chipgehäuse in Chipgröße (CSP) bereitzustellen, das den LSI-Chip gegen die Umgebung schützen kann, billig und ebenso klein wie ein LSI-Chip ist.
Ein erfindungsgemäßes Chipgehäuse in Chipgröße (CSP) enthält einen Halbleiter-IC-Chip mit E/A-(Eingangs/Ausgangs-) Anschlüssen, die an seinen Kanten ausgebildet sind. Ein kleindimensioniertes Substrat hat ein kleineres Profil als ein IC-Chip und weist mehrere an seinen Unterkanten ausgebildete Metallanschlüsse und mehrere an seiner Oberseite in Gitterkonfiguration ausgebildete Metallbondhügel auf. Ein Filmbandelement enthält mehrere Anschlußleitungen, die jeweils einen ersten Anschluß zur elektrischen Verbindung mit einem der E/A-Anschlüsse des IC-Chips und einen zweiten Anschluß zur elektrischen Verbindung mit einem der Metallanschlüsse des Substrats aufweisen. Die Oberseite des IC-Chips und die Unterseite des Substrats liegen mit dazwischen eingefügtem Filmbandelement einander gegenüber. Der IC-Chip und das Substrat sind über das Filmbandelement elektrisch miteinander verbunden.
Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der nachstehenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeichnungen ersichtlich. Dabei zeigen:
1A eine herkömmliche Konfiguration, in der ein LSI-Chip auf einem TAB-Filmband montiert ist;
1B den von dem TAB-Filmband abgetrennten LSI-Chip gemäß 1A;
2A eine perspektivische Ansicht eines anderen herkömmlichen LSI-Chipgehäuses, das einen LSI-Chip oder Flip-Chip enthält;
2B eine Seitenansicht, die den LSI-Chip von 2A auf einer Leiterplatte montiert darstellt;
3 eine perspektivische Ansicht, die ein erfindungsgemäßes Chipgehäuse in Chipgröße (CSP) darstellt;
4 einen Schnitt entlang der Linie A-A von 3;
5A eine perspektivische Ansicht eines kleindimensionierten Substrats, das in dem Chipgehäuse in Chipgröße (CSP) von 3 enthalten ist, wie oben ersichtlich;
5B eine ähnliche Ansicht wie 5A aber von unten gesehen;
6 eine perspektivische Ansicht des in dem CSP von 3 enthaltenen TAB-Filmbands;
7 eine perspektivische Ansicht, welche die Verbindung zwischen dem kleindimensionierten Substrat und dem TAB-Filmband zeigt;
8 zeigt, wie der LSI-Chip des Chipgehäuses in Chipgröße (CSP) an das TAB-Filmband angeschlossen wird, mit dem das kleindimensionierte Substrat verbunden ist;
9 eine perspektivische Ansicht, die das kleindimensionierte Substrat und den vom TAB-Filmband abgetrennten LSI-Chip darstellt;
10 einen Schnitt, der den gleichen Zustand wie 9 darstellt; und
11 einen Schnitt, der die zur Erläuterung gezeigte Ausführungsform auf einer Leiterplatte montiert darstellt.
Zum besseren Verständnis der vorliegenden Erfindung wird nachstehend kurz auf ein in den 1A und 1B darge stelltes, durch automatisches Filmbonden (TAB) implementiertes herkömmliches LSI-Chipgehäuse Bezug genommen. Gemäß der Darstellung erstrecken sich TAB-Anschlußleitungen 61 von einem LSI-Chip 5 radial nach außen. Die äußersten Enden der TAB-Anschlußleitungen 61 sind mit einer nicht dargestellten Leiterplatte verbunden, auf welcher der LSI-Chip 5 montiert ist. Das Problem bei dieser Konfiguration ist, daß das Profil des Chipgehäuses viel größere Abmessungen aufweist als der LSI-Chip 5. In 1A sind außerdem Prüfkontakte 62 dargestellt.
Die 2A und 2B zeigen ein anderes herkömmliches LSI-Chipgehäuse, das die direkte Montage eines LSI-Chips oder Flip-Chips ermöglicht. Gemäß der Darstellung ist ein LSI-Chip 7 mit E/A-Bondhügeln 71 an seiner Unterseite ausgebildet und über die E/A-Bondhügel 71 mit einer Leiterplatte 8 verbunden. Der LSI-Chip 7 belegt zwar nur die Fläche der Leiterplatte 8, die gleich seiner eigenen Fläche ist, ist aber völlig ungekapselt, und es fehlt ihm an Zuverlässigkeit einschließlich eines Schutzes gegen Beschädigung.
In den 3 und 4 ist ein die vorliegende Erfindung verkörperndes Chipgehäuse in Chipgröße (CSP) dargestellt und enthält ein kleindimensioniertes Substrat 1. An der Unterseite des Substrats 1 sind Metallanschlüsse 11 angeordnet und durch Thermokompressionsbonden an Anschlüssen 24 befestigt, die im inneren Abschnitt eines TAB-Filmbands 2 ausgebildet sind. Die Metallanschlüsse 11 sind elektrisch mit Anschlußleitungen 21 verbunden, die gleichfalls in dem TAB-Filmband 2 enthalten sind. An der Oberseite des Substrats 1 sind Bondhügel 12 ausgebildet. Die Metallanschlüsse 11 sind über Durchkontaktlöcher 13 und eine Innenverdrahtung 14 mit den Bondhügeln 12 verbunden. Andererseits sind Anschlüsse 31 im Randabschnitt eines LSI-Chips 3 angeordnet und an Anschlüsse 22 gebondet, die an dem dazwischenliegenden Punkt des TAB-Filmbands 2 vorgesehen sind. Die Anschlüsse 31 sind daher über die Anschlußleitungen 21 des TAB-Filmbands 2 elektrisch mit den Metallanschlüssen 11 des Substrats 1 verbunden. Die Anschlußleitungen 21 des TAB-Filmbands 2 sind mit äußeren Randanschlüssen 22 versehen. Außerdem sind in 4 Anschlüsse 23 dargestellt.
Wie in den 5A und 5B dargestellt, sind die Metallanschlüsse 11 an den Oberkanten des Substrats 1 angeordnet, während die Bondhügel 12 an den Gitterpunkten an der Unterseite des Substrats 1 angeordnet sind. Die Metallanschlüsse 11 und die Bondhügel 12 sind durch die Durchkontaktlöcher 13 und die in dem Substrat 1 ausgebildete Innenverdrahtung 14 miteinander verbunden.
Wie in den 6 und 7 dargestellt, sind die Anschlußleitungen 21 des TAB-Filmbands 2 entlang den Kanten eines in dem Filmband 2 ausgebildeten Bauelementlochs 25 zur Montage des Substrats 1 angeordnet. Die Anschlußleitungen 21 weisen jeweils den äußeren Anschluß 22, den Zwischenanschluß 23 und den inneren Anschluß 24 auf. Die inneren Anschlüsse 24 entsprechen bezüglich Rasterabstand und Abmessung den Metallanschlüssen 11 des Substrats 1. Daher werden die inneren Anschlüsse 24 des TAB-Filmbands 2 und die Metallanschlüsse 11 des Substrats 1 durch Thermokompressionsbonden miteinander verbunden. Daher sind die Bondhügel 12 des TAB-Filmbands 2 anscheinend an den Gitterpunkten seines mittleren Bereichs angeordnet.
8 zeigt, wie der LSI-Chip 3 von 3 an das TAB-Filmband 2 angeschlossen wird, mit dem das Substrat 1 verbunden ist. Wie dargestellt, werden die im Randabschnitt des Chips 2 angeordneten Anschlüsse 31 an die Zwischenanschlüsse 22 des Filmbands 2 gebondet, mit dem das Substrat 1 verbunden ist. 8 zeigt das Filmband 2 und das Substrat 1 umgedreht im Vergleich zu der in 7 dargestellten Position.
Durch das obige Verfahren werden die Bondhügel 12 über das Substrat 1 im mittleren Bereich des Chips 3 bereitgestellt und an den Gitterpunkten angeordnet. Gleichzeitig werden die äußeren Anschlüsse 22 über das Filmband 2 mit den Kanten des Chips 3 verbunden. Konkret erstrecken sich die Anschlußleitungen 21 von den Zwischenanschlüssen 23 des mit den Anschlüssen 31 des Chips 3 verbundenen Filmbands 2 nach außen. An ihren äußeren Enden schließen die Anschlußleitungen 21 an den äußeren Anschlüssen 22 ab. Die äußeren Anschlüsse 22 sind als Prüfanschlüsse zur Prüfung der elektrischen Charakteristik des LSI-Chips 3 verwendbar.
Die 9 und 10 zeigen das Substrat 1 und den Chip 3 vom Filmband 2 abgetrennt. Präzise gesagt, die elektrische Charakteristik des Chips 3 und die Verbindung zwischen dem Substrat 1 und dem Chip 3 werden unter Verwendung der äußeren Anschlüsse 22 geprüft, d. h. an einem in 4 dargestellten Punkt C. Wenn das Testergebnis zufriedenstellend ist, werden die Anschlußleitungen 21 des Filmbands 2 an einem in 4 dargestellten Punkt B getrennt. Wie in den 9 und 10 dargestellt, werden die Anschlüsse 31 des Chips 3 über die Anschlußleitungen des Filmbands 2 mit den Anschlüssen 11 des Substrats 1 verbunden. Die Anschlüsse 11 werden dann wieder über die Innenverdrahtung 14 und die Durchkontaktlöcher 13 des Substrats 1 mit den Bondhügeln 12 verbunden. Im der Endphase wird Epoxidharz oder ein ähnliches Harz in den Zwischenraum zwischen der Oberseite oder Schaltkreisoberfläche des Chips 3 und der Unterseite des Substrats 1 eingefüllt, wodurch ein Chipgehäuse in Chipgröße (CSP) fertiggestellt wird.
11 zeigt das Chipgehäuse in Chipgröße (CSP), das die obige Konfiguration aufweist und auf einer Leiterplatte 4 montiert ist. Wie dargestellt, sind die auf der Oberseite des Substrats 1 angebrachten Bondhügel 12 an Metallanschlüsse 41 angelötet, die auf der Leiterplatte 4 angeordnet sind.
Wie oben festgestellt, sind die Anschlüsse 31 eindimensional in kleinem Rasterabstand an den Kanten des LSI-Chips 3 angeordnet. Die Anschlüsse 31 sind über die Zwischenanschlüsse 23, die Anschlußleitungen 21 und die inneren Anschlüsse 24 des TAB-Filmbands 2 und die Metallanschlüsse 11, die Innenverdrahtung 14 und die Durchkontaktlöcher 13 des Substrats 1 mit den Bondhügeln 12 verbunden. Als Ergebnis sind die Bondhügel 12 zweidimensional auf dem gesamten mittleren Bereich des Chips 3 angeordnet, d. h. die Bondhügel 12 werden in einem größeren Rasterabstand umgeordnet. Die Ausführungsform unterstützt daher ein leichteres Löten und einen anderen Verbindungsvorgang als das herkömmliche Schema bei der Montage des Chips 3 auf der Leiterplatte 4.
Die Harzfüllung des Zwischenraums zwischen der Oberseite oder Schaltkreisoberfläche des Chips 3 und der Unterseite des Substrats 1 schützt die Oberseite des Chips 3. Daher ist der Chip 3 bei der Montage leichter handhabbar als ein Flip-Chip oder ein ähnlicher ungekapselter Chip.
Zusammenfassend läßt sich sagen, daß ein erfindungsgemäßes Chipgehäuse in Chipgröße (CSP) einen Halbleiter-IC-Chip mit E/A-Anschlüssen an seinen Kanten aufweist. Ein kleindimensioniertes Substrat hat ein kleineres Profil als der Chip und weist mehrere an seinen Unterkanten angeordnete Metallanschlüsse und mehrere an seiner Oberseite in Gitterkonfiguration angeordnete Metallbondhügel auf. Die Oberseite des Chips und die Unterseite des Substrats sind so konfiguriert, daß sie über ein Filmbandelement mit mehreren Anschlußleitungen elektrisch miteinander verbunden werden. Diese Anschlußleitungen weisen jeweils einen ersten Anschluß auf, der elektrisch mit dem zugeordneten E/A-Anschluß des Chips zu verbinden ist, sowie einen zweiten Anschluß, der elektrisch mit dem zugeordneten Metallanschluß des Substrats zu verbinden ist. Das Chipgehäuse in Chipgröße (CSP) ist daher kleindimensioniert und leicht und schützt den Chip gegen die Umgebung. Außerdem ist das Chipgehäuse in Chipgröße (CSP) billig und im wesentlichen ebenso klein wie ein LSI-Chip.
Für den Fachmann werden nach Erhalt der Lehren der vorliegenden Offenbarung verschiedene Modifikationen möglich werden, ohne vom Umfang der Erfindung abzuweichen.

Claims

Chipgehäuse in Chipgröße (CSP), das aufweist: einen Halbleiter-IC-Chip (3) mit an seinen Kanten ausgebildeten E/A-Anschlüssen (31); ein kleindimensioniertes Substrat (1) mit einem kleineren Profil als dem des IC-Chips, das mehrere an seinen Unterkanten ausgebildete Metallanschlüsse (11) und mehrere an seiner Oberseite in Gitterkonfiguration angeordnete Bondhügel (12) aufweist; und ein Filmbandelement (2) mit mehreren Anschlußleitungen (21), die jeweils einen ersten Anschluß (23), der an einen der E/A-Anschlüsse (31) des IC-Chips gebondet ist, und einen zweiten Anschluß (24) aufweisen, der an einen der Metallanschlüsse (11) des Substrats gebondet ist; wobei der zweite Anschluß (24) jeder Anschlußleitung einwärts von einem entsprechenden ersten Anschluß (23) angeordnet ist, wobei jede von den mehreren Anschlußleitungen ferner einen dritten Anschluß (22) aufweist, der auswärts von einem entsprechenden ersten Anschluß (23) und außerhalb der Kanten des IC-Chips angeordnet ist, wobei jeder dritte Anschluß (22) elektrisch mit einem entsprechenden ersten Anschluß (23) und einem entsprechenden zweiten Anschluß (24) verbunden ist; wobei die Oberseite des IC-Chips und die Unterseite des Substrats mit dem dazwischen eingefügten Filmbandelement (2) einander gegenüberliegen, und wobei der IC-Chip (3) und das Substrat (1) über das Filmbandelement elektrisch miteinander verbunden sind.
Chipgehäuse in Chipgröße (CSP) nach Anspruch 1, wobei das Filmbandelement (2) die zweiten Anschlüsse und die ersten Anschlüsse, die elektrisch mit dem Metallanschluß (11) des Substrats bzw. den E/A-Anschlüssen (31) des IC-Chips verbunden sind, die zur Durchführung einer elektrischen Prüfung verwendbaren dritten Anschlüsse (22) und trennbare Abschnitte zwischen den ersten Anschlüssen (23) und den dritten Anschlüssen (22) aufweist.
Chipgehäuse in Chipgröße (CSP) nach Anspruch 2, das ferner ein Harz aufweist, das einen Zwischenraum zwischen der Oberseite des IC-Chips und der Unterseite des Substrats ausfüllt.
Chipgehäuse in Chipgröße (CSP) nach einem der Ansprüche 1 bis 3, wobei das Filmbandelement ferner ein Loch von größerer Abmessung als der des IC-Chips und darin angeordnete erste und zweite Anschlüsse sowie einen Filmbandabschnitt aufweist, in dem entlang der Kanten des Lochs die Anschlußleitungen und die dritten Anschlüsse angeordnet sind.
Chipgehäuse in Chipgröße (CSP) nach einem der Ansprüche 1 bis 4, wobei das Substrat ferner eine Innenverdrahtung und Durchkontaktlöcher zur elektrischen Verbindung der Metallanschlüsse mit vorgewählten Metallbondhügeln aufweist.