KR900007231B1 - 반도체집적회로장치 - Google Patents

반도체집적회로장치 Download PDF

Info

Publication number
KR900007231B1
KR900007231B1 KR1019870010250A KR870010250A KR900007231B1 KR 900007231 B1 KR900007231 B1 KR 900007231B1 KR 1019870010250 A KR1019870010250 A KR 1019870010250A KR 870010250 A KR870010250 A KR 870010250A KR 900007231 B1 KR900007231 B1 KR 900007231B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
chip
insulating layer
terminal
semiconductor integrated
Prior art date
Application number
KR1019870010250A
Other languages
English (en)
Other versions
KR880004568A (ko
Inventor
타미오 사이토
구니오 요시하라
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61215812A external-priority patent/JPS6372143A/ja
Priority claimed from JP61215811A external-priority patent/JP2609591B2/ja
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR880004568A publication Critical patent/KR880004568A/ko
Application granted granted Critical
Publication of KR900007231B1 publication Critical patent/KR900007231B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

반도체집적회로장치
제 1 도는 본 발명의 1실시예에 따른 반도체집적적회로장치에서 제 2 도의 I-I단면도,
제 2 도는 제 1 도에 도시된 반도체집적회로장치의 절단면도,
제 3 도는 접속단자의 변형예를 나타대는 단면도,
제 4 도는 제 1 도의 반도체집적회로장치에 의해 전형되는 복수의 집적회로장치를 조합시켜 형성된 모듈의 투시도,
제 5 도는 제 4 도에 도시된 모듈의 칩면도,
제 6 도는 제 4 도에 도시된 모듈과 그 모듈에 사용되는 IC칩의 줄력단자 사이의 접속을 나타내는 도면,
제 7 도는 제 4 도에 도시된 모듈에 의해 전형되는 복수의 모듈을 조합시켜 형성된 반도체집적회로장치를 나타내는 평면도이다.
* 도면의 주요부분에 대한 설명
10 : 기판 14 : 칩단자
16 : 절연층 18 : 도체리이드선
20 : 접속단자 21 : 절연층
14 : 구멍열림부 26 : 도금층
102 : 모듈 104 : 기판
106 : 기판단자 121 : 집적회로
본 발명은 이른 바, IC칩이라 불리우는 반도체집적회로장치에 관한 것으로, 특히 줄력단자를 개선시켜준 IC칩으로서의 반도체집적회로장치에 관한 것이다.
일반적으로 IC칩에는 IC칩과 그 IC칩이 설치되는 캐리어(Carrier)기판 사이의 전기적인 접속형태에 따라 여러가지 형태의 줄력단자가 구비되게 되는 바, 예컨대 IC칩과 캐리어기판을 와이어본딩(wire bonding)에 의해 전기적으로 접속시켜 주는 경우에는 다수의 입출력단자 또는 패드(pad)가 미리 각 IC칩의 표면주변부에 형성되어지게 되므로 패드와 캐리어기판이 배선에 의해 전기적으로 접속되여질 수 있게 된다.
그런데, 만일 각 패드의 크기와 상기 패드가 설치되는 각 IC칩의 표면영역이 모두 일칩불변인 경우에는 서로 인접된 2개의 패드사이의 간격이 패드수가 증가됨에 따라 필연적으로 축소되게 되고, 이와 같이 패드수가 증가됨에 따라 패드사이의 간격이 배선처리를 의한 캐필러리(CapillaW)나 본딩도구의 직경보다도 좁아지게 되면 와이어본딩을 효과적으로 수행할 수 없게 되기 때문에 각 IC칩의 표면에 많은 수의 패드를 설치해 줄 수 없게 된다.
한편, 캐필러리를 사용하는 와이어본딩방식 대신 TAB(tape-automated bonding)방식에 의해 IC칩과 캐리어기판을 전기적으로 접속시켜 주도록 된 방식이 일반적으로 알려져 있는 바, 이와 같이 캐필러리를 사용하지 않는 TAB방식에서는 상기 와이어본딩방법에서 발생되고 있는 문제는 배제시켜 줄 수 있게 되지만, 이 TAB방식에 의하면 패드가 각 IC칩의 주변부에만 배열되게 되므로 패드수가 증가될 수도록 각 패드의크기가 점점 작아지게 되어, 결국 패드수가 증가됨에 따라 패드와 리이드(lead)선 사이의 접속에 대한 기계적인 칩밀도를 개선시켜 주어야만 되고, 이와 더불어 리이드선을 보다 칩밀하게 형성시켜 주어야만 되므로각 IC칩에서 패드수는 비록 TAB방식을 이용하더라도 용이하게 증가시켜 줄 수 없게 된다.
이와 같은 종래의 IC칩과는 달리 전체표면에 배열되는 패드를 갖춘 플립칩(filp chip)이 사용되고 있는바, 이 경우에도 각 패드에 대한 배치영역은 각 플립칩 자체의 활성영역에 대한 오버랩(overlap)을 방지해주도록 위치되어야만 되는제, 이는 만약 각 패드의 배치영역이 오며랩을 방지시켜 줄 수 있도록 위치되지 못하면 플립칩은 캐리어기판에 결합될 때의 압력에 의해 불리한 영향을 받게 되기 때문으로서, 이로 인해 실제적으로 입출력단자의 수는 플립칩을 사용하게 되더라도 용이하게 증가시켜 줄 수 없게 된다는 문제가 있었다.
본 발명은 상기한 바와 같은 종래 IC칩에서의 패드수 증가에 따른 문제점을 해결하게 위한 것으로, 입축력단자의 수를 용이하게 증가시켜 줄 수 있게 됨은 물론 입출력단자의 전기적인 접속올 용이하게 달성할 수있게 될 뿐만 아니라 전기적인 접속에 대한 신뢰성을 향상시켜 줄 수 있는 반도체집적회로장치와, 이러한 반도체집척회로장치를 다수개 사용하여 회로장치가 쓸모없게 되는 것을 보다 저감시켜 줄 수 있도록 구성되는 전자장치를 제공함에 그 목적이 있다.
상기와 같은 첫째 목적을 달성하기 위해 본 반명에 따른 반도체집적회로장치는, 표면을 갖으면서 이 표면에 형성되는 집적회로를 포함하게 되는 반도체의 칩기판과, 그 집적회로의 외부에 위치되로록 표면의 주변모서리부에 배열되어 입출력작용을 위해 집적회로에 전기적으로 점속되는 다수의 칩단자, 상기 칩기판의 전체표면을 덮도록 적충되는 전기적인 절연층, 일단이 대응되는 칩단자에 접속됨과 더불어 다른단에는 상기 절연층의 표면을 통해 분배되면서 각 칩단자보다 넓은 영역을 갖는 접속단자를 갖추고서 상기 절연층에 의해 집적회로로부터 전기적으로 절연되도록 그 절연층상에 배열되는 상기 칩단자와 동일한 수량의 도체리이드선을 구비하여 구성되게 된다.
이와 같이 구성되는 반도체집적회로장치에 따르면 칩단자에 전기적으로 접속되는 도체리이드선의 접속단자는 절연층을 통해 분배되게 되므로 칩단자의 수가 증가된다 하더라도 절연층상에서 접속단자의 배열을 위한 유효공간을 확보해 줄 수 있게 된다. 즉, 이리한 사실로부터 칩단자와 접속단자의 수를 증가시켜 줄 수있게 되고, 각 접속단자의 영역이 각 칩단자의 영역보다 넓게 되어 있어 접속단자에 대단 접속을 칩단자에 대한 접속보다 더 용이하게 실행시켜 줄 수 있게 된다. 또 접속단자에 대한 접속처리중에 칩기판의 집적회로가 절연층에 의해 보호되게 되므로 접속처리를 실행함에 의해 발생되는 불리한 영향을 배제시켜 줄 수 있게 된다.
이어, 본 발명에 따른 둘째 목적은 상호 전기적으로 접속되는 다수의 모듈로 구성되는 전자장치에 의해 달성되게 되는 바, 각 모듈은 캐러어기판과 그 캐리어기판에 전기적으보 접속되는 다수의 반도체집적회로창치를 포함하게 되고, 이러한 다수의 모듈 대해서는 상호 전기적으로 접속되기 이전에 적절한 검사가 실행되게 된다.
이에 따라 적절단 검사가 실행된 다수의 모듈을 조합하여 전자장치를 구성시켜 주게 되면 비록 다수개의 반도체직접회로장치가 사용된다 하더라도 전자창치에는 결합이 없는 반도체집적회로장치를 조합시켜 줄 수있게 되므로 전자창치에 결합되는 반도체집적회로장치에서의 절합이 발전되지 않게 될 뿐단 아니라 대다수의 절합이 없는 반도체집적회로장치의 손상을 배제시켜 줄 수 있게 되어 반도체집적회로장치의 실용적이 효과를 향샹시켜 줄 수 있게 된다.
이하 본 발명의 반도체집적회로장치에 대해 예시도면에 의거 상세히 설명한다.
제 1 도와 제 2 도는 반도체에 의해 형성된 칩기판(10)을 포함하는 반도체직접회로장치를 도시해 놓은 것으로, 이 기판(10)의 일측표면(12)에는 집적회로(121)가 형성됨과 더불어 그 기판(10)의 표면(12)상에는 집적회로(121)의 양측에 위치되도록 다수의 칩단자(14)가 배열되게 되는 바, 이 다수의 칩단자(14)는 집적회로(121)에 전기적으로 접속되게 되어 전기적인 신호가 그 칩단자(14)를 통해 집적회로(121)로부터 출력되거나그 집적회로(121)에 인가되게 된다. 또, 상기 칩기판(10)에는 기판표면(12)의 전체영역을 덮도륵 제 1 절연층(16)이 적층되게 되는데, 이 제 1 절연층(16)은 예컨대 폴리이미드(Polyimide)라던지 에폭시, 아크릴 또는 테플론수지등과 같은 자외선에 의해 경화(硬化)되기 쉬운 합성수지로 형성되게 된다.
그리고, 상기 제 1 절연층(16)상에는 칩단자(14)와 동일한 수의 가늘고 긴 도체리이드선(18)이 형성되는바, 각 도체리이드선(18)의 일단은 대응하는 칩단자(14)에 접속됨과 더불어 각 도체리이드선(18)의 다를단에는 접속단자(20)가 형성되어 있게 된다. 여기서 각 접속단자(20)는 제 2 도에 도시된 바와 같이 원형으로 되어 있는 바, 본 실시예에서는 접속단자(20)가 제 1 절연층(16)의 중앙부를 통해 분배되게 된다. 또, 상기제2 도에 도시된 바와 같이 각 접속단자(20)의 표면영역은 각 칩단자(14)의 영역보다 넓게 형성됨과 더불어 각 인접되는 2개의 접속단자(20) 사이의 간격은 각 인접되는 2개의 칩단자(14)사이의 영역보다 크게 되어있고, 또 본 실시예에서 접속단자(20)는 은(Ag) 또는 구리(Cu)와 같이 전기적으로 전도성을 갖는 금속의 입자로 이루어진 페이스트(paste)에 의해 제조되게 된다.
한편, 상기 제 1 절연층(16)상에는 제 2 절연층(22)이 형성되는 바, 이 제 1 절연층(16)과 제 2 절연층(22)은 동일한 물질로 형성되고, 상기 제 2 절연층(22)은 접속단자(20)가 외부에 개별적으로 노출되게 되는 구멍열림부(24)를 갖도륵 형성되게 된다.
이와 같은 반도체집적회로장치에 따르면 접속단자(20)는 실제 칩기판(10)의 전체 표면(12)영역에 대응되는 제 1 절연층(16)을 통해 분해되게 되므로 칩단자(14)의 수가증가되더라도 인칩되는 2개의 접속단자(20)사이에서 충분한 길의 간격 뿐만 아니라 각 접속단자(20)에서의 충분히 넓은 표면영역을 확보해 줄 수 있게된다.
이에 따라 본 발명의 반도체집적회로장치에 의하면 칩단자(14)의 수와 접속단자(20)의 수량을 용이하게 증가시켜 줄 수 있게 된다. 그리고, 제 1 절연층(16)은 칩기판(10)상의 집적회로(121)로부터 도체리이드선(18)을 전기적으로 절연시켜 주기 위해 제공될 뿐만 아니라 접속단자(20)가 외부회로에 전기적으로 접속되는 경우 집적회로(121)에 대한 보호층으로서의 기능을 하도록 제공되게 된다.
한편, 본 발명은 상기 실시예에 한정되지는 않게 되는 바, 제 3 도에 도시된 바와 같이 얘컨대 니켈(Ni)또는 구리(Cu)의 도금층(26)을 각 접속단자(20)의 외부표면상에 형성시켜 주므로서 이 도금층(26)이 덮혀진 접속단자(20)는 납땜애 의해 접속시켜 줄 수 있게 된다.
또, 만일 도체리이드선(18) 또는 반도체집적회로장치에서의 접속단자(20)가 열에 의해 연화(軟化)되는 도전성물질로 형성된다면, 반도체집적회로장치에 설치되는 접속단자(20)와 캐리어기판(10)이 결합(납램)에 필요한 온도보다 낮은 예컨대 100℃ 정도의 온도에 의해 전기적으로 접속시켜 질 수 있게 되고, 이러한 형태로 접속단자(20)와 캐리어기판(10)이 접속되게 되면 제 1 절연층(16)을 반드시 합성수지로 형성시켜 줄 필요가 없게 되어 산화실리콘(SiOx)이라던지 질화실리콘(SiNx)으로 형성시켜 줄 수도 있게 된다.
다음, 제 4 도는 전자장치의 베이스에 형성되는 상기 제 1 도에 도시된 다수의 반도체집적회로장치(이하IC칩(100)이라 함)가 조합된 모듈(102)을 도시해 놓은 것으로, 본 실시예에서 모듈(102)에는 4개의 IC칩(100)과 이러한 다수의 IC칩(100)을 갖추게 되는 캐리어기판(104)이 포함되게 되는바, 각 캐리어기판(104)에 설치되는 IC칩(100)의 수는 다음과 같이 결정되게 된다. 즉, 각 기판(104)에 설치되는 단일 IC칩(100)의 생산성을 P로 하면 모듈(102)대에서 IC칩의 조합, 즉 모듈의 생산성(원료대 제품비)은 Pn으로 표시해줄 수 있게 되는 바, 이 경우 n은 각 모듈(102)대에 조합되는 IC칩(100)의 수량을 나타낸다.
이에 따라 예컨대 P=98%인 경우 Pn＞90%를 만족시켜 주는 n의 최대치는 n=4로 구해지게 되고, 이와같이 모듈(102)에 대한 생산성 Pn이 Pn＞90%인 경우에는 생산결과로서 10게의 모듈(102)중 1개의 모듈(102)에서는 결함이 발생될 수 있게 되며, 또 IC칩(100) 자체의 생산성 p가 p=98%인 경우, 결함이 있는 각 불량품모듈(102)에서의 결합이 없는 IC칩의 수를 Q로 하면 Q=4x0.98=3.92로 구해지게 되고, 이로부터 제조되는 10개의 모듈(102)에 사용되는 IC칩(100)의 총수량 S는 S=4×10=40이므로 결함이 없는 IC칩(1oo)이 쓸모없게 되는 비율이 (Q/S)×100=9.8%로 된다.
그리고, 10개의 모듈(102)에 사용되는 40개 정도의 IC칩(100)이 칩기판에 설치되는 경우 결과적인 생산물의 생산성 pm=45%로 되고, 여기서 m=40이다. 그러므로 결과적연 생산물로서 100개가 제조된다면 불량품으로서 제외되는 생산물의 수는 55로 되므로 결국 IC칩의 약 55% 칩도가 결함이 없기는 하지만 쓸모없게 된다.
그런데, 상기한 바와 같이 4재의 IC칩으로 구성되는 모듈(102)의 생산성 pn이 90%(즉, 각 모듈(102)은 미리 검사되게 된다)로 되기 때문에 다수의 모듈(102)이 조합되어 얻어지는 생산물의 생산성도 마찬가지로 90%에 이르게 되고, 이에 따라 다수의 IC칩(100)을 사용하여 생산물을 제조하는 경우에 상기한 바와 같이 모듈내에 소정수의 IC칩(100)을 형성시켜 주므로서 실제 다수의 결함이 없는 IC칩(100)이 쓸모없게 되는것을 감소시켜 줄 수 있게 된다.
이와 같이 모듈(102)의 제조에 있어서, 먼저 각 모듈(102)에 대한 검사가 이루어지게 되는데 최종 생산물에 사용되는 IC칩(100)의 총수량이 너무 많은 경우에는 모듈(102)의 수량이 부득이하게 충카되게 되어 짐사비용이 증가되게 된다. 이에 따라 각 모듈(102)에 조립되는 IC칩(100)의 수량은 생산성 뿐반 아니라 모듈(102)에 대한 검사비용을 고려하여 결칩해 주게 되는데, 각 모듈에 사용되는 IC칩이 4개인 경우 본 발명에 따른 결과적인 최종생산에서는 에컨대 4∼6개의 모듈(102)을 결합시켜 줄 수도 있게 된다. 이러한 관점에서 소위 IC카드가 최종 생산물의 적절한 실시예로 제공된다.
이어, 제 5 도에는 제 4 도에 도시된 캐리어기판(104)이 IC칩(100)의 접속단자(20)에 개별적으로 접속된 기판단자(106)가 도시되어 있고, 제 6 도는 기판단자(106)와 접속단자(20) 사이에서의 접속형태가 도시되어 있다. 이 제 6 도에서 각 IC칩(100)의 접속단자(20)는 칩의 주변부에만 배열되어져 도시되고 있지만 실제는제 2 도에서와 같이 각 IC칩(100)의 표면을 통해 분류되게 된다. 본 실시예에서 각 접속단자(20)는 약 100μ의 측면길이를 갖는 사각형으로 형성되게 되며, 각 접속단자(20)의 영역이 크게 되어 있는 경우 캐리어기판(104)상에 IC칩(100)의 설치시 접속단자와 기판단자(106)사이의 접속이 용이하게 이루어지게 된다.
그리고, 제 7 도에는 6개의 모듈(102)이 최종생산물을 형성하도록 결합된 것을 나타내는 바, 각 모듈(102)은 배선기판(wire board: 110)수단에 의해 상호 전기적으로 접속되게 되고, 이 배선기판(110)은 배선회로가 인쇄된 플렉시블 보오드(flexible board)로 이루어지게 된다.
상기한 바와 같이 본 발명에 따르면 입출력단자수를 용이하게 증가시켜 줄 수 있게 되면서 상기 입출력단자의 전지적인 접속을 용이하게 달성할 수 있게 되어 신뢰성을 향상시켜 줄 수 있게 된다. 또 이와 같은 반도체 집적회로장치를 다수개 사용하여 구성되는 전자장치를 제공할 수 있게 된다.

Claims (8)

  1. 표면을 갖추면서 이 표면에 형성된 집적회로가 포함되는 칩기판(10)과. 입출력동작을 위해 상기 집적회로에 전기적으로 접속되면서 집적회로의 외부에 위치되도록 칩기판(10)의 표면의 주변모서리부에 배열되는 다수의 칩단자(14), 상가 칩기판(10)의 전체표면을 덮는 전기적 절연층(16) 및, 일단이 대응되는 칩단자(14)에 접속됨과 더불어 다른단에 각 칩단자(14)보다 넓은 영역으로 되면서 상기 절연층(16)의 표면을 통해분배되는 접속단자(20)를 갖추고 상기 절연층(16)에 의해 집적회로로부터 전기적으로 절연되도록 절연층(16)상에 배열되는 칩단자(14)와 동일수량의 도체리이드선(18)이 구비된 것을 특징으로 하는 반도체집적회로장치.
  2. 제 1 항에 있어서, 도체리이드선(18)은 전기적으로 도전성을 갖는 금속미립자로 이루어진 페이트스 형성된 것을 특징으로 하는 반도체집적회로장치.
  3. 제 2 항에 있어서, 전기적으로 도전칩을 갖는 금속의 도금층(26)이 각 도체리이드선(18)의 접속단자(20)상에 형성된 것을 특징으로 하는 반도체집적회로장치.
  4. 제 2 항에 있어서, 도체리이드선(18)의 접속단자(20)는 전기적으로 도전성을 갖는 금속미립자와 열연화성수지를 혼합시켜 제조한 페이스트로 형성된 것을 특징으로 하는 반도체집적회로장치.
  5. 제 1 항에 있어서, 절연층(16)은 광경화성수지로 형성된 것을 특정으로 하는 반도체집적회로장치.
  6. 제 5 항에 있어서, 도체이리드선(18)의 접속단자를 제외한 제 1 절연층의 전체표면에서는 그 표면을 덮는 제 2 절연층이 추가로 형성된 것을 특징으로 하는 반도체 집적회로창치.
  7. 제 6 항에 있어서, 제 2 절연층은 광경화성수지로 형성된 것을 특징으로 하는 반도체집적회로장치.
  8. 베이스와 : 표면을 갖추면서 이 표면에 형성된 집적회로를 포함하는 칩기판(10), 입출력동작을 위해 상기 집적회로에 전기적으로 접속되면서 집적회로의 외부에 위치되도록 칩기판(10) 표면의 주변모서리부에 배열되는 다수의 칩단자(14), 상기 칩기판(10)의 전표면을 덮게되는 절연층(16), 일단이 대응되는 칩단자(14)에 접속됨과 더불어 다른단에는 각 칩단자(14)보다 넓은 영역으로 되어 상기 절연층(16)의 표면을 통해분해되는 접속단자(20)을 갖추면서 상기 절연층(16)에 의해 집적회보로부터 전기적으로 절연되도록 절연층(16)상에 배열되는 상기 칩단자(14)와 동일수량의 도체리이드선(18)이 포함되어져 구성된 다수의 반도체직접회로장치와, 이들 다수의 반도체집적회로장치에 대해 전기적으로 접속되는 캐리어기판(104)으로 이루어져 소정의 검사가 실행된 다음 상기 베이스에 설치되는 다수의 모듈(102)로 구성된 것을 특징으로 하는 전자장치(IC카드).
KR1019870010250A 1986-09-16 1987-09-16 반도체집적회로장치 KR900007231B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP215812 1986-09-16
JP61-215811 1986-09-16
JP61215812A JPS6372143A (ja) 1986-09-16 1986-09-16 集積回路装置
JP215811 1986-09-16
JP61215811A JP2609591B2 (ja) 1986-09-16 1986-09-16 集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
KR880004568A KR880004568A (ko) 1988-06-07
KR900007231B1 true KR900007231B1 (ko) 1990-10-05

Family

ID=26521063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870010250A KR900007231B1 (ko) 1986-09-16 1987-09-16 반도체집적회로장치

Country Status (3)

Country Link
US (1) US4878098A (ko)
KR (1) KR900007231B1 (ko)
FR (1) FR2604029B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5852326A (en) * 1990-09-24 1998-12-22 Tessera, Inc. Face-up semiconductor chip assembly
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US5384488A (en) * 1992-06-15 1995-01-24 Texas Instruments Incorporated Configuration and method for positioning semiconductor device bond pads using additional process layers
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
EP0588577A3 (en) * 1992-09-14 1994-04-20 Dow Corning Corporation Hermetically sealed integrated circuits
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
WO1996008037A1 (en) * 1994-09-06 1996-03-14 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
JP2792532B2 (ja) 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US6091155A (en) * 1996-02-23 2000-07-18 Silicon Graphics, Inc. BGA land pattern
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
US5937276A (en) * 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
JP3152180B2 (ja) * 1997-10-03 2001-04-03 日本電気株式会社 半導体装置及びその製造方法
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
DE10297316T5 (de) * 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
EP1815515A4 (en) * 2004-10-29 2009-03-11 Flipchip Internat L L C SEMICONDUCTOR COMPONENT SEALING WITH BULB HAVING A POLYMER LAYER
US7973418B2 (en) * 2007-04-23 2011-07-05 Flipchip International, Llc Solder bump interconnect for improved mechanical and thermo-mechanical performance
US9935038B2 (en) * 2012-04-11 2018-04-03 Taiwan Semiconductor Manufacturing Company Semiconductor device packages and methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623961A (en) * 1968-01-12 1971-11-30 Philips Corp Method of providing an electric connection to a surface of an electronic device and device obtained by said method
JPS5797970U (ko) * 1980-12-08 1982-06-16
JPS57113235A (en) * 1980-12-29 1982-07-14 Nec Corp Semiconductor device
JPS594853B2 (ja) * 1981-02-23 1984-02-01 株式会社日立製作所 半導体装置
JPS57207356A (en) * 1981-06-15 1982-12-20 Fujitsu Ltd Semiconductor device
US4543715A (en) * 1983-02-28 1985-10-01 Allied Corporation Method of forming vertical traces on printed circuit board
US4706167A (en) * 1983-11-10 1987-11-10 Telemark Co., Inc. Circuit wiring disposed on solder mask coating
JPS61501538A (ja) * 1984-03-22 1986-07-24 エスジーエス―トムソン　マイクロエレクトロニクス　インコーポレイテッド 集積回路に電気リードを取付ける方法
US4667220A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip module interconnection system
JPS60252992A (ja) * 1984-05-30 1985-12-13 Toshiba Corp Ｉｃカ−ド

Also Published As

Publication number Publication date
FR2604029A1 (fr) 1988-03-18
US4878098A (en) 1989-10-31
FR2604029B1 (fr) 1994-08-05
KR880004568A (ko) 1988-06-07

Similar Documents

Publication Publication Date Title
KR900007231B1 (ko) 반도체집적회로장치
US5646830A (en) Semiconductor device having an interconnecting circuit board
US7550842B2 (en) Integrated circuit assembly
US5467252A (en) Method for plating using nested plating buses and semiconductor device having the same
US5252853A (en) Packaged semiconductor device having tab tape and particular power distribution lead structure
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US6555902B2 (en) Multiple stacked-chip packaging structure
US5864470A (en) Flexible circuit board for ball grid array semiconductor package
US4949224A (en) Structure for mounting a semiconductor device
US8786083B2 (en) Impedance controlled packages with metal sheet or 2-layer RDL
US6704609B1 (en) Multi-chip semiconductor module and manufacturing process thereof
US6677219B2 (en) Method of forming a ball grid array package
US5399904A (en) Array type semiconductor device having insulating circuit board
KR100299560B1 (ko) 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리
JPH05299456A (ja) 樹脂封止型半導体装置
JPH04233244A (ja) 集積回路アセンブリ
JPS59107551A (ja) 半導体装置
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
TWI747308B (zh) 半導體裝置
US5434450A (en) PGA package type semiconductor device having leads to be supplied with power source potential
KR970002136B1 (ko) 반도체 패키지
KR930011117B1 (ko) 반도체 패키지 및 그 실장방법
KR100206975B1 (ko) 반도체 패키지
KR100219473B1 (ko) 탭리드를 이용한 반도체 장치 및 그 실장방법
KR200254415Y1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee