JPS61501538A - 集積回路に電気リードを取付ける方法 - Google Patents
集積回路に電気リードを取付ける方法Info
- Publication number
- JPS61501538A JPS61501538A JP60501419A JP50141985A JPS61501538A JP S61501538 A JPS61501538 A JP S61501538A JP 60501419 A JP60501419 A JP 60501419A JP 50141985 A JP50141985 A JP 50141985A JP S61501538 A JPS61501538 A JP S61501538A
- Authority
- JP
- Japan
- Prior art keywords
- array
- input
- chip
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 78
- 239000010410 layer Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 2
- 239000002344 surface layer Substances 0.000 claims 1
- 239000004642 Polyimide Substances 0.000 description 27
- 229920001721 polyimide Polymers 0.000 description 27
- 235000012431 wafers Nutrition 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 239000000523 sample Substances 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 8
- 238000007689 inspection Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000005476 soldering Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000003491 array Methods 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004026 adhesive bonding Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000009835 boiling Methods 0.000 description 4
- 230000006854 communication Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000011068 loading method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 244000089486 Phragmites australis subsp australis Species 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 239000003637 basic solution Substances 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910000743 fusible alloy Inorganic materials 0.000 description 1
- 238000011900 installation process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000011089 mechanical engineering Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000006060 molten glass Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01009—Fluorine [F]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01055—Cesium [Cs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
標準的アレーの接触パッドを有する集積回路技術分野
本発明は集積回路チップにリードを取付けることに係る。
背景技術
゛バックーエンド“と呼ばれることがある集積回路の組立作業は、数百又はそれ
以上の集積回路チップを含むシリコンウェー八を受入れる工程と、作動するか否
かを判定すべくチップを検査(“探針検査″と呼ばれることがある)する工程と
、個々のチップを製造すべくウェーハを切断する工程と、リードフレームにチッ
プを取付ける工程と、−回に一つずつリードにワイヤをボンディングする工程と
、デバイスを保護すべくプラスチック内へ複合体をカプセル封じする工程と、リ
ードフレームの外部リードを切断し且最終形状に形成する工程とからなっている
。
チップにワイヤを取付けるための標準的な方法はワイヤボンディングによる方法
であり、この方法に於ては金又はアルミニウム合金のワイヤが、ボンドが形成さ
れるまでチップ上のパッドに対しく高温度若しくは超音波エネルギの存在下にて
)非常に強く押付けられる。−回に一つのワイヤのボンディングが行われる。こ
の方法は多くの労力及び高価な材料を使用する。自動化されたワイヤボンディン
グ機械が知られているが、それらは本質的な限界を有する。
想像し得る最も速い機械によっても、16ピン・チップについては1時間あたり
約2000ユニツトを限界とする因子が存在する。またワイヤボンディング法に
於ては、ワイヤボンドが形成される間チップを所定の位置に保持すべくパッケー
ジ又はリードフレームにチップを取付ける必要がある。またこの方法に於けるリ
ードは、金−シリコン共晶合金ダイボンディングが使用される場合には、チップ
とリードとの間の熱膨張を適正に整合させ得るよう膨張を制御された高価な合金
にて形成されなければならず、或いは高価な特殊な合金又は接着剤が熟的不整合
を補正するために使用されなければならない。またリードはボンディングワイヤ
がリードへの信頼性のある接続部を形成し得るよう金、銀又は他の高価な金属に
てめっきされなければならない。
同時リードはんだ付けを行う一つの従来の方法はIBMにより開発された゛フリ
ップ・チップ法であり、この方法に於てははんだの塊がチップ上に配置され、ま
たチップがリードに取付けられているセラミックス基板にはんだ付けされる。こ
のIBMの方法はチップの頂の上にリードの層を有してはいない。
発明の開示
本発明は、集積回路チップを組立てカプセル封じする自動化された方法であって
、チップは多数の種々のモデルのチップについて同一の位置に設けられた標準的
接続部を有し、全てのリードは(溶融可能な合金リフローボンディング法により
)一度に取付けられ、リードフレームは銅の如き低廉な金属より型打ちにより形
成され、集積回路ダイは中間工程に於て支持体に取付けられない方法を実施し得
るよう構成された集積回路チップに関するものである。
本発明の他の一つの特徴は、比較的高い電流を伝送する入力リード及び出力リー
ドを集積回路の内部を越えて迂回させることである。
本発明の他の一つの特徴は、各ピン−フッミリについて一つの形式のリードフレ
ームのみが在庫されればよいよう、同数のピンを有する種々のチップに使用され
る標準的バッドアレーを設けることである。
本発明の更に他の一つの特徴は、自動プロセスに於て同時に信頼性のある複数個
のボンドを形成し得るよう構成されたリードフレームを設けることである。
本発明の更に他の一つの特徴は、チップ支持体とチップとの間の熱膨張を制御す
る必要性を排除することである。
本発明の更に他の一つの特徴は、厚い誘電体により半導体の金属化を腐食より保
護することである。
本発明の更に他の一つの特徴は、チップのビン−カウントフッミリを検査すべく
単一アレーの探針電極を使用することである。
図面の簡単な説明
第1図は本発明を採用したシステムに於ける工程の流れを示す。
第2図は第1図中の工程を一層詳細に示す。
第3A図及び第3B図は本発明で用いられるチップの種々の形態を示す。
第4A図及び第4B図は接触部の種々のアレーを示す。
第5図はリードフレームの一部分を示す。
第6図は本発明で使用するのに適した集積回路チップの断面を示す。
第7図はボンディング工程の間にリードフレーム及びダイを保持するのに用いら
れる保持器を示す。
発明を実施するための最良の形態
本発明は、集積回路の組立及び検査のためのシステムの他の構成要素と共に開発
された。このシステムの他の特徴は、本願出願人と同一の出願人により本願と同
日付にて出願された他の特許出願の対象である。システム中での本発明の位置付
けを明らかにするため、システム全体の説明が本明細書に含まれている。
バック・エンド組立に用いられる工程の全体的なフローチャートが第1図に示さ
れている。第1図に概括的に示されている多数の工程は、検査及び他のデータを
記憶するための計算機と通信して、また時にはそれにより制御されて様々な異な
る機械により実行される。
参照符号Iを付されているボックスにより表わされている第一の主要な工程では
、′フロント・エンド”又は“バック・エンド″の部分であってよいプロセスが
、全て通常の工程(パッシベーションなどを含む)で完成されたつ工−八をイン
プットとして受入れ、またチップ回路を保護し且それらを誘電体の頂面を運ばれ
る信号から電気的に絶縁するのに十分な厚みを有する導電体の層を被覆する。
前もってのチップの上の接触パッドから誘電体の頂の上の接触パッドの標準的ア
レーへ延びている金属リードのパターンが形成される。標準的アレーは、チップ
・ダイの寸法に拘らず、同一の数のピンを有する全てのチップに対して同一であ
る。
ウェーハは次いで主要工程■で探針検査され、探針検査の結果は電気的に、例え
ば計算機内に記憶される。不良チップに対する通常のインク−ドツト・マーキン
グシステムは用いられない。
ウェーハは次いで、その後の工程で種々の取付具内に自動的挿入及び方向法めを
可能にする形成のフレーム保持器内の接着膜の上に接着により取付けられ、また
ウェーへの全厚みを通じて切断する自動的ソーイング工程〈工程■)で切断され
る。
良品のダイスは次いで、回路側を下側にして載せる専用搬送台の中ヘダイを選択
的に突き下げるべくテープを上から押す自動的シーケンス(工程IV)でウェー
ハがら取除かれる。能動回路は標準的パッド誘電体及び標準的パッドにより保護
されているので、上記の工程で問題は生じない。
ウェーハ及び押し抜き装置は、ダイスを搬送台の中の正しい位置に置くべく計算
機制御のちとに動がされる。
ダイスは、180゛だけ二搬送台゛サンドイッチ”を回転させる反転操作と雌雄
結合搬送台に移され、こうして第二の搬送台に載るダイスは頂側に接触部を有す
る。ダイスの組は好都合な数、例えば14個のダイスを保持するボンディング取
付具に移される。ローディングが完了すると、取付具内のダイの間隔を整合する
リードフレームがはんだ付は取付具内のダイスの上に置かれ、また上側ボンディ
ング取付具がボンディング工程の間にリードとパッドとの間の接触を維持するべ
く追加される。
ボンディング取付具ははんだを溶融させて中間接続を形成するべく加熱される(
工程■)。
ダイスを取付けられたリードフレームは、リードフレームへの中間接続と一緒に
ダイをカプセル封じするトランスファ又は射出成形機の中に置かれる(工程Vl
)。
モールドされたデバイスのストリップは次いで通常の仕方でトリムされ且成形さ
れる(工程VII)。
第1図には、以上に列挙した工程を実行する機械と!pJ Ill計算機との間
のデータ通信が示されている。大抵のデータ通信過程はオプショナルである。デ
ータ通信過程は確かにオペレータ制御のちとに行われてよく、またデータは手書
きされてよい。データが自動的に記録され、また以前の過程からのデータが誤り
なしに再呼出しされることの利益は当業者に明らかでろう。
本発明の種々の過程は以下の説明と、本願と同日付にて本願出願人と同一の出願
人により出願された他の特許出願の明細書とに一層詳細に示されている。
第2図には第1図中の工程が一層詳細に示されており、また材料及びデータの流
れが示されいている。この図には、材料をコンテナ内にロードし、またコンテナ
を他の位置へ動かす過程が線で示されており、また計算機又は他の記憶装置への
又はそれからのデータの流れが二重矢印で示されている。作業工程への三つのイ
ンプットはウェーハ、リードフレーム及びカプセル封じ用のプラスチックである
。二つの再循環ループはそれぞれ、ソーイング及び選択工程の間にウェーハを支
えるのに用いられるフレームと、ボンディング工程の間にリードフレームセグメ
ントと整列してダイスの組を維持するのに用いられる位置決め取付具とを含んで
いる。
標準的接触パッド
第一の主要工程に戻って、本発明による集積回路が第3A図に示されており、集
積回路300は基板、トランジスタ、及び他の能動的部品、接続手段、パッシベ
ーション層等(これらは全て符号310にて全体的に示されている)を有する任
意の通常の集積回路である。保護絶縁層320がその下方の集積回路を入力リー
ド及び出力リードにより伝送される電気信号より絶縁し、またその下方の集積回
路に物理的及び化学的保護を与えるようになっている。例えば保護層320は電
気絶縁作用を行うのみならず耐湿シールとしての機能をも果すよう選定されてい
る。
符号340にて全体的に示された接触パッドのアレーはダイの中央に配置されて
おり、同数のビンを有する全てのダイスについて同一の形態を有している。リー
ド326がアレー340に通ずる経路に沿ってダイの縁に於て位置330より延
在している。
例示されている誘電体11320は6μmの厚みで被覆され260℃以上の温度
で硬化されたデュポン2525のようなポリイミドである。溶融ガラス又は他の
頂層への接着を改善するためポリイミドの下に窒化物又は他の層が存在してよい
。通常の方法により集積回路内に予め形成されている電気的接触パッドは、誘電
体の頂の上に液体もしくはテープの形態のホトレジストを被覆し、それを通じて
通常の仕方で回路内の金属接触パッドへの通路を腐食除去することにより露出さ
れる。“バイア(via)”が、誘電体の表面が到達されるまで金属又は他の導
電体で接触孔を満たすことにより形成される。ホトレジストが剥がされ、また金
属の層が任意の方法、例えばスパッタリングによりポリイミドの表面に被覆され
る。−例では、ポリイミドがバック・スパッタされ、その後に600大の10%
チタン+90%タングステンとそれに続< 1000大の銅及びチタン−タング
ステン混合物とがスパッタされ、同時に続いて典型的に3μ■の銅がスパッタさ
れた。
ホトレジストの第二の層が金属層内に金属リードの組を郭定するパターンで被覆
される。リードは、誘電体を貫通するバイアから、同一数のリードを有するチッ
プの全てに対して同一のパッド接触部の標準的パッドアレーを有するチップの中
心の領域へ到達する。例えば、16ビン・チップは、それがメモリであろうと任
意の他の論理デバイスであろうと、0.126インチxQ、126インチ(0,
32CIX0.32CIl)の寸法を有する標準的構造内で約0゜016インチ
X0.016インチ(0,041csx0.041CI11)の寸法の同一の標
準的バッドアレーを有する。標準的バッドアレーは、そのリードフレームと共に
使用されるべき最小のチップにうまく嵌まるような寸法にされる。
本発明のオプショナル・バージョンは成る特定の目的に対して配置されているパ
ッドアレーを用いる。
金属の露出された領域は、95%のスズ及び5%の鉛の混合物を用いる通常の電
解めっき工程で鉛及びスズの標準的混合物からなるはんだでめっきされる。ホト
レジストが剥がされ、また金属層のめつきされた領域が、金属層の残余の望まし
くない領域が過酸化水素プラス水酸化アンモニウムとそれに続く過酸化水素の、
はんだを母数しない浴の中で腐食除去される次の工程でエツチング・マスクとし
て用いられる。
いま第3A図に示されている形態のチップ300が残留しており、その中でダイ
310はポリイミドの厚い層320と、チップの外側の接触gA滅330から標
準的バッドアレー340へ通ずる金WAII326の回路網とを有する。金属線
326は以前に用いられたワイヤに比べて低いインダクタンス、大きい熱伝導率
及び大きい強度を有する。
第3A図に示されている例では、第一の接触部とポリイミド層を通るバイアとは
全てチップの周縁に形成されている。尚“周縁′″という言葉は接触パッドにつ
いて従来より使用されているチップの縁近傍の領域を指すものとして使用されて
いる。第3A図は、接触領域がチップの周縁に位置していなければならない以前
のワイヤポンディング法に対してレイアウト設計がなされているチップを示す。
以前の設計を継続する利点は、新規のレイアウトの費用の節減と並んで、追加キ
ャパシティが必要とされる時に従来のワイヤポンディング工程を使用し得ること
である。しかし、そのためには、標準的パッド工程に対する追加的な誘電体及び
金属化が使用されないことを必要とする。
第3B図に示されているように、本発明を使用して、任意の好都合な位置に於て
誘電体を通る接触領域を置くことも可能である。これらのリードに対するバイア
は、公知の場合のように縁を除外することなく、チップ表面上の種々の位置で出
発するものとして示されている。リード348は標準的パッドアレー内に配置さ
れているバイアを接続するものとして示されている。リード343は、ポリイミ
ドの下に横たわるチップのパッシベーション層の頂の上に置かれている(図面に
は示されていない)ブリッジを通じてバイアーセクション344に接続されてい
る。このことは、リードの道筋及び構成要素の配置を決める上での自由度が本発
明により追加されることを示す。
バイア305は第3八図中の切欠かれた部分に、リード326の一つの端に於け
る下側接触順[304から上側接触領域306へ延びているものとして示されて
いる。現在実用されている下側接触パッドは典型的に41i1 x41il(0
,01CllX0.01 elm)である。このような大きな面積で接触させる
ことにより、バイアの形成及び配置並びにリード326の配置に対する整列許容
差は典型的に±211乃至3m1l (0,005cm乃至0.008cn+)
であり、従来のワイヤポンディングで用いられている′vi密工程でのリード接
続に対する±0.5+l1il乃至1i+il (0,0013ci乃至0.0
025cm)の典型的な許容差よりも遥かに大きい。
バイアを形成し且リードを置く工程は、もし好都合であれば、ホトリトグラフィ
用の標準的機械を用いてフロント−エンド作業で実行されてよい。これらの金属
リードを置く際の位置整列に関する必要条件は通常のフロント−エンド作業より
も逼かに厳密でなくてよいので、誘電体及び頂リードのパターンを形成するのに
スクリーン印刷のような厚膜技術を用いることが好ましい。典型的に、厚膜技術
による費用は精密技術による費用の1/4乃至1/2ですむ。
第3図のポリイミド層320は、もしそのすぐ下の酸化物の層に直接に取付けら
れるならば、高い信頼性をもって接着しないことが見出されている。ダイの一部
分の断面図が第6図に示されている。この図で基板6−100はシリコン基板で
あり、また開口6−55は隣接ダイスを隔てる“ストリート”である。ストリー
トの幅は、0.001インチ(0,0025cm)の幅を有するダイアモンド・
ソーにより実行される分離工程でソー・カーフに対する空間を許すべく典型的に
100μlである。
接触パッド6−05はその上に郭定された一連の開口を有するものとして示され
ている。典型的にアルミニウムであり回路の残部に金属化ストリップ(図示せず
)により接続されているパッド6−05は、SiO2プラス燐及び他の添加物の
通常の組成と1μ−の厚みとを有する酸化物6−10により包囲されている。酸
化物6−10は頂面6−15を有し、その上にまずポリイミド層6−50が直接
に被覆された。初期の検査では、しばしばポリイミド層6−50(第3図中では
層32o)の接着が離れ、その結果リードフレームがポリイミドを下側の層から
引き離すという大きな問題が示された。
酸化物6−10は回路内の頂誘電体層として機能する。
それは、第6図に示されているように基板及び接触部を被覆するだけでなく、回
路要素及び金属化部をも被覆する。
回路の能動要素のパッシベーションは、酸化物6−10が純粋に誘電体として機
能し不活性化層として機能しないように、ソース、ドレイン及び能vJ領領域上
の薄い酸化物によりシリコンMO3FETの通常の仕方で行われる。
窒化物層6−20は、ストリート6−200が酸化物6−10を通して基板まで
腐食された後に、0,3μ講の厚みまで通常の仕方で250℃の温度に於てプラ
ズマにより支援されたCVD法によりデポジットされている。デュポン2525
ポリイミドの層が被覆され、また比較的平らな頂面を生ずるようにスピンされて
いる。ストリート6−200の上の接触部6−05及び6−55の上の開口6−
45はシブレイ(S hipley) 312展開剤のような通常の塩基性溶液
を用いる湿式エツチングにより未硬化ポリイミドを通して開かれている。開口6
−55及び6−45の頂に対する典型的な寸法はそれぞれ100及び87μmで
ある。
開口6 ・−45が開かれた後に、開口6−40がCF4中のプラズマエツチン
グにより窒化物11t6−20に開かれる。
開口6−40の典型的な寸法は75μ−であり、従って開口6−40は窒化物層
6−20により包囲されており、酸化物層6−10を露出することはない。
窒化物ff16−20の頂面6−25へのポリイミドの接着は表面6−15への
ポリイミドの接着に比べて太き(改善されている口とが見出されている。窒化物
[16−20は表面6−15に於て酸化物に良好に接着する。こうして窒化物層
6−20の機能は、バイアに於てだけでなくストリート上のソー・カットに於て
も酸化物層6−10を全体的に包囲する構造によりポリイミドの接着を改善する
ことである。
探針検査
次の主要工程■は、ウェーハ内にまだ残留している個々の回路ダイスの検査であ
る。入力/出力の1こめに用いられる小さな探針が接触部に取付けられ、個々の
チップが検査される通常の電気的ウェーハ検査工程が実行され得よう。
本発明の利点は、ポリイミド層の頂の上の金属リードが旧形式の接触パッドより
も遥かに大きな面積を覆い、従って、これらの大きな金属パッドを押圧する電気
的接触探針又は電極の圧力が減ぜられていても、電気的接触の形成が従来の技術
で用いられた小さな接触パッドによる場合よりも容易である。接触領域に到達す
る以前にリードへの電気的接触を形成することも可能であり、こうして探針検査
工程に追加的なフレキシビリティが得られる。本発明により得られる重要な経済
的利点は、同一数のビンを有する回路の全77ミリに対する標準的パッドアレー
と整合するのに探針の単一の組しか必要とされ′ないことである。公知の方法で
は、各チップ設計に対して探針の異なる組が典型的に必要とされた。
もしチップが、第3B図中に接触部350(検査されるべき回路内の一点へのア
クセスのために形成されており、通常の接触部の一つに接続しないバイア)によ
り示されているように、標準的バッドアレーの外側にオプショナルな電気的接触
パッドを有するならば、もちろん探針の異なる組が必要とされる。
従来のウェーハ検査では、不良チップは、手動組立中に識別且廃棄され得るよう
に、インクの小さなドツトにより、マークされる。この工程ではチップは電気的
に識別される。
即ち、ウェーハは特定の仕方で方向付けされ、またチップはX−Yマトリックス
内でのそれらの位置により識別される。個々のチップに対する検査データは中央
計算機メモリ内又はフロッピィディスク又は他の記憶媒体内に記憶され、また不
良チップが計算機内で識別される。この工程は第2図中でウェーハーマツピング
と呼ばれている。
もしチップが(大規模メモリアレーで行われるように)レーザによりヒユーズを
溶断することにより接続又は遮断される冗長又はオプショナル回路の特徴を有す
るならば、この工程は、現在行われているように、ポリイミド層が置かれる以前
に行われている。しかし、金属ストリップの外側のポリイミド層を通して置かれ
る(接触部350と類似の)追加的接触部を通してアクセスすることにより、又
は後で閉じられる冗長回路の上に大きな開口を有するポリイミドを置くことによ
り、オプショナル部分回路のイネ−ブリング又はディスニーブリング又は冗長回
路のイネ−ブリングを電気的に行うことができる。その場合、中央計算機はイネ
ーブル又はディスエーブルされるべきオプショナル回路を識別し且検査探針を通
して適切にヒユーズを溶断する。ヒユーズ溶断が行われるべきシーケンス内の点
はもちろんオプショナルである。
もしウェーハが先に識別ラベルを与えられていなければ、いま計算機内に記憶さ
れた検査データとデータの出所であるウェーハとの間の結び付きを維持するため
ウェーハ上にラベルを置(必要がある。この結び付きを行うためにはもちろん多
くの方法があり、特定の方法は要請されない。一つの好ましい方法は、ウェーハ
を識別する光学的バーコードのような識別ラベル上に識別コードを置く方法であ
る。
他の方法はウェーハ内に不良チップの識別コードが記憶され得るプログラマブル
・メモリを形成する方法である。その場合、ウェーハ自体が必要な情報を担い、
従ってウェーハが検査結果から分離されるという問題は生じない。
ソーインクによりダイスを切り離し、次いで自動プロセスにより良品のダイス含
選択的に除去する工程は、本願出願人と同一の出願人にかかる他の特許出願に一
層詳細に記載されている。これらの工程は、自動ダイ選定により得られる高い生
産速度が特定の用途に必要とされない場合には、自動的に行われるのではなくマ
ニュアル式に行われてよい。
ボンディング
最終ボンディング工程(第1図中の工程V及び第2図中のリードフレーム取付具
組立、ボンディング、分解)に対する組立体が第7図に分解図で示されている。
この図に概要を示されている保持器7−110は14個のチップを正しい間隔で
保持するが、そのための受け7−225は二つしか図示されていない。受け7−
225の上にチップ7−230が、またチップの上にリードフレーム5−100
内の指状接触部5−122、リードフレーム・ストリップ5−125の部分、が
置かれている。リードフレームの詳細は後で説明する。カバー7−120はリー
ドフレーム・ストリップ5−125の縁5−110を上から押し、この縁は、接
触部先端が僅かに曲げられるようにストリップの外側部分を位置させるべく17
−112の上に載る。この曲げは、ボンディング工程の間に信頼性の高い接触が
保証されるように、製造工程の間の先端の位置の不可避の変動を補償するべく行
われる。曲げは、設定された大きさだけ棚7−112の上にチップ7−230の
頂が突出するように受け7−225の深さを定めることにより行われる。曲げの
大きさくo、005インチ乃至0.007−(>チ(0゜013cm乃至0.0
18cm)は例えば、信頼性の高い接続形成を保証するべく先端位置の正規分布
の標準偏差の数倍である。リードフレーム・ストリップ5−125の縁5−11
0はカバー7−120により棚7−112の上に押付けられ、従ってまた先端5
−122はリードのばね定数によりパッドに押付けられる。
本発明に於て使用される一つの典型的なリードフレームが第5図に示されでおり
、この第5図に於ては各リードフレームの半分が示されている。個々のリードフ
レームは、標準的な公知の工程で用いられる正しい熱的特性を有する高価な合金
に比較して安価な銅合金であってよい金属のリボンから型押しされる。かかる適
用の目的で、リードフレームは従来技術(比較的厚いフレームが薄いワイヤによ
りチップに接続され、従って従来の電気接続は組成のみならず寸法及び形状を変
化させる)よりそれを区別すべく“冶金学的に連続的”であると呼ばれる。はん
だを使用することはリードフレームが冶金学的に連続的であるか否かには影響し
ない。リボンの一方の側のストリップ5−110はそれに沿って実際のリードを
担持する役割をする。リード5−120はソケットへの差込み又は表面取付けに
適した形状の外端5−123と、ダイへの取付けのための内側部分5−121と
を有する。二つの部分は、ボンディング工程の後で切断されるセグメント5−1
24により継がれる。
孔5−112がリードフレームを位置決めする際の参照点を与えるべく設けられ
ている。各リードセグメント5−120の端には、標準寸法の平らな接触領域を
形成するべくリードが四分の一円°に曲げられる(又は平衡な接触部分を形成す
るべく二倍に曲げられる)領域5−122が存在する。異なる長さを有する異な
るリードセグメント5−120の各々は、はんだ付は工程に対する正しい整列を
与えるべ(接触領域5−122がダイの上の雌雄結合パッドに均等に押付けられ
るように実質的に同一のばね定数を与えるような形状にされている。リード5−
120はリードフレームリボン製造の先の工程ではんだでスズめっぎされている
。
ダイの接触パッド342及び先端5−122は何れもスズめっきされており、ま
た加熱される準備が整っている。
ボンディングは気相リフローはんだ付は技術又は可溶合金をリフローさせるべ(
材料を加熱する他の手段により行われる。これらの代替的技術は赤外線加熱、コ
ンベヤオープン、高温ガス加熱又はレーザ加熱を含んでいる。気相リフローでは
、はんだ付は温度よりも沸点が高い液体、例えばフロウリナート(Flouri
nert ) FC−71+7)ような液体がその沸点に保たれている。保持器
7−110及び7−120は、整列して保たれているチップ及びリードフレーム
と共に、沸点に於ける蒸気で満たされているコンテナ又はオーブンに挿入され、
またそこに、はんだが溶融してボンドを形成するべく流動するまで保たれる。加
熱サイクルの典型的な時間は5乃至15秒である。この沸点は典型的に225℃
以上、但し300’C以下である。対照的に、現在のワイヤボンディング及びダ
イ取付工程は460’Cまでの温度で実行され、また個々に実行される。加熱サ
イクルの時間を短縮するため、ボンディング取付具は小さい質量と、はんだ継目
の周りの蒸気の自由な流れを許す多くの開口とを有していなければならない。保
持器7−110及び7−120は、図面の複雑さを減するため、解図的に示され
ている。
リードの先端5−121の全てが一つのシステムに使用されることは必ずしも必
要ではない。不必要なリードが存在し、標準的リードフレームを使用することが
望ましい場合には、余分のリード先端5−122は標準的アレー340にてダミ
ーの接触部に接続されてよく、またただ単にポリイミド320上に載置された状
態であってもよい。
本発明の重要な経済的利点は、リードが全て同時にはんだ付けされることである
。このことは、リードが一つずつボンドされなければならないワイヤボンディン
グ技術と対照的である。28ピン・チップに対するはんだ付は工程の時間が16
ビン・チップに対する時間よりも長くかからない。
モールド
ボンディング工程の後に、(第1図中の工程VII)、14チツプを取付けられ
たリードフレーム5−100が、その周りにプラスチックをモールドしてチップ
のカプセル封じ及び保護を行うべく、トランスファ又は射出成形機内へ置かれる
。モールディング工程は通常の技術及び装置を使用して行われる。リードフレー
ムと接触パッドとの間の広い接触領域が標準的に使用されているワイヤボンディ
ング技術に比較して非常に丈夫であり、従ってハンドリングの間の損傷によるチ
ップの不良発生率が遥かに小さく、またチップが、公知のボンディングの場合に
比べて、大きな速度で、また細心さを必要とぜずに、動かされ得ることは本発明
の有lJIな特徴である。リードが工程中チップから熱を導き去ることも本発明
の有利な特徴である。
カプセル封じされた(まだリードフレーム内にある)ダイスが成形機から取出さ
れた後、第2図のオプションルなラベリング工程が実行される。ダイス・アイデ
ンティティは最初に探針検査の間に、個々のダイに対するデータが測定された時
に現われた。そのアイデンティティはウェーハ、テープ・フレーム及びリードフ
レーム上のラベルにより保存されており、計算機は必要であればダイ・アイデン
ティティをリードフレーム上に記録するべく更新されている。
各チップはレーザ焼印工程又は他の好都合な技術により濃別ラベル、検査結果な
どを付けられ得る。
余分なプラスチックをリードから取除く“デジャンク(dejunk) ”工程
もこの時に実行される。
トリム/成形
次に第1図の工程v■で、チップとリードフレームとの複合体がリボンから分離
され、またリードを正しい整列状態に維持する役割をした間隔セグメント5−1
24が切断される。もしリボンが銅又は銅合金のシートから形成されていれば、
リード全体が一緒に短縮されるように連結部5゛−124などを切断する必要が
ある。もしリボンの他のバージョンとして、めっきされた銅リードを頂に形成さ
れている部分5−110及び支えリード5−120に対してプラスチック裏当て
が用いられているリボンが使用されるならば、セグメント5−124をプラスチ
ック内に維持することは容易であり、またリードを分離することは必要とさ・レ
イアウトを使用するダイの変形例が示されている。第3AS及び第3B図の標準
的パッド・アレーは、単一のリードフレームが全寸法範囲に対して使用され得る
ように、非常に小さなチップにうまく嵌まるような寸法の方形輪郭を有するもの
であった。しかし、異なるパッド・アレー(尚も多数の集積回路に対して共通で
あってよい)を容認する他の技術及び経済的観点が存在し得る。
例えば、第4A図には、前記のように同一の基板310及びポリイミド層320
を有するが、パッド・アレーがチップの外側へ向けてセットされたそれぞれ例え
ば8パツドの二つの列350を含んでいるダイが示されている。中央は空いてお
り、回路内の種々の点(その一つはリードとの接触を形成するべくアレー位置の
一つの配置されているバイア352である)へ電源電圧を分配するバス353の
ための場所が存在する。薄いワイヤを使用する公知の技術と仕較して、バス35
3はかなり低い抵抗及びインダクタンスを有する。同様に、バス354はパッド
351と接触し、ダイの周りに接地端子を分配する。
強固なポリイミド層320により得られる利点として、ディスクリートな能動的
ヌは受動的デバイスが層320の頂の上に置かれて、バイアもしくは標準的パッ
ドを介して回路に接続され得る。第4A図には、デバイス368がバイア370
及び369に接続されているものとして示されている。デバイスは(従来の集積
回路技術では達成困難な)高い抵抗値を有する厚膜抵抗器であってよい。デバイ
スはオプションにより通常の表面取付デバイス・パッケージングを有する分離し
て形成されたデバイスであってもよい。
例として抵抗器、インダクタ、キャパシタがある。
キャパシタの一つの有用な例がユニット355として示されている。これは点3
67及びストラップ366との導電性接着により電源と接地との間に接続されて
いる電荷保存キャパシタである。このようなキャパシタは通常、回路がスイッチ
される時に安定な供給電圧を維持するべく集積回路ソケットに取付けられている
。チップと共にキャパシタを含んでいることの経済的な利点は明らかである。ユ
ニット355のようなデバイスはもちろん回路内の任意の点に接続されていてよ
い。
大ぎな関心を持たれる一つの変形例として、同一の基板上に製作するのが困難紹
光学的又は他の要素が分離デバイスとして使用され得る。例えば、デバイス35
5はガリウムーヒ素基板を用いる固体レーザであってよく、またダイ310は通
常のシリコン集積回路であってよい。その場合、他の光学的デバイスとの通信の
ために光ファイバが含まれる。
容易に実現され得る他のデバイスは、固定要素もしくはカプセル封じプラスチッ
クに形成されたアクセス孔を通じて調節可能な要素を有するRCタイミング回路
網、又は熱を拡散させるのにデバイス355の領域を用いるパワートランジスタ
である。ヒートシンクも直接に層320に、又は基板310の大電力部分からの
低インピーダンス熱伝導を可能にするバイアに取付けられ得る。
これらの他のデバイスは任意の好都合な仕方で取付けられ得る。それらはリード
フレームのはんだ付けの前又は後に接着により取付けられ得る(又はそれらがは
んだ付けされ、リードフレームが接着により取付けられ得る)。代替的に、接着
によるボンディングに先立ってリードフレームを所定の位置に保って、リードフ
レーム及びディスクリート・デバイスのはんだ付は又は接着が同時に行われ得る
。
第4B図には、在庫のかなりの減少を可能にする本発明の他の変形例が示されて
いる。この場合、前記のように基板310とポリイミド層、320と表面パッド
とを有する第一のチップ300’ と、基板310′とポリイミド層320′と
層320上の接触部のアレー382と雌雄結合する接触部のアレー382′と3
含む第二のチップ380とを含んでいるニチツプ組立体が存在する。
代替的なU字形の接触部アレー350′が示されており、これはチップ380に
対して層320の半分を自由にするという利点を有する。チップ300’の半分
の上にリードを全てもたらすためには、リードのばね定数に若干の変動を許すこ
とが必要であろう。
電力供給及び接地のために接触部350′と接触部382との間の幾つかの接続
のみが示されている。チップ380はもちろん入力/出力のためにリードに直接
に接続し得る。図示されている例では、チップ380は、電力供給及び接地のみ
を必要とし、またアレー382内のバイアを通じて又はリード373のような表
面リードを通じて一層大きいチップとのみ通信するROMである。
大きな商業的関心を持たれる一つの特定の応用は、ROMの追加によりカストマ
仕様化されるシングルチップ・マイクロのような多重目的チップの応用である。
もしROMがマスク・オプションであれば、歩留りの変動又は短納期の注文を許
すべくカス1−マ仕様マイクロコンピュータの備蓄供給が存在しなければならず
、またメーカは一つのカストマに対()でのみ良品であるチップの在庫を維持し
なければならない。しかし、第4B図の実施例では、各カストマに対する在庫は
マイクロコンピュータよりも遥かに安価なROMのみでよい。メーカーはもちろ
んカストマ全体の三−ズを満すのに十分なマイクロコンピュータの備蓄を維持す
る。統計の法則から在庫の全費用が中央備蓄によれば少なくて済むことは明らか
である。
ニチップ・システムの変形例では、主チップ302は入力コントローラのような
一般化されたシステムぐあり、また第二のチップ380は特定の応用に対して各
々カストマ仕様化された多くの代替的チップの一つである。例えば、主チップ3
02は5ボルト論理チツプであってよく、また第二のチップ380はモデム又は
コーグのような電話インタフェース内の電話回路網の高電圧に耐えるように設計
されていてよい。
プラグ・コンパチブル・システム用の種々のメーカーのコンピュータへのインタ
フェースのような第二のチップの多くの他の応用、又は並列出力又は直列出力の
ような多数の標準的論理機能の一つの実現は当業者に明らかである。
チップ380を取付けるための一つの好都合な方法は、信頼性の高い接触を形成
するべく十分な量の高温はんだでパッド382′を形成し、そのポンドを低いほ
うの温度でのリードのポンディング以前にリフローさせる方法である。
他の方法は整列してチップ380を接着により取付け、接触部の両組を同時には
んだ付けする方法である。
当業者は本明細書の開示内容に照らし本発明の更に他の種々の実施例を容易に考
えることができる。特に本発明は接触パッドの特定の形状に限定されるものでは
なく、正方形又は長方形のアレーが使用されてよく、またU字形アレー、線の列
、不規則な形状が使用されてもよい。
FIG、 /
国際調査報告
Claims (2)
- (1)或る基板長さ及び幅を有する半導体基板、及び複数個の層として前記基板 上に形成された複数個の電気デバイスより形成された少なくとも一つの電気回路 と、前記電気回路内の前記電気デバイスを接続する導電経路の回路綱、及び前記 電気回路の内外へ電気信号を通す第一のアレーの入出力接触部と、 を含む集積回路にして、 誘電位層が前記第一のアレーの入出力接触部を除き前記集積回路の頂面の一部上 に延在しており、前記誘電体層は前記少なくとも一つの電気回路及び前記導電経 路の回路綱を覆っており、前記誘電体層は周縁領域と該周縁領域内の内部領域と を有しており、 導電性取付部を形成するよう構成された表面層を有する第二のアレーの入出力接 触部が前記内部領域内にて前記誘電体層上に或る予め定められたパターンにて配 置されており、 前記第一のアレーの入出力接触部と前記第二のアレーの入出力接触部とを接続す る導電経路の第二の回路網が前記誘電体層上に配置されている集積回路。
- (2)電気回路内にて導電経路の回路網により第一のアレーの入出力接触部に接 続された複数個の電気デバイスを有する集積回路に電気リードを取付ける方法に して、前記電気回路上に誘電体層を適用する過程と、前記第一のアレーの入出力 接触部の上方にて前記誘電体層に開口を形成する過程と、 前記第一のアレーの入出力接触部と或る予め定められたパターンにて前記誘電体 層上に配置された第二のアレーの入出力接触部との間に導電経路の回路綱を適用 する過程と、取付先端を有する或るアレーの導電リードを前記第二のアレーの入 出力接触部に近接して配置する過程と、前記第二のアレーの入出力接触部の少な くとも幾つかと前記取付先端の少なくとも幾つかとの間に導電性ボンドを同時に 形成する過程と、 を含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US59218684A | 1984-03-22 | 1984-03-22 | |
US592186 | 1984-03-22 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5064660A Division JPH0719792B2 (ja) | 1984-03-22 | 1993-03-01 | 集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61501538A true JPS61501538A (ja) | 1986-07-24 |
JPH0554694B2 JPH0554694B2 (ja) | 1993-08-13 |
Family
ID=24369668
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60501419A Granted JPS61501538A (ja) | 1984-03-22 | 1985-03-19 | 集積回路に電気リードを取付ける方法 |
JP5064660A Expired - Fee Related JPH0719792B2 (ja) | 1984-03-22 | 1993-03-01 | 集積回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5064660A Expired - Fee Related JPH0719792B2 (ja) | 1984-03-22 | 1993-03-01 | 集積回路 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0179802A4 (ja) |
JP (2) | JPS61501538A (ja) |
KR (1) | KR960009090B1 (ja) |
WO (1) | WO1985004518A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900007231B1 (ko) * | 1986-09-16 | 1990-10-05 | 가부시키가이샤 도시바 | 반도체집적회로장치 |
JPH07111971B2 (ja) * | 1989-10-11 | 1995-11-29 | 三菱電機株式会社 | 集積回路装置の製造方法 |
EP1600249A1 (en) | 2004-05-27 | 2005-11-30 | Koninklijke Philips Electronics N.V. | Composition of a solder, and method of manufacturing a solder connection |
US8169081B1 (en) | 2007-12-27 | 2012-05-01 | Volterra Semiconductor Corporation | Conductive routings in integrated circuits using under bump metallization |
CN106604547B (zh) * | 2016-11-22 | 2018-12-11 | 深圳市洁简达创新科技有限公司 | 一种无污染电子线路板制造工艺 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3386008A (en) * | 1964-08-31 | 1968-05-28 | Cts Corp | Integrated circuit |
US3518751A (en) * | 1967-05-25 | 1970-07-07 | Hughes Aircraft Co | Electrical connection and/or mounting arrays for integrated circuit chips |
US3808475A (en) * | 1972-07-10 | 1974-04-30 | Amdahl Corp | Lsi chip construction and method |
US4197555A (en) * | 1975-12-29 | 1980-04-08 | Fujitsu Limited | Semiconductor device |
US4076575A (en) * | 1976-06-30 | 1978-02-28 | International Business Machines Corporation | Integrated fabrication method of forming connectors through insulative layers |
-
1985
- 1985-03-19 KR KR1019850700330A patent/KR960009090B1/ko not_active IP Right Cessation
- 1985-03-19 EP EP19850901784 patent/EP0179802A4/en not_active Withdrawn
- 1985-03-19 JP JP60501419A patent/JPS61501538A/ja active Granted
- 1985-03-19 WO PCT/US1985/000457 patent/WO1985004518A1/en not_active Application Discontinuation
-
1993
- 1993-03-01 JP JP5064660A patent/JPH0719792B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06318615A (ja) | 1994-11-15 |
JPH0719792B2 (ja) | 1995-03-06 |
KR960009090B1 (ko) | 1996-07-10 |
WO1985004518A1 (en) | 1985-10-10 |
EP0179802A4 (en) | 1987-06-01 |
EP0179802A1 (en) | 1986-05-07 |
KR860700074A (ko) | 1986-01-31 |
JPH0554694B2 (ja) | 1993-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4685998A (en) | Process of forming integrated circuits with contact pads in a standard array | |
US4722060A (en) | Integrated-circuit leadframe adapted for a simultaneous bonding operation | |
US3289046A (en) | Component chip mounted on substrate with heater pads therebetween | |
US5844317A (en) | Consolidated chip design for wire bond and flip-chip package technologies | |
US5989939A (en) | Process of manufacturing compliant wirebond packages | |
US5751554A (en) | Testable chip carrier | |
JPH04250641A (ja) | 金属被膜による半導体パッケージ | |
US5182420A (en) | Method of fabricating metallized chip carriers from wafer-shaped substrates | |
US6242283B1 (en) | Wafer level packaging process of semiconductor | |
US5218168A (en) | Leads over tab | |
US5239199A (en) | Vertical lead-on-chip package | |
US5138115A (en) | Carrierles surface mounted integrated circuit die | |
US5079835A (en) | Method of forming a carrierless surface mounted integrated circuit die | |
JPS61501538A (ja) | 集積回路に電気リードを取付ける方法 | |
WO2024078079A1 (zh) | 一种半导体器件组及其制备方法与应用 | |
JPS59117245A (ja) | 電子要素用マイクロパツケ−ジ | |
JP3164391B2 (ja) | 垂直リードオンチップパッケージ | |
JPH01198351A (ja) | 電子素子とそのコンタクトを基板上に固定する方法 | |
JPS61501533A (ja) | 集積回路の付加部品 | |
KR930010075B1 (ko) | 집적 회로용 리드프레임 및 소켓 | |
EP0177562A4 (en) | NITRIDE BINDING LAYER. | |
JPS5824014B2 (ja) | 実装体の製造方法 | |
JPH03169692A (ja) | 電子部品をカードに取付ける方法 | |
JPS62249433A (ja) | 半導体装置 | |
JPH0233945A (ja) | フィルムキャリヤーテープの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |