JPS61501533A - 集積回路の付加部品 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 集積回路の付加部品 技術分野 本発明は集積回路を他の集積回路若しくは一つ又はそれ以上の部品と組合せるこ とに係る。

背景技術 本願出願人であるアメリカ合衆国テキサス用、カーロールトン所在のモスチック ・コーポレイション（Ｍ　ｏｓｔｅｋＣｒ　ｏｒｐｏｒａｔｉｏｎ）より販売さ れているＭＫ４３３２　（Ｄ）−３３２にダイナミックＲＡＭに於て行われてい る如く、同一のデュアルインライン（ＤＩＲ＞パッケージに二つの集積回路を設 けることは知られている。かかる場合には、一つの共通の組のリードにワイヤボ ンディングされ出力端子が互いに接続された二つの１６にのＲＡＭは同一の支持 体を有している。

またＲＣ時定数回路の如き一つ又はそれ以上のデスクリート部品を集積回路のソ ケットのピンに組合せることも知られている。

しかし本技術に於ては、通常の“フロントエンド″薄膜又はインダクタンスの高 い値を組込むことは不可能であることが従来より知られている。

発明の開示 本発明は比較的厚い保護頂層内に多数の接触部の組を含む接触面を有する集積回 路を一つ又はそれ以上の追加のデバイスと組合せることに関するものである。

追加のデバイスは抵抗器、キャパシタ、インダクタ、コネクタの如きディスクリ ートな受動的デバイスであってよく、パワートランジスタや他の技術のトランジ スタの如き単純な能動的デバイスであってよく、他の集積回路やオプチカルデバ イスの如き複雑なデバイスであってよい。

本発明の一つの特徴は、種々の電圧レベルやより高いパワーのデバイスを必要と する遠隔通信の娼き用途に使用すべく、ＭＯＳ又は０ＭＯ８の第一の回路を二極 の第二の回路と組合せることである。

本発明の他の一つの特徴は、第一の標準的集積回路を成る特定の顧客用に又は成 る特殊な用途に開発された第二のカスタム又はセミカスタムの集積回路と組合せ ることである。

本発明の更に他の一つの特徴は、シリコンの如き一つの材料の集積回路を該第− の回路の材料とは異なる半導体材料を使用するガリウムーヒ素ソリッドステート レーザの如き第二のデバイスと粗合せることである。

図面の簡単な説明 第１図は本発明を採用したシステムに於ける工程の流れを示す。

第２図は第１図中の工程を一層詳細に示す。

第３Ａ図及び第３８図は第１図のシステムに使用される集積回路チップを示す。

第４Ａ図及び第４Ｂ図は本発明の他の実施例を示す。

第５図はリードフレームの一部分を示す。

第６図は本発明の適用に適した集積回路の断面を示す。

第７図は本発明の適用に適した集積回路にリードを取付ける方法を示す。

発明を実施するための最良の形態 本発明は、集積回路の組立及び検査のためのシステムの他の構成要素と共に開発 された。このシステムの他の特徴は、本願出願人と同一の出願人より本願と同日 付にて出願された他の特許出願の対象である。システム中での本発明の位置付け を明らかにするため、システム全体の説明が本明細書に含まれている。

バック・エンド組立に用いられる工程の全体的なフローチャートが第１図に示さ れている。第１図に概括的に示されている多数の工程は、検査及び他のデータを 記憶するための計算機と通信して、また時にはそれにより制御されて様々な異な る機械により実行される。

参照符号■を付されているボックスにより表わされている第一の主要な工程では 、゛′フロント・エンド″又は゛バック・エンド″の部分であってよいプロセス が、全て通常の工程（パッシベーションなどを含む）で完成されたつ工−ハをイ ンプットとして受入れ、またチップ回路を保護し且それらを誘電体の頂面を運ば れる信号から電気的に絶縁するのに十分な厚みを有する誘電体の層を被覆する。

前もってのチップの上の接触パッドから誘電体の頂の上の接触パッドの標準的ア レーへ延びている金属リードのパターンが形成される。標準的アレーは、チップ ・ダイの寸法に拘らず、同一の数のビンを有する全てのチップに対して同一であ る。

ウェーハは次いで主要工程■で探針検査され、探針検査の結果は電気的に、例え ば計算機内に記憶される。不良チップに対する通常のインク−ドツト・マーキン グシステムは用いられない。

ウェーハは次いで、その後の工程で種々の取付具内に自動的挿入及び方向状めを 可能にする形成のフレーム保持器内の接着膜の上に接着により取付けられ、また ウェーハの全厚みを通じて切断する自動的ソーイング工程（工程■）で切断され る。

良品のダイスは次いで、回路側を下側にして載せる専用搬送台の中ヘダイを選択 的に突き下げるべくテープを上から押す自動的シーケンス（工程ＩＶ）でウェー ハから取除かれる。能動回路は標準的パッド誘電体及び標準的パッドにより保護 されているので、上記の工程で問題は生じない。

ウェーハ及び押し抜き装置は、ダイスを搬送台の中の正しい位置に置くべく計算 機制御のちとに動かされる。

ダイスは、１８ｏ°だけ二搬送台“サンドイッチ″′を回転させる反転操作と雌 雄結合搬送台に移され、こうして第二の搬送台に載るダイスは頂側に接触部を有 する。ダイスの組は好都合な数、例えば１４個のダイスを保持するボンディング 取付具に移される。ローディングが完了すると、取付具内のダイの間隔を整合す るリードフレームがはんだ付は取付具内のダイスの上に置かれ、また上側ボンデ ィング取付具がボンディング工程の間にリードとパッドとの間の接触を維持する べく追加される。

ボンディング取付具ははんだを溶融させて中間接続を形成するべく加熱される（ 工程■）。

ダイスを取付けられたリードフレームは、リードフレームへの中間接続と一緒に ダイをカプセル封じするトランスファ又は射出成形機の中に置かれる（工程Ｖｌ ）。

モールドされたデバイスのストリップは次いで通常の仕方でトリムされ且成形さ れる（工程■■）。

第１図には、以上に列挙した工程を実行する機械と制御計算機との間のデータ通 信が示されている。大抵のデータ通信過程はオプショナルである。データ通信過 程は確かにオペレータ制御のちとに行われてよく、またデータは手書きされてよ い。データが自動的に記録され、また以前の過程からのデータが誤りなしに再呼 出しされることの利益は当業者に明らかでろう。

第２図には第１図中の工程が一層詳細に示されており、また材料及びデータの流 れが示されいている。この図には、材料をコンテナ内にロードし、またコンテナ を他の位置へ動かす過程が線で示されてあり、また計算機又は他の記憶装置への 又はそれからのデータの流れが二重矢印で示されている。作業工程への三つのイ ンプットはウェーハ、リードフレーム及びカプセル封じ用のプラスチックである 。二つの再循環ループはそれぞれ、ソーイング及び選択工程の間にウェーハを支 えるのに用いられるフレームと、ボンディング工程の間にリードフレームセグメ ントと整列してダイスの組を維持するのに用いられる位置決め取付具とを含んで いる。

本発明の種々の過程は以下の説明と、本願と同日付にて本願出願人と同一の出願 人により出願された他の特許出願の明ＩＩＩとに一層詳細に示されている。

標準的接触パッド 第一の主要工程に戻って、例示されている誘電体層は６μ量の厚みで被覆され２ ６０℃以上の温度で硬化されたデュポン２５２５のようなポリイミドである。溶 融ガラス又は他の頂層への接着を改善するためポリイミドの下に窒化物又は他の 層が存在してよい。通常の方法により集積回路内に予め形成されている電気的接 触パッドは、誘電体の頂の上に液体もしくはテープの形態のホトレジストを被覆 し、それを通じて通常の仕方で回路内の金属接触パッドへの通路を腐食除去する ことにより露出される。′バイア（ｖｉａ　）”が、誘電体の表面が到達される まで金属又は他の導電体で接触孔を満たすことにより形成される。ホトレジスト が剥がされ、また金属の層が任意の方法、例えばスパッタリングによりポリイミ ドの表面に被覆される。−例では、ポリイミドがバック・スパッタされ、その後 に６００大の１０％チタン÷９０％タングステンとそれに続＜　１０００Ｘの銅 及びチタン−タングステン混合物とがスパッタされ、同時に続いて典型的に３μ 清の銅がスパッタされた。ホトレジストの第二の層が金属層内に金属リードの組 を郭定するパターンで被覆される。リードは、誘電体を貫通するバイアから、同 一数のリードを有する二つ又はそれ以上のチップについて同一であってよいパッ ド接触部の標準的パッドアレーを有するチップの中心の領域へ到達する。例えば 、１６ビン・チップは、それがメモリであろうと任意の他の論理デバイスであろ うと、０．１２６インチＸ０．１２６インチ（０，３２ｃｉｘ０．３２ｃｍ）の 寸法を有する標準的構造内で約０．０１６インチＸ０．０１６インチ（０，０４ １ｃｍ＋ｘ　０　、０４１　ｃｍ）の寸法の同一の標準的パッドアレーを有する 。標準的パッドアレーは、そのリードフレームと共に使用されるべき最小のチッ プにうまく嵌まるような寸法にされる。

金属の露出された領域は、９５％のスズ及び５％の鉛の混合物を用いる通常の電 解めっき工程で鉛及びスズの標準的混合物からなるはんだでめっきされる。ホト レジストが剥がされ、また金属層のめっきされた領域が、金属層の残余の望まし くない領域が過酸化水素プラス水酸化アンモニウムとそれに続く過酸化水素の、 はんだを母数しない浴の中で腐食除去される次の工程でエツチング・マスクとし て用いられる。

いま第３Ａ図に示されている形態のチップ３００が残留しており、その中でダイ ３１０はポリイミドの厚い層３２０と、チップの外側の接触領域３３０から標準 的バッドアレー３４０へ通ずる金属線３２６の回路網とを有する。金属線３２６ は以前に用いられたワイヤに比べて低いインダクタンス、大きい熱伝導率及び大 きい強度を有する。金属線３２６はダイ内の第二の組の導電体であり、第一の組 の導電体は誘電体層下方の金属化若しくはポリシリコン導電体である。

第３Ａ図に示されている例では、第一の接触部とポリイミド層を通るバイアとは 全てチップの周縁に形成されている。この図は、接触領域がチップの周縁に位置 していなければならない以前のワイヤボンディング法に対してレイアウト設計が なされているチップを示す。以前の設計を継続する利点は、新規のレイアウトの 費用の節減と並んで、追加キャパシティが必要とされる時に従来のワイヤボンデ ィング工程を使用し得ることである。しかし、そのためには、標準的パッド工程 に対する追加的な誘電体及び金属化が使用されないことを必要とする。

第３Ｂ図に示されているように、本発明を使用して、任意の好都合な位置に於て 誘電体を通る接触領域を置くことも可能である。これらのリードに対するバイア は、公知の場合のように縁を除外することなく、チップ表面上の種々の位置で出 発するものとして示されている。リード３４８は標準的パッドアレー内に配置さ れているバイアを接続するものとして示されている。リード３４３は、ポリイミ ドの下に横たわるチップのパッシベーション層の頂の上に置かれているく図面に は示されていない）ブリッジを通じてバイアーセクション３４４に接続されてい る。このことは、リードの道筋及び構成要素の配置を決める上での自由度が本発 明により追加されることを示す。

バイア３０５は第３八図中の切欠かれた部分に、リード３２６の一つの端に於け る下側接触領域３０４から上側接触領域３０６へ延びているものとして示されて いる。現在実用されている下側接触パッドは典型的に４ｍ１ｌ　ｘ４ｍｉｌ＜０ ．０１ｃｍｘＯ，０１ｃｍ＞である。このような大きな面積で接触させることに より、バイアの形成及び配置並びにリード３２６の配置に対する整列許容差は典 型的に±２１１　乃至３＋ｉｌ　（０，Ｏ０５ｃｇ＋乃至０．００８ｃｍ）　で ａ’Ｏ１従来のワイヤボンディングで用いられている精密工程でのリード接続に 対する±Ｑ、５ｅｉｌ乃至１　ｓｉｔ　＜　０　、　ＯＯ１３ｃｍ乃至０．００ ２５ｃｍ）の典型的な許容差よりも遥かに大きい。

バイアを形成し月リードを置く工程は、もし好都合であれば、ホトリトグラフィ 用の標準的機械を用いてフロント−エンド作業で実行されてよい。これらの金属 リードを置く際の位置整列に関する必要条件は通常のフロント−エンド作業より も遥かに厳密でなくてよいので、誘電体及び頂リードのパターンを形成するのに スクリーン印刷のような厚膜技術を用いることが好ましい。典型的に、厚膜技術 による費用は精密技術による費用の１／４乃至１／２ですむ。

第３図のポリイミド層３２０は、もしそのすぐ下の酸化物の層に直接に取付けら れるならば、高い信頼性をもって接着しないことが見出されている。ダイの一部 分の断面図が第６図に示されている。この図で基板６−１００はシリコン基板で あり、また開口６−２００は隣接ダイスを隔てる“ストリート”である。ストリ ートの幅は、ｏ、ｏｏｉインチ（０，００２５ｃｍ）の幅を有するダイアモンド ・ソーにより実行される分離工程でソー・カーフに対する空間を許すべく典型的 に１００μ階である。

接触パッド６−０５はその上に郭定された一連の開口を有するものとして示され ている。典型的にアルミニウムであり回路の残部に金属化ストリップ（図示せず ）により接続されているパッド６−０５は、Ｓ　ｊ　Ｏ２プラス燐及び他の添加 物の通常の組成と１μｍの厚みとを有する酸化物６−１０により包囲されている 。酸化物６−１０は頂面６−１５を有し、その上にまずポリイミド層６−５０が 直接に被覆された。初期の検査では、しばしばポリイミド層６−５０（第３図中 では層３２０）の接着が離れ、その結果リードフレームがポリイミドを下側の層 から引き離すという大きな問題が示された。

酸化物６−１０は回路内の頂誘電体層として機能する。

それは、第６図に示されているように基板及び接触部を被覆するだけでなく、回 路要素及び金属化部をも被覆する。

回路の能動要素のパッシベーションは、酸化物６−１０が純粋に誘電体として機 能し不活性化層として機能しないように、ソース、ドレイン及び能動領域の上の 薄い酸化物によりシリコンＭＯ８ＦＥＴの通常の仕方で行われる。

窒化物層６−２０は、ストリート６−２００が酸化物６−１０を通して基板まで 腐食された後に、０．３μｍの厚みまで通常の仕方で２５０℃の温度に於てプラ ズマにより支援されたＣＶＤ法によりデポジットされている。デュポン２５２５ ポリイミドの層が被覆され、また比較的平らな頂面を生ずるようにスピンされて いる。ストリート６−２００の上の接触部６−０５及び６−５５の上の開口６− ４５はシブレイ（Ｓｈｉｐｌｅｙ）　３１２展開剤のような通常の塩基性溶液を 用いる湿式エツチングにより未硬化ポリイミドを通して開かれている。開口６− ５５及び６−４５の頂に対する典型的な寸法はそれぞれ１００及び８７μｍであ る。

開口６−４５が開かれた後に、開口６−４０がＣＦ４中にて窒化物層６−２０に 開かれる。開口６−４０の典型的な寸法は７５μｍであり、従って開口６−４０ は窒化物層６−２０により包囲されており、酸化物層６−１０を露出することは ない。

窒化物層６−２０の頂面６−２５へのポリイミドの接着は表面６−１５へのポリ イミドの接着に比べて大きく改善されていることが見出されている。窒化物層６ −２０は表面６−１５に於て酸化物に良好に接着する。こうして窒化物層６−２ ０の機能は、バイアに於てだけでなくストリート上のソー・カットに於ても酸化 物層６−１０を全体的に包囲する構造によりポリイミドの接着を改善することで ある。

探針検査 次の主要工程■は、ウェーハ内にまだ残留している個々の回路ダイスの検査であ る。入力／出力のために用いられる小さな探針が接触部に取付けられ、側々のチ ップが検査される通常の電気的ウェーハ検査工程が実行され得よう。

本発明の利点は、ポリイミド層の頂の上の金属リードが旧形式の接触パッドより も遥かに大きな面積を覆い、従って、これらの大きな金属パッドを押圧する電気 的接触探針又は電極の圧力が減ぜられていても、電気的接触の形成が従来の技術 で用いられた小さな接触パッドによる場合よりも容易である。接触領域に到達す る以前にリードへの電気的接触を形成することも可能であり、こうして探針検査 工程に追加的なフレキシビリティが得られる。本発明により得られる重要な経済 的利点は、同一数のビンを有する回路の全ファミリに対する標準的パッドアレー と整合するのに探針の単一の組しか必要とされないことである。公知の方法では 、各チップ設計に対して深鍋の異なる相が餞型的に必要とされた。

もしチップが、第３Ｂ図中に接触部３５０（検査されるべき回路内の一点へのア クセスのために形成されており、通常の接触部の一つに接続しないバイア）によ り示されているように、標準的パッドアレーの外側にオプショナルな電気的接触 パッドを有するならば、もちろん探針の異なる組が必要とされる。

従来のウェーハ検査では、不良チップは、手動組立中に識別且廃棄され得るよう に、インクの小さなドツトにより、マークされる。この工程ではチップは電気的 に識別される。

即ち、ウェーハは特定の仕方で方向付けされ、またチップはＸ−Ｙマトリックス 内でのそれらの位置により識別される。個々のチップに対する検査データは中央 計算機メモリ内又はフロッピィディスク又は他の記憶媒体内に記憶され、また不 良チップが計算機内で識別される。この工程は第２図中でウェーハーマツピング と呼ばれている。

もしチップが（大規模メモリアレーで行われるように）レーザによりヒユーズを 溶断することにより接続又は遮断される冗長又はオプショナル回路の特徴を有す るならば、この工程は、現在行われているように、ポリイミド層が謬かれる以前 に行われている。しかし、金属ストリップの外側のポリイミド層を通して置かれ るく接触部３５０と類似の）追加的接触部を通してアクセスすることにより、又 は後で閉じられる冗長回路の上に大きな開口を有するポリイミドを置くことによ り、オプショナル部分回路のイネ−ブリング又はディスニーブリング又は冗長回 路のイネ−ブリングを電気的に行うことができる。その場合、中央計算機はイネ ーブル又はディスエーブルされるべきオプショナル回路を識別し且検査探針を通 して適切にヒユーズを一溶断する。ヒユーズ溶断が行われるべきシーケンス内の 点はもちろんオプショナルである。

もしウェーハが先に識別ラベルを与えられていなければ、いま計算機内に記憶さ れた検査データとデータの出所であるウェーハとの間の結び付きを維持するため ウェーハ上にラベルを置く必要がある。この結び付きを行うためにはもちろん多 くの方法があり、特定の方法は要請されない。一つの好ましい方法は、ウェーハ を識別する光学的バーコードのような識別ラベル上に識別コードを置く方法であ る。

他の方法はウェーハ内に不良チップの識別コードが記憶され得るプログラマブル ・メモリを形成する方法である。その場合、ウェーハ自体が必要な情報を担い、 従ってウェーハが検査結果から分離されるという問題は生じない。

ボンディング 最終ボンディング工程（第１図中の工程Ｖ及び第２図中のリードフレーム取付具 組立、ボンディング、分解）に対する組立体が第７図に分解図で示されている。

この図に概要を示されている保持器７−１１０は１４個のチップを正しい間隔で 保持するが、そのための受け７−２２５は二つしか図示されていない。受け７− ２２５の上にチップ７−２３０が、またチップの上にリードフレーム５−１００ 内の指状接触部５−１２２、リードフレーム・ストリップ５−１２５の部分、が 置かれている。リードフレームの詳細は後で説明する。カバー７−１２０はリー ドフレーム・ストリップ５−１２５の縁５−１１０を上から押し、この縁は、接 触部先端が僅かに曲げられるようにストリップの外側部分を位置させるべく棚７ −１１２の上に載る。この曲げは、ボンディング工程の間に信頼性の高い接触が 保証されるように、製造工程の間の先端の位置の不可避の変動を補償するべく行 われる。曲げは、設定された大きさだけ棚７−１１２の上にチップ７−２３０の 頂が突出するように受け７−２２５の深さを定めることにより行われる。曲げの 大きさく０゜００５インチ乃至０．００フインチ（０゜０１３ｃ＋乃至０．０１ ８ｃｍ＞　ハ例エバ、信頼性の高い接続形成を保証するべく先端位置の正規分布 の標準偏差の数倍である。リードフレーム・ストリップ５−１２５の縁５−１１ ０はカバー７−１２０により棚７−１１２の上に押゛付けられ、従ってまた先端 ５−１２２はリードのばね定数によりパッドに押付けられる。

本発明に於て使用される一つの典型的なリードフレームが第５図に示されており 、この第５図に於ては各リードフレームの半分が示されている。個々のリードフ レームは、標準的な公知の工程で用いられる正しい熱的特性を有する高価な合金 に比較して安価な鋼合金であってよい金属のリボンから型押しされる。リボンの 一方の側のストリップ５−１１０はそれに沿って実際のリードを担持する役割を する。リード５−１２０はソケットへの差込み又は表面取付けに適した形状の外 端５−１２３と、ダイへの取付けのための内側部分５−１２１とを有する。二つ の部分は、ボンディング工程の後で切断されるセグメント５−１２４により継が れる。孔５−１１２がリードフレームを位置決めする際の参照点を与えるべく設 けられている。各リードセグメント５−１２１の端には、標準寸法の平らな接触 領域を形成するべくリードが四分の一円に曲げられる（又は平衡な接触部分を形 成するべく二倍に曲げられる）領域５−１２２が存在する。異なる長さを有する 異なるリードセグメント５−１２１の各々は、はんだ付は工程に対する正しい整 列を与えるべく接触領域５−１２２がダイの上の雌雄結合パッドに均等に押付け られるように実質的に同一のばね定数を与えるような形状にされている。リード ５−１２０はリードフレームリボン製造の先の工程ではんだでスズめっきされて いる。

同一数のピンを有するチップのファミリが誘電体の頂の上に同一の標準的バッド アレーを有することは本システムの有利な特徴であるが、本質的な特徴ではない 。図解のために、異なる寸法の二つのダイス５−１３０及び５−１３２がリード フレームと一緒に示されている。この特徴により、チップの全ノアミリに対して リードフレームのリボンを一種類しか必要とせず、在庫費用が顕著に節減される 。

ダイの接触パッド３４２及び先端５−１２２は何れもスズめっきされており、ま た加熱される準備が整っている。

ボンディングは気相リフローはんだ付は技術又は可溶合金をリフローさせるべく 材料を加熱する他の手段により行われる。これらの代替的技術は赤外線加熱、コ ンベヤオーブン、高温ガス加熱又はレーザ加熱を含んでいる。気相リフローでは 、はんだ付は温度よりも沸点が高い液体、例えば７０ウリナ−ｈ　（Ｆｌｏｕｒ ｉｎｅｒｔ　）　ＦＣ−７１のような液体がその沸点に保たれている。保持器７ −１１０及び７−１２０は、整列して保たれているチップ及びリードフレームと 共に、沸点に於ける蒸気で満たされているコンテナ又はオーブンに挿入され、ま たそこに、はんだが溶融してボンドを形成するべく流動するまで保たれる。加熱 サイクルの典型的な時間は５乃至１５秒である。この沸点は典型的に２２５℃以 上、但し３００℃以下である。対照的に、現在のワイヤボンディング及びダイ取 付は工程は４６０℃までの温度で実行され、また個々に実行される。加熱サイク ルの時間を短縮するため、ボンディング取付具は小さい質量と、はんだ継目の周 りの蒸気の自由な流れを許す多くの開口とを有していなければならない。保持器 ７−１１０及び７−１２０は、図面の複雑さを減するため、解図的に示されてい る。

本発明の重要な経済的利点は、リードが全て同時にはんだ付けされることである 。このことは、リードが一つずつボンドされなければならないワイヤボンディン グ技術と対照的である。２８ビン・チップに対するはんだ付は工程の時間が１６ ピン・チップに対する時間よりも長くかからない。

モールド ボンディング工程の後に、（第１図中の工程ＶＩＩ）、１４チツプを取付けられ たリードフレーム５−１００が、その周りにプラスチックをモールドしてチップ のカプセル封じ及び保護を行うべく、トランスフ？又は射出成形機内へ胃かれる 。モールディング工程は通常の技術及び装置を使用して行われる。セラミックス 保持器の如く、チップを保護する他の任意の方法が使用されてよい。リードフレ ームと接触パッドとの間の広い接触領域が標準的に使用されているワイヤボンデ ィング技術に比較して非常に丈夫であり、従ってハンドリングの間の損傷による チップの不良発生率が遥かに小さく、またチップが、公知のボンディングの場合 に比べて、大きな速度で、また細心さを必要とせずに、動かされ得ることは本発 明の有利な特徴である。リードが工程中チップから熱を導き去ることも本発明の 有利な特徴である。

カプセル封じされた（まだリードフレーム内にある）ダイスが成形機から取出さ れた後、第２図のオプションルなラベリング工程が実行される。ダイス・アイデ ンティティは最初に探針検査の間に、個々のダイに対するデータが測定された時 に現われた。そのアイデンティティはウェーハ、テープ・フレーム及びリードフ レーム上のラベルにより保存されており、計算機は必要であればダイ・アイデン ティティをリードフレーム上に記録するべく更新されている。

各チップはレーザ焼印工程又は他の好都合な技術により識別ラベル、検査結果な どを付けられ得る。

余分なプラスチックをリードから取除く“デジャンク（ｄｅｊｕｎｋ）”工程も この時に実行される。

トリム／成形 次に第１図の工程■■で、チップとリードフレームとの複合体がリボンから分離 され、またリードを正しい整列状態に維持する役割をした間隔セグメント５−１ ２４が切断される。もしリボンが銅又は銅合金のシートから形成されていれば、 リード全体が一緒に短縮されるように連結部５−１２４などを切断する必要があ る。もしリボンの他のバージョンとして、めっきされた銅リードを頂に形成され ている部分５−１１０及び支えリード５−１２０に対してプラスチック裏当てが 用いられているリボンが使用されるならば、セグメント５−１２４をプラスチッ ク内に維持することは容易であり、またリードを分離することは必要とされない 。

本発明の適用は上述の完全なシステムに依存するものではなく、また本発明は上 述のシステムに限定されるものではないことに留意されたい。当業者は多くの形 式の組立体及びパッケージングシステムに本発明を容易に適用することができる 。以下に例示的実施例に対する本発明の適用について説明する。

ディスクリート部品の取付 第３Ａ図及び第３Ｂ図の標準的パッド・アレーは、単一のリードフレームが全寸 法範囲に対して使用され得るように、非常に小さなチップにうまく嵌まるような 寸法の方形輪郭を有するものであった。しかし、異なるパッド・アレー（尚も多 数の集積回路に対して共通であってよい）を容認する他の技術及び経済的観点が 存在し得る。

本発明の一つの実施例に於ては、前記のように同一の基板３１０及びポリイミド 層３２０を有するが、パッド・アレーがチップの外側へ向けてセットされたそれ ぞれ例えば８パツドの二つの列３５０を含んでいるダイが第４Ａ図に示されてい る。中央は空いており、回路内の種々の点くその一つはリードとの接触を形成す るべくアレー位置の一つの配置されているバイア３５２である）へ電源電圧を分 配するバス３５３のための場所が存在する。薄いワイヤを使用する公知の技術と 比較して、バス３５３はかなり低い抵抗及びインダクタンスを有する。同様に、 バス３５４はパラド３５１と接触し、ダイの周りに接地端子を分配する。

強固なポリイミド層３２０により得られる利点として、ディスクリートな能動的 又は受動的デバイスが層３２０の頂の上に置かれて、バイアもしくは標準的パッ ドを介して回路に接続され得る。第４Ａ図には、デバイス３６８がバイア３７０ 及び３６９に接続されているものとして示されている。デバイスは〈従来の集積 回路技術では達成困難な）高い抵抗値を有する厚膜抵抗器であってよい。

厚映抵抗器、キャパシタ、インダクタは従来よりプリント回路板上にシルク−ス クリーン技術により形成されている。キャパシタは二つの導電体と一つの絶縁体 とよりなる三層“サンドイッチ”を必要とする。導電体を担持するベヒクルは導 電性を有するインク、エポキシ、重合可能な材料、又は他の任意の材料であって よい。またそれはオプションにより通常の表面取付デバイス・パッケージング及 びリードを有する別個に形成されたデバイスであってよい。

例として抵抗器、インダクタ、キャパシタがある。かかる適用の目的で、′頂電 気デバイス”という言葉は層３２０の頂上に配置される導電体から集積回路まで の任意の物を意味する。

キャパシタの一つの有用な例がユニット３５５として示されている。これは点３ ６７及びストラップ３６６との導゛躍性接着により電源と接地との間に接続され ている電荷保存キャパシタである。このようなキャパシタは通常、回路がスイッ チされる時に安定な供給電圧を維持するべく集積回路ソケットに取付けられてい る。チップと共にキャパシタを含んでいることの経済的な利点は明らかである。

ユニット３５５のようなデバイスはもちろん回路内の任意の点に接続されていて よい。

大きな関心を持たれる一つの変形例として、同一の基板上に製作するのが困難な 光学的又は他の要素が分離デバイスとして使用され得る。例えば、デバイス３５ ５はガリウムーヒ素基板を用いる固体レーザであってよく、またダイ３１０は通 常のシリコン集積回路であってよい。その場合、他の光学的デバイスとの通信の ために光ファイバが含まれる。

容易に実現され得る他のデバイスは、固定要素もしくはカプセル封じプラスチッ クに形成されたアクセス孔を通じて調節可能な要素を有するＲＣタイミング回路 網、又は熱を拡散させるのにデバイス３５５の領域を用いるパワートランジスタ である。ヒートシンクも直接゛に層３２０に、又は基板３１０の大電力部分から の低インピーダンス熱伝導を可能にするバイアに取付けられ得る。

これらの他のデバイスは任意の好都合な仕方で取付けられ得る。それらはリード フレームのはんだ付けの前又は後に接着により取付けられ得る（又はそれらがは んだ付けされ、リードフレームが接着により取付けられ得る〉。代替的に、接着 によるボンディングに先立ってリードフレームを所定の位置に保って、リードフ レーム及びディスクリート・デバイスのはんだ付は又は接着が同時に行われ得る 。

第４Ｂ図には、在庫のかなりの減少を可能にする本発明の他の変形例が示されて いる。この場合、前記のように基板３１０とポリイミド１１３２０と表面パッド とを有する第一のチップ３００’と、基板３１０′とポリイミド層３２０′と層 ３２０上の接触部のアレー３８２と雌雄結合する接触部のアレー３８２′とを含 む第二のチップ３８０とを含んでいるニチツブ組立体が存在する。

代替的なＵ字形の接触部アレー３５０′が示されており、これはチップ３８０に 対して層３２０の半分を自由にするという利点を有する。チップ３００′の半分 の上にリードを全てもたらすためには、リードのばね定数に若干の変動を許すこ とが必要であろう。

電力供給及び接地のために接触部３５０’　と接触部３８２との間の幾つかの接 続のみが示されている。チップ３８Ｑはもちろん入力／出力のためにリードに直 接に接続し１ｑる。図示されている例では、チップ３８０は、電力供給及び接地 のみを必要とし、またアレー３８２内のバイアを通じて又はリード３７３のよう な表面リードを通じて一層大きいチップとのみ通信するＲＯＭである。

Ｍの追加によりカストマ仕様化されるシングルチップ・マイクロのような多重目 的チップの応用である。もしＲＯＭがマスク・オプションであれば、歩留りの変 動又は短納期の注文を許すべくカストマ仕様マイクロコンピュータの備蓄供給が 存在しなければならず、またメーカは一つのカストマに対してのみ良品であるチ ップの在庫を維持しなければならない。しかし、第４Ｂ図の実施例では、各カス トマに対する在庫はマイクロコンピュータよりも遥かに安価なＲＯＭのみでよい 。メーカーはもちろんカストマ全体のニーズを満すのに十分なマイクロコンピュ ータの備蓄を維持する。統計の法則から在庫の全費用が中央備蓄によれば少なく て済むことは明らかである。

主チップ・システムの変形例では、主チップ３０２は入力コントローラのような 一般化されたシステムであり、また第二のチップ３８０は特定の応用に対して各 々カストマ仕様化された多くの代替的チップの一つである。例えば、主チップ３ ０２は５ボルト論理チツプであってよく、また第二のチップ３８０はモデム又は コーグのような電話インタフェース内の電話回路網の高電圧に耐えるように設計 されていてよい。

プラグ・コンパチブル・システム用の種々のメーカーのコンピュータへのインタ フェースのような第二のチップの多くの他の応用、又は並列出力又は直列出力の ような多数の標準的論理機能の一つの実現は当業者に明らかである。

チップ３８０を取付けるための一つの好都合な方法は、信頼性の高い接触を形成 するべ（十分な量の高温はんだでパッド３８２′を形成し、そのボンドを低いほ うの温度でのリードのボンディング以前にリフローさせる方法である。

他の方法は整列してチップ３８０を接触により取付け、接触部の両相を同時には んだ付けする方法である。

当業者は他の多くの実施例に本発明を容易に適用することができ、また請求の範 囲は図示の実施例に限定されるものではない。特に本発明の最も一般的な形態に 於ては、リードフレームが全ての接触部に当時にはんだ付けされることは本発明 の実施にとって必ずしも必要なことではなく、本発明はリードを順次取付けるこ とにも適用されてよい。

ＦＩＧ、　／ 補正書の翻訳文提出口（特許法第１８４条の７第１項）昭和６０年１１月２２日 曝 特許庁長官　宇　賀　道　部　殿 １、特許出願の表示　ＰＣＴ／ＵＳ８５１００４５０２゜発明の名称 集積回路の付加部品 ３、特許出願人 住　所　〒７５００６アメリカ合衆国テキサス州、カーロールトン、ウェスト・ クロスビー・ロード　１２１５名　称　モスチック・コーポレイション代表者　 ウォーカー、ロバート・シー 茅場町長岡ビル３階　電話５５１−４１７１５、補正書の提出年月日　１９８５ 年７月１５日６、添付書類の目録 （１）補正書の翻訳文　１通 請求の範囲 （１）！積回路デバイスを製造する方法にしＣ１ａ）簿模技術により半導体基板 に集積回路を形成する過程と、 ｂ）前記集積回路の所定の部品を相互に接続する導電体の第一の回路網を形成す る過程と、 Ｃ）前記第一の回路網上に誘電体の頂層を配置する過程と、 ｄ）所定の点の上方にて前記第一の回路網に開口を形成する過程と、 ｅ）前記開口を経て第−及び第二の回路網を接続する導電性材料の厚膜パターン を適用することにより前記誘電体の頂層の頂面に導電体の第二の回路網を形成す る過程と、ｆ）少なくとも一つの頂電気デバイスを前記第二の回路網に接続する 過程と、 を含む方法。

国際調査報告

Claims (2)

【特許請求の範囲】
1. （１）表面に集積回路が形成された半導体基板と、前記集積回路の所定の部品を 相互に接続する導電体の第一の回路綱と、 前記集積回路に接続された複数個の外部電気リードと、少なくとも前記基板及び 前記集積回路を覆う誘電体の覆いシェルであって、前記電気リードは他の電気デ バイスに接続されるよう前記シェルを貫通している誘電体の覆いシェルと、 を含む集積回路デバイスにして、 前記シェルは更に表面に導電体の第二の回路綱が配置された誘電体の頂層を覆っ てむり、前記導電体の第二の回路網は前記誘電体の頂層を貫通する開口に設けら れた複数個のバイアを介して前記導電体の第一の回路綱に接続されており、 前記シェルは更に前記導電体の第二の回路網に接続された少なくとも一つの頂電 気デバイスを覆っている集積回路デバイス。
2. （２）集積回路デバイスを製造する方法にして、ａ）薄膜技術により半導体基板 に集積回路を形成する過程と、 ｂ）前記集積回路の所定の部品を相互に接続する導電体の第一の回路網を形成す る過程と、 ｃ）前記第一の回路網上に誘電体の頂層を配置する過程と、 ｄ）所定の点の上方にて前記第一の回路網に開口を形成する過程と、 ｅ）前記誘電体の頂層の頂面に導電体の第二の回路綱を形成し、前記第一及び第 二の回路網を前記開口を経て接続する過程と、 ｆ）少なくとも一つの頂電気デバイスを前記第二の回路網に接続する過程と、 を含む方法。