KR930010075B1 - 집적 회로용 리드프레임 및 소켓 - Google Patents

집적 회로용 리드프레임 및 소켓 Download PDF

Info

Publication number
KR930010075B1
KR930010075B1 KR1019850700327A KR857000327A KR930010075B1 KR 930010075 B1 KR930010075 B1 KR 930010075B1 KR 1019850700327 A KR1019850700327 A KR 1019850700327A KR 857000327 A KR857000327 A KR 857000327A KR 930010075 B1 KR930010075 B1 KR 930010075B1
Authority
KR
South Korea
Prior art keywords
lead
integrated circuit
conductors
array
attachment portion
Prior art date
Application number
KR1019850700327A
Other languages
English (en)
Inventor
다니엘 제이. 퀸
웨인 에이. 물홀랜드
Original Assignee
모스테크 코오포레이숀
로버트 씨. 워커
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모스테크 코오포레이숀, 로버트 씨. 워커 filed Critical 모스테크 코오포레이숀
Application granted granted Critical
Publication of KR930010075B1 publication Critical patent/KR930010075B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49534Multi-layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
집적 회로용 리드프레임 및 소켓
[도면의 간단한 설명]
제 1 도는 본 발명에서의 공정 흐름도.
제 2 도는 제 1 도의 단계들의 상세도.
제 3a 도 및 제 3b 도는 본 발명에 사용되는 칩의 서로 다른 형태를 도시한 도면.
제 4a 도 및 제 4b 도는 접촉 패드들의 상이한 어레이들을 갖는 칩들을 도시한 도면.
제 5 도는 리드프레임의 일부를 도시한 도면.
제 6 도는 본 발명에 사용하기에 적합한 집적회로의 횡단면도.
제 7 도는 본딩 단계중에 리드프레임과 다이를 유지하는데 쓰이는 캐리어(carrier)를 도시한 도면.
제 8a 도 내지 8c 도는 16핀 다이에 적합한 리드프레임 설계도.
제 9a 도 및 제 9b 도는 리드프레임용의 그리퍼기구(gripper mechanism)를 도시한 도면.
제 10a 도 및 제 10b 도는 특정 임피던스를 갖는 대체 리드프레임을 도시한 도면.
제 11 도는 제 10 도의 리드프레임의 일부를 도시한 도면.
제 12 도는 리드프레임 내지는 다이 본드의 광검사 장치의 개략도.
[발명의 상세한 설명]
[기술 분야]
본 발명은 리드들(leads)을 집적회로칩에 부착하는 분야에 관한 것이다.
[기술 배경]
집적회로를 리드에 부착시키는 현존방법은 1mil 정도의 반지름을 갖는 협소한 와이어를 사용해서 비교적 넓은 리드프레임을 집적회로칩에 결합시키는 와이어 본딩 방법이다. 이와같이 지름이 협소한 와이어는 물론, 그에 관련된 높은 임피던스를 갖고, 상기 와이어와 리드프레임간의 임피던스 미스매칭(mismatch)은 반사파를 발생시키고 밴드폭 제한의 원인도 된다.
[발명의 개시]
본 발명은 특정 임피던스를 갖도록 구성된 집적회로 리드에 관한 것이다.
본 발명의 특징은 리드의 임피던스를 리드에 접속되는 소켓 혹은 다른 코넥터의 임피던스와 매칭한 것이다.
본 발명의 다른 특징은 리드와 칩 접점의 접촉면에 종단 저항을 제공하는 것이다.
본 발명의 다른 특징은 2개의 도체 사이에 박판화된 유전체를 끼워서 리드를 제조하는 것이다.
[본 발명을 실시하기 위한 최적 모드]
본 발명은 집적회로들을 조립하고 시험하기 위한 시스템의 다른 부분과 함께 개발되었다. 시스템의 다른 특징들은 본 출원인에게 양도되고 본 출원과 동일자 출원된 특허출원에 상세히 기술된다. 본 발명을 설명하기 위해서, 전체 시스템의 설명이 본원의 명세서에 포함된다.
백엔드(back-end) 어셈블리에 사용된 단계의 전체 순서도가 제 1 도에 예시되는데, 여기에서 다수의 단계는 개략적으로 예시된 것으로 시험 및 기타 데이터를 기억하기 위하여 컴퓨터와 통신하고 때로는 컴퓨터에 의해 제어되는 다수의 상이한 기계에 의해 수행된다.
블록박스 Ⅰ로 표시된 제 1 의 주단계에서, "프론트 앤드(front-end)" 또는 "백엔드(back-end)"의 일부일 수 있는 공정은 보호(passivation)단계 등을 포함한 통상의 모든 단계를 완료한 웨이퍼를 입력으로 받아들이고 또 칩회로를 보호하고 유전체의 최상면상에 반송되는 신호로부터 전기적으로 칩회로를 절연시키기에 충분한 두께를 갖는 유전체 층을 가한다.
금속리드의 패턴은 선해 칩상의 접촉 패드로부터 유전체의 상부상의 표준 접촉 패드 어레이로 연장되어 형성된다. 그 표준 어레이는 칩 다이의 크기에 관계없이 동일한 수의 핀을 갖는 모든 칩에 대하여 동일하다.
이어서 그 웨이퍼는 주단계 Ⅱ에서 탐침으로 시험되고 그 탐침 시험 결과는 이를테면 컴퓨터에 전기적으로 기억된다. 불량칩에 대한 통상의 잉크 도트 표시방식은 사용되지 않는다.
그 다음 웨이퍼는 차후 공정에서 여러 고정구에 자동 삽입 및 방위되도록 형성되는 프레임 홀더의 접착필름상에 장착되어, 웨이퍼를 절단하는 자동 소잉 공정(단계 Ⅲ)에서 절단된다.
이어서 우량 다이는 회로측이 아래로 놓이게 하여 전용 캐리어로 다이를 선택적으로 집어 내리도록 테이프에 대하여 위로부터 누르는 자동적인 공정(단계 Ⅳ)에서 웨이퍼로부터 제거된다. 이것은 표준 패드 유전체 및 표준 패드에 의해 그 능동 회로망이 보호되기 때문에 아무런 문제점이 없다. 웨이퍼와 펀치아웃(punch-out) 장치는 컴퓨터 제어하에서 캐리어 내의 정확한 장치로 다이를 집어 넣도록 이동된다.
이 다이는 2캐리어 "샌드위치(sandwich)"를 180도 만큼 회전시키는 반전 동작에서 동시에 정합용 캐리어로 이송되므로, 제 2 캐리어에 놓인 다이는 최상부 측상에 접점을 갖는다. 1세트의 다이는 편의상 가령 14개의 다이를 홀드하는 접합용(본딩용) 고정구로 이송된다. 일단 적재가 완료되면, 접합용 고정구 내의 다이의 간격을 정합시키는 리드프레임이 납땜용 고정구내의 다이위에 놓이며, 접합공정동안 납을 패드 접점에 유지시키기 위해 상부 접합용 고정구가 부가된다.
접합용 고정구는 땜납을 다시 흐르게 하여 상호 접속을 형성하도록 가열된다(단계 Ⅴ).
다이가 부착된 리드프레임은 리드프레임에 대한 상호 접속과 함께 다이를 캡슐화하는 반송 또는 주입 모울딩 기계에 놓인다(단계 Ⅶ).
이어서 장치의 모울딩된 스트립은 통상적으로 트립(trip)되어 형성된다(단계 Ⅷ).
상술한 단계들을 수행하는 기계와 제어용 컴퓨터 간의 데이터 통신에 대해 제 1 도에 도시되어 있다. 대부분의 데이터 통신 단계는 임의적인 것이다. 실제로 그 단계는 오퍼레이타의 제어하에서 수행되고 데이터는 손으로 쓰여질 수도 있다. 데이터의 자동 기록과 선행 단계로부터의 데이터의 에러없는 호출이 주는 이익은 본 분야의 숙련 기술자에게는 명백할 것이다.
본 발명의 다른 단계는 아래에서 보다 상세히 설명되고 동일자로 출원되고 본 출원의 양수인에게 양도된 계류중인 특허 출원에 기재되어 있다.
제 2 도는 제 1 도에서 단계를 보다 상세히 나타냄과 동시에 자료 및 데이터의 흐름을 예시한 것이다. 이 도면에 사용된 표시로서 절단부는 자료를 콘테이너에 적재하여 다른 장소로 이동시키는 형태의 자료 이송단계를 나타내고, 이중 화살표는 컴퓨터 또는 기타 기억장치로의 또는 기타 기억장치로 부터의 데이터의 흐름을 나타낸다. 그 공정의 세가지 자료 입력은 웨이퍼, 리드프레임 및 캡슐화용 플라스틱이다. 두 개의 재순환 루우프는 소잉 및 다이 선택 단계동안 웨이퍼를 지지하는데 사용되는 페레임과, 접합 공정동안 리드프레임 세그먼트와 정렬되는 상태로 1세트의 다이를 유지시키는데 사용되는 위치 설정용 고정구를 포함한다.
[표준 접촉 패드]
제 1 주단계로 돌아가서, 예시한 유전체 층은 6미크론의 두께로 가해지고 260℃ 이상의 온도에서 경화된 듀퐁 2525와 같은 폴리이미드층이다. 리플로우(reflow) 유리 또는 다른 상부층에 대한 접착을 개선하도록 폴리이미드 아래에 질화물 또는 다른 층이 있을 수도 있다. 통상의 처리 기술에 의해 집적회로 칩에 앞서 형성되었던 전기 접촉 패드는 유전체의 상부에 액체 또는 테이프의 형태로 된 포토레지스터를 가하여 통상의 방식으로 유전체를 통하여 회로내의 금속 접촉 패드로의 통로를 에칭함으로서 노출된다. "바이어(via)"는 유전체의 표면에 이르기까지 금속 또는 다른 도체로써 접촉 홀을 채움으로써 형성될 것이다. 포토레지스터는 벗겨지고 금속층이 폴리이미드의 표면위에 스퍼터링과 같은 어떤 기술에 의해 가해진다. 일례로서, 폴리이미드는 표면을 준비하도록 백 스퍼터링되고, 그후 600옹스트롬의 10% 티탄+90% 텅스텐, 그 다음 100옹스트롬의 구리 및 티탄이 동시에 스퍼터링되고, 이어서 전형적으로 3미크론의 구리가 스퍼터링된다. 제 2 의 포토레지스트층이 가해져서 금속층에 1세트의 금속 리드를 형성하도록 패턴화된다. 그 리드는 유전체를 관통하는 바이어로부터 동일한 수의 리드를 갖는 모든 칩들에 대하여 동일한 패드 접점의 표준 패드 어레이를 갖는 칩 중앙에 있는 구역까지 연장한다. 예를들어, 16핀 칩은 。126"×。126"의 규격을 갖는 표준 구성에서 。016"×。016"크기의 동일한 표준패드 어레이를 가지는데, 이것은 메모리이든가 또는 어떤 다른 논리장치이든간에 불문한다. 표준 패드 어레이는 그 리드프레임과 함께 사용되어질 가장 작은 칩상에 끼워질만한 크기이다. 본 발명의 변형례는 어떤 특정 목적을 위해 배치된 패드 어레이를 이용한다.
금속의 노출 구역은 95% 주석 및 5% 납의 혼합물을 이용하는 통상의 전해 도금 공정에서 납과 주석의 표준 혼합물로 구성된 땜납으로 도금된다. 포토레지스터는 벗겨지고, 금속층의 도금 영역은 다음 단계에서 에칭용 마스크로서 사용되는데, 그 단계에서 금속층의 나머지 원하지 않는 구역은 하이드로겐 페록사이드와 암모늄 하이드록사이드의 조(bath)에서 에칭된 다음 하이드로겐 페록사이드에 의해 에칭되는데, 이와같이 에칭하면 땜납이 침식당하지 않는다.
이제 제 3a 도에 예시된 형태의 칩(300)이 남게 되는데, 여기서 다이(310)는 그 위에 두꺼운 폴리이미드의 층(320)과 칩 외측상의 접촉 영역(330)으로부터 표준 패드 어레이(340)에 이르는 금속 라인의 네트워크(326)를 갖는다. 금속라인(326)은 이전에 사용되었던 와이어와 비교하여 낮은 인덕턴스, 높은 열전도 및 높은 강도를 갖는다.
제 3a 도에 도시한 예에서는, 제 1 접점 및 폴리이미드층을 통과한 바이어가 모두 칩의 주변상에 형성된다. 이 도면은 종래의 와이어 본딩 방법을 위해 레이아웃 설계가 이루어진 칩을 예시한 것인데, 접촉 영역이 칩의 주변상에 있어야 한다. 종래의 설계방식의 장점은 새로운 레이아웃의 비용을 절감하는 것 이외에도 용량을 부가할 필요가 있을 때 통상의 와이어 본딩 공정을 이용할 수 있다는 점이다.
제 3b 도에 도시한 바와같이 본 발명을 사용하고 어떤 편리한 장소에 유전체를 통과하는 접촉 영역을 두는 것도 또한 가능하다. 이 리드들에 대한 바이어스는 종래의 경우처럼 오로지 가장자리가 아니라, 칩 표면상의 다른 장소에서 시작하는 것으로 도시되어 있다. 리드(348)는 표준 패드 어레이 내에 위치한 바이어를 접속하는 것으로 도시되어 있다. 리드(343)는 폴리이미드 아래에 있는 배후 칩의 보호층의 최상부에 놓인 브릿지(bridge)(도시생략)를 통해 바이어부(344)에 접속된다. 이것은 리드를 루우팅(routing)하고 구성요소를 배치함에 있어서 본 발명에 의해 제공되는 부가적인 자유도를 예시한 것이다.
바이어(305)는 하부 접촉영역(304)으로부터 리드(326)중 하나의 단부에 있는 상부 접촉영역(306)으로 연장되는 것으로서 도면의 절결부인 제 3a 도에 도시되어 있다. 현 실시예에서 하부 접촉 패드는 통상 4mils×4mils이다. 이와같이 큰 접촉 영역으로, 바이어의 형성 및 위치와 리드(326)의 배치에 대한 정렬 허용오차는 보통 ±2mils 내지±3mils이 되는데, 이것은 통상의 와이어 본딩에 사용되는 정밀 처리에 리드를 접속하기 위한 통상 ±1/2mil 내지 ±1mil의 허용오차보다 큰 것이다.
바이어를 형성하고 리드를 배치하는 단계는 편리한 경우 사진석판술용 표준기계를 사용한 프론트-엔드(front-end)에서 수행될 수 있다. 이러한 금속리드를 배치하기 위한 요건은 통상의 프론트-엔드 작업보다 위치 정렬에 있어 훨씬 덜 엄격하기 때문에, 유전체 및 상부 리드의 패턴을 형성하도록 스크린 프린팅과 같은 바닥(thick-film) 기술을 사용하는 것이 바람직하다. 통상적으로 박막 기술은 정밀기술의 비용에 비해 1/4 내지 1/2 정도다.
제 3 도의 폴리이미드 층(320)이 만일 그 층의 바로 아래에 있는 산화물층에 직접 부착된다면 신뢰할 만하게 접착하지 않는다는 것이 발견되었다. 다이의 일부의 횡단면도가 제 6 도에 도시되었는데, 이 도면에서 기판(6-100)은 실리콘 기판이고, 개구(또는 구멍)(6-200)는 인접한 다이를 분리하는 "스트리트(street)"다. 스트리트의 폭은 0.001인치의 폭을 가진 다이아몬드 소오(saw)로 수행되는 분리 단계에서 소잉 절단을 위한 여지를 제공하기 위해 통상 100미크론(micron)이다.
접촉 패트(6-05)는 그 위에 일련의 개구가 한정되는 것으로 도시된다. 패드(6-05)는 전형적으로 알루미늄으로서 회로의 나머지 부분에 금속화된 스트립(도시않됨)에 의해 연결되고, 또한 SiO2에 인과 다른 첨가제를 더한 종래의 화합물을 포함하는 1미크론 두께의 산화물(6-10)에 의해 둘러쌓여진다. 산화물(6-10)은 초기에 폴리이미드층(6-50)이 직접 인가되는 상면(6-15)을 갖는다. 종래의 시험은 폴리이미드층(6-50)(제 3 도의 층(320))이 종종 접합되지 못하고 리드프레임에 의해 폴리이미드가 하부에 있는 층으로부터 떨어져 나가게 된다는 점에서 상당한 곤란을 보여주었다.
산화물(6-10)은 회로에서 상부 유전층으로서 역할을 한다. 그 산화물은 제 6 도에 도시된 바와같이 기판과 접점들을 피복할 뿐만아니라, 회로 소자들 및 금속화 부분도 피복한다.
회로의 능동소자들의 보호막은 소오스, 드레인 및 능동영역상의 박막 산화물에 의해 실리콘 MOSFET의 통상적인 방법으로 실시되어서, 산화물(6-10)이 보호층으로서가 아니라 순수하게 유전체로서 역할을 하게 한다.
질화물 층(6-20)은, 스트리트(6-200)가 산화물(6-10)을 통해 기판까지 에칭된 후에, 종래의 방법으로 250℃ 플라즈마 보조 CVD에 의해 0.3미크론의 두께로 적층된다. 듀퐁사의 2.525 폴리이미드의 층이 인가되고 잡아늘여져서 비교적 평편한 상면을 형성한다. 스트리트(6-200) 위의 개구(6-55)와, 접점(6-05) 위의 개구(6-45)가 shipley 312 현상재와 같은 종래의 기본적인 용액으로 습윤 에칭되어서 경화안된 폴리이미드를 통해 개구된다. 개구(6-55)와 (6-45)의 상면의 칫수는 각각 100 및 87미크론이다. 개구(6-45)가 개구된 후에, 개구(6-40)가 CF4의 플라즈마 에칭에 의해 질화물 층(6-20)을 통해 개구된다. 개구(6-40)의 전형적인 칫수는, 개구(6-40)가 질화물 층(6-20)에 의해 둘러싸여지고, 산화물(6-10)이 노출하지 않는 75미크론이다.
질화물 층(6-20)의 상면(6-25)에서의 폴리이미드 접착이 산화물(6-10)의 표면(6-15)에서의 폴리이미드 접착보다 상당히 개선되는 것을 발견하였다. 질화물 층(6-20)은 표면(6-25)에서 산화물(6-10)에 잘 접착한다. 그러므로, 질화물 층(6-20)의 기능은 바이어(via)에서 뿐아니라 스트리트들상의 소오 절단부에서 산화물(6-10)을 전체적으로 포위하는 구조를 가지고 폴리이미드의 접착을 개선한다.
[탐침 시험(프로브 테스트)]
다음 주요단계 Ⅱ는 웨이퍼에 여전히 존재하고 있는 개별적인 회로 다이들에 대한 시험이다. 종래의 전기적 웨이퍼 시험 단계는, 작은 탐침들이 입/출력으로 사용되는 접점들에 부착되어 개별적인 칩들이 시험되는 식으로 실행된다. 본 발명의 장점은 폴리이미드의 상면의 금속 리드들이 구형의 접촉패드에서 보다도 상당히 큰 지역을 덮기 때문에 종래의 기술에 사용되는 작은 패드를 가지고 할 때 보다도 이러한 큰 금속 패드로 인해 전기접촉 탐침의 감소된 압력으로도 전기 접점이 쉽게 형성된다는 것이다. 또한, 당신이 접촉지역에 이르기전에 리드들에의 전기접촉을 이룰 수가 있어서 탐침 단계에서 부가적인 융통성이 제공된다. 본 발명으로부터 얻는 중요한 경제적 이익은, 동일한 핀 수를 가진 회로들의 전 패밀리에 대해 표준 패드 어레이를 정합하는데 단일 세트의 탐침 팁만이 필요로 된다는 것이다. 종래의 기술에서는 각각의 칩 설계에 따라 상이한 세트의 탐침 팁들이 필요하였다.
만일 칩이 제 3b 도에서 접점(350)으로 도시된 바와같이(이 접점은 시험될 회로내의 1점에 접근할 수 있도록 형성된 바이어지만 정상적인 접점들중의 하나에는 연결하지 못함) 표준패드 어레이의 외부에 선택적인 전기 접촉 패드를 갖는 경우라면, 그 경우에는 물론 다른 1세트의 탐침핀들이 필요할 것이다.
종래의 웨이퍼 시험에 있어서, 결함있는 칩들이 잉크에 의해 작은 점으로 표시되어서 수동조립시에 쉽게 식별되어서 버려졌다. 본 공정에서는 칩들이 전기적으로 식별된다. 즉, 웨이퍼가 특정 방식으로 배향되고 칩들이 X-Y 매트릭스의 그들의 위치에 의해 식별된다. 개별적인 칩들의 시험 데이터가 중앙 컴퓨터 메모리내에, 또는 플로피 디스크에, 또는 다른 기억매체에 기억되고, 결함있는 칩들이 그 컴퓨터에서 식별된다. 이 공정을 제 2 도에서 웨이퍼 맵핑이라 부른다.
만일 칩이, 대규모 집적회로 어레이에서 행해지는 것 같이, 레이저에 의해 휴즈를 블로우잉(bolwing)하므로서 연결 또는 차단되는 여분의 또는 선택적인 회로의 특징을 갖는다면, 이 공정은 현재 행해지고 있는 것처럼 폴리이미드층이 적층되기전에 행해졌을 것이다. 그러나, 선택적인 서브회로들을 인에이블 또는 디스에이블하거나, 여분의 회로들을 인에이블하여서, 금속스트립들의 폴리이미드층 외측을 통해 위치되는 부가적인 접점들(접점(350)과 유사함)을 통한 접근 수단에 의해서, 또는 후에 폐쇄될 여분의 회로들상에 큰 개구를 갖도록 폴리이미드를 적층함으로서, 전기적으로 행해질 수 있다. 그 경우에, 중앙 컴퓨터가 인에이블되거나 디스에이블된 선택적인 회로들을 식별할 것이고, 시험 탐침을 통해 적절히 휴즈를 블로우잉 한다. 휴즈 블로우잉이 행해질 시점은 물론 선택적이다.
만일 웨이퍼에 식별용 라벨(label)이 이전에 주어지지 않았다면, 이제 컴퓨터에 기억된 시험 데이터와 그 데이터가 발생된 웨이퍼 사이에 연결을 유지하기 위해 웨이퍼에 라벨을 붙일 필요가 있다. 이런 상관 관계를 실행할 많은 방법이 물론 존재하므로, 특정의 방법이 요구될 필요는 없다. 양호한 한가지 방법은 식별용 라벨상에 식별표시, 예를들면, 웨이퍼를 식별하는 광학적 바코드(bar code)를 붙일 수 있다. 다른 방법은 결함있는 칩들의 식별표시가 기억되도록 웨이퍼내에 프로그램 가능한 메모리를 형성하는 것이다. 이 경우, 웨이퍼가 메모리와 함께 필요한 정보를 운반하므로 웨이퍼가 시험 결과로부터 분리될 문제는 존재하지 않는다.
[접합(본딩)]
최종 접합 단계(제 1 도의 단계 Ⅴ, 제 2 도의 리드프레임 고정구 조립, 리드프레임 접합, 리드프레임 고정구 분해)를 위한 조립체가 제 7 도에 분해도로 도시되었다. 이 도면에서 개략적으로 도시된 홀더(7-110)가 정확한 간격으로 14칩들을 유지하고 있는데, 리셉터클(7-225)들 중 2개만 도시된다. 리셉터클(7-225) 위에 칩(7-230)이 위치되고, 그 칩 위에 리드프레임 스트립(5-125)의 일부인 리드프레임(5-100)내의 핑거 접점들(5-122)의 1세트가 위치된다. 리드프레임의 상세한 설명이 이하에 기술된다. 덮개(7-120)가 리드프레임 스트립(5-125)의 에지(5-110) 위를 내리눌러서, 접촉 팁들이 약간 휘어지도록 스트립의 외부를 위치시키기 위해 에지가 셀브(shelve)(7-112)상에 위치된다. 이 휘어짐은 신뢰할만한 접촉이 접합 공정중에 보장되도록 제조 공정중에 팁들의 위치에서 피할 수 없는 변동을 보상하기 위한 것이다. 이 휨은, 칩(7-230)의 상부가 설정량 만큼 셀브(7-112)의 평면위로 돌출하도록 리셉터클(7-230)의 깊이를 만들어줌으로 이뤄진다. 그 휜 량은 0.005인치 내지 0.007인치로, 신뢰할만한 결합 형성을 보장하기 위해 팁 위치의 공칭 변동의 예시적인 몇가지 표준 편차이다. 리드프레임 스트립(5-125)의 에지(5-110)는 덮개(7-120)에 의해 셀브(7-112)로 압박될 것이고, 따라서 팁(5-122)들은 리드들의 탄성 계수에 의해 패드에 대항하여 압박될 것이다.
본 발명에 사용된 전형적인 리드프레임이 제 5 도에 반만 도시되어 있다. 개별적인 리드프레임들은 종래 기술의 표준 공정에서 사용되는 정확한 열보상 특성을 가진 값비싼 합금과는 대조적으로 값싼 구리 합금인 금속 리본으로부터 스탬프된다. 그 리본의 양쪽의 스트립(5-110)들은 실제적인 리드(5-120)를 함께 운반하는 역할을 한다. 리드(5-120)들은 소켓에 끼우거나 표면 장착용의 외형을 가진 외부 단부(5-123)와, 다이에 부착하기 위한 내부 단부(5-122)를 갖는다. 2부분은 접합단계 후에 제거될 세그먼트(5-124)에 의해 결합된다. 구멍들(5-112)이 리드프레임의 위치조정의 기준을 제공한다. 리드세그먼트(5-121)의 각각의 단부에서 리드가 표준 규격의 평편한 접촉 부위를 형성하기 위해서 1/4 원안에서 굽어진(또는 평행 접촉부를 형성하기 위해 두 번 굽어진) 지역(5-122)을 갖는다. 상이한 길이를 갖는 상이한 리드세그먼트(5-121)들의 각각은, 접촉지역(5-122)이 납땜작업 동안 정확히 정렬되게 하기 위해 다이상의 교합 패드들에 대항하여 균일하게 압박받게 되도록, 실질적으로 동일한 탄성계수를 제공하도록 만들어졌다. 리드(5-120)는 리드프레임 리본 제조 이전 단계에서 납땜으로 주석이 입혀졌다.
동일한 핀수를 가진 칩들이 1패밀 리가 유전체 상부상에 동일한 표준 패드 어레이를 갖는 것은 필수적인 것은 아닐지라도 본 시스템의 장점이다. 예를들면, 상이한 크기를 갖는 두 다이(5-130),(5-132)가 리드프레임과 함께 도시된다. 이 때문에, 칩들의 전 패밀리에 대해 오직 하나의 리드프레임 리본만을 갖는 것이 필요하게 되므로 인벤토리(inventory)에서 중요한 절약을 갖는다.
다이의 접촉패드(342)와 팁(5-122)의 모두는 주석입혀졌고, 가열될 준비가 되었다. 증기상 리플로우 납땜 방법이나 응용 가능한 합금을 리플로우하기 위해 재료를 가열하는 다른 수단에 의해 접합이 이뤄진다. 이러한 방법의 대안에는 적외선 가열, 컨베이어 오븐, 고온 가스 가열 또는 레이저 가열 등이 있다. 증기상 리플로우에서, Flourinert FC-71과 같은 액체가 비등점에 유지된다. 이 액체는 비등점이 납땜 온도 이상인 것으로 선택된 것이다. 칩과 리드프레임이 정렬되어 유지된 상태에서 홀더(7-110),(7-120)이 납땜 조립체가 비등점 온도에서 증기로 채워진 콘테이너 또는 오븐 속에 삽입되어 납땜이 녹아서 흘러 접합을 형성할 때까지 그 속에 유지된다. 가열 사이클의 전형적인 시간 길이는 5 내지 15초이다. 비등점 온도는 전형적으로 225℃ 이상 300℃이하다. 대조적으로, 기존 와이어 본딩 단계 및 다이부착 단계는 최고 460℃의 온도에서 수행되고 개별적으로 수행된다. 가열 사이클의 길이를 감소하기 위해서는 접합고정체가 적은 질량을 갖고 많은 구성을 가져서 증기가 납땜 접합부 주위에서 자유롭게 흐르도록 해야 한다. 홀더(7-110),(7-120)은 도면의 복잡성을 감소시키기 위해 간단히 도시했다.
본 발명의 중요한 경제적 장점은 모든 리드들이 동시에 납땜되는 것이다. 이것은 리드들이 하나씩 접합되는 와이어 본딩 방법과는 대조적이다. 납땜 단계에서 16핀 칩에 대한 시간과 비교할 때 28핀 칩에 대한 시간은 더 이상 길어지지 않는다.
[검사]
조립 시퀀스의 다음 단계(제 1 도의 단계Ⅵ)는 선택적인 검사 공정으로서, 납땜 접합의 기계적, 전기적 상태가 검사되는 단계다. 공지의 여러 시험방식이 있는데, 예를들면 접합부의 기계적 강도를 시험하기 위해 칩을 당기고, 전기적 연속성을 시험하기 위해 표준 패드의 에지와 리드프레임상에 탐침을 놓고, 또는 납땜 덩어리를 광학적으로 조사하는 방법이 있다.
제 12 도에 개략적인 형태로 도시된 장치는 광학 시험장치로서, 이 장치에서 리드프레임 스트립이 홀더(7-110)로부터 취해지고 성형 스테이숀으로 운반하기 위해 카세트를 적재하는 공정의 중간 단계로서 검사를 위해 제공된다. 광원(12-2)은 예를들면 반도체 다이오드 또는 반도체 레이저로서, 입력 비임 파워를 측정하는 파워 감시 장치(12-3)를 통과하는 비임(12-11)을 발생한다. 비임(12-11)은 리드팁(5-122)에 있는 납땜과 충돌하여 여러방향으로 반사되는데, 반사된 출력의 정확한 분포는 납땜 덩어리의 상세한 모양에 따라 다르기 때문에 칩마다 달라진다. 두 검출기(12-13)(12-15)는 반사된 광의 일부를 검사한다. 바람직하게, 이러한 검출기들은 강도분포에서의 작은 변동을 집적하기에 충분한 영역을 갖는다. 만일 리드 팁(5-122)이 패드와 접촉되지 않았다면, 부드러운 납땜면 대신에 갭이 존재할 것이므로 매우 적은 광만이 반사될 것이다. 시험을 통과하기 위해서 2검출기(12-15)(12-13)는 모두 감시기(12-3)의 신호의 일부를 수신해야 한다. 그 임계 값은, 생산라인이 처음에 동작될 때, 경험적으로 설정되게 된다.
모든 14칩 상의 모든 리드들이 시험되거나, 14칩 유니트 오직 1리드만이 검사될 수 있음, 또는 그의 다른 방법으로 검사될 수 있다. 시험 회수는 통상의 비용/신뢰도를 고려한 판매에 따라 달라질 것이다. 한가지 적당한 방법은 로봇이 리드프레임 스트립이 비임(12-11)을 일정속도로 통과하도록 그것을 이동시키는 것이다. 검출기(12-15),(12-13)에서의 신호들은 접합이 이뤄져야할 지점에 비임(12-11)이 부딪칠 때 샘플된다. 그러므로, 개별적인 접합부들은 그들이 비임을 통과하는 시간에 의해 판별된다.
[모울드(성형)]
다음 주요단계(제 1 도의 단계 Ⅶ)에서, 14칩이 부착된 리드프레임(5-100)은 사출성형기계로 이동되어 플라스틱 성형되어서 칩이 캡슐화되고 보호된다. 모울딩(성형) 공정은 종래의 방법 및 장치를 사용할 것이다. 본 발명의 한가지 특징은 리드프레임과 접촉 패드 사이의 넓은 접촉 지역이 표준적으로 사용하는 와이어 본딩에 비해 극히 단단해서 칩들의 매우 적은 부분만이 공정중에 손상될 것이고, 칩들은 세심한 주의를 덜 요구하면서 보다 빠른 속도로 이동될 수 있다는 것이다. 또 한가지 장점은 리드들이 동작중에 열을 칩으로부터 방출하는 것이다.
캡슐화된 다이(아직까지 리드프레임내에 있음)가 성형기계로부터 제거된 후에 제 2 도의 선택적인 라벨표시 단계가 실행된다. 다이 식별(dice identity)는 개별적인 다이에 인가되었던 데이터가 측정되었을 때 탐침 시험중에 처음으로 나타났었다. 그 식별은 웨이퍼, 테이프 프레임 및 리드 프레임상에 라벨들에 의해 보존되었고, 컴퓨터는 리드프레임상의 다이 식별을 기록하도록 요구될 때 갱신된다. 각 칩은 레이저 브랜딩 공정 또는 다른 편리한 방법에 의해 식별 라벨, 시험 결과 등을 갖도록 표시된다.
또한, 과잉 플라스틱이 리드들로부터 제거되는 종래의 디정크(dejunk)단계가 이 때에 행해진다.
[트리밍/형성단계]
다음 단계(제 1 도의 단계 Ⅷ)에서, 칩과 리드프레임 조합체는 리본으로부터 분리되고, 리드들이 올바른 정렬상태로 유지하는데 기여했던 간격 세그먼트(5-124)가 절단된다. 만일 리본이 구리 또는 구리 합금의 판으로부터 형성된다면, 연결부분(5-124)을 절단하는 것이 필요하다. 그렇지 않으면 모든 리드들이 함께 짧아질 것이다. 만일 상부에 구리도금된 리드가 형성되었고 플라스틱 지지체가 부분(5-110)을 위해 그리고 리드(5-120)을 지지하는데 사용되고 있는 다른 형태의 리본이 사용되는 경우에는, 부분(5-124)을 플라스틱으로 유지하는 것이 용이하고 리드를 분리시킬 필요가 없을 것이다.
[리드프레임에 대한 상세한 설명]
제 5 도의 도시는 본 발명에 사용 가능한 다이 본딩 원리들에 대해 리드프레임의 일반적인 광범위한 형태를 예시하기 위한 것이다. 보다 상세한 리드프레임의 상세도가 제 8 도에 도시되는데, 제 8a 도는 각각 지점(8-1),(8-2)에 중심 설정된 2리드프레임을 포함한 리드프레임 스트립의 일부분의 평면도이다.
이 도면은 본 발명의 한가지 유익한 특징 때문에 복잡한데, 상기 특징은 인접 프레임들의 외부 부분(5-120)이 중첩하므로(종래의 용어로 "인터디지테이티드(interdigitated)"됨), 리드들이 스탬프되거나 금속리본으로부터 식각될 때 발생되는 조각의 량을 감소시킨 것이다. 또한, 그 부분(5-120)을 리드들(5-120) 사이의 거리의 1/2만큼 매 다른 리드프레임마다 오프세트시켜서 중첩하는 것이 간단할 것이나, 그렇게 하면, 고정구에서 칩위치도 필연적으로 오프세트 되어야 하는데, 이것은 고정 공정에서의 다이 적재를 더욱 복잡하게 한다.
각 16-핀 리드프레임은 4개의 부분품들(10),(10'),(20),(20')로 형성된다. 부분품(10)(10')은, 부분품(20)(20')과 마찬가지로 중심선(8-3) 또는 (8-4)을 중심으로 반사된 거울 영상들이다. 부분품(10)과 부분품(20)의 차이는 결합 스트립(5-124)으로부터 개개의 리드들의 접촉 패드(5-122)까지 연장한 핑거(5-121)의 모양이다. 4리드들(8-11) 내지 (8-14) 및 (8-21) 내지 (8-24)의 두 세트가 제 8a 도에 도시되고 그 리들에 관한 보다 상세한 도면이 각각 제 8b 도 및 제 8c 도에 도시된다.
리드프레임의 완전한 상세도를 보여주기 위해, 도면들의 적당한 부위가 다시 도시된다. 소숫점으로 표시한 수치들은 원점을 구멍(5-112)에 둔 직각 좌표계에서 인치로 표시한 규격이다. 예를들면 부분품(10)의 핑거(8-11)는 (0.2641인치-0.2531인치)인 0.011인치의 폭을 갖고, 핑거(812)로부터 (0.2531인치-0.2413인치)인 0.012인치만큼 분리된다.
핑거들(5-121)은 동일 탄성계수를 갖도록 설계되는데, 이 실시예에서 핑거 팁(5-122)과 패드(342) 사이에 신뢰할 만한 접촉을 보장하기 위해 981dyne에 대해 0.025mm의 휨을 갖는다. 팁(5-122)들은 0.010인치의 곡율 반경을 가지는데 핑거(5-121)들을 휨으로서 형성된다. 그 결과 접촉팁은 공칭적으로 0.01제곱인치가 된다.
도시된 특정 리드프레임 16핀 DIP에 대한 공업 표준 규격에 따르는 외부 리드(5-120)들을 갖는다. 그 재료는 도금하기전에 두께 0.0101+0.0005인치를 갖으며, OLIN 195, 3/4 경도를 갖는다. 납땜 도금은 주석 성분 88% 및 98% 나머지가 납으로서 주석-리드 200-350마이크로인치의 두께로 된다.
제 8a 도의 중심선(8-3),(8-4)들은 0.540인치만큼 분리되어, 14리드프레임들 1세트가 7.75인치의 전체길이를 갖는다.
본 발명의 개시로부터 본 분야에 익순한 자들은 핑거(5-121)들에 대한 여러 가지 다른 설계를 할 수 있다. 핑거(5-121)들이 정확히 동일 탄성 계수를 갖는 것은 본 발명의 실시예에 필수적인 것이 아니고, 실질적인 변화가 가능하다.
리드프레임들을 취급하는 것은 어려운 문제다. 그것들은 깨지기 쉽고, 쉽게 종래의 그리퍼에 의해 잘 부서진다. 그리퍼에 "택타일(tactile)"이란 감지기를 부착하여 사용하지만, 그것들의 가격은 비싸다. 진공식 리프터는 리드프레임에 많은 개구들이 있기 때문에 사용될 수 없다.
제 9a 도 및 제 9b 도는 리드프레임을 리프트하여 정렬시키는 일을 하는 경제적인 그리핑 고정구를 도시한 것이다. 제 9a 도는 분해도이고, 제 9b 도는 조립된 공정구의 측면도다. 제 9b 도를 참조하면, 이 고정구에 사용되는 원리는 그리핑 고정구(9-20)들이 발휘할 수 있는 압력을 감소시키는 "백업바"(9-22)를 사용하는 것이다. 그리퍼(9-20)들 사이에 연결되어 그들을 분리하는 것으로 도시된 스프링(9-26)으로부터 힘이 발생한다. 상이한 위치에 있는 다른 스프링들이나 또는 힘을 발휘하는 다른 방법들이 사용될 수 있다.
리드프레임(9-30)은 바(9-22) 아래에, 그리핑 고정구(9-20)의 연장부(9-23)내의 노치들(9-24) 사이에 위치된다. 제 9a 도에서 볼 수 있는 바와같이, 4개의 노치(9-24)들이 존재한다. 바(9-22)의 바닥과, 노치(9-24)의 바닥 사이의 공칭허용오차(nominal clearance)는 0.15인치이다. 리드프레임(9-30)이 오직 0.010인치 두께를 갖기 때문에 0.05인치의 여유가 존재한다.
그리핑 고정구(9-20)는, 이 고정구(9-20)에 부착된 로울러(9-15)에 대해 콘(cone)(9-14)으로부터의 하방압력에 반응하여 피봇(9-29)을 중심으로 선회운동한다. 콘(9-14)은 세이코(seiko) 회사제로 시판되는 스프링 복귀력을 갖는 공기구동식 실린더(9-10)의 일부분이다. 하우징(9-11)은 실린더(9-13)를 둘러싸고 하단부에 콘(9-14)를 가져서 아암(9-12)상의 구멍단부(9-28)를 통해 피봇(9-29)에 대한 지지를 해준다. 각 피봇(9-29)의 양단부들을 지지하는 4개의 구멍 단부(9-28)들이 있다. 또한 하우징(9-11)은 제 9a 도에서 도시생략된 견고한 지지체를 통해 바(9-22)를 지지한다. 그리핑 고정구(9-20)의 운동은 제 9b 도에서 화살표로 도시되고, 콘(9-14)에 의해 아래쪽으로 편향된 레버들(9-15)을 도시하는 제 9a 도의 상단부에도 도시되어 있다.
제 9a 도에 도시된 고정구(9-20)의 슬롯(9-30)들은 백업바(9-22)에 고정된 지지용의 바(9-32)에 의해 지지되는, 도면에서 개략적으로 도시된 스프링 장착된 플런저들이 통과할 수 있게 한다. 플런저(9-33)의 기능은, 백업바(9-22)가 그것의 정렬핀들에 의해 접합 고정구에 유지되는 것을 방지하기 위한, 하부 접합 고정구(7-110)에 대항하여 압박하는 것이다.
두 정렬핀(9-34)드리 제 9b 도에 도시된다.
핀(9-34)들은 바(9-22)에 대해 접합 고정구(7-112)를 위치시키기 위해 바(9-22)의 대각선상으로 반대되는 모퉁이에 위치된다. 이러한 정렬은 접합 고정구 또는 다이에 리드프레임을 정렬시키지 못하는데, 그 이유는 핀(9-34)들이 통과하는 리드프레임의 구멍들이 너무 크기 때문이다. 정렬은, 도면에 도시생략된 접합 고정구내의 핀, 즉, 리드프레임내의 선택된 구멍에 들어가는 핀에 의해 달성된다. 접합고정구, 리드프레임 및 그리퍼와의 조합은 반드시 접합 고정구내의 정렬 핀들이 리드프레임내의 적당한 구멍들에 들어가기전에 허용오차범위에 있어야 하는데, 이것들을 담당하는 것이 핀(9-34)의 기능이다. 핀들과 구멍들의 정확한 위치에는 항상 오차가 있을 것이어서, 핀(9-34)들은 그들의 교합구멍에 결합한다. 플런저(9-33)들은 핀(9-34)들이 접합고정구로부터 확실히 이탈하도록 하는데, 사용된다. 리드프레임(9-30)은 접합 고정구와 함께 남아있게 되는데, 그 이유는 핀(9-34)들이 통과하는 리드프레임내의 구멍들이 접합 고정구내의 정렬핀들과 결합하는 4개의 구멍들보다 더 큰 허용오차를 가지기 때문이다. 4개의 핀들과 보다 적은 허용차로 인해서 리드프레임(9-30)은 그리퍼가 들려질 때(리프트될 때)보다 견고히 유지된다.
[개별 부품의 부착]
제 4a 도 및 4b 도를 참조하면, 표준패드레이 아웃을 사용하는 다이의 변형이 도시된다. 제 3a 도와 제 3b 도의 표준 패드어레이는 단일 리드프레임이 완성된 크기의 범위에 대해 사용될 수 있도록 매우 작은 칩을 끼우기 위해 규격지워진 사각형 윤곽을 갖는다. 그러나, 상이한 패드 어레이(이것은 집적회로들의 수와 공통임)를 정당화하는 기술적, 경제적인 고려가 있을 수 있다.
예를들면, 제 4a 도는 앞서와 같이 동일기판(310)과 폴리이미드(320)를 갖는 다이를 도시하고 있으나, 패드 어레이는 각각이 칩의 외측으로 설치된 8개의 패드들로 구성된 2열(350)들을 포함한다. 중앙에 빈공간(clear)이 있어서 회로내의 여러점들에 전력공급전압을 분배해주는 버스(353)용의 공간을 제공하는데, 상기 점들중의 하나는 부호 352로 도시된 바이어로서 리드와 접촉하도록 배열 위치들중의 한 위치에 위치된다. 얇은 와이어들을 사용하는 종래 기술과 비교해 볼 때, 버스(353)는 대단히 감소된 저항과 인덕턴스를 제공한다. 마찬가지로, 버스(354)는 패드(351)와 접촉하고 다이에 대해 접지단자를 형성한다.
강인한 폴리이미드층(320)의 다른 장점은, 개별적인 전기소자들, 능동소자나 수동소자가 층(320)의 상부에 위치되고, 바이어들 또는 표준 패드들에 의해 회로에 연결된 것이다. 제 4a 도에서 소자(368)가 바이어(370)(369)들에 연결된 것으로 도시된다. 소자는 큰 크기를 가진 박막(thick film)저항이다(이것은 종래의 집적회로 기술로는 달성하기 어려운 것이다). 또한, 그것은 종래의 표면 장착소자 패키지 법으로 분리 형성되는 소자일 수 있다. 예를들면, 이 소자들은 저항, 커패시터 및 인덕터이다.
커패시터의 한가지 유용한 예가 유닛(355)으로 도시되었는데, 그것은 전원과, 지점(367)에 부착된 도전성 접착제를 사용한 접지 사이에, 그리고 스트립(366)에 연결되는 전하 보존 커패시터이다. 그러한 커패시터들은 회로가 스위치될 경우 안정화 공급전압을 유지하기 위해 종래에는 집적회로 소켓들에 부착된다. 칩과 함께 커패시터를 포함한 것은 명백한 장점이다. 유닛(355)과 같은 소자는 물론 회로 내의 어느 지점이나 연결될 수 있다.
큰 관심을 끄는 한가지 변형은, 동일 기판상에 조립하기 어려운 광학소자 또는 다른 소자들인 개별소자(355)를 사용하는 것이다. 예를들면, 소자(355)는 갈륨 아세나이드 기판을 사용하는 고체 레이저일 수 있으며, 다이(310)는 종래의 실리콘 집적회로일 수 있다. 그 경우에, 광섬유 피그테일(pigtail)이 다른 광학 소자로 통신하기 위해 포함될 것이다.
쉽게 구현될 수 있는 다른 소자는, 고정되거나, 또는 접근구멍이 조정가능한 소자를 위해 캡슐화 플라스틱내에 형성되는 그러한 조정 가능한 소자를 갖는 R-C 타이밍 네트워크거나, 열 부하를 발출할 수 있게 소자(355)의 지역을 사용하는 파워 트랜지스터이다. 열 싱크(heat sink)가 층(320)에 직접 부착되거나 또는 기판(310)의 고전력부로부터 저임피던스 열통로를 제공하는 바이어에 부착될 수 있다.
이러한 다른 소자들은 어떤 종래의 방법으로 부착될 수도 있다. 이것들은 리드프레임의 납땜 전이나 후에 접착성 있게 부착된다(또는 그들은 납땜되고 리드프레임이 접착성있게 부착될 수 있다). 대안으로, 리드프레임과 개별적인 소자들의 납땜이나 글루접합은 리드프레임을 접착제에 의한 접합전에 제위치에 유지함과 동시에 이뤄질 수도 있다.
제 4b 도는 인벤토리에서 상당한 감소를 제공하는 본 발명의 다른 변형이 도시된다. 여기에서 2칩 조립체는 전과 같이 기판(310), 폴리이미드(320) 및 표면 패드들을 갖는 제 1 칩(300')과, 기판(310'), 폴리이미드(320') 및 층(320)상의 접점 어레이(382)와 결합하는 접점 어레이(382')를 갖는 제 2 칩(380)을 포함한다.
대안의 U형 접점 어레이(350')는 칩(380)에 대한 층(320)의 반까지 절감되는 장점을 갖는다. 모든 리드들을 칩(300')의 반까지 가져오기 위해, 리드들의 탄성 계수에 약간의 변화를 허용할 필요가 있다.
접점(350')와 접점(382) 사이에 몇 개의 접속만이 전원과 접지를 위해 도시되었다. 칩(380)은 입/출력을 위해 물론 리드들로 직접 연결할 수 있다. 도시된 경우, 칩(380)은 전력 공급과 접지가 필요한 ROM이고, 어레이(382)의 바이어들을 통해 또는 리드(373)와 같은 표면 리드들을 통해 보다 큰 칩과만 통신한다.
지대한 상업적 이익이 있는 한 특정 응용은 한 ROM을 부가하여 커스토마이즈된(customijed) 단일칩 마이크로컴퓨터와 같은 다용도 칩응용이다. 만일 그 ROM이 이 마스크 옵숀(mask option)이라면, 생산에서의 변동이나 급작한 주문쇄도에 대처하기 위해 커스토마이즈된 마이크로 컴퓨터의 예비 공급품(reserve supply)이 있어야만 하고, 제조자들은 1커스토머를 위해 오직 양호한 칩들의 인벤토리를 유지해야 한다. 그러나 제 4b 도의 실시예에 있어서, 각 커스토머를 위한 인벤토리는, 마이크로 컴퓨터들보다 상당히 값싼 그것의 ROM들일 필요가 있을 뿐이다. 제조자는 물론 모든 커스토머들의 요구를 충족시키기에 충분한 마이크로 컴퓨터 칩들중의 예비품을 유지할 것이다. 인벤토리의 총 가격은 단순히 통계학 법칙 때문에 중앙 예비품보다 작을 것이다.
두 칩 시스템의 한 변형이, 그 안에 주칩(320)이 입력 제어기와 같은 일반화된 시스템이고, 제 2 칩(380)이 각각이 특정 응용에 의해 커스토마이즈된 다수의 대안품들중의 하나인 두 칩을 포함한다. 예를들면, 주칩은 5볼트 논리칩이고, 칩(380)은 모뎀 또는 코더(coder)와 같은 텔리폰인터페이스와 전화 네트워크의 고전업을 견디도록 설계될 수 있다.
플러그 호환성(pulg compatible) 시스템을 위한 상이한 제조자들의 컴퓨터와의 인터페이스와 같은 제 2 칩의 다른 여러 응용과, 또는 병렬 출력 또는 직렬 출력과 같은 표준 논리 기능들중의 한 구현은 본 분야에 익숙한 자들에게는 명백할 것이다.
칩(380)을 부착하는 한가지 편리한 방법은 패들들(382')을 신뢰할 만한 접촉을 위해 고온의 땜납의 충분한 양으로 형성(form)하고, 저온에서 리드와 접합하기전에 접합부를 리플로우(reflow)하는 것이다. 다른 방법은 정렬한 칩(380)을 접착하도록 부착하고, 동시에 접점들의 세트들을 납땜하는 것이다.
[임피던스 매칭된 리드들]
제 10 도 및 제 11 도에 도시된 리드프레임의 다른 형태는 개선된 특징을 갖는 바, 리드들의 임피던스가 칩으로부터 또는 칩으로의 신호의 전송을 개선하기 위해 집적회로 칩이 삽입되는 회로의 나머지 부분과 매칭되는 특정한 값이 된다. 개선된 리드프레임은 제 5 도와 제 8 도에 도시된 것과 동일한 일반적인 형태를 갖는다. 구성에서의 주요차이는, 리드프레임의 재료가 중간에 유전체를 가진 두 도체층을 가진 샌드위치 구성이란 점이다. 유전체의 두께와 리드들의 형태는 소정의 임피던스를 발생하도록 선택된다.
보다 복잡한 리드 구조를 사용하는 이유는 고주파용 집적회로에서 1나노초 펄스의 기본 주파수가 1GHZ이고, 그러한 1펄스를 깨끗이 통과하는데 필요한 대역폭이 13GHZ이기 때문이다.
이런 고주파 체계에서, 집적회로의 패키지는 제한 요소가 되고, 집적회로를 시스템의 나머지 부분과 연결하는 리드의 상승시간은 그 자체가 회로의 대역폭을 제한한다. 그러한 고주파 시스템의 또 한가지 문제점은, 회로들이 나노초 이하의 시간에 응답할 때, 인쇄 회로 소켓 또는 다른 코넥터와 리드 사이에 임피던스 부정합이 오동작을 일으킬 수 있는 반사파의 상승을 가져오는 것이다.
와이어 본딩으로 집적회로들을 부착하는 현재의 방법에 있어서, 1mil의 직경을 가진 작은 와이어가 비교적 넓은 리드프레임을 집적회로 칩에 결합하는데 사용된다. 그러한 작은 직경의 와이어는 물론 그 직경과 관련하여 고인덕턴스를 가지며, 와이어와 리드프레임과의 사이의 임피던스 부정합은 반사파를 발생시키고 또한 대역폭 제한의 원인이 된다.
제 10a 도를 참조하면, 제 5 도와 리드의 외부와 관련하여 일반적으로 도면번호(5-120)로 도시된 리드의 일부가 도시된다. 리드 팁은 제 1 도체(10-2), 유전체(10-6), 제 2 도체(10-4)의 샌드위치 구성을 갖는다. 이 리드 팁은 소켓위에 도시되었는데, 상기 소켓은 리드 팁의 각각의 도체 층들과 전기 접촉을 이루는 제 1 측(10-1) 및 제 2 측(10-3)을 갖는다. 이러한 도체들의 하나는 접지될 것이고 나머지 하나는 신호로 전송할 것이다. 소켓은 리드의 임피던스와 매칭하는 형상을 갖는다. 선택적으로, 제 1 측(10-1) 및/혹은 제 2 측(10-3)은 스프링 부재들(도시되지 않았음)에 의한 스프링 작용을 통해 신뢰할 수 있는 리드와의 기계적 접촉을 제공한다. 이런 샌드위치 구성을 만드는 것은 직접 이뤄질 수 있다. 예를들면, 전체 리드프레임이 두도체를 사이에 적층된 폴리이미드의 판으로부터 형성되고, 리드들이 스탬핑이나 에칭에 의해 성형된다.
표준 스트립 전송전 공식은 Z=120π/(εr s/w)로 표현되는데, 여기에서 εr은 유전 상수이고, s는 두 도체의 분리거리고, w는 리드의 폭이다. 이 공식을 폭이 10mil, 유전체 두께가 5mil, 그 재료가 유전 상수 3.5를 가진 폴리이미드인 예에 적용하면, 특성 임피던스 값은 50오옴으로 계산될 것이다. 이 50오옴은 RF회로에서 통상 사용되는 임피던스와 잘 어울리는 값이다. 본 분야에 익숙한 자들은 임피던스의 다른 소망의 값을 갖도록 상이한 리드구성으로 쉽게 바꿀 수 있을 것이다.
제 10b 도를 참조하면, 리드(5-121)의 팁(5-122)(다이팁)이 도시되었는데, 팁의 부재(10-22),(10-24)는 집적회로 칩상의 접점들과 쉽게 부착하도록 굽어진 도체(10-2)(10-4)이다. 도면번호(10-32)(10-34)로 도시된 바와같은 적당한 접점들은 제 3 도의 설명에서 설명된 바와같은 구성을 갖는 미리 주석입힌 접촉 패드들이다. 전송된 리드(5-122)는 저항(10-35)에 의해 종단되는데, 이 저항은 전송선과 같은 동일 임피던스를 가지며 박막 기술에 의해 형성되는 개별저항이다.
만일 칩이 표면 장착 소자 구성에 사용될 경우라면, 동일 부착 방법이 리드프레임의 외부 팁(5-120)들에 사용될 수 있다.
제 11 도를 참조하면, 제 8 도의 단일 리드(8-22)가 외부 리드 팁(5-120)과 리드 다이 팁(5-121)을 가진 것으로 도시된다. 이 경우, 임피던스 변화에서 최대로 완만한 변화를 주고, 반사파의 최소량을 제공하도록 전체에 걸쳐 동일한 폭을 가진 단일폭 스트립 도체(11-12)가 사용된다. 리드(8-22)의 이런 부분의 몸체(11-10)는 유전체(10A도에서 (10-6))로부터 형성되고, 단일의 작은 스트립(11-12)은 도체로 형성된다. 이런 방법으로, 반사파와 임피던스의 변화, 즉, 전송선의 형태를 바꿈으로 일어날 수 있는 반사파 및 임피던스의 변화가 피해진다. 부가적인 한가지 장점은, 제 5 도의 실시예에서 트림되어 없어지는 세그먼트(5-124)가 이제는 유전체이고, 리드들이 신호 전파에 아무런 부작용없이 플라스틱에 의해 서로서로 부착된 채로 유지되기 때문에 트림 단계가 제거된 점이다. 단일 폭 스트립이 사용되어야 할 필요는 없고, 그 스트립의 횡단면은 문제되는 시스템 응용에 의해 패키지하는 재료의 대역폭에 부과되는 요건에 따라 달라질 수 있다.
본 발명의 실시예에서 처럼 임피던스 매칭된 리드들이 도면에 도시된 것과 같은 형태를 갖을 필요는 없으며, 다른 여러 실시예가 가능하다. 특히, 본 발명을 실시함에 있어서는 리드의 부착부분이 동일한 스프링 변수를 갖도록 성형될 필요가 없다. 또한 리드프레임이 전기한 표준 패드 어레이에 적합할 필요는 없다. 마찬가지로, 리드프레임이 듀얼 인 라인(dual in line) 구성에 적합할 필요도 없다. 여러 구조중 싱글 인 라인 구성이 본 발명에 이용될 수도 있다.

Claims (5)

  1. 외부소자에 집적회로를 접속시키기 위한 외부(5-123)와 반도체 칩상의 접점에 접속되는 부착부(5-122)를 갖는 도전성 리드들중 최소한 1개의 리드 어레이(5-120)와, 상기 외부와 상기 부착부 사이에서 각각 상기 리드 어레이들중 최소한 1개의 리드에 부착되는 최소한 2개의 위치조정부재(5-124)를 구비하여, 상기 리드 어레이의 부착부가 반도체칩에 부착되기전에 소정의 위치에서 유지되고, 상기 리드 어레이의 외부가 외부에 부착되기에 적합한 구조로 유지되는 집적회로용 리드프레임에 있어서, 상기 도전성 리드중 최소한 1개의 리드는 중간 유전체(10-6)의 양측에 제 1 및 제 2 도체(10-2,10-4)가 결합되어 형성된 스트립 전송선이고, 유전체의 두께와 제 1 및 제 2 도체의 폭은 상기 전송선이 소정의 임피던스를 갖도록 형성되고, 상기 스트립 전송선의 부착부(5-122)는 상기 제 1 및 제 2 도체가 상기 반도체 칩상의 접점(10-32,10-34)에 접합하기에 적합한 동일평면상의 상응하는 제 1 및 제 2 부착 팁(10-22,10-24)을 형성하도록 굽혀져 있는 부착지점에서 종단되는 것을 특징으로 하는 집적회로용 리드프레임을 구비하는 집적회로 패키지의 리드를 수용하기에 적합한 콘텍터 어레이를 갖는 직접 회로용 소켓에 있어서, 상기 각각의 콘넥터 어레이(10-6')는 한쌍의 유전체에 의해 분리되는 도체(10-1,10-3)를 구비하여, 상기 리드프레임의 임피던스와 매칭되는 소정의 임피던스를 갖는 스트립 전송선을 형성하도록 성형하고, 상기 콘넥터 어레이의 적어도 일부중 1개의 도체는 공통 단자에 접속되는 것을 특징으로 하는 집적 회로용 소켓.
  2. 제 1 항에 있어서, 상기 콘넥터 어레이용의 한쌍의 도체는 집적회로 리드의 기계적 삽입을 위해 상기 도체들간에 갭을 형성하도록 상기 유전체보다 위로 연장되어 있는 것을 특징으로 하는 집적 회로용 소켓.
  3. 외부소자에 집적회로를 접속시키기 위한 외부(5-123)와 반도체 칩상의 접점에 접속되는 부착부(5-122)를 갖는 도전성 리드들중 최소한 1개의 리드 어레이(5-120)와, 상기 외부와 상기 부착부 사이에서 각각 상기 리드 어레이들중 최소한 1개의 리드에 부착되는 최소한 2개의 위치 조정 부재(5-124)를 구비하여, 상기 리드 어레이의 부착부가 반도체 칩에 부착되기전에 소정의 위치에서 유지되고, 상기 리드 어레이의 외부가 외부에 부착되기에 적합한 구조로 유지되는 집적 회로용 리드프레임에 있어서, 상기 도전성 리드중 최소한 1개의 리드는 중간 유전체(10-6)의 양측에 제 1 및 제 2 도체(10-2,10-4)가 결합되어 형성된 스트립 전송선이고, 유전체의 두께와 제 1 및 제 2 도체의 폭은 상기 전송선이 소정의 임피던스를 갖도록 형성되고 상기 스트립 전송선의 부착부(5-122)는 상기 제 1 및 제 2 도체가 상기 반도체칩상의 접점(10-32,10-34)에 접합하기에 적합한 동일 평면상의 상응하는 제 1 및 제 2 부착팁(10-22,10-24)을 형성하도록 굽혀져 있는 부착지점에서 종단되는 것을 특징으로 하는 집적 회로용 리드프레임.
  4. 제 3 항에 있어서, 상기 최소한 2개의 위치 조정 부재(5-124)는 상기 중간 유전체로부터 형성되고, 그 각각의 위치 조정 부재는 상기 리드 어레이의 인접 리드들에 접속되는 것을 특징으로 하는 집적 회로용 리드프레임.
  5. 제 3 항에 있어서, 상기 스트립 전송선의 외부(5-123)는 상기 제 1 및 제 2 도체가 표면 장착 접합에 동일평면상의 상응하는 제 1 및 제 2 부착팁을 형성하도록 굽혀져 있는 외부단부에서 종단되는 것을 특징으로 하는 집적 회로용 리드프레임.
KR1019850700327A 1984-03-22 1985-03-19 집적 회로용 리드프레임 및 소켓 KR930010075B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US59216084A 1984-03-22 1984-03-22
US592,160 1984-03-22

Publications (1)

Publication Number Publication Date
KR930010075B1 true KR930010075B1 (ko) 1993-10-14

Family

ID=24369561

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019850700327A KR860700076A (ko) 1984-03-22 1985-03-19 임피던스 매칭된 리드들
KR1019850700327A KR930010075B1 (ko) 1984-03-22 1985-03-19 집적 회로용 리드프레임 및 소켓

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019850700327A KR860700076A (ko) 1984-03-22 1985-03-19 임피던스 매칭된 리드들

Country Status (5)

Country Link
EP (1) EP0176557B1 (ko)
JP (1) JPS61502225A (ko)
KR (2) KR860700076A (ko)
DE (1) DE3581576D1 (ko)
WO (1) WO1985004522A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010002427A (ja) * 2006-08-09 2010-01-07 Epson Toyocom Corp 慣性センサ、慣性センサ装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826069B1 (ko) * 1968-03-04 1973-08-04
JPS5318868B2 (ko) * 1971-08-04 1978-06-17
JPS54132166A (en) * 1978-04-05 1979-10-13 Nec Corp Socket for semiconductor device
ZA812893B (en) * 1980-05-12 1982-05-26 Ncr Co Integrated circuit package having a plurality of pins for providing external electrical connections
JPS5745940A (en) * 1980-09-02 1982-03-16 Nec Corp Semiconductor device
JPS57141946A (en) * 1981-02-27 1982-09-02 Hitachi Ltd Semiconductor device
JPS5818949A (ja) * 1981-07-28 1983-02-03 Nec Corp 半導体装置
EP0072644B1 (en) * 1981-08-14 1986-03-26 AMP INCORPORATED (a New Jersey corporation) Semiconductor chip carrier

Also Published As

Publication number Publication date
WO1985004522A1 (en) 1985-10-10
EP0176557A4 (en) 1987-06-03
KR860700076A (ko) 1986-01-31
DE3581576D1 (de) 1991-03-07
EP0176557A1 (en) 1986-04-09
EP0176557B1 (en) 1991-01-30
JPS61502225A (ja) 1986-10-02

Similar Documents

Publication Publication Date Title
KR930002811B1 (ko) 동시 접합 작업에 적합한 집적회로 리드 프레임
US4685998A (en) Process of forming integrated circuits with contact pads in a standard array
KR940000741B1 (ko) 집적 회로의 자동 조립
US6284554B1 (en) Process for manufacturing a flip-chip integrated circuit
EP0460131A1 (en) Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication
KR960009090B1 (ko) 표준 배열의 접촉 패드를 가진 집적회로
KR930010075B1 (ko) 집적 회로용 리드프레임 및 소켓
US4597714A (en) Robot gripper for integrated circuit leadframes
JP2003287559A (ja) 半導体装置の製造方法
WO1985004521A1 (en) Integrated circuit add-on components
WO1985004519A1 (en) Nitride bonding layer
WO1998036455A1 (en) A diode array