CN105895603A - 具有衬底隔离和未掺杂的沟道的集成电路结构 - Google Patents

具有衬底隔离和未掺杂的沟道的集成电路结构 Download PDF

Info

Publication number
CN105895603A
CN105895603A CN201510673795.7A CN201510673795A CN105895603A CN 105895603 A CN105895603 A CN 105895603A CN 201510673795 A CN201510673795 A CN 201510673795A CN 105895603 A CN105895603 A CN 105895603A
Authority
CN
China
Prior art keywords
substrate
projection
chip
conductive
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510673795.7A
Other languages
English (en)
Other versions
CN105895603B (zh
Inventor
江宗宪
庄其达
曾明鸿
陈承先
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105895603A publication Critical patent/CN105895603A/zh
Application granted granted Critical
Publication of CN105895603B publication Critical patent/CN105895603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种集成电路(IC)结构。IC结构包括：具有形成在一个表面上的多个导电部件的第一衬底；以及与第一衬底机械接合并且电连接的多个芯片。芯片的第一芯片具有附接至导电部件的第一导电部件的第一凸块。第一凸块在与第一衬底的表面平行的平面中具有伸长的截面。第一衬底和第一芯片以使得第一凸块的长轴定向为指向第一衬底的中心位置并且指向远离第一芯片的中心位置的配置接合。本发明涉及具有衬底隔离和未掺杂的沟道的集成电路结构。

Description

具有衬底隔离和未掺杂的沟道的集成电路结构
本申请涉及于2010年10月21日提交的标题为“Centripetal Layout for Low Stress CHIP Package”的代理卷号为“24061.1647”的美国专利申请。如同本文中完全陈述的，其全部内容结合于此作为参考以用于所有目的。
技术领域
本发明涉及具有衬底隔离和未掺杂的沟道的集成电路结构。
背景技术
集成电路通常形成在诸如半导体晶圆的衬底上。接合凸块(迹线上凸块)是集成电路中的互连结构的一部分。凸块提供到集成电路器件的接口，通过该接口可以制造至器件的电连接。传统的技术可以使用热压或热超声引线接合以及本领域已知的其他技术而用于提供从封装件终端至集成电路的连接。
诸如倒装芯片的芯片互连技术也被称为可控塌陷芯片连接或其缩写C4，利用已经沉积至芯片输出接触件上的焊料尖端将半导体器件互连至外部电路。在最终的晶圆处理步骤期间，焊料凸块沉积在晶圆的顶侧上的芯片焊盘上。为了将芯片安装至外部电路(例如，电路板或另一芯片或晶圆)，翻转该芯片使得其顶侧朝下，以及芯片的接触焊盘与外部电路上的匹配焊盘重叠，以及然后对倒装芯片和支撑外部电路的衬底之间的焊料进行回流以完成互连。与引线接合形成对比，在引线接合中，垂直安装芯片并且引线用于将芯片焊盘互连至外部电路。因为芯片恰好位于电路板上，因此最终完成的倒装芯片封装件比基于传统载体的系统小得多。当互连引线更短时，大大减小了电感和电阻热。因此，倒装芯片允许更高速度的器件。
在高密度倒装芯片互连中的最近趋势已导致使用圆形或类圆形铜柱焊 料凸块以用于CPU和GPU封装。铜柱焊料凸块是对于传统的焊料凸块的引人注目的替代，因为它们提供了不依赖接合引线间距的固定的间隔(stand-off)。这很关键，因为大多数的高密度电路底部填充有各种粘性聚合物类粘合剂混合物，并且更小的间隔可以导致底部填充粘合剂在管芯下方流动困难。
然而，传统的圆形铜柱焊料凸块具有若干不利特征。一个是圆形铜柱焊料凸块的尺寸增加至互连结构，从而限制了用于互连的金属迹线的间距大小。因此，目前的圆形焊料凸块将最终变成IC产业中连续器件缩小的瓶颈。
另一个不利特征是在封装电路以及下面的层处的机械应力。这种应力来源于芯片和封装结构的不匹配的热膨胀。在具有超低K(ELK)介电层(当K小于3)的电路中，应力特别关键。封装已变得越来越脆弱，导致层分离。
此外，在焊料凸块与焊盘界面处的大电流密度有助于电迁移和电应力。来自电迁移的损坏的类型的实例包括焊点中的微裂缝和接合层中的分层。
因此，期望一种允许高密度间距的低应力互连电路。
发明内容
为了解决现有技术中的问题，根据本发明的一个方面，提供了一种集成电路(IC)结构，包括：第一衬底，具有形成在一表面上的多个导电部件；以及多个芯片，与所述第一衬底机械接合并电连接，其中，所述芯片的第一芯片具有附接至所述导电部件的第一导电部件的第一凸块，所述第一凸块在与所述第一衬底的所述表面平行的平面中具有伸长的截面，并且所述第一衬底和所述第一芯片以使得所述第一凸块的长轴定向为指向所述第一衬底的中心位置并且指向远离所述第一芯片的中心位置的配置接合。
在上述IC结构中，所述第一导电部件是伸长的并且与所述第一凸块同轴。
在上述IC结构中，所述第一芯片包括在所述平面中具有伸长的截面的第二凸块并且所述第二凸块附接至所述导电部件的第二导电部件，所述第 二凸块的长轴与所述第一凸块的长轴不同地定向，以及所述第二凸块的长轴指向所述第一衬底的中心位置并且指向远离所述第一芯片的中心位置。
在上述IC结构中，所述第一凸块通过焊料附接至所述第一导电部件，以及所述第一衬底还包括具有暴露出所述第一导电部件的开口的阻焊层。
在上述IC结构中，所述第一凸块包括导电柱以及形成在所述导电柱上的焊料材料。
在上述IC结构中，所述第一衬底选自由封装衬底、印刷电路板、中介板和半导体衬底组成的组。
在上述IC结构中，所述芯片的每个均包括：半导体衬底，多个器件，形成在所述半导体衬底上，以及互连结构，位于所述多个器件上方并且配置为将所述多个器件连接至功能电路。
根据本发明的另一方面，还提供了一种集成电路(IC)结构，包括：第一衬底，具有形成在一表面上的多个导电部件；以及多个芯片，与所述第一衬底机械接合并电连接，其中，所述芯片的第一芯片具有分别附接至所述导电部件的第一子集的导电凸块的第一子集，所述导电凸块的第一子集在与所述表面平行的平面中具有伸长的截面，并且所述第一芯片和所述第一衬底以使得所述第一芯片的中心位置在顶视图中远离所述第一衬底的中心位置并且所述导电凸块的第一子集具有定向为基本指向所述第一衬底的中心位置的相应的长轴的配置接合。
在上述IC结构中，所述芯片的第二芯片具有附接至所述导电部件的第二子集的所述导电凸块的第二子集，所述导电凸块的第二子集在所述平面中具有伸长的截面，以及所述第二芯片和所述第一衬底以使得所述第二芯片的中心位置在顶视图中远离所述第一衬底的中心位置并且所述导电凸块的第二子集定向为具有指向所述第一衬底的中心位置的相应的长轴的配置接合。
在上述IC结构中，所述导电部件的第一子集分别接合至所述导电凸块的第一子集。
在上述IC结构中，所述导电部件的第一子集是伸长的，所述导电凸块的第一子集是伸长的，以及所述导电部件的第一子集分别与所述导电凸块 的第一子集是同轴的。
在上述IC结构中，所述导电凸块的第一子集通过焊料附接至所述导电部件的第一子集，以及所述第一衬底还包括具有暴露出所述导电部件的第一子集的开口的阻焊层。
在上述IC结构中，所述导电凸块的第一子集和所述导电部件的第一子集通过焊料接合或共晶接合中的一种接合在一起。
在上述IC结构中，每个所述导电凸块的第一子集均包括导电柱和形成在所述导电柱上的焊料材料。
在上述IC结构中，所述第一衬底选自由封装衬底、印刷电路板、中介板和半导体衬底、介电衬底、陶瓷衬底和玻璃衬底组成的组。
在上述IC结构中，每个所述导电部件是迹线或导电焊盘中的一种；其中，所述导电部件包括选自由铜、铜/镍合金、铜-IT(浸Sn)和铜-ENEPIG(化学镀镍化学镀钯浸金)、铜-OSP(有机可焊性保护剂)、铝、铝/硅/铜合金、钛、氮化钛、钨、金属硅化物、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅以及它们的组合组成的组中的材料。
根据本发明的又一方面，还提供了一种制造集成电路(IC)结构的方法，包括：接收IC设计布局，所述IC设计布局限定了多个导电凸块；以及当芯片接合至封装衬底后，根据所述芯片和所述封装衬底之间的配置重新成形所述IC设计布局上的所述导电凸块的第一导电凸块，从而生成修改的IC设计布局，其中，所述第一导电凸块具有伸长的截面，所述伸长的截面沿着第一长轴具有第一长度，并且所述第一长轴具有第一方位，所述第一方位与从所述配置中的所述芯片的所述第一导电凸块至所述封装衬底的中心位置限定的第一方向平行。
在上述方法中，还包括根据所述修改的IC设计布局在所述芯片上形成所述导电凸块。
在上述方法中，还包括通过接合工艺将所述配置中的所述芯片的导电凸块接合至所述封装衬底的导电部件。
在上述方法中，当朝向所述芯片和所述封装衬底之间的接合平面观察时，所述配置中的所述芯片的中心位置不与所述封装衬底的中心位置重叠， 以及所述第一长轴与从所述芯片的所述第一导电凸块至所述芯片的中心位置的方向不平行。
在上述方法中，还包括将第二芯片接合至封装衬底，从而形成多芯片模块。
在上述方法中，在形成所述导电凸块之前，还包括根据接合工艺期间的所述第一导电凸块至所述封装衬底的偏移，对所述修改的IC设计布局中的所述第一导电凸块进行复位，其中，使用热模型以模拟所述接合工艺来确定所述偏移，所述接合工艺包括热操作以将所述芯片接合至所述封装衬底。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一些实施例构建的集成电路结构的顶视图。
图2是根据一些实施例构建的图1中的集成电路结构的截面图。
图3A是根据一些实施例构建的图1中的集成电路结构的部分的截面图。
图3B是根据一些实施例构建的图1中的集成电路结构的部分的截面图。
图4至图8是根据各个实施例构建的图1中的IC结构的迹线上凸块结构的顶视图。
图9是根据一些实施例构建的图1中的集成电路结构的部分的顶视图。
图10是根据一些实施例构建的集成电路结构的顶视图。
图11是根据一些实施例构建的集成电路结构的顶视图。
图12是根据一些其他实施例构建的集成电路结构的顶视图。
图13是根据一些实施例构建的图12中的集成电路结构的部分的顶视图。
图14是根据一些实施例的集成电路制造方法的流程图。
图15是根据一些实施例的方法的流程图。
具体实施方式
本发明大体涉及集成电路(IC)结构和相应的制造方法，并且更具体地，涉及多芯片模块。
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，为了便于描述，使用诸如上/下、顶部/底部、和垂直的/水平的描述性术语并且不提供限制于绝对方向的任何限制。例如，上层和下层可以表示相对于衬底或形成在衬底上的集成电路的相对关系，而不是绝对方向。
图1示出了根据一些实施例构建的集成电路(IC)结构100的顶视图。图2是根据一些实施例的IC结构100的截面图。IC结构包括第一衬底102。在一些实施例中，第一衬底102是选自由封装衬底、印刷电路板、中介板和半导体衬底组成的组中的衬底。在一些其他实施例中，第一衬底102是选自由封装衬底、印刷电路板、中介板、半导体衬底、介电衬底、陶瓷衬底和玻璃衬底组成的组中的衬底。
IC结构100包括两个以上的IC芯片104，诸如图1中示出的示例104A、104B和104C。芯片104接合至第一衬底102并且电连接至第一衬底102。每个IC芯片104是形成在单个半导体衬底中的集成电路。每个芯片104是半导体晶圆的部分，并且具有形成在其上的集成电路。例如，在制造半导体晶圆后，通过切割穿晶圆上的划线将晶圆分成多个芯片。在一些实施例 中，每个芯片104均具有形成在其上的相应的电路。
作为示出的实例，芯片104包括半导体衬底、形成在半导体衬底上的各种器件和形成在器件上并且连接器件以形成集成电路的互连结构。在一些实施例中，器件包括晶体管(诸如场效应晶体管)、传感器(诸如图像传感器)、存储器单元(诸如随机存取存储器单元)、二极管、无源器件(诸如电阻器、电容器和/或电感器)和/或其他器件。每个芯片104(诸如104A、104B和104C)可以包括不同的电路。多个芯片104接合至第一衬底102和电连接至第一衬底102以形成用于多个芯片的期望功能的功能电路。在一些实施例中，芯片104具有形成在相应正面上并且被翻转以与第一衬底102接合的电路，从而使得电路夹在第一衬底102和芯片半导体衬底之间。
IC结构100还包括迹线上凸块结构106，迹线上凸块结构106用作第一衬底102和芯片104之间的接合部件和电连接件。特别地，芯片104的每个均包括形成在芯片的接合表面上的多个导电凸块108。导电凸块108通过互连结构连接至芯片的器件。第一衬底102包括形成在第一衬底102的接合表面上的多个导电部件(迹线或互连部件)110。第一衬底102还可以包括形成在其上的互连结构。例如，印刷电路板可以用作第一衬底并且包括它的互连结构。迹线110连接至第一衬底102的互连结构和延伸至将与一个凸块接合的位置。凸块108和迹线110机械接合在一起并电连接以形成迹线上凸块接合结构106。
在一些实施例中，迹线包括选自由铜、铜/镍合金、铜-IT(浸Sn)和铜-ENEPIG(化学镀镍化学镀钯浸金)、铜OSP(有机可焊性保护剂)、铝、铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅以及它们的组合组成的组中的材料。
如图1所示，在顶视图中，第一衬底102具有几何中心112。相比之下，在顶视图中，每个芯片104具有其自己的几何中心(未在图1中示出)。例如，具有矩形几何结构的芯片具有它的几何中心，该几何中心位于与相对边缘(分别沿长轴和正交轴)具有相等距离的位置处。在本实施例中，在顶视图中，芯片104的几何中心不与第一衬底102的几何中心112重叠， 或芯片104的几何中心与第一衬底102的几何中心彼此远离。在一个特定的实例中，一个芯片104的中心可以与第一衬底102的中心112重叠。由于各个芯片直接设置在第一衬底102的不同位置处并且直接接合至第一衬底102，在顶视图中其余的芯片不能与第一衬底102同心。一般来说，芯片104的中心与中心112不重叠。
为了更好的解释，芯片104的凸块108也在图1中示出，即使它们在顶视图中由于被相应的芯片半导体衬底覆盖而不可见。凸块108在截面图(或在顶视图中)具有伸长的形状。因此，每个凸块108具有长轴和短轴。此外，每个凸块108定向为使得每个凸块108的长轴指向第一衬底的102的中心112。图1中的虚线示出了一个凸块108的长轴在指向中心112的方向上定向。由于芯片104的中心不与中心112重叠，因此芯片的凸块108基本上不定向为朝着芯片的中心。一个芯片的小数目的凸块当它们指向中心112时可能碰巧指向芯片的中心，但是大部分凸块108定向为指向远离芯片的中心的方向。然而，芯片104的所有的凸块108基本上是指向中心112。这在图9中进一步说明了，图9为根据一些实施例的IC结构100的部分的顶视图。特别地，当芯片104A接合至第一衬底102时，芯片104A的中心166配置为在顶视图中远离第一衬底102的中心112。以凸块108A为例，伸长的凸块108A定向为使得其长轴168定向为指向中心。然而，从凸块108A至芯片中心166的方向170与长轴168不平行，而是具有角度。
此外，每个凸块均有它自己相应的方位。由于各个凸块均设置在不同的方位上并且均定向为朝向中心112，所以凸块具有相应的方位以满足这些需求。
在本实施例中，形成在第一衬底102上的迹线110与集成到第一衬底102的芯片104的凸块108配对。这些配对的凸块108和迹线110分别接合在一起，以形成迹线上凸块接合结构106，从而将芯片104集成到第一衬底102以形成多芯片模块。当芯片104接合至第一衬底102时，配对的凸块108和迹线110设计为使得凸块108与配对的迹线110重叠(诸如与配对的迹线110的端部重叠)以用于适当接合。在一些实施例中，凸块108和导电部件110设计为使得当芯片104翻转和设置在第一衬底102上时， 配对的凸块108和迹线110的接合部分分别基本上重叠。在随后的接合工艺期间，可以使用热工艺并且由于第一衬底102和芯片104的不同的热膨胀系数，热工艺可能引起凸块和导电部件之间的接合应力。在一些其他实施例中，考虑到热膨胀，芯片104和/或第一衬底102被设计为具有偏移，从而使得配对的凸块108和迹线110的接合部分接合在一起以补偿第一衬底102和芯片104之间的失配。
迹线110也设计为具有伸长的形状并且迹线110的接合部分分别与配对的凸块108同轴地定向。特别地，迹线110的接合部分的长轴定向为沿着配对的凸块108的长轴，从而形成具有最大接合面积和接合强度的迹线上凸块接合结构106。
图3A是根据一些实施例构建的IC结构100的部分的截面图。具体地，在图3中包括示例性芯片104和示例性迹线上凸块接合结构106(诸如图2的虚线113所示出的一个)以示出更详细的部件。参考图1至图3进一步描述IC结构100。
芯片104包括芯片衬底114。在一些实施例中，芯片衬底114是半导体衬底，诸如半导体晶圆的一部分。在本实例中，芯片衬底114是硅衬底。在一些其他实例中，芯片衬底114可以包括其他半导体衬底(诸如蓝宝石衬底)，包括其他半导体材料(诸如锗、锗硅、碳化硅或砷化镓)或包括绝缘体上硅(SOI)衬底。芯片104也包括在芯片衬底114上形成的各种器件(诸如晶体管、二极管、传感器和/或无源器件)。
芯片104还包括形成在芯片衬底上的互连结构116并且互连结构116设计为将器件连接至功能电路。互连结构116包括用于电连接的各种导电部件(诸如金属线、金属接触件和金属通孔部件)和用于隔离的一种或多种介电材料。在一些实施例中，该互连结构116包括多个金属层。具体地，该互连结构116包括与凸块108连接的导电部件118。在一些实例中，导电部件118是在互连结构116的一个金属层(诸如顶部金属层)中的金属部件。在一些其他实例中，导电部件118是电连接到互连结构116的接合焊盘。导电部件118可以包括铜、铝、其他合适的导电材料或它们的组合。芯片104也可包括形成在互连结构116上的钝化层并且钝化层被设计为向 电路(器件和互连结构116)提供钝化，从而使得电路免受环境损害(诸如水分降解)。
在接合工艺之后形成迹线上凸块接合结构106并且迹线上凸块接合结构106包括接合在一起的凸块108和迹线(导电部件)110。在一些实施例中，凸块108包括诸如铜柱的导电柱121或其他金属或金属合金的导电柱。导电柱121在一端处电连接至导电部件118(诸如穿过钝化层120，或更具体地，穿过该钝化层120的开口)。导电柱121在另一端处通过界面层122附接至焊料尖端124。然后翻转芯片104以面向第一衬底102的迹线110。在一些实施例中，该第一衬底102可以进一步包括阻焊层(或焊料掩模层)125以用于保护，诸如保护第一衬底102的非接合区免受焊料的影响。在进一步的实施例中，图案化阻焊层125以形成开口，从而使得迹线110暴露以与凸块108接合。
迹线上凸块接合结构106可以具有不同的设计(诸如用于更好的接合效果的不同的材料层)和其他集成考虑因素(诸如电连接和钝化)。图3B示出了根据一些其他实施例构建的IC结构100的部分的截面图。导电柱121通过一个或多个额外的导电材料层126(诸如凸块下金属化层(UBM))连接到互连结构116(具体地，连接至导电部件118)。UBM 126可以通过凸块金属提供至导电部件118的低电阻电连接、至导电部件118和钝化层120的良好的粘附、气密密封，UBM 126可以防止其他凸块金属扩散到IC内，以及UBM 126是可润湿的。UBM需要多个不同的金属层，诸如粘附层、扩散阻挡层、可焊层和氧化阻挡层。在一些实施例中，UBM 126包括钛、铬、铝、铜、镍、金、一种或多种以上金属的合金或每个都作为以上金属和合金的组合的多层膜堆叠件。在进一步的实例中，UBM 126包括粘附层(诸如Ti/Cr/Al层)；扩散阻挡层(诸如Cr:Cu层)和焊料可润湿层(诸如Cu/Ni:V层)。
根据不同的实施例，参考其他图进一步描述凸块108和迹线110的几何结构以及凸块108和迹线110的相对位置和尺寸。
参考图4，图4是根据一些实施例的IC结构100的部分的顶视图。凸块108设置在配对的迹线110的接合部分上。凸块108具有伸长的形状， 伸长的形状在第一方向128A上跨越第一尺寸D1并且在第二方向128B上跨越第二尺寸D2。D1大于D2。因此，凸块108的沿着第一方向128A的轴称为长轴以及凸块108的沿着第二方向128B的轴称为短轴。在一些实施例中，沿着短轴，迹线110的接合部分跨越的尺寸小于凸块108的对应的尺寸D2。凸块108可以具有不同的形状。
参考图5，示出了与伸长的迹线上凸块接合结构的实施例一致的三个示例性结构的顶视图。结构130包括形成在迹线110上的凸块108，凸块成型为具有两个凸起的弯曲侧边的矩形。矩形的伸长的轴同轴延伸，即，与迹线110的轴平行或接近平行。结构132包括形成在迹线110上方的椭圆形凸块108。椭圆的长轴也与迹线110同轴。同样，结构134包括形成在迹线110上方的胶囊形凸块108。凸块108的长轴也与迹线110同轴。伸长的凸块的长轴对准于迹线方向以使凸块的侧部空间最大化至最接近的相邻迹线。以上描述的这一实施例的特征允许更密集的图案化的凸块和接合间距并且因此允许更紧凑的金属间隔设计规则。
在一些实施例中，IC结构100具有混合配置，该混合配置包括芯片104的一个子集和芯片104的另一子集，芯片104的一个子集具有如上所述配置和定向的伸长的凸块108，芯片104的另一子集具有不同地设计的凸块，诸如在顶视图中具有圆形或方形形状的凸块。图10示出了具有混合配置的IC结构100的顶视图。在图10中，IC结构100包括示例性芯片104A和104B，芯片104A和104B设计为具有定向为朝向第一衬底102的中心112的伸长的凸块。IC结构100还包括示例性芯片180，芯片180具有传统的凸块182，诸如具有在正交轴具有基本相似的尺寸的圆形、方形或其他形状的凸块，这些凸块共同地称为对称的凸块。在混合IC结构100中，具有伸长的凸块的芯片104设计为类似于在图1中示出的那些芯片。例如，伸长的凸块108定向为朝向中心112和与相应的迹线110同轴。
图6示出了在各个实施例中的迹线上凸块接合结构的顶视图。具体地，芯片的一个子集中的凸块可以是伸长的或芯片的另一子集中的凸块可以是对称的。结构136包括在短轴上具有相同尺寸的迹线110和凸块108(由于凸块108与迹线110完全重叠，因此凸块108不可见)。结构138包括 迹线110和具有圆形形状的凸块108。结构140包括迹线110和具有方形形状的凸块108。结构140包括迹线110和具有方形形状的凸块108。如图6所示，在诸如142、144和146的其他结构中，凸块108具有不同的形状。
在迹线上凸块接合结构中，凸块108和迹线110可以具有不同的相对尺寸。图7示出了根据各个实施例的迹线上凸块接合结构的顶视图。在结构150中，伸长的凸块108在短轴上具有比迹线的尺寸更大的尺寸。在结构152中，伸长的凸块108在短轴上具有与迹线的尺寸相同的尺寸。在结构154，伸长的凸块108在短轴上具有比迹线的尺寸更小的尺寸。
在迹线上凸块接合结构中，凸块108和迹线110可以以不同的配置定位和重叠。图8示出了胶囊凸块与迹线的相对位置。伸长的凸块可以设置为悬垂于迹线的中心(在160中)、在一侧处仅与迹线的一部分重叠(在162中)或在迹线的中间(在164中)。
在图11中根据一些实施例进一步示出了具有迹线上凸块接合结构的IC结构100的部分和它的配置。在图11中，没有标记各个芯片并且为了更好地理解和与在后文中将被介绍的其他IC结构相比较，示出了凸块108和相应的迹线110。在进一步的实施例中，迹线110的布线能力受到凸块108的限制。
虽然以上在各种实施例中描述的IC结构包括迹线上凸块接合结构，但是其不旨在限制本发明的范围。可以结合诸如焊盘上凸块接合结构的其他接合结构。根据一些实施例，在图12中示出的IC结构190是顶视图并且在图13中示出的是截面图。IC结构190包括焊盘上凸块接合结构以将多个芯片104接合至封装衬底102。同样在图12中，未标记各个芯片，并且示出了凸块108和相应的焊盘192以便更好地理解。与在上文中结合各个图(图1至图2、图3A、图3B、图4至图10)描述和在各个图中示出的相比，在图12和图13中示出的IC结构190通过基本上相同的步骤和工艺制成并且包括基本上类似的结构。因此，此处可以不再重复如上文描述的用于制造图12和图13中示出的结构的步骤以及图12和图13中示出的部件以避免冗长的描述，但都完全适用于本实施例中。与在图1至图2、图3A、图3B、图4至图10中示出的那些相同或基本类似的元件被相同或相 似地标号并且具有与上文结合图1至图2、图3A、图3B、图4至图10描述的相同或相似的结构、功能和制造工序。具体地，凸块108具有伸长的形状，伸长的形状具有朝向封装衬底102的中心112的长轴。在一些实施例中，IC结构190具有进一步包括芯片104的第一子集和芯片的第二子集的混合结构，芯片104的第一子集具有朝向中心112的伸长的凸块并且芯片的第二子集具有传统的凸块。在一些实施例中，导电部件118(以及凸块108)预先偏移以用于热补偿。
封装衬底102包括多个接合焊盘192(而不是迹线)，多个接合焊盘192以与芯片104的凸块108配对的配置设计。每个芯片104具有接合至封装衬底102的相应的焊盘192的多个凸块108。在图13中，阻焊层125被图案化以具有阻焊开口194，从而使得下面的焊盘192暴露并且通过焊接与凸块108接合。因此，多个芯片104通过焊盘上凸块结构接合至封装衬底102。由于避免了迹线110的限制，凸块108具有更多的设计自由度，以及因此具有更多的设计可行性。
图14是根据一些实施例的制造IC结构100(诸如图1或图10中的IC结构)的方法200的流程图。应当理解，可以在方法200之前、期间和之后提供额外的步骤，并且对于该方法的额外的实施例，可以取代或消除下文中描述的一些步骤。尽管下面的描述是关于迹线上凸块结构，但是其基本上适用于焊盘上凸块结构。
方法200开始于操作202，其中，在芯片104上形成或部分地形成集成电路或集成电路的部分。操作202包括形成具有相应的电路的多个芯片104(诸如104A、104B等)。尽管在以下描述中，仅提到一个芯片，但是应当理解，可以以类似的技术制造多个芯片。在一些实例中，在将各个芯片接合至衬底102之前，平行处理或独立地处理各个芯片。每个芯片104包括半导体衬底，诸如硅衬底。可选地，衬底可以包括诸如SOI、锗的其他元素半导体材料，诸如碳化硅、砷化镓、砷化铟和磷化铟的化合物半导体以及诸如硅锗、碳化硅锗、磷砷化镓和磷化镓铟的合金半导体材料和/或本领域已知的其他衬底组合物。
例如，使用设置在衬底上的导电层、半导体层和绝缘层形成集成电路。 在操作204中形成用于制造接合结构的在集成电路的表面处的开口。在操作206中在集成电路表面上沉积金属层，在步骤208中图案化成期望的胶囊形状的金属柱以用于互连，以及在操作210中蚀刻以由金属层形成胶囊形状的柱。形成的互连柱结构提供集成电路的器件与封装终端的电接触。互连结构的导电柱可以包括材料，材料诸如铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物、铜、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅、金属硅化物(诸如硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或它们的组合)和/或其他合适的材料。可以通过包括物理汽相沉积(或溅射)、化学汽相沉积(CVD)、镀和/或其他合适的工艺的工艺来形成互连柱结构。用于形成互连柱结构的其他制造技术可以包括光刻处理和蚀刻以图案化用于垂直柱的导电层，并且接下来可以是回蚀刻工艺或化学机械抛光(CMP)工艺。
在下面的操作210中，在柱的尖端上沉积焊料尖端。在操作212中，将含有芯片的集成电路翻转，从而使得焊料尖端面向将被连接的迹线110(或接合焊盘192)。
方法200，然后继续进行至操作214，其中，在单独的衬底102上形成导电层并且接下来进行操作216的步骤，在操作216中，图案化导电层以形成迹线(或焊盘)。可以使用诸如光刻工艺、湿或干蚀刻工艺和/或其他适当的处理的技术实施导电层的图案化，光刻工艺包括形成光刻胶层、烘烤工艺、曝光工艺、显影工艺。在一些实施例中，形成迹线上凸块结构；将迹线布线和连接至处于不同位置的衬底102的其他互连部件。在一些其他实施例中，形成焊盘上凸块结构；焊盘连接至位于下面的处于同一位置的衬底102的互连部件。在进一步的实施例中，由于避免了迹线的布线，因此凸块108获得额外的设计自由度。
方法200，然后进行至操作218，在操作218中，沉积和图案化阻焊层以形成互连开口。阻焊层保护限定的开口外侧的任何不必要的互连短路，在限定的开口处，迹线暴露以与焊料柱配合。在一些其他实施例中，形成焊盘上凸块结构；形成阻焊开口194，从而使得焊盘192暴露并且通过焊料与阻焊开口194内的凸块108接合。
方法200，然后进行至操作220，其中，将翻转的芯片与第二衬底对准并且具有焊料尖端的柱将覆盖导电迹线以形成互连。例如，热空气回流或热超声接合的多个工艺可应用于液化焊料尖端以形成互连。操作222通过用粘合剂(例如，聚合材料)底部填充柱周围的间隙以提供绝缘、支持和稳定来完成接合。
图15是根据一些实施例制造IC结构(诸如图1、图10中的IC结构100或图13中的IC结构190)的方法250的流程图。IC结构包括各种接合部件，诸如凸块108和迹线110(或凸块108和焊盘192)。图15的流程图中的方法250可以包括操作的子集以制造IC结构100(或IC结构190)。方法250开始于操作252，接受用于IC结构的IC设计。在一些实施例中，IC设计包括将形成在各个芯片104上的电路和将形成在第一衬底102上的导电结构。具体地，将形成在芯片104上的电路包括芯片的各种导电部件118；以及将形成在第一衬底102上的导电结构包括迹线110(或焊盘192)。在一些实施例中，第一衬底102可以进一步包括将在其上形成的器件或电路。在这种情况下，IC设计也包括将形成在第一衬底102上的电路。
方法250也包括操作254，重新设计具有用于热补偿的预偏移的导电部件118。也偏移凸块108。在一些实例中，如果失配在特定范围内，则通过操作254不偏移导电部件118但是偏移凸块108。在一些实例中，通过操作254不偏移导电部件118但是偏移迹线110(或焊盘192)以提供迹线110(或焊盘192)和配对的凸块108之间的相对预偏移。
根据迹线上凸块接合结构106(或焊盘上凸块结构)相对于中心112的位置以及第一衬底102和芯片104之间的热膨胀差异，可以单独地确定预偏移。如先前所述，将预偏移引入到导电部件118内以补偿由于芯片104和第一衬底102的热膨胀差异引起的在接合工艺期间的芯片104和第一衬底102之间的失配。在接合工艺期间，将芯片104和第一衬底102加热到较高的温度，以及然后之后冷却下来。包括导电部件118和迹线110的原始IC设计设置为使得每对彼此对准。然而，当被加热时，由于第一衬底102和芯片104的不同的热膨胀系数，第一衬底102和芯片104有差异地膨胀。这将导致接合之后的失配或应力，这取决于加热和接合的顺序。失 配(或应力)与接合结构中的芯片104与第一衬底102的相对配置、第一衬底102和芯片104的热膨胀系数以及接合工艺的最高加热温度有关。考虑这些因素以确定失配。由于每对迹线(或焊盘)和凸块相对于中心112具有不同的位置，相应的失配可能与其他失配不同。根据相应的失配对每对单独地执行操作254的重新设计。在一些实施例中，接合工艺可以包括首先加热第一衬底102和芯片104以及之后使第一衬底102和芯片104接触以继续接合在一起的顺序。由此，在加热的温度处，由于补偿了失配，因此每对凸块108和迹线110(或焊盘192)匹配。考虑到位置匹配、应力和/或接合强度，可以不同地执行重新设计以用于更好的接合的结构。
在一些实施例中，如上所述，操作254也包括重新成形凸块108。例如，重新成形包括改变凸块108以具有伸长的形状，伸长的形状定向为使得凸块的长轴指向接合的结构中的中心112。
方法250也包括操作256，根据重新设计的IC设计图案制造限定那些凸块108的图案的光掩模以及其他光掩模。可选地，当IC图案直接形成至半导体衬底时，诸如通过电子束直接写入，则那些图案以适当的格式(诸如GDS格式)存在数据文件中以被电子束光刻技术使用。
方法250进行操作258，制造IC结构(100或192)。IC结构的制造包括将芯片104接合至第一衬底102。在一些实施例中，IC结构的制造也包括形成第一衬底102和芯片104。在本实施例中，IC结构的制造是方法200或等同于方法200的可选方法。
本发明提供了IC结构及其制造方法。在一些实施例中，该IC结构(100或190)包括接合至衬底102的多个芯片104。具体地，芯片104中的凸块或部分凸块被设计为具有伸长的形状，该伸长的形状具有朝向第一衬底102的中心112并且与配对的迹线110(如果该接合结构为迹线上凸块结构)同轴的长轴。在一些实施例中，对凸块进行预偏移以补偿由于不同的热膨胀系数引起的失配。IC结构的各个实施例及其制造方法可以存在多种优势。例如，由此形成的IC结构具有强接合强度和较少的失配。
从而，本发明根据一些实施例提供了一种IC结构。IC结构包括：具有形成在一个表面上的多个导电部件的第一衬底；以及与第一衬底机械接 合并且电连接的多个芯片。芯片的第一芯片具有附接至导电部件的第一导电部件的第一凸块。第一凸块在与第一衬底的表面平行的平面中具有伸长的截面。第一衬底和第一芯片以使得第一凸块的长轴定向为指向第一衬底的中心位置并且指向远离第一芯片的中心位置的配置接合。
本发明根据一些实施例也提供了一种IC结构。IC结构包括：具有形成在一个表面上的多个导电部件的第一衬底；以及与第一衬底机械接合并且电连接的多个芯片。芯片的第一芯片具有分别附接至互连部件的第一子集的导电凸块的第一子集。导电凸块的第一子集在与表面平行的平面中具有伸长的截面。第一芯片和第一衬底以使得第一芯片的中心位置在顶视图中远离第一衬底的中心位置并且导电凸块的第一子集具有定向为基本指向第一衬底的中心位置的相应的长轴的配置接合。
本发明根据一些实施例也提供了一种制造IC结构的方法。该方法包括：接受IC设计布局，IC设计布局限定了多个导电凸块；以及当芯片接合至封装衬底后，根据芯片和封装衬底之间的配置重新成形IC设计布局上的导电凸块的第一导电凸块，从而生成修改的IC设计布局。第一导电凸块具有伸长的截面，伸长的截面沿着第一长轴具有第一长度，并且第一长轴具有第一方位，第一方位与从配置中的芯片的第一导电凸块至封装衬底的中心位置限定的第一方向平行。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种集成电路(IC)结构，包括：
第一衬底，具有形成在一表面上的多个导电部件；以及
多个芯片，与所述第一衬底机械接合并电连接，其中，
所述芯片的第一芯片具有附接至所述导电部件的第一导电部件的第一凸块，
所述第一凸块在与所述第一衬底的所述表面平行的平面中具有伸长的截面，并且
所述第一衬底和所述第一芯片以使得所述第一凸块的长轴定向为指向所述第一衬底的中心位置并且指向远离所述第一芯片的中心位置的配置接合。
2.根据权利要求1所述的IC结构，其中，所述第一导电部件是伸长的并且与所述第一凸块同轴。
3.根据权利要求1所述的IC结构，其中，
所述第一芯片包括在所述平面中具有伸长的截面的第二凸块并且所述第二凸块附接至所述导电部件的第二导电部件，
所述第二凸块的长轴与所述第一凸块的长轴不同地定向，以及
所述第二凸块的长轴指向所述第一衬底的中心位置并且指向远离所述第一芯片的中心位置。
4.根据权利要求1所述的IC结构，其中，
所述第一凸块通过焊料附接至所述第一导电部件，以及
所述第一衬底还包括具有暴露出所述第一导电部件的开口的阻焊层。
5.根据权利要求1所述的IC结构，其中，所述第一凸块包括导电柱以及形成在所述导电柱上的焊料材料。
6.根据权利要求1所述的IC结构，其中，所述第一衬底选自由封装衬底、印刷电路板、中介板和半导体衬底组成的组。
7.根据权利要求1所述的IC结构，其中，所述芯片的每个均包括：
半导体衬底，
多个器件，形成在所述半导体衬底上，以及
互连结构，位于所述多个器件上方并且配置为将所述多个器件连接至功能电路。
8.一种集成电路(IC)结构，包括：
第一衬底，具有形成在一表面上的多个导电部件；以及
多个芯片，与所述第一衬底机械接合并电连接，其中，
所述芯片的第一芯片具有分别附接至所述导电部件的第一子集的导电凸块的第一子集，
所述导电凸块的第一子集在与所述表面平行的平面中具有伸长的截面，并且
所述第一芯片和所述第一衬底以使得所述第一芯片的中心位置在顶视图中远离所述第一衬底的中心位置并且所述导电凸块的第一子集具有定向为基本指向所述第一衬底的中心位置的相应的长轴的配置接合。
9.根据权利要求8所述的IC结构，其中，
所述芯片的第二芯片具有附接至所述导电部件的第二子集的所述导电凸块的第二子集，
所述导电凸块的第二子集在所述平面中具有伸长的截面，以及
所述第二芯片和所述第一衬底以使得所述第二芯片的中心位置在顶视图中远离所述第一衬底的中心位置并且所述导电凸块的第二子集定向为具有指向所述第一衬底的中心位置的相应的长轴的配置接合。
10.一种制造集成电路(IC)结构的方法，包括：
接收IC设计布局，所述IC设计布局限定了多个导电凸块；以及
当芯片接合至封装衬底后，根据所述芯片和所述封装衬底之间的配置重新成形所述IC设计布局上的所述导电凸块的第一导电凸块，从而生成修改的IC设计布局，其中，所述第一导电凸块具有伸长的截面，所述伸长的截面沿着第一长轴具有第一长度，并且所述第一长轴具有第一方位，所述第一方位与从所述配置中的所述芯片的所述第一导电凸块至所述封装衬底的中心位置限定的第一方向平行。
CN201510673795.7A 2015-02-12 2015-10-16 具有衬底隔离和未掺杂的沟道的集成电路结构 Active CN105895603B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201514621266A 2015-02-12 2015-02-12
US14/621,266 2015-02-12

Publications (2)

Publication Number Publication Date
CN105895603A true CN105895603A (zh) 2016-08-24
CN105895603B CN105895603B (zh) 2018-09-28

Family

ID=56854925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510673795.7A Active CN105895603B (zh) 2015-02-12 2015-10-16 具有衬底隔离和未掺杂的沟道的集成电路结构

Country Status (3)

Country Link
KR (2) KR20160099440A (zh)
CN (1) CN105895603B (zh)
TW (1) TWI574365B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933087A (zh) * 2017-05-25 2018-12-04 三菱电机株式会社 功率模块
CN111837093A (zh) * 2018-03-14 2020-10-27 微软技术许可有限责任公司 具有位于共用衬底上的超导和非超导组件的计算系统

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019117917B4 (de) 2018-09-27 2023-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Bondingstrukturen in halbleiter-packages und verfahren zu ihrer herstellung
US11393771B2 (en) 2018-09-27 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structures in semiconductor packaged device and method of forming same
US10963609B2 (en) * 2019-08-08 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for analyzing electromigration (EM) in integrated circuit
US11784160B2 (en) 2020-09-23 2023-10-10 International Business Machines Corporation Asymmetric die bonding

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046033A1 (en) * 2003-09-03 2005-03-03 Ye-Chung Chung Tape circuit substrate and semiconductor chip package using the same
US20060226534A1 (en) * 2005-03-18 2006-10-12 Silicon Integrated Systems Corp. Structure and assembly method of integrated circuit package
CN102903691A (zh) * 2011-07-29 2013-01-30 台湾积体电路制造股份有限公司 半导体器件、封装方法和结构
CN103378039A (zh) * 2012-04-30 2013-10-30 台湾积体电路制造股份有限公司 用于半导体封装组件的柱形凸块结构
US20140001471A1 (en) * 2012-06-29 2014-01-02 Universal Global Scientific Industrial Co., Ltd. Conformal shielding module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3569386B2 (ja) * 1996-05-27 2004-09-22 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
US20120098120A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Centripetal layout for low stress chip package
US8552518B2 (en) * 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8598691B2 (en) * 2011-09-09 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing and packaging thereof
JP6099116B2 (ja) * 2011-12-12 2017-03-22 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． バンプ付きｉｃチップの回路基板上への実装装置及び実装方法
US9559071B2 (en) * 2013-06-26 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming hybrid bonding structures with elongated bumps

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046033A1 (en) * 2003-09-03 2005-03-03 Ye-Chung Chung Tape circuit substrate and semiconductor chip package using the same
US20060226534A1 (en) * 2005-03-18 2006-10-12 Silicon Integrated Systems Corp. Structure and assembly method of integrated circuit package
CN102903691A (zh) * 2011-07-29 2013-01-30 台湾积体电路制造股份有限公司 半导体器件、封装方法和结构
CN103378039A (zh) * 2012-04-30 2013-10-30 台湾积体电路制造股份有限公司 用于半导体封装组件的柱形凸块结构
US20140001471A1 (en) * 2012-06-29 2014-01-02 Universal Global Scientific Industrial Co., Ltd. Conformal shielding module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933087A (zh) * 2017-05-25 2018-12-04 三菱电机株式会社 功率模块
CN108933087B (zh) * 2017-05-25 2022-06-24 三菱电机株式会社 功率模块
CN111837093A (zh) * 2018-03-14 2020-10-27 微软技术许可有限责任公司 具有位于共用衬底上的超导和非超导组件的计算系统
CN111837093B (zh) * 2018-03-14 2022-07-15 微软技术许可有限责任公司 具有位于共用衬底上的超导和非超导组件的计算系统

Also Published As

Publication number Publication date
KR20170128182A (ko) 2017-11-22
TWI574365B (zh) 2017-03-11
KR101960613B1 (ko) 2019-03-20
KR20160099440A (ko) 2016-08-22
TW201630142A (zh) 2016-08-16
CN105895603B (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
CN105895603A (zh) 具有衬底隔离和未掺杂的沟道的集成电路结构
US6552436B2 (en) Semiconductor device having a ball grid array and method therefor
US6750546B1 (en) Flip-chip leadframe package
CN103295997B (zh) 用于芯片尺寸封装的电连接件
CN101252096B (zh) 芯片封装结构以及其制作方法
TWI307132B (en) Chip package and fabricating method thereof
CN106611756A (zh) 晶片对晶片对接结构及其制作方法
TWI353046B (en) Land grid array semiconductor device packages, ass
US7589417B2 (en) Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
US20060049507A1 (en) Semiconductor device and wire bonding chip size package therefor
US20080001271A1 (en) Flipped, stacked-chip IC packaging for high bandwidth data transfer buses
CN106898596A (zh) 半导体结构及其制造方法
CN111164749B (zh) 包括超导材料的凸块下金属化结构
US9831144B2 (en) Semiconductor die and package jigsaw submount
CN107154388A (zh) 半导体封装件及其制造方法
US7109573B2 (en) Thermally enhanced component substrate
US6664176B2 (en) Method of making pad-rerouting for integrated circuit chips
TWI227051B (en) Exposed pad module integrated a passive device therein
CN113035832B (zh) 晶圆级芯片封装结构及其制作方法和电子设备
US20140374912A1 (en) Micro-Spring Chip Attachment Using Solder-Based Interconnect Structures
CN109755197A (zh) 封装结构及其形成方法
CN108122854A (zh) 基板结构及其制法
US20060160348A1 (en) Semiconductor element with under bump metallurgy structure and fabrication method thereof
CN100390983C (zh) 芯片封装体
US7589419B2 (en) Side connectors for RFID chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant