CN111837093B - 具有位于共用衬底上的超导和非超导组件的计算系统 - Google Patents

具有位于共用衬底上的超导和非超导组件的计算系统 Download PDF

Info

Publication number
CN111837093B
CN111837093B CN201880091155.7A CN201880091155A CN111837093B CN 111837093 B CN111837093 B CN 111837093B CN 201880091155 A CN201880091155 A CN 201880091155A CN 111837093 B CN111837093 B CN 111837093B
Authority
CN
China
Prior art keywords
components
substrate
functionality
computing system
superconducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880091155.7A
Other languages
English (en)
Other versions
CN111837093A (zh
Inventor
M·B·克里斯琴森
S·K·韦卡米亚
L·G·霍罗辛斯基
H·C·赫夫纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Microsoft Technology Licensing LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Technology Licensing LLC filed Critical Microsoft Technology Licensing LLC
Publication of CN111837093A publication Critical patent/CN111837093A/zh
Application granted granted Critical
Publication of CN111837093B publication Critical patent/CN111837093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/181—Enclosures
    • G06F1/182—Enclosures with special features, e.g. for use in industrial environments; grounding or shielding against radio frequency interference [RFI] or electromagnetical interference [EMI]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2029—Modifications to facilitate cooling, ventilating, or heating using a liquid coolant with phase change in electronic enclosures
    • H05K7/20372—Cryogenic cooling; Nitrogen liquid cooling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20518—Unevenly distributed heat load, e.g. different sectors at different temperatures, localised cooling, hot spots
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2200/00—Indexing scheme relating to G06F1/04 - G06F1/32
    • G06F2200/20—Indexing scheme relating to G06F1/20
    • G06F2200/201—Cooling arrangements using cooling fluid
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/062—Means for thermal insulation, e.g. for protection of parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

提供了一种计算系统，该计算系统包括具有超导组件和非超导组件两者的共用衬底。超导组件可以朝向共用衬底的第一端被附接，并且非超导组件可以朝向共用衬底的与第一端相对的第二端被附接。共用衬底可以包括用于将超导组件与非超导组件互连的电路迹线。隔热罩可以将共用衬底的第一端与第二端热隔离，使得超导组件被配置为在2开尔文至77开尔文之间的温度范围中操作，并且非超导组件被配置为在200开尔文至400开尔文之间的温度范围中操作。每个超导组件可以被配置为主要提供处理器功能性，并且每个非超导组件可以被配置为主要提供存储功能性。

Description

具有位于共用衬底上的超导和非超导组件的计算系统
背景技术
在电子设备中使用的基于半导体的集成电路，诸如数字处理器，包括基于互补金属氧化物半导体(CMOS)技术的数字电路。然而，CMOS技术在器件尺寸方面已达到其极限。此外，基于CMOS技术的数字电路在高时钟速度的功耗已日益成为高性能数字电路和系统中的限制因素。作为示例，数据中心中的服务器越来越消耗大量功率。功耗部分地是由于即使CMOS电路处于非活动状态时的能量耗散而造成的功率损耗的结果。这是因为即使这样的电路是不活动的并且不消耗任何动态功率，但是由于需要维持CMOS晶体管的状态，这些电路仍然要消耗功率。
基于CMOS技术，使用处理器和相关组件的另一种方法是使用基于超导逻辑的组件和设备。基于超导逻辑的组件和设备也可以被用来处理诸如量子位的量子信息。然而，由于需要在低温(例如，4K)下操作，即使是诸如超导存储器的基于超导逻辑的设备也会消耗大量功率。
发明内容
在本公开的一个方面中，提供了一种包括壳体的计算系统，其中在壳体内部维持与壳体外部的大气压力相比的较低压力。该计算系统还可以包括：在壳体内部的第一衬底，第一衬底被布置在第一平面中，第一衬底具有与第一平面平行的第一表面和第二表面，其中第二表面与第一表面相对，其中第一组第一多个组件朝向第一衬底的第一端被附接到第二表面，并且其中第二组第二多个组件朝向第一衬底的第二端被附接到第二表面，其中第一端与第二端相对，其中第一多个组件中的每个被配置为主要提供处理器功能性，并且其中第二多个组件中的每个被配置为主要提供存储功能性。
该计算系统还可以包括：在壳体内部的第二衬底，第二衬底被布置在第一平面上方或下方的第二平面中，第二衬底具有与第二平面平行的第三表面和第四表面，其中第四表面与第三表面相对，其中第三组第一多个组件朝向第二衬底的第三端被附接到第四表面，并且其中第四组第二多个组件朝向第二衬底的第四端被附接到第四表面，其中第三端与第四端相对，并且其中第一衬底和第二衬底中的每个包括多个电路迹线，多个电路迹线用于将第一多个组件的至少子集与第二多个组件的至少子集互连。
该计算系统还可以包括：隔热罩，其被配置为将第一衬底的第一端与第二端热隔离，并且将第二衬底的第三端与第四端热隔离，使得第一多个组件中的每个被配置为在第一温度操作，并且第二多个组件中的每个被配置为在大于第一温度的第二温度操作，并且其中第一温度在2开尔文至77开尔文之间的范围中，并且其中第二温度在200开尔文至400开尔文之间的范围中。
在本公开的另一方面中，提供了一种包括壳体的计算系统，其中在壳体内部维持真空。该计算系统还可以包括：在壳体内部的第一衬底，第一衬底被布置在第一平面中，第一衬底具有与第一平面平行的第一表面和第二表面，其中第二表面与第一表面相对，其中第一组第一多个组件朝向第一衬底的第一端被附接到第二表面，并且其中第二组第二多个组件朝向第一衬底的第二端被附接到第二表面，其中第一端与第二端相对，其中第一多个组件中的每个被配置为主要提供处理器功能性，并且其中第二多个组件中的每个被配置为主要提供存储功能性。
该计算系统还可以包括：在壳体内部的第二衬底，第二衬底被布置在第一平面上方或下方的第二平面中，第二衬底具有与第二平面平行的第三表面和第四表面，其中第四表面与第三表面相对，其中第三组第一多个组件朝向第二衬底的第三端被附接到第四表面，并且其中第四组第二多个组件朝向第二衬底的第四端被附接到第四表面，其中第三端与第四端相对，并且其中第一衬底和第二衬底中的每个包括多个电路迹线，多个电路迹线用于将第一多个组件的至少子集与第二多个组件的至少子集互连。
该计算系统还可以包括：隔热罩，其被配置为将第一衬底的第一端与第二端热隔离，并且将第二衬底的第三端与第四端热隔离，使得第一多个组件中的每个被配置为在第一温度操作，并且第二多个组件中的每个被配置为在大于第一温度的第二温度操作，并且其中第一温度在2开尔文至77开尔文之间的范围中，并且其中第二温度在200开尔文至400开尔文之间的范围中。
在又一方面，本公开涉及一种包括壳体的计算系统，其中在壳体内部维持真空。该计算系统还可以包括：在壳体内部的第一衬底，第一衬底被布置在第一平面中，第一衬底具有与第一平面平行的第一表面和第二表面，其中第二表面与第一表面相对，其中第一组第一多个组件朝向第一衬底的第一端被附接到第二表面，并且其中第二组第二多个组件朝向第一衬底的第二端被附接到第二表面，其中第一端与第二端相对，其中第一多个组件中的每个被配置为主要提供处理器功能性，并且其中第二多个组件中的每个被配置为主要提供存储功能性，并且其中第一散热器被耦合到第一衬底以热夹持(clamp)第一衬底。
该计算系统还可以包括：在壳体内部的第二衬底，第二衬底被布置在第一平面上方或下方的第二平面中，第二衬底具有与第二平面平行的第三表面和第四表面，其中第四表面与第三表面相对，其中第三组第一多个组件朝向第二衬底的第三端被附接到第四表面，并且其中第四组第二多个组件朝向第二衬底的第四端被附接到第四表面，其中第三端与第四端相对，并且其中第一衬底和第二衬底中的每个包括多个电路迹线，多个电路迹线用于将第一多个组件的至少子集与第二多个组件的至少子集互连，并且其中第二散热器被耦合到第二衬底以热夹持第二衬底。
该计算系统还可以包括：隔热罩，其被配置为将第一衬底的第一端与第二端热隔离，并且将第二衬底的第三端与第四端热隔离，使得第一多个组件中的每个被配置为在第一温度操作，并且第二多个组件中的每个被配置为在大于第一温度的第二温度操作，并且其中第一温度低于9开尔文，并且其中第二温度在80开尔文至400开尔文之间的范围中。
提供本发明内容是以简化的形式来介绍一些概念，这些概念将在下面的具体实施方式中被进一步描述。本发明内容既不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。
附图说明
本公开通过示例的方式图示并且不受附图的限制，其中相似的附图标记指示相似的元件。附图中的元件为了简单和清楚起见而被图示并且不一定按比例绘制。
图1示出了根据一个示例的包括位于至少一个共用衬底上的组件的计算系统，其中至少一个共用衬底在壳体内；
图2示出了根据一个示例的计算系统的截面视图；
图3示出了根据一个示例的图1的计算系统的一部分的详细视图；
图4示出了根据一个示例的图1的计算系统的一部分的详细视图；
图5示出了根据一个示例的组件(超导的或非超导的)的图；
图6示出了根据一个示例的使用焊料凸块被接合到衬底的组件(例如，超导组件或非超导组件)；
图7示出了根据一个示例的超导组件的截面图；以及
图8示出了根据一个示例的衬底，其中曲线图示出了温度沿衬底的长度的变化。
具体实施方式
本公开中描述的示例涉及包括超导组件和设备的计算系统。本公开的某些示例涉及一种计算系统，其包括在低温温度(例如，在4开尔文或低于4开尔文)下操作的组件和在非低温温度(例如，在300开尔文或高于300开尔文)下操作的组件。在一个示例中，超导系统被容纳在真空部件中。在此示例中，超导系统可以包括在衬底上形成的一个或多个超导组件。超导组件可以包括被安装在衬底上的集成电路芯片。超导组件和设备可以使用约瑟夫森结来实现与电路相关联的功能性。示例性的约瑟夫森结可以包括经由阻碍电流的区域耦合的两个超导体。阻碍电流的区域可以是超导体本身、金属区域或薄绝缘势垒的物理变窄。作为示例，超导体-绝缘体-超导体(SIS)类型的约瑟夫森结可以被实现为超导电路的一部分。作为示例，超导体是能够在不存在电场的情况下承载直流电(DC)的材料。超导体具有临界温度(Tc)，在低于临界温度时，超导体具有零电阻。一种这样的超导体铌的临界温度(Tc)为9.3开尔文度。在低于Tc的温度，铌是超导的；然而，在高于Tc的温度，其表现为具有电阻的普通金属。因此，在SIS类型的约瑟夫森结中，超导体可以是铌超导体，并且绝缘体可以是Al2O3势垒。在SIS类型的结中，超导电子由量子力学波函数描述。两个超导体之间的超导电子波函数的相位时间中变化的相位差对应于两个超导体之间的电势差。
根据需要，包括传输线的各种超导电路可以通过由电感器或其他组件来耦合多个约瑟夫森结而形成。微波脉冲可以在至少一个时钟的控制下经由这些传输线行进。微波脉冲可以是正的、或负的、或其组合。微波脉冲的频率可以高达10GHz或更高。任何电路板或其他类型的结构，诸如具有这种超导电路的内插器，可以被要求不仅支持高频微波信号还支持直流(DC)信号。
尽管超导性具有若干优点，包括更低的阻抗和更好的带宽特性，但是超导材料需要在低温(例如，4K)操作。典型的4K环境可能需要每瓦约300瓦的功率以用于冷却；而在非低温温度下(例如，约为300K的环境温度)，每瓦仅需要一瓦的功率。如果在数据处理密集的大规模计算系统中，4K环境可能需要数百兆瓦的功率。本公开描述了一种计算系统，其通过将组件共定位在进一步被容纳在真空腔内的相同衬底上来限制4K侧和300K侧之间的热传导，从而有利地消耗更少的功率。此外，使用降低热传导的附加特征可以进一步增强这种系统的操作效率。作为示例，可以使用隔热罩来提供辐射热传递。
图1示出了根据一个示例的包括位于至少一个共用衬底上的组件的计算系统100，其中至少一个共用衬底在壳体内部。在此示例中，壳体102可以被配置为维持壳体内部的真空。因此，对应于计算系统100的若干组件(例如，处理器和存储器)位于维持真空的壳体内部。壳体102可以包括若干衬底(例如，衬底104、106和108)。这些衬底中的每个都可以使用玻璃或其他合适的材料来形成；例如，各种类型的聚合物。在一个示例中，玻璃材料可以是硼硅酸盐玻璃。在一个示例中，这些衬底中的每个可以是一件式玻璃衬底。壳体102还可以包括77K隔热罩112，其可以被配置为热隔离位于77K隔热罩112内部的每个衬底的各部分。77K隔热罩112可以经由流过图1中所示的管道120和122中每个的液氦来冷却。携载液氦的管道120和122可以被钎焊到77K隔热罩112。在一个示例中，可以使用镍-铁合金(例如，Mu-金属)来形成77K隔热罩112。77K隔热罩112还可以被包裹进多层绝缘体(未示出)中。这样，77K隔热罩112可以在4K空间和300K空间之间有效地提供热隔离。在一个示例中，超导组件(例如，中央处理单元(CPU)、图形处理器(GPU)、人工智能处理器、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统的系统(SOC)、复杂可编程逻辑器件(CPLD)可以位于朝向每个共用衬底(例如，104、106和108)的第一端。超导组件可以被配置为主要提供处理器功能性。如本文所使用的，短语“主要是处理器功能性”可以包括实现处理功能所需的任何功能性。作为示例而非限制，短语“主处理器功能性”可以包括以下至少一项(或其任何适当组合)：中央处理功能性、图形处理功能性、人工智能功能性、门阵列功能性、存储器功能性、或总线接口管理功能性。
继续参考图1，第一端可以被维持在适合允许超导设备按超导性原理操作的温度。因此，可以将超导组件维持在低温温度(例如，2K至77K)。这可以经由热隔离和经由液氦或其他这种冷却剂的冷却相组合来实现。作为示例，铜侧壁130可以邻近超导组件安装。如图1中所示，铜侧壁130也可以经由流过管道(例如，管道120)的液氦进行冷却。在一个示例中，在低温环境中操作的系统可能需要真空才能正确地操作。在一个示例中，真空可以涉及在10-3托至10-10托的范围中的压力。真空的使用确保不存在对流，从而有利地允许在非常不同的温度操作的组件被附接到相同衬底。应当认识到，本文所指的温度范围涉及这些组件在其中操作的环境的温度，而不是组件本身的温度。因此，提及诸如组件“操作于”或“被维持在”指的是这些组件正在其中进行操作或被维持在其内部的环境的温度。
仍参考图1，在此示例中，非超导组件(例如，CMOS、BiCMOS、或适合于操作而无需低温温度的其他类型的设备)可以位于朝向每个共用衬底(例如，104、106和108)的第二端。在此示例中，非超导组件可以包括存储器组件，其包括非易失性或易失性存储器组件中的任何一项。易失性存储器组件可以包括各种类型的随机存取存储器组件中的任何一种，包括动态随机存取存储器(DRAM)组件。非易失性存储器组件可以包括即使不加电也可以存储信息的各种类型的存储器组件中的任何一种，包括闪存组件。非超导组件还可以包括现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统的系统(SOC)、复杂可编程逻辑器件(CPLD)。因此，尽管非超导组件可以主要提供存储功能性，但是其可以包括诸如ASIC、ASSP、SOC、CPLD的组件、或可以协调超导组件与非超导组件之间的通信并且处理包括DRAM的存储设备的控制和管理的其他类型的控制器。如本文所使用的，短语“主要是存储功能性”可以包括实现存储功能所需的任何功能性。作为示例而非限制，短语“主要是存储功能性”可以包括以下至少一项(或其任何适当组合)：存储器功能性、门阵列功能性、总线管理功能性、控制器功能性、或总线接口管理功能性。
仍然参考图1，非超导组件可以被维持在非低温温度(例如，在200K至400K之间)。这可以经由热隔离和用水或其他冷却剂进行冷却的组合来实现。作为示例，铜侧壁140可以邻近非超导组件而被安装。铜侧壁140也可以经由流过管道(例如，管道142和管道144)的水(或一些其他冷却剂)来冷却，如图1中所示。
继续参考图1，超导组件和非超导组件可以使用形成在每个共用衬底(例如，104、106和108)的顶表面或底表面上的电路迹线彼此通信。可以使用合适的制造工艺来形成电路迹线，包括但不限于选择性激光烧结、熔融沉积建模、直接金属激光烧结、立体光刻、熔覆、电子束熔化、电子束直接制造、气溶胶喷射、喷墨、半固态自由形式制造、数字光处理、2光子聚合、叠层物体制造、3D打印或其他类似的制造工艺。在一个示例中，电路迹线可以在包括超导组件的衬底的区域中由铌(或另一种合适的超导材料)制成。此区域可以排除任何普通金属，例如铜金属。在另一区域中，电路迹线可以由包括非超导组件的铌和铜(或另一种包括超导金属和普通金属的合适的金属或金属合金)制成。通过使超导组件和非超导组件经由位于相同衬底上的信号迹线通信可以有利地降低延时。这是因为这些组件的紧密接近度可以减少延时。另外，这也可以降低热寄生效应。虽然图1示出了组件、衬底和其他组件的某种布置，但是这些组件、衬底和其他组件可以以不同的方式来布置。另外，可以存在较少或附加的组件、衬底和其他组件。
现在参考图2，根据一个示例的计算系统100的截面视图200。图2中示出的相同或相似的组件用相同的附图标记表示。在此示例中，超导组件230和非超导组件240被示为附接到衬底220。在一个示例中，可以使用包括倒装芯片接合的各种技术中的任何一种将超导组件附接到每个共用衬底。类似地，可以使用包括倒装芯片接合的各种技术中的任何一种将非超导组件附接到每个共用衬底。这些组件可以经由形成在每个共用衬底中的信号线彼此通信(如下所述)。隔热罩112被用来使超导组件230与非超导组件240热隔离。在此示例中，超导组件230被布置为朝向衬底220的右端，并且非超导组件240被布置为朝向共用衬底220的左端。以这种方式，两种类型的组件被隔热罩112热隔离。隔热罩112和其他热隔离特征允许超导组件在低温温度(例如，低于9K)操作，并且非超导组件在实质上更高的温度(例如，在10K至400K之间的范围中)操作。图2示出了附加的热隔离组件，包括例如铜侧壁250。另外，图2示出了铜散热器，例如铜散热器260，这将在后面进一步描述。尽管图2示出了以某种方式布置的一定数目的组件，但是计算系统100可以包括不同布置的更少的或附加的组件。
根据一个示例，图3示出了截面视图200中所示的计算系统100的一部分的详细视图300。详细视图300示出了非超导组件310，其可以包括被配置为主要提供存储功能性的组件。此外，如先前所描述的，散热器320和散热器330可以被配置为减少来自非超导组件的热辐射。这些散热器中的每个都可以使用铜或另一种适当的导热金属或合金制成。楔形锁316可以被用来确保散热器与包括被安装在衬底上的组件的衬底之间的紧密耦合。另外，图3示出了可以被钎焊到铜侧壁130的管道312。图3中所示的某些相似组件使用与图1和图2中相同的附图标记来编号。尽管图3示出了以某种方式布置的一定数目的组件，但是计算系统100可以包括不同布置的更少的或附加的组件。
根据一个示例，图4示出了图1的计算系统100的一部分的详细视图400。如详细视图400中所示，计算系统100可以包括被布置在前面描述的壳体中的衬底402和404。衬底402被布置在平面中，并且具有顶表面460和底表面462。衬底404被布置在不同的平面中，并且也具有顶表面470和底表面472。在此示例中，每个衬底的顶表面与每个衬底的底表面相对。在此示例中，超导组件406、408和410(或非超导组件)被附接到衬底402和404中的每个的顶表面。在此示例中，超导组件可以使用铟焊料材料而被附接到每个衬底402和404。铜散热器454、456、466和476可以被配置为提供用于从超导组件去除热量的热路径。诸如弹力机构442、444和446之类的机构可以用于推动超导组件(例如，406、408和410)与铜散热器466和476更紧密地接触。此外，楔形锁(例如，452)可以用于将衬底(例如，衬底402)夹持到铜侧壁以提供另一热路径，以用于冷却衬底和附接到共用衬底的组件。在此示例中，可以用导热材料(例如，铟焊料)涂覆或填充附接到衬底402和404的组件，以解决铜散热器和主要由硅制成的组件(例如，超导组件和非超导组件)之间的热膨胀系数不匹配的问题。尽管图4示出了以某种方式布置的一定数目的组件，但是计算系统100可以包括不同布置的更少的或附加的组件。
图5示出了根据一个示例的组件500(例如，先前的任何组件)。组件500可以包括位于不同位置的若干裸片。裸片504、506、508、510、512、514、516、518和520中的每个可以经由信号迹线连接到组件500的基部处的连接器(未示出)。那些连接器可以依次被连接到焊料球或用于将每个组件附接到共用衬底的其他附接机构。在一个示例中，凸块参数对于每个位置可以是不同的。信号迹线或线路可以将芯片凸块连接到外围连接以用于组件的评估和测试。尽管图5示出了以一定方式布置的一定数目的裸片，但是组件500可以包括不同布置的更少或附加的裸片。
图6示出了使用焊料凸块被接合到衬底的组件(例如，超导组件或非超导组件)的截面视图。在此示例中，可以使用铟凸块612将组件604接合到衬底602。类似地，可以使用铟凸块614将组件606接合到衬底602。最后，可以使用铟凸块616将组件608接合到衬底602。尽管图6示出了使用铟凸块被接合到衬底的一定数目的组件，但是也可以使用其他附接技术。
图7示出了根据一个示例的超导组件700的截面视图。超导组件700可以包括形成在衬底上的超导层和介电层的堆叠。在一个示例中，超导组件可以被形成为支持信号，其范围从DC到具有大于10GHz的频率的信号。在此示例中，超导组件可以在诸如200mm晶片、300mm晶片或者甚至更大的晶片的大型硅衬底上制造，这些晶片可以被分离成多个裸片。在一个示例中，衬底可以由硅或任何其他绝热或导热材料制成。同样，在此示例中，可以通过溅射铌或类似的超导材料来形成信号迹线和接地平面。作为示例，也可以使用诸如氮化铌(NbN)或铌氮化钛(NbTiN)的铌化合物。也可以使用其他物理气相沉积(PVD)方法，诸如分子束外延(MBE)。取决于用于迹线的材料的类型，还可以使用溅射工艺、化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、蒸发工艺或原子层沉积(ALD)工艺。因此，例如，可以使用CVD工艺形成诸如NbN和NbTiN的铌化合物。
继续参考图7，在示例的超导组件700中，介电层可以是旋涂聚酰亚胺、苯并环丁烯(BCB)、液晶聚合物(LCP)、或某些其他聚合物材料。超导组件700还可以包括可以通过在与迹线或接地平面相同的沉积步骤中通过保形沉积铌而形成的通孔。可以在可光成像的聚酰亚胺中直接对通孔阱进行图案化，也可以在单独的步骤中对其进行蚀刻。可以在相同的减法蚀刻步骤中限定金属迹线和通孔。焊盘连接可以被配置为支持Ti/Au或Ti/Al焊盘，以用于各种引线接合或倒装芯片凸块和引线接合技术，诸如铟焊料凸块、锡银(Snag)焊料凸块、金螺柱凸块、铜柱凸块或其他电互连凸块类型。
仍然参考图7，超导组件可以包括形成在衬底702上方的介电层704。衬底702可以是硅衬底、蓝宝石衬底、玻璃衬底或任何其他合适的衬底。可以通过在衬底702上沉积电介质(例如，液晶聚合物(LCP))而形成介电层704。可以在介电层704上方形成超导层706。可以使用任何沉积技术来形成超导层706，诸如CVD或PECVD，并且然后使用光刻法对所沉积的材料进行图案化。在此示例中，可以通过在介电层704上沉积铌而形成超导层706。可以使用光刻工艺来图案化超导层706以创建超导线或其他超导结构。接下来，使用诸如化学机械抛光的工艺，可以去除超导层706的多余部分。在一个示例中，超导线可以使用铌或其他合适的金属来形成。可以使用布局和布线设计工具来创建用于超导结构的布局，该布局和布线设计工具被用来创建用于超导线或其他元件的布局。作为示例，可以对光致抗蚀剂进行图案化以仅保护超导层706中将被形成为超导线或诸如金属层的由特定层的布局限定的其他结构的那些区域。其他超导金属或金属合金也可以被用作此步骤的一部分。在一个示例中，可以在与用于形成迹线的沉积步骤相同的沉积步骤中通过保形沉积铌而形成通孔和迹线。可以通过溅射或其他类似工艺来沉积铌。也可以使用其他物理气相沉积(PVD)方法，诸如分子束外延(MBE)。超导组件700还可以包括在超导层706上方形成的介电层708。介电层708可以通过在超导层706上沉积电介质(例如，液体聚合物)来形成。在一个示例中，介电层708可以通过在超导层706上的聚酰亚胺上旋转而形成。可以在介电层708上形成另一超导层。通过在介电层708中创建通孔或接触孔并用铌或类似的超导材料填充通孔或接触孔，可以形成通孔710和712。包括714、716和718的附加超导迹线可以被形成为包括在超导组件中的下一超导层的一部分。接下来，示出了在超导迹线或平面(例如，包括超导迹线714、716和718的超导层)上方形成的介电层720。介电层720可以通过在超导层上沉积电介质(例如，液体聚合物)来形成。在一个示例中，可以通过在超导层上的聚酰亚胺上旋转而形成介电层720。接下来，可以在介电层720上形成另一超导层。可以通过在介电层720中创建通孔或接触孔并用铌或类似的超导材料填充通孔或接触孔来形成通孔。包括724、726和728的另外的超导迹线可以被形成为包括在超导组件中的下一超导层的一部分。在一个示例中，超导线可以使用铌或其他合适的金属来形成。示出了又一介电层722被形成在超导迹线或平面上(例如，包括超导迹线724、726和728的超导层)。可以通过在超导层上沉积电介质(例如，液体聚合物)而形成介电层722。在一个示例中，可以通过在超导层上的聚酰亚胺上旋转而形成介电层722。接下来，示出了通孔730和732以及超导迹线734、736和738被形成。在一个示例中，超导线可以使用铌或其他合适的金属来形成。接下来，可以形成另一介电层740。该层可以使用如前所述的类似工艺形成。接下来，示出了通孔742和744以及超导迹线750、752、754、756和758被形成。在一个示例中，超导线可以使用铌或其他合适的金属形成。最后，示出了通孔764和766被形成以提供焊盘连接。焊盘连接可以被配置为支持钛/金(Ti/Au)或钛/铝(Ti/Al)焊盘，以用于各种凸块和引线接合技术，诸如铟凸块、C4凸块或铜柱。尽管图7示出了以一定方式布置的超导组件700的一定数目的层，但是可以存在不同布置的更多或更少数目的层。另外，尽管将某些步骤描述为以某一顺序执行，但是可以以不同的顺序执行更多或更少的步骤以制造超导组件700。
继续参考图7，在一个示例中，超导层106可以被配置为通过超导组件来分配时钟信号。下一组超导迹线(例如，超导迹线714、716和718)可以被配置为通过超导组件来分配时钟信号。下一组超导迹线(例如，超导迹线724、726和728)可以被配置为充当超导组件的接地平面。下一组超导迹线(例如，超导迹线734、736和738)可以被配置为通过超导组件来分配除时钟信号之外的信号。下一组超导迹线(例如，超导迹线750、752、754、756和758)可以被配置为通过超导组件来分配除时钟信号之外的信号。实际上，可以基于与超导组件相关联的要求来修改各个超导层的功能性。
图8示出了根据一个示例的具有曲线图820的衬底800，曲线图820示出了沿衬底800的长度的温度变化。衬底800包括衬底层802、非超导组件层804、超导组件层806和散热器808。在此示例中，使用厚的(因此具有高导热性)铜散热器808来实现对沿衬底800的实际长度的低温的维持。组件层可以包括经由各种机构附接到衬底层802的芯片。铜散热器808被配置为使得超导组件可以形成为超导组件层806的一部分，并且散热器808不覆盖超导组件。曲线图820示出了在其中部署衬底800的环境的温度变化。因此，处理器端上的温度约为4K，并且存储器端上的温度约为300K。尽管温度沿衬底800的长度发生这种变化，但是较早描述的各种技术和方法确保了超导组件和非超导组件两者的适当操作。
总之，在本公开的一方面中，提供了一种包括壳体的计算系统，其中在壳体内部维持与壳体外部的大气压力相比的较低压力。在一个示例中，较低压力可以在10-3托至10-10托之间的范围中。
计算系统还可以包括在壳体内部的第一衬底，第一衬底被布置在第一平面中，第一衬底具有与第一平面平行的第一表面和第二表面，其中第二表面与第一表面相对，其中第一组第一多个组件朝向第一衬底的第一端被附接到第二表面，并且其中第二组第二多个组件朝向第一衬底的第二端被附接到第二表面，其中第一端与第二端相对，其中第一多个组件中的每个被配置为主要提供处理器功能性，并且其中第二多个组件中的每个被配置为主要提供存储功能性。
计算系统还可以包括在壳体内部的第二衬底，第二衬底被布置在第一平面上方或下方的第二平面中，第二衬底具有与第二平面平行的第三表面和第四表面，其中第四表面与第三表面相对，其中第三组第一多个组件朝向第二衬底的第三端被附接到第四表面，并且其中第四组第二多个组件朝向第二衬底的第四端被附接到第四表面，其中第三端与第四端相对，并且其中第一衬底和第二衬底中的每个包括多个电路迹线，多个电路迹线用于将第一多个组件的至少子集与第二多个组件的至少子集互连。多个电路迹线中的每个可以包括第一区域和第二区域，第一区域包括超导金属但不包括普通金属，第二区域包括超导金属和普通金属两者。
计算系统还可以包括隔热罩，隔热罩被配置为将第一衬底的第一端与其第二端热隔离，并且将第二衬底的第三端与其第四端热隔离，使得第一多个组件中的每个被配置为在第一温度操作，并且第二多个组件中的每个被配置为在大于第一温度的第二温度操作，并且其中第一温度在2开尔文至77开尔文之间的范围中，并且其中第二温度在200开尔文至400开尔文之间的范围中。
主处理器功能性可以包括以下至少一项：中央处理功能性、图形处理功能性、人工智能功能性、门阵列功能性、存储器功能性或总线接口管理功能性。主存储功能性可以包括以下至少一项：存储器功能性、门阵列功能性、总线管理功能性、控制器功能性或总线接口管理功能性。
第一多个组件中的每个可以选自包括以下各项的组：中央处理单元、图形处理单元、人工智能处理器、现场可编程门阵列、专用集成电路、专用标准产品、片上系统、复杂可编程逻辑器件、随机存取存储器、以及约瑟夫森磁性随机存取存储器。第二多个组件中的每个可以选自包括以下各项的组：动态随机存取存储器、现场可编程门阵列、专用集成电路、专用标准产品、片上系统、以及复杂可编程逻辑器件。
在本公开的另一方面中，提供一种包括壳体的计算系统，其中在壳体内部维持真空。在一个示例中，真空可以对应于在10-3托至10-10托之间的范围中的压力。
计算系统还可以包括在壳体内部的第一衬底，第一衬底被布置在第一平面中，第一衬底具有与第一平面平行的第一表面和第二表面，其中第二表面与第一表面相对，其中第一组第一多个组件朝向第一衬底的第一端被附接到第二表面，并且其中第二组第二多个组件朝向第一衬底的第二端被附接到第二表面，其中第一端与第二端相对，其中第一多个组件中的每个被配置为主要提供处理器功能性，并且其中第二多个组件中的每个被配置为主要提供存储功能性。
计算系统还可以包括在壳体内部的第二衬底，第二衬底被布置在第一平面上方或下方的第二平面中，第二衬底具有与第二平面平行的第三表面和第四表面，其中第四表面与第三表面相对，其中第三组第一多个组件朝向第二衬底的第三端被附接到第四表面，并且其中第四组第二多个组件朝向第二衬底的第四端被附接到第四表面，其中第三端与第四端相对，并且其中第一衬底和第二衬底中的每个包括多个电路迹线，多个电路迹线用于将第一多个组件的至少子集与第二多个组件的至少子集互连。多个电路迹线中的每个可以包括第一区域和第二区域，第一区域包括超导金属但不包括普通金属，第二区域包括超导金属和普通金属两者。
计算系统还可以包括隔热罩，隔热罩被配置为将第一衬底的第一端与第二端热隔离，并且将第二衬底的第三端与第四端热隔离，使得第一多个组件中的每个被配置为在第一温度操作，并且第二多个组件中的每个被配置为在大于第一温度的第二温度操作，并且其中第一温度在2开尔文至77开尔文之间的范围中，并且其中第二温度在200开尔文至400开尔文之间的范围中。
主处理器功能性可以包括以下至少一项：中央处理功能性、图形处理功能性、人工智能功能性、门阵列功能性、存储器功能性或总线接口管理功能性。主存储功能性可以包括以下至少一项：存储器功能性、门阵列功能性、总线管理功能性、控制器功能性或总线接口管理功能性。
第一多个组件中的每个可以选自包括以下各项的组：中央处理单元、图形处理单元、人工智能处理器、现场可编程门阵列、专用集成电路、专用标准产品、片上系统、复杂可编程逻辑器件、随机存取存储器、以及约瑟夫森磁性随机存取存储器。第二多个组件中的每个可以选自包括以下各项的组：动态随机存取存储器、现场可编程门阵列、专用集成电路、专用标准产品、片上系统、以及复杂可编程逻辑器件。
在又一方面，本公开涉及一种包括壳体的计算系统，其中在壳体内部维持真空。在一个示例中，真空可以对应于在10-3托至10-10托之间的范围中的压力。
计算系统还可以包括在壳体内部的第一衬底，第一衬底被布置在第一平面中，第一衬底具有与第一平面平行的第一表面和第二表面，其中第二表面与第一表面相对，其中第一组第一多个组件朝向第一衬底的第一端被附接到第二表面，并且其中第二组第二多个组件朝向第一衬底的第二端被附接到第二表面，其中第一端与第二端相对，其中第一多个组件中的每个被配置为主要提供处理器功能性，并且其中第二多个组件中的每个被配置为主要提供存储功能性，并且其中第一散热器被耦合到第一衬底以热夹持第一衬底。
计算系统还可以包括在壳体内部的第二衬底，第二衬底被布置在第一平面上方或下方的第二平面中，第二衬底具有与第二平面平行的第三表面和第四表面，其中第四表面与第三表面相对，其中第三组第一多个组件朝向第二衬底的第三端被附接到第四表面，并且其中第四组第二多个组件朝向第二衬底的第四端被附接到第四表面，其中第三端与第四端相对，并且其中第一衬底和第二衬底中的每个包括多个电路迹线，多个电路迹线用于将第一多个组件的至少子集与第二多个组件的至少子集互连，并且其中第二散热器被耦合到第二衬底以热夹持第二衬底。
计算系统还可以包括隔热罩，隔热罩被配置为将第一衬底的第一端与第二端热隔离，并且将第二衬底的第三端与第四端热隔离，使得第一多个组件中的每个被配置为在第一温度操作，并且第二多个组件中的每个被配置为在大于第一温度的第二温度操作，并且其中第一温度低于9开尔文，并且其中第二温度在80开尔文至400开尔文之间的范围中。
主处理器功能性可以包括以下至少一项：中央处理功能性、图形处理功能性、人工智能功能性、门阵列功能性、存储器功能性或总线接口管理功能性。主存储功能性可以包括以下至少一项：存储器功能性、门阵列功能性、总线管理功能性、控制器功能性或总线接口管理功能性。
第一多个组件中的每个可以选自包括以下各项的组：中央处理单元、图形处理单元、人工智能处理器、现场可编程门阵列、专用集成电路、专用标准产品、片上系统、复杂可编程逻辑器件、随机存取存储器、以及约瑟夫森磁性随机存取存储器。第二多个组件中的每个可以选自包括以下各项的组：动态随机存取存储器、现场可编程门阵列、专用集成电路、专用标准产品、片上系统、以及复杂可编程逻辑器件。
应该理解，本文描述的方法、模块和组件仅是示例性的。作为示例而非限制，说明性类型的超导设备可以包括现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统的系统(SOC)、复杂可编程逻辑器件(CPLD)等
此外，在抽象但仍是确定的意义上，有效地“关联”了用以实现相同功能性的组件的任何布置，使得所期望的功能性被实现。因此，本文中被组合以实现特定功能性的任何两个组件可以被视为彼此“关联”，使得所期望的功能性被实现，而与架构或中间组件无关。同样，如此关联的任何两个组件也可以被视为彼此“可操作地连接”或“耦合”以实现所期望的功能性。
此外，本领域技术人员将认识到，上述操作的功能性之间的边界仅是说明性的。多个操作的功能性可以被组合成单个操作，和/或单个操作的功能性可以被分布在其他操作中。此外，备选实施例可以包括特定操作的多个实例，并且在各种其他实施例中可以更改操作的顺序。
尽管本公开提供了具体的示例，但是在不脱离如所附权利要求书中阐述的本公开的范围的情况下，可以进行各种修改和改变。因此，说明书和附图应被认为是说明性的而不是限制性的，并且所有这种修改旨在被包括在本公开的范围中。本文中针对具体示例所描述的任何益处、优点或问题的解决方案均不应被解释为任何或所有权利要求的关键的、必需的或必要的特征或元素。
此外，本文所使用的术语“一”或“一个”被定义为一个或多于一个。此外，在权利要求中使用诸如“至少一个”和“一个或多个”之类的引导性短语不应被解释为暗示：由不定冠词“一”或“一个”引入另一权利要求元素将包含这种引入的权利要求元素的任何特定的权利要求元素限制为仅包含一个这样的元素，即使相同的权利要求包括引导性短语“一个或多个”或“至少一个”以及诸如“一”或“一个”之类的不定冠词也是如此。
除非另有说明，否则诸如“第一”和“第二”之类的术语被用来任意地区分这种术语所描述的元素。因此，这些术语不一定旨在指示这种元素的时间或其他优先顺序。

Claims (20)

1.一种计算系统，包括：
壳体，其中与所述壳体外部的大气压力相比的较低压力被维持在所述壳体内部；
第一多个组件；
第二多个组件；
第一衬底，在所述壳体内部，被布置在第一平面中，所述第一衬底具有与所述第一平面平行的第一表面和第二表面，其中所述第二表面与所述第一表面相对，其中第一组所述第一多个组件朝向所述第一衬底的第一端被附接到所述第二表面，并且其中第二组所述第二多个组件朝向所述第一衬底的第二端被附接到所述第二表面，其中所述第一端与所述第二端相对，其中所述第一多个组件中的每个被配置为主要提供处理器功能性，并且其中所述第二多个组件中的每个被配置为主要提供存储功能性；
第二衬底，在所述壳体内部，被布置在所述第一平面上方或下方的第二平面中，所述第二衬底具有与所述第二平面平行的第三表面和第四表面，其中所述第四表面与所述第三表面相对，其中第三组所述第一多个组件朝向所述第二衬底的第三端被附接到所述第四表面，并且其中第四组所述第二多个组件朝向所述第二衬底的第四端被附接到所述第四表面，其中所述第三端与所述第四端相对，并且其中所述第一衬底和所述第二衬底中的每个包括多个电路迹线，所述多个电路迹线用于将所述第一多个组件的至少子集与所述第二多个组件的至少子集互连；以及
隔热罩，被配置为将所述第一衬底的所述第一端与所述第二端热隔离，并且将所述第二衬底的所述第三端与所述第四端热隔离，使得所述第一多个组件中的每个被配置为在第一温度操作，并且所述第二多个组件中的每个被配置为在大于所述第一温度的第二温度操作，并且其中所述第一温度在2开尔文至77开尔文之间的范围中，并且其中所述第二温度在200开尔文至400开尔文之间的范围中。
2.根据权利要求1所述的计算系统，其中所述较低压力在10-3托至10-10托之间的范围中。
3.根据权利要求1所述的计算系统，其中主处理器功能性包括以下至少一项：中央处理功能性、图形处理功能性、人工智能功能性、门阵列功能性、存储器功能性或总线接口管理功能性。
4.根据权利要求1所述的计算系统，其中主存储功能性包括以下至少一项：存储器功能性、门阵列功能性、总线管理功能性、控制器功能性或总线接口管理功能性。
5.根据权利要求1所述的计算系统，其中所述第一多个组件中的每个选自包括以下各项的组：中央处理单元、图形处理单元、人工智能处理器、现场可编程门阵列、专用集成电路、专用标准产品、片上系统、复杂可编程逻辑器件、随机存取存储器以及约瑟夫森磁性随机存取存储器。
6.根据权利要求1所述的计算系统，其中所述第二多个组件中的每个选自包括以下各项的组：动态随机存取存储器、现场可编程门阵列、专用集成电路、专用标准产品、片上系统以及复杂可编程逻辑器件。
7.根据权利要求1所述的计算系统，其中在所述多个电路迹线的每个中包括第一区域和第二区域，所述第一区域包括超导金属但不包括普通金属，所述第二区域包括所述超导金属和所述普通金属两者。
8.一种计算系统，包括：
壳体，其中真空被维持在所述壳体内部；
第一多个组件；
第二多个组件；
第一衬底，在所述壳体内部，被布置在第一平面中，所述第一衬底具有与所述第一平面平行的第一表面和第二表面，其中所述第二表面与所述第一表面相对，其中第一组所述第一多个组件朝向所述第一衬底的第一端被附接到所述第二表面，并且其中第二组所述第二多个组件朝向所述第一衬底的第二端被附接到所述第二表面，其中所述第一端与所述第二端相对，其中所述第一多个组件中的每个被配置为主要提供处理器功能性，并且其中所述第二多个组件中的每个被配置为主要提供存储功能性；
第二衬底，在所述壳体内部，被布置在所述第一平面上方或下方的第二平面中，所述第二衬底具有与所述第二平面平行的第三表面和第四表面，其中所述第四表面与所述第三表面相对，其中第三组所述第一多个组件朝向所述第二衬底的第三端被附接到所述第四表面，并且其中第四组所述第二多个组件朝向所述第二衬底的第四端被附接到所述第四表面，其中所述第三端与所述第四端相对，并且其中所述第一衬底和所述第二衬底中的每个包括多个电路迹线，所述多个电路迹线用于将所述第一多个组件的至少子集与所述第二多个组件的至少子集互连；以及
隔热罩，被配置为将所述第一衬底的所述第一端与所述第二端热隔离，并且将所述第二衬底的所述第三端与所述第四端热隔离，使得所述第一多个组件中的每个被配置为在第一温度操作，并且所述第二多个组件中的每个被配置为在大于所述第一温度的第二温度操作，并且其中所述第一温度在2开尔文至77开尔文之间的范围中，并且其中所述第二温度在200开尔文至400开尔文之间的范围中。
9.根据权利要求8所述的计算系统，其中所述真空与在10-3托至10-10托之间的范围中的压力相对应。
10.根据权利要求8所述的计算系统，其中主处理器功能性包括以下至少一项：中央处理功能性、图形处理功能性、人工智能功能性、门阵列功能性、存储器功能性或总线接口管理功能性。
11.根据权利要求8所述的计算系统，其中主存储功能性包括以下至少一项：存储器功能性、门阵列功能性、总线管理功能性、控制器功能性或总线接口管理功能性。
12.根据权利要求8所述的计算系统，其中所述第一多个组件中的每个选自包括以下各项的组：中央处理单元、图形处理单元、人工智能处理器、现场可编程门阵列、专用集成电路、专用标准产品、片上系统、复杂可编程逻辑器件、随机存取存储器以及约瑟夫森磁性随机存取存储器。
13.根据权利要求8所述的计算系统，其中所述第二多个组件中的每个选自包括以下各项的组：动态随机存取存储器、现场可编程门阵列、专用集成电路、专用标准产品、片上系统以及复杂可编程逻辑器件。
14.根据权利要求8所述的计算系统，其中所述多个电路迹线中的每个电路迹线中包括第一区域和第二区域，所述第一区域包括超导金属但不包括普通金属，所述第二区域包括所述超导金属和所述普通金属两者。
15.一种计算系统，包括：
壳体，其中真空被维持在所述壳体内部；
第一多个组件；
第二多个组件；
第一衬底，在所述壳体内部，被布置在第一平面中，所述第一衬底具有与所述第一平面平行的第一表面和第二表面，其中所述第二表面与所述第一表面相对，其中第一组所述第一多个组件朝向所述第一衬底的第一端被附接到所述第二表面，并且其中第二组所述第二多个组件朝向所述第一衬底的第二端被附接到所述第二表面，其中所述第一端与所述第二端相对，其中所述第一多个组件中的每个被配置为主要提供处理器功能性，并且其中所述第二多个组件中的每个被配置为主要提供存储功能性，并且其中第一散热器被耦合到所述第一衬底以热夹持所述第一衬底；
第二衬底，在所述壳体内部，被布置在所述第一平面上方或下方的第二平面中，所述第二衬底具有与所述第二平面平行的第三表面和第四表面，其中所述第四表面与所述第三表面相对，其中第三组所述第一多个组件朝向所述第二衬底的第三端被附接到所述第四表面，并且其中第四组所述第二多个组件朝向所述第二衬底的第四端被附接到所述第四表面，其中所述第三端与所述第四端相对，并且其中所述第一衬底和所述第二衬底中的每个包括多个电路迹线，所述多个电路迹线用于将所述第一多个组件的至少子集与所述第二多个组件的至少子集互连，并且其中第二散热器被耦合到所述第二衬底以热夹持所述第二衬底；以及
隔热罩，被配置为将所述第一衬底的所述第一端与所述第二端热隔离，并且将所述第二衬底的所述第三端与所述第四端热隔离，使得所述第一多个组件中的每个被配置为在第一温度操作，并且所述第二多个组件中的每个被配置为在大于所述第一温度的第二温度操作，并且其中所述第一温度低于9开尔文，并且其中所述第二温度在80开尔文至400开尔文之间的范围中。
16.根据权利要求15所述的计算系统，其中所述真空与在10-3托至10-10托之间的范围中的压力相对应。
17.根据权利要求15所述的计算系统，其中主处理器功能性包括以下至少一项：中央处理功能性、图形处理功能性、人工智能功能性、门阵列功能性、存储器功能性或总线接口管理功能性。
18.根据权利要求15所述的计算系统，其中主存储功能性包括以下至少一项：存储器功能性、门阵列功能性、总线管理功能性、控制器功能性或总线接口管理功能性。
19.根据权利要求15所述的计算系统，其中所述第一多个组件中的每个选自包括以下各项的组：中央处理单元、图形处理单元、人工智能处理器、现场可编程门阵列、专用集成电路、专用标准产品、片上系统、复杂可编程逻辑器件、随机存取存储器以及约瑟夫森磁性随机存取存储器。
20.根据权利要求15所述的计算系统，其中所述第二多个组件中的每个选自包括以下各项的组：动态随机存取存储器、现场可编程门阵列、专用集成电路、专用标准产品、片上系统以及复杂可编程逻辑器件。
CN201880091155.7A 2018-03-14 2018-12-01 具有位于共用衬底上的超导和非超导组件的计算系统 Active CN111837093B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/921,311 US10165667B1 (en) 2018-03-14 2018-03-14 Computing system with superconducting and non-superconducting components located on a common substrate
US15/921,311 2018-03-14
PCT/US2018/063509 WO2019177673A1 (en) 2018-03-14 2018-12-01 Computing system with superconducting and non-superconducting components located on a common substrate

Publications (2)

Publication Number Publication Date
CN111837093A CN111837093A (zh) 2020-10-27
CN111837093B true CN111837093B (zh) 2022-07-15

Family

ID=64692269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880091155.7A Active CN111837093B (zh) 2018-03-14 2018-12-01 具有位于共用衬底上的超导和非超导组件的计算系统

Country Status (13)

Country Link
US (1) US10165667B1 (zh)
EP (1) EP3765939A1 (zh)
JP (1) JP7304872B2 (zh)
KR (1) KR102609929B1 (zh)
CN (1) CN111837093B (zh)
AU (1) AU2018413356B2 (zh)
BR (1) BR112020016789A2 (zh)
CA (1) CA3092180A1 (zh)
IL (1) IL277082B2 (zh)
MX (1) MX2020009402A (zh)
PH (1) PH12020551509A1 (zh)
SG (1) SG11202008357XA (zh)
WO (1) WO2019177673A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10394292B1 (en) * 2018-06-11 2019-08-27 Microsoft Technology Licensing, Llc Cryogenic computing system with thermal management using a metal preform
US10782258B2 (en) 2018-09-04 2020-09-22 Northrop Grumman Systems Corporation Superconductor critical temperature measurement
US10575437B1 (en) * 2019-03-20 2020-02-25 Northrop Grumman Systems Corporation Temperature control method, system, and apparatus
US10595441B1 (en) * 2019-04-03 2020-03-17 Northrop Grumman Systems Corporation Method and apparatus for separating a thermal load path from a structural load path in a circuit board environment
US10785891B1 (en) * 2019-06-17 2020-09-22 Microsoft Technology Licensing, Llc Superconducting computing system in a liquid hydrogen environment
US10944039B2 (en) 2019-06-19 2021-03-09 International Business Machines Corporation Fabricating transmon qubit flip-chip structures for quantum computing devices
US11032935B1 (en) * 2019-12-10 2021-06-08 Northrop Grumman Systems Corporation Support structure for a flexible interconnect of a superconductor
US11956924B1 (en) * 2020-08-10 2024-04-09 Montana Instruments Corporation Quantum processing circuitry cooling systems and methods
US11917794B2 (en) * 2020-10-30 2024-02-27 Advanced Micro Devices, Inc. Separating temperature domains in cooled systems
US11533825B2 (en) * 2020-12-08 2022-12-20 Microsoft Technology Licensing, Llc Systems with indium application to heat transfer surfaces

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59216216A (ja) * 1983-05-23 1984-12-06 Toshiba Corp 高速計算機システム
CN2720778Y (zh) * 2004-08-10 2005-08-24 宁波市北仑海伯精密机械制造有限公司 一种热超导管
CN1729734A (zh) * 2002-10-22 2006-02-01 贾森·A·沙利文 用于提供动态模块处理单元的系统及方法
CN101227811A (zh) * 2007-01-19 2008-07-23 林义民 真空超热导散热器
CN103855129A (zh) * 2012-12-06 2014-06-11 德州仪器公司 半导体装置及用于制作半导体装置的方法
CN204189111U (zh) * 2013-06-07 2015-03-04 苹果公司 热管理系统、散热系统、紧凑型计算系统、台式计算系统
CN204347742U (zh) * 2015-01-23 2015-05-20 常州信息职业技术学院 一种计算机水冷机箱
CN104810366A (zh) * 2014-01-26 2015-07-29 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法
CN205428923U (zh) * 2014-12-31 2016-08-03 意法半导体公司 集成半导体电路裸片、集成半导体电路器件和集成半导体电路系统
CN105895603A (zh) * 2015-02-12 2016-08-24 台湾积体电路制造股份有限公司 具有衬底隔离和未掺杂的沟道的集成电路结构
WO2018009240A2 (en) * 2015-11-12 2018-01-11 University Of Rochester Superconducting system architecture for high-performance energy-efficient cryogenic computing

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715048A (ja) * 1993-06-21 1995-01-17 Hitachi Ltd 信号処理装置
US5773875A (en) 1996-02-23 1998-06-30 Trw Inc. High performance, low thermal loss, bi-temperature superconductive device
JP2993926B2 (ja) * 1998-01-14 1999-12-27 株式会社移動体通信先端技術研究所 超伝導回路の実装構造
JP2000068566A (ja) * 1998-08-24 2000-03-03 Kyocera Corp 電子装置
US20060076634A1 (en) 2004-09-27 2006-04-13 Lauren Palmateer Method and system for packaging MEMS devices with incorporated getter
US8363418B2 (en) * 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
US8929066B2 (en) * 2012-08-28 2015-01-06 Skyera, Inc. Chassis with separate thermal chamber for solid state memory
FR3011326B1 (fr) * 2013-10-02 2016-04-01 Soc Fr Detecteurs Infrarouges Sofradir Circuit imprime flexible a faible emissivite
US9460397B2 (en) 2013-10-04 2016-10-04 Samsung Electronics Co., Ltd. Quantum computing device spin transfer torque magnetic memory
US9520180B1 (en) 2014-03-11 2016-12-13 Hypres, Inc. System and method for cryogenic hybrid technology computing and memory
US20160128238A1 (en) * 2014-10-27 2016-05-05 Ebullient, Llc Hot-swappable server with cooling line assembly
IL236544A0 (en) * 2014-12-31 2015-04-30 Elbit Systems Ltd Thermal management of printed circuit board components
US9524470B1 (en) 2015-06-12 2016-12-20 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing
US9681533B2 (en) 2015-11-17 2017-06-13 Northrop Grumman Systems Corporation Apparatus and method for providing a temperature-differential circuit card environment
US10159161B2 (en) 2015-11-17 2018-12-18 Northrop Grumman Systems Corporation Circuit card rack system and method
US9648749B1 (en) 2015-11-17 2017-05-09 Northrop Grumman Systems Corporation Circuit card assembly and method of providing same
US10410760B2 (en) * 2016-01-11 2019-09-10 Raytheon Company Rigid-flex assembly for high-speed sensor module comprising a flexible wiring section with dual flexible strips stacked and attached together

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59216216A (ja) * 1983-05-23 1984-12-06 Toshiba Corp 高速計算機システム
CN1729734A (zh) * 2002-10-22 2006-02-01 贾森·A·沙利文 用于提供动态模块处理单元的系统及方法
CN2720778Y (zh) * 2004-08-10 2005-08-24 宁波市北仑海伯精密机械制造有限公司 一种热超导管
CN101227811A (zh) * 2007-01-19 2008-07-23 林义民 真空超热导散热器
CN103855129A (zh) * 2012-12-06 2014-06-11 德州仪器公司 半导体装置及用于制作半导体装置的方法
CN204189111U (zh) * 2013-06-07 2015-03-04 苹果公司 热管理系统、散热系统、紧凑型计算系统、台式计算系统
CN104810366A (zh) * 2014-01-26 2015-07-29 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法
CN205428923U (zh) * 2014-12-31 2016-08-03 意法半导体公司 集成半导体电路裸片、集成半导体电路器件和集成半导体电路系统
CN204347742U (zh) * 2015-01-23 2015-05-20 常州信息职业技术学院 一种计算机水冷机箱
CN105895603A (zh) * 2015-02-12 2016-08-24 台湾积体电路制造股份有限公司 具有衬底隔离和未掺杂的沟道的集成电路结构
WO2018009240A2 (en) * 2015-11-12 2018-01-11 University Of Rochester Superconducting system architecture for high-performance energy-efficient cryogenic computing

Also Published As

Publication number Publication date
BR112020016789A2 (pt) 2020-12-15
KR102609929B1 (ko) 2023-12-04
KR20200131233A (ko) 2020-11-23
AU2018413356B2 (en) 2023-08-17
JP7304872B2 (ja) 2023-07-07
IL277082A (en) 2020-10-29
IL277082B2 (en) 2024-07-01
EP3765939A1 (en) 2021-01-20
CA3092180A1 (en) 2019-09-19
SG11202008357XA (en) 2020-09-29
IL277082B1 (en) 2024-03-01
MX2020009402A (es) 2020-10-28
CN111837093A (zh) 2020-10-27
US10165667B1 (en) 2018-12-25
WO2019177673A1 (en) 2019-09-19
RU2020133484A (ru) 2022-04-14
PH12020551509A1 (en) 2021-09-06
AU2018413356A1 (en) 2020-08-20
JP2021517294A (ja) 2021-07-15

Similar Documents

Publication Publication Date Title
CN111837093B (zh) 具有位于共用衬底上的超导和非超导组件的计算系统
US11955465B2 (en) Reducing loss in stacked quantum devices
CN112272811B (zh) 具有使用金属预成型件的热管理的低温计算系统
US11266038B2 (en) Superconducting computing system in a liquid hydrogen environment
EP3688796B1 (en) Fabrication of apparatus including superconducting wiring layers and interconnects
EP3830867A1 (en) Signal distribution for a quantum computing system
TW202240123A (zh) 將銦應用於傳熱表面的系統
RU2784419C2 (ru) Вычислительная система со сверхпроводящими и несверхпроводящими компонентами, расположенными на общей подложке
US20240152189A1 (en) Sub-kelvin temperature gradient system for scalable quantum control
EP4298874A1 (en) A thermalization arrangement at cryogenic temperatures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40032665

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant