TW201630142A - 積體電路結構及其製造方法 - Google Patents

積體電路結構及其製造方法 Download PDF

Info

Publication number
TW201630142A
TW201630142A TW104136962A TW104136962A TW201630142A TW 201630142 A TW201630142 A TW 201630142A TW 104136962 A TW104136962 A TW 104136962A TW 104136962 A TW104136962 A TW 104136962A TW 201630142 A TW201630142 A TW 201630142A
Authority
TW
Taiwan
Prior art keywords
substrate
conductive
wafer
bump
integrated circuit
Prior art date
Application number
TW104136962A
Other languages
English (en)
Other versions
TWI574365B (zh
Inventor
江宗憲
莊其達
曾明鴻
陳承先
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201630142A publication Critical patent/TW201630142A/zh
Application granted granted Critical
Publication of TWI574365B publication Critical patent/TWI574365B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

本揭示提供之積體電路(IC)結構包含第一基底，具有複數個導電特徵形成於一個表面上，且複數個晶片與第一基底機械地接合並電性耦接，這些晶片中的第一晶片具有第一凸塊附著至這些導電特徵中的第一導電特徵，第一凸塊在平行於第一基底的此表面的平面中具有細長形剖面，且第一基底與第一晶片係接合成一配置，使得第一凸塊的長軸定位指向第一基底的中心位置並背向第一晶片的中心位置。

Description

積體電路結構及其製造方法
本揭示係有關於積體電路(integrated circuit，IC)結構及其製造方法，且特別是有關於多晶片模組(multi-chip-module)的積體電路結構。
積體電路通常形成於基底上，例如半導體晶圓。接合凸塊(bonding bump)/走線上方凸塊(bump-on-trace)為積體電路中互連結構的一部分。凸塊提供與積體電路裝置的介面，藉此建立與此裝置的電性連接。可利用傳統技術來將封裝引線(package terminal)連接至積體電路，例如使用熱壓(thermocompression)或熱聲波(thermosonic)打線接合及其他習知技術。
晶片互連技術，例如覆晶(flip chip)，也稱為控制塌陷晶片連接(Controlled Collapse Chip Connection，C4)，將半導體裝置互連至具有焊接尖端放置於晶片輸出接點上的外部電路。焊料凸塊在進行最後的晶圓製程步驟期間，放置於晶圓頂端的晶片接墊上。為了將晶片安裝至外部電路(例如，電路板或另一晶片或晶圓)上，將晶片反置，使其頂端面向下，且其接觸墊覆蓋外部電路上相稱的接墊，接著焊料溢流於覆晶 與用於支撐外部電路的基底之間，以完成互連。相較於打線接合，在此晶片為直立安裝且利用接線將晶片接墊互連至外部電路。所完成的覆晶封裝遠小於傳統以載板為基礎的(carrier-based)系統，原因在於晶片是直接坐落於電路板上。當互連接線更短，可大幅降低電感及熱阻。因此，覆晶可容許更高速的裝置。
高密度覆晶互連的近來趨勢是在CPU及GPU封裝中採用圓形或近圓形的銅柱焊料凸塊(copper pillar solder bump)。對於傳統焊料凸塊來說，銅柱焊料凸塊為一種引人注目的替代物，原因在於其可提供不受接合打線間距影響的固定的支座(stand-off)。這是十分關鍵的，因為大部分的高密度電路具黏性的類高分子的黏著劑混合物進行底部填充，較小的支座會造成底部填充的黏著劑難以流動至晶片下方。
然而，傳統上圓形的銅柱焊料凸塊存在數個缺點。其一為圓形的銅柱焊料凸塊的尺寸增加了互連結構，而限制用在互連接的金屬走線的間距大小。因此，現今的圓形銅柱焊料凸塊最終將成為IC工業中裝置持續微縮的瓶頸。
另一缺點在於封裝電路及下方各層的機械應力。此應力來自於晶片與封裝結構的熱膨脹不匹配。此應力對於具有介電常數低於3的超低介電常數(extra low K,ELK)介電層的電路來說特別關鍵。封裝變得更加的脆弱，導致各層間的分離。
另外，在焊料凸塊對接墊界面處的大電流密度引起電遷移及電應力。由電遷移所造成的損害類型包含焊料接點內的微裂紋(microcracking)以及接合層的脫層(delamination)。
如此說來，我們所需的是可允許高密度間距的低應力互連電路。
在一些實施例中，本揭示提供積體電路(IC)結構，其包含第一基底，具有複數個導電特徵形成於一個表面上；複數個晶片與第一基底機械地接合並電性耦接，這些晶片中的第一晶片具有第一凸塊附著至這些導電特徵中的第一導電特徵，第一凸塊在平行於第一基底的此表面的平面中具有細長形剖面，且第一基底與第一晶片接合成一配置，使得第一凸塊的長軸係定位為指向第一基底的中心位置並背向第一晶片的中心位置。
在一些其他實施例中，本揭示提供積體電路(IC)結構，其包含第一基底，具有複數個導電特徵形成於表面上；複數個晶片與第一基底機械地接合並電性耦接，這些晶片中的第一晶片具有第一子集的導電凸塊個別地附著至這些導電特徵中的第一子集，第一子集的導電凸塊在平行於此表面的平面中具有細長形剖面，且第一基底與第一晶片係接合成一配置，使得在上視圖中第一晶片的中心位置遠離第一基底的中心位置，且第一子集的導電凸塊具有各自的長軸定位指向第一基底的中心位置。
在另外一些實施例中，本揭示提供積體電路(IC)結構的製造方法，此方法包含接收定義複數個導電凸塊的IC設計布局；以及依據晶片與封裝基底之間的配置，當晶片接合至封裝基底時，重新塑形此積體電路設計布局上的此些導電凸塊 中的第一導電凸塊，藉此產生修改後的積體電路設計布局，其中第一導電凸塊具有細長形剖面，其具有沿著第一長軸的第一長度，且第一長軸具有平行於第一方向的第一定向，第一方向定義為在配置中從晶片的第一導電凸塊到封裝基底的中心位置。
100、190‧‧‧積體電路(IC)結構
102‧‧‧第一基底
104、104A、104B、104C、180‧‧‧晶片
106‧‧‧走線上方凸塊接合結構
108、108A、108B、182‧‧‧導電凸塊
110‧‧‧導電特徵/走線
112、166‧‧‧中心
113‧‧‧虛線
114‧‧‧晶片基底
116‧‧‧內連線結構
118‧‧‧導電特徵
120‧‧‧保護層
121‧‧‧導電柱
122‧‧‧介面層
124‧‧‧焊料尖端
125‧‧‧阻焊層
126‧‧‧導電材料層/凸塊下金屬化層(UBM)
128A‧‧‧第一方向
128B‧‧‧第二方向
130、132、134、136、138、140、142、144、146、150、152、154、160、162、164‧‧‧結構
168‧‧‧長軸
170‧‧‧方向
192‧‧‧接墊
194‧‧‧阻焊開口
200、250‧‧‧方法
202、204、206、208、210、212、214、216、218、220、222、252、254、256、258‧‧‧操作
D1‧‧‧第一尺寸
D2‧‧‧第二尺寸
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。
第1圖顯示依據本揭示的一些實施例建構之積體電路結構的上視圖。
第2圖顯示依據一些實施例建構之第1圖的積體電路結構的剖面示意圖。
第3A圖顯示依據一些實施例建構之第1圖的積體電路結構的部分剖面示意圖。
第3B圖顯示依據一些其他實施例建構之第1圖的積體電路結構的部分剖面示意圖。
第4-8圖顯示依據各種實施例建構之第1圖的積體電路結構的走線上方凸塊結構的上視圖。
第9圖顯示依據一些實施例建構之第1圖的積體電路結構的部分上視圖。
第10圖顯示依據本揭示的一些實施例建構之積體電路結構的上視圖。
第11圖顯示依據本揭示的一些實施例建構之積體電路結構的上視圖。
第12圖顯示依據本揭示的一些其他實施例建構之積體電路結構的上視圖。
第13圖顯示依據一些實施例建構之第12圖的積體電路結構的部分剖面示意圖。
第14圖顯示依據本揭示的一些實施例之積體電路的製造方法的流程圖。
第15圖顯示依據本揭示的一些實施例之方法的流程圖。
要瞭解的是本說明書以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵。而本說明書以下的揭露內容是敘述各個構件及其排列方式的特定範例，以求簡化發明的說明。當然，這些特定的範例並非用以限定本發明。例如，若是本說明書以下的揭露內容敘述了將一第一特徵形成於一第二特徵之上或上方，即表示其包含了所形成的上述第一特徵與上述第二特徵是直接接觸的實施例，亦包含了尚可將附加的特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與上述第二特徵可能未直接接觸的實施例。另外，本發明的說明中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，若是本說明書以下的揭露內容敘述了將一第一特徵形成於一第一特徵之上或上方，即表示其包含了所形 成的上述第一特徵與上述第二特徵是直接接觸的實施例，亦包含了尚可將附加的特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與上述第二特徵可能未直接接觸的實施例。另外，在空間上的相關用語，例如”上/下”、”頂部/底部”、”垂直/水平”，係使本說明書容易表達而非限定一絕對方向。舉例來說，一上層及一下層可表示關於基底或是形成於一基底上的積體電路各自的關係，而非絕對方向。
第1圖顯示依據本揭示的一些實施例建構之積體電路(IC)結構100的上視圖。第2圖顯示依據本揭示的一些實施例之IC結構100的剖面示意圖。IC結構100包含第一基底102。在一些實施例中，第一基底102為選自於由封裝基底、印刷電路板、中介層與半導體基底所組成的群組之基底。在一些其他實施例中，第一基底102為選自於由封裝基底、印刷電路板、中介層、半導體基底、介電基底、陶瓷基底與玻璃基底所組成的群組之基底。
IC結構100包含兩個或多個IC晶片104，例如第1圖顯示之例示性的晶片104A、104B與104C。這些晶片104接合至第一基底102並電性耦接至第一基底102。每一IC晶片104為形成於單一半導體基底的一積體電路，每一晶片104為半導體晶圓的一部分並具有形成於其上的積體電路。舉例來說，在製造完半導體晶圓後，此晶圓藉由切割穿透晶圓上的切割道而分離成複數個晶片。在一些實施例中，每一晶片104具有各自形成於其上的電路。
作為說明的例子，晶片104包含半導體基底、各種 形成於其上的元件及形成於這些元件上並連接這些元件的互連結構，以形成積體電路。在一些實施例中，這些元件包含電晶體(例如場效電晶體)、感測器(例如影像感測器)、記憶體單元(例如隨機存取記憶體單元)、二極體、被動元件(例如電阻、電容及/或電感)及/或其他元件。每一晶片104(例如晶片104A、104B與104C)可包含不同的電路。此多個晶片104接合至第一基底102並電性連接至第一基底102以形成功能電路，以達成所需功能。在一些實施例中，這些晶片104具有形成於各自的前表面的電路，並將這些晶片104反置以與第一基底102接合，如此一來，這些電路被夾設於第一基底102與晶片半導體基底之間。
IC結構100更包含走線上方凸塊接合結構106，其同時作為接合特徵和在第一基底102與晶片104之間的電性連接。詳細來說，每一晶片104包含形成於晶片接合面上的複數個導電凸塊108。導電凸塊108透過內連線結構連接晶片的元件。第一基底102包含形成於第一基底102之接合表面上的複數個導電特徵(走線或內連線特徵)110，第一基底102可更包含形成於其上的內連線結構。舉例來說，印刷電路板可被使用作第一基底並包含其內連線結構。走線110連接至第一基底102的內連線結構並延伸至與一個凸塊接合的位置。導電凸塊108和走線110機械地接合在一起並電性連接以形成走線上方凸塊接合結構106。
在一些實施例中，走線包含的材料係選自於由銅、銅/鎳合金、銅-浸鍍錫(immersion Sn，IT)、銅-無電電鍍鎳無電電鍍鈀浸鍍金(electroless nickel electroless palladium immersion gold，ENEPIG)、銅-有機可焊性防腐劑(organic solderability preservatives，OSP)、鋁、鋁/矽/銅合金、鈦、氮化鈦、鎢、多晶矽、金屬矽化物、銅合金、鉭、氮化鉭及前述之組合所組成的群組。
如第1圖所示，從上視圖來看，第一基底102具有幾何中心112。相較之下，在上視圖中，每一晶片104具有自己的幾何中心(未顯示於第1圖)。舉例來說，矩形形狀的晶片具有位於距離相對的邊緣(各自沿著長軸與垂直軸)等距離的幾何中心。在本揭示的實施例中，從上視圖來看，晶片104的幾何中心與第一基底102的幾何中心112不重疊或彼此分隔開。在一特別的例子中，一個晶片104可具有與第一基底102的幾何中心112重疊的中心。因為各種晶片直接設置於第一基底102的不同位置並直接接合至第一基底102，從上視圖來看，剩餘的晶片無法與第一基底102同中心。一般來說，晶片104的中心不會與中心112重疊。
雖然從上視圖來看是看不到導電凸塊108的，因為其被各自的晶片半導體基底覆蓋，但是晶片104的導電凸塊108也顯示於第1圖以便說明。導電凸塊108從剖面圖來看(或從上視圖來看)具有細長形的形狀。因此，每一導電凸塊108具有長軸與短軸。此外，將每一導電凸塊108定位，使得其長軸朝向第一基底102的中心112。第1圖的虛線顯示一個導電凸塊108的長軸定位在指向中心112的方向。因為晶片104的中心不與中心112重疊，晶片的導電凸塊108大抵上沒有朝向晶片的中心定位。當凸塊指向中心112時，一個晶片的少數凸塊可能發生指 向晶片的中心，但是大部分的導電凸塊108係定位為使其指向遠離晶片的中心。然而，晶片104的所有導電凸塊108大致上指向中心112，這更顯示於第9圖，其為依據本揭示的一些實施例之IC結構100的部分上視圖。詳細來說，當晶片104A接合至第一基底102，從上視圖來看，晶片104A的中心166被配置為遠離第一基底102的中心112。以導電凸塊108A為例，將細長形的導電凸塊108A定位，使得其長軸168被定位為指向中心112。然而，從導電凸塊108A到晶片中心166的方向170與長軸168不平行，而是兩者之間具有角度。
此外，每一凸塊具有自己各自的定位。由於各種凸塊設置於不同的位置且都向著中心112定位，因此這些凸塊具有各自的定向以達到這些需求。
在本揭示的實施例中，形成於第一基底102上的走線110與整合至第一基底102之晶片104的導電凸塊108配對。這些配對的導電凸塊108與走線110各自地接合在一起，並形成走線上方凸塊接合結構106，從而整合晶片104至第一基底102以形成多晶片模組。為了當晶片104接合至第一基底102能適當的接合，配對的導電凸塊108與走線110被設計為凸塊108與配對的走線110重疊(例如與配對走線110的末端重疊)。在一些實施例中，導電凸塊108與導電特徵110被設計為當將晶片104反置並放置於第一基底102上時，配對的導電凸塊108與走線110的接合部分大致上各自地重疊。在後續的接合製程中，使用熱處理製程並可能在凸塊與導電特徵之間產生接合應力，這是因為第一基底102與晶片104之間不同的熱膨脹係數所造成。在一些 其他考慮到熱膨脹的實施例中，晶片104及/或第一基底102被設計為具有偏移(offsets)，如此一來，配對的導電凸塊108和走線110的接合部分接合在一起來彌補第一基底102與晶片104之間的不匹配。
走線110也設計為具有細長形狀且走線110的接合部分與各自配對的凸塊108同軸定向。詳細來說，走線110的接合部分的長軸沿著配對凸塊108的長軸定位，從而形成具有最大化的接合面積與接合強度的走線上方凸塊接合結構106。
第3A圖為依據本揭示的一些實施例建構之IC結構100的部分剖面示意圖。詳細來說，第3圖包含例示性的晶片104和例示性的走線上方凸塊接合結構106(例如在第2圖的虛線113中的一個)以顯示更多細節特徵。參考第1-3圖進一步描述IC結構100。
晶片104包含晶片基底114。在一些實施例中，晶片基底14為半導體基底，例如半導體晶圓的一部分。在本揭示的例子中，晶片基底114為矽基底。在一些其他例子中，晶片基底114可包含其他半導體基底(例如藍寶石基底，包含其他半導體材料(例如鍺、矽鍺、碳化矽、砷化鎵))或包含絕緣層覆矽(silicon-on-insulator，SOI)基底。晶片104也包含形成於晶片基底114上的各種元件(例如電晶體、二極體、感測器及/或被動元件)。
晶片104更包含形成於晶片基底114上的內連線結構116，其被設計為連接元件至功能電路。內連線結構116包含各種導電特徵(例如金屬線、金屬接點和金屬導通孔特徵)用於 電性連接，以及一個或多個隔離用的介電材料。在一些實施例中，內連線結構116包含多個金屬層。詳細來說，內連線結構116包含耦接導電凸塊108的導電特徵118。在一些例子中，導電特徵118為內連線結構116的一個金屬層(例如頂部金屬層)內的金屬特徵。在一些其他例子中，導電特徵118為電性連接至內連線結構116的接合墊。導電特徵118可包含銅、鋁、其他合適的導電材料或前述之組合。晶片104也可包含形成於內連線結構116上的保護層，其被設計為提供對電路(元件及內連線結構116)的保護，使得電路可不被環境損害(例如濕氣劣化)。
走線上方凸塊接合結構106形成於接合製程後，並包含導電凸塊108和走線110(導電特徵)接合在一起。在一些實施例中，導電凸塊108包含導電柱121，例如銅柱或其他金屬或金屬合金的導電柱。導電柱121在其一末端電性連接至導電特徵118(例如穿過保護層120或更詳細來說，穿過保護層120的開口)。導電柱121透過貫穿末端的介面層122附著至焊料尖端124，接著將晶片104反置以面向第一基底102的走線110。在一些實施例中，第一基底102可更包含阻焊層(或防焊層)125提供保護，例如保護第一基底102的非接合區遠離焊料。在一些其他實施例中，將阻焊層125圖案化以形成開口，使得走線110暴露以與導電凸塊108接合。
走線上方凸塊接合結構106可具有不同的設計，例如不同的材料層以達到更好的接合效果與其他例如電性連接及保護的整合的考慮。第3B圖為依據本揭示的一些其他實施例建構之IC結構100的部分剖面示意圖。導電柱121透過一個或多 個另外的導電材料層126，例如凸塊下金屬化層(under bump metallization，UBM)，連接至內連線結構116(詳細來說，連接至導電特徵118)。UBM126可提供低電阻的電性連接至導電特徵118，提供良好黏著至導電特徵118和保護層120，以產生氣密密封，避免其他凸塊金屬擴散進入IC，並可以被凸塊金屬濕潤。UBM需要多層不同金屬，例如黏著層、擴散阻障層、可焊接層和氧化阻障層。在一些例子中，UBM126包含鈦、鉻、鋁、銅、鎳、金、一種或多種上述金屬的合金或每一層為上述金屬和合金之組合的多層薄膜堆疊。在其他例子中，UBM126包含黏著層(例如Ti/Cr/Al層)、擴散阻障層(例如Cr：Cu層)和焊料濕潤層(例如Cu/Ni：V層)。
導電凸塊108與走線110的幾何形狀、相對位置和尺寸可參考本揭示的其他實施例的其他圖式進一步描述。
請參照第4圖，其為依據本揭示的一些實施例之IC結構100的部分上視圖。導電凸塊108設置於配對走線110的接合部分上，導電凸塊108具有細長形狀，其在第一方向128A跨出第一尺寸D1，並在第二方向128B跨出第二尺寸D2，D1大於D2。因此，將導電凸塊108沿著第一方向128A的軸稱為長軸，並將導電凸塊108沿著第二方向128B的軸稱為短軸。在一些實施例中，沿著此短軸，走線110的接合部分跨出的尺寸小於導電凸塊108對應的尺寸D2。凸塊108可具有不同的形狀。
請參照第5圖，其顯示依據本揭示的一些實施例之細長形走線上方凸塊接合結構之三個例示性結構的上視圖。結構130包含形成於走線110上的導電凸塊108，凸塊的形狀為具 有兩側凸起彎曲的矩形。此矩形的細長軸與走線110同軸延伸，即平行或接近平行於走線110的軸。結構132包含形成於走線110上的橢圓形狀導電凸塊108，此橢圓形的長軸也與走線110同軸。相似地，結構134包含形成於走線110上的膠囊形狀凸塊108，此導電凸塊108的長軸也與走線110同軸。這些細長的凸塊的長軸對齊走線方向使凸塊的側邊至最靠近的相鄰走線的空間最大化。本實施例的上述特徵使圖案化凸塊和接合間距能夠更密集，因此達到更緊密的金屬間隔設計規則。
在一些實施例中，IC結構100具有混合式的配置結構，其包含具有配置與定向如上述的細長形導電凸塊108之一子集的晶片104，和具有不同設計的凸塊之另一個子集的晶片104，例如具有從上視圖來看為圓形或方形的凸塊。第10圖顯示具有混合式的配置結構之IC結構100的上視圖。在第10圖中，IC結構100包含例示性的晶片104A和104B，將其設計為具有定位朝向第一基底102的中心112的細長形凸塊。此IC結構100更包含例示性的晶片180，其具有傳統的導電凸塊182，例如圓形、方形或其他形狀的凸塊，其在互相垂直的軸上具有大致相似的尺寸，這些凸塊被統稱為對稱的凸塊。在混合式的IC結構100中，將具有細長形的凸塊的晶片104設計成與第1圖的晶片相似。舉例來說，將細長形的導電凸塊108定位朝向中心112並與對應的走線110同軸。
第6圖顯示本揭示的各種實施例之走線上方凸塊接合結構的上視圖。詳細來說，凸塊可在一個子集的晶片中為細長形或在另一個子集的晶片中為對稱的。結構136包含走線 110和在短軸上與走線110有相同尺寸的導電凸塊108(凸塊108與走線110完全重疊，因此無法看到凸塊108)。結構138包含走線110和圓形導電凸塊108。結構140包含走線110和方形導電凸塊108。在其他結構中，例如結構142、144和146，導電凸塊108具有如第6圖所示之不同形狀。
在走線上方凸塊接合結構中，導電凸塊108與走線110可具有不同的相對尺寸。第7圖顯示本揭示的各種實施例之走線上方凸塊接合結構的上視圖。在結構150中，細長形的導電凸塊108在短軸上具有相較於走線更大的尺寸。在結構152中，細長形的導電凸塊108在短軸上具有與走線相同的尺寸。在結構154中，細長形的導電凸塊108在短軸上具有相較於走線更小的尺寸。
在走線上方凸塊接合結構中，可將導電凸塊108與走線110以不同的配置結構設置和重疊。第8圖顯示膠囊形凸塊與走線的相對位置。細長形的凸塊可突出於走線中心(結構160)，只重疊於走線的一側的一部分(結構162)或在走線的中間(結構164)。
第11圖更顯示依據一些實施例，具有走線上方凸塊接合結構的IC結構100與其配置結構的一部分之示意圖。在第11圖中，不標記各種晶片，且將導電凸塊108和對應的走線110顯示，以更好理解並與其他後面介紹的IC結構比較。在其他的實施例中，導電凸塊108限制走線110的可布線性(routability)。
雖然上述各種實施例的IC結構包含走線上方凸塊 接合結構，但是本揭示的範圍並不限於此。可合併其他接合結構，例如接墊上方凸塊(bump-on-pad)接合結構。依據一些實施例，第12圖顯示IC結構190的上視圖，第13圖顯示其剖面圖。IC結構190包含接墊上方凸塊接合結構以接合多個晶片104至封裝基底102。相似地，在第12圖中不標記各種晶片，且將導電凸塊108和對應的接墊192顯示以更好理解。第12、13圖所示的IC結構190係透過與上述各種圖式大致相同的步驟與製程製造並包含大致相似的結構(第1-2、3A、3B、4-10圖)。因此，第12-13圖所示之結構的製造步驟和特徵如上所述不重複於此以避免冗長的描述，但可完全地被應用於此實施例。與第1-2、3A、3B、4-10圖顯示之相同或大致相似的元件可以用相同或相似的標號，且與上述描述的第1-2、3A、3B、4-10圖具有相同或相似的結構、功能和製造方法。詳細來說，導電凸塊108具有細長形狀，其長軸定位朝向封裝基底102的中心112。在一些實施例中，IC結構190具有混合式結構，其更包含具有細長形狀的凸塊之第一子集的晶片104與具有傳統的凸塊之第二子集的晶片定位朝向中心112。在一些實施例中，將導電特徵118(和導電凸塊108)預先移位以作熱補償之用。
封裝基底102包含複數個接合墊192(取代走線)被設計為與晶片104的導電凸塊108配對的配置。每一晶片104具有複數個接合至封裝基底102的對應接墊192的導電凸塊108。在第13圖中，將阻焊層125圖案化以形成阻焊開口194，如此一來暴露出下方的接墊192並將其透過焊接接合至導電凸塊108。因此，多個晶片104透過接墊上方凸塊接合結構接合至封 裝基底102。由於可避免走線110的限制，導電凸塊108具有更大的設計自由度，且因此達到更多的設計可行性。
第14圖顯示依據本揭示的一些實施例之IC結構100的製造方法200的流程圖。可以理解的是，在此方法的其他實施例中，可在方法200之前、期間和之後提供額外的步驟，且下面描述的一些步驟可被取代或消除。雖然下面描述為有關於走線上方凸塊結構，但是其大抵上也可應用於接墊上方凸塊結構。
方法200從操作202開始，形成積體電路或部分地形成積體電路的一部分於晶片104上。操作202包含形成具有各自電路的多個晶片104(例如晶片104A、104B等等)。雖然在下面的描述僅提及一個晶片，但是可以理解的是，可在相似的技術中製造多個晶片。在一些例子中，在接合至基底102前，可同時或獨立地處理各種晶片。每一晶片104包含半導體基底，例如矽基底。或者，基底可包含其他的元素半導體材料，例如絕緣層覆矽(SOI)、鍺，化合物半導體例如碳化矽、砷化鎵、砷化銦和磷化銦，及合金半導體材料例如矽鍺、碳化矽鍺、磷化鎵砷和磷化鎵銦及/或其他習知的基底組成。
使用例如導電層、半導體層和絕緣層設置於基底上以形成積體電路。在操作204形成在積體電路表面做為製造接合結構的開口，在操作206放置金屬層於積體電路表面，在操作208圖案化成互連用的所需膠囊形狀金屬柱，並在操作210蝕刻以形成出自於金屬層的膠囊形柱體。形成的互連柱狀結構提供積體電路的元件至封裝端子的店性接觸。互連結構的導電 柱的材料可包含例如鋁、鋁/矽/銅合金、鈦、氮化鈦、鎢、多晶矽、金屬矽化物(例如矽化鎳、矽化鈷、矽化鎢、矽化鉭、矽化鈦、矽化鉑、矽化鉺、矽化鈀或其組合)、銅、銅合金、鉭、氮化鉭及/或其他合適的材料。形成互連柱狀結構的製程包含物理氣相沉積(或濺鍍)、化學氣相沉積(chemical vapor deposition，CVD)、電鍍及/或其他合適的製程。其他用以形成互連柱狀結構的製造技術可包含用於垂直柱之微影製程和將導電層圖案化的蝕刻，且可接著進行回蝕刻製程或化學機械研磨(chemical mechanical polish，CMP)製程。
在後續的操作210中，放置焊料尖端於柱體的尖端上。在操作212中，反置含有積體電路的晶片使焊料尖端面向將被連接的走線110(或接合墊192)。
方法200接著進行至操作214，形成導電層於隔開的基底102上，接著進行操作216，將導電層圖案化以形成走線(或接墊)。可透過例如包含形成光阻層、烘烤製程、曝光製程、顯影製程的微影製程、濕或乾蝕刻製程及/或其他合適的製程之技術實施於導電層上。在一些實施例中，形成走線上方凸塊結構，走線被佈線並連接至在不同的位置之基底102的其他內連線特徵。在一些其他實施例中，形成接墊上方凸塊結構，接墊連接至在相同的位置之基底102的下方內連線特徵。在其他實施例中，由於可避免走線的佈線，導電凸塊108獲得額外的設計自由度。
方法200接著進行至操作218，放置阻焊層並圖案化以形成內連接的開口。阻焊層可避免發生在定義的開口外的 任何內連接短路，在此開口走線暴露以配對焊料柱。在一些其他實施例中，形成接墊上方凸塊結構，形成阻焊開口194，如此一來暴露接墊192並透過焊料在阻焊開口194中與導電凸塊108接合。
方法200接著進行操作220，反置的晶片對齊第二基底且有著焊料尖端的柱體與導電走線重疊以形成互連。可施加許多的製程，例如熱空氣回焊或熱聲波接合將焊料尖端液化以形成互連。操作222透過使用黏著劑底部填充圍繞柱體的間隙完成接合，黏著劑例如為高分子材料以提供絕緣、支撐和穩定性。
第15圖顯示依據本揭示的一些實施例之IC結構(例如第1圖、第10圖的IC結構100或第13圖的IC結構190)的製造方法250的流程圖。IC結構包含各種接合特徵，例如導電凸塊108和走線110(或導電凸塊108與接墊192)。第15圖的流程圖之方法250可包含製作IC結構100(或IC結構190)的一個操作子集。方法250開始於操作252，接收IC結構的IC設計。在一些實施例中，IC設計包含形成於各種晶片104上的電路和形成於第一基底102上的導電結構。詳細來說，形成於晶片104上的電路包含晶片的各種導電特徵118；且形成於第一基底102上的導電結構包含走線110(或接墊192)。在一些實施例中，第一基底102可更包含元件或電路形成於其上。在此情形下，IC設計也包含形成於第一基底102上的電路。
方法250也包含操作254，以作熱補償的預先移位，重新設計導電特徵118，導電凸塊108也一起移位。在一些 例子中，如果是在特定範圍內的不匹配的情況下，不將導電特徵118移位但是透過操作254將導電凸塊108移位。在一些例子中，不將導電特徵118移位但是透過操作254將走線110(或接墊192)移位，以提供在走線110(或接墊192)與配對的導電凸塊108之間相對的預先移位。
依據走線上方凸塊接合結構106(或接墊上方凸塊接合結構)相對於中心112的位置和第一基底102與晶片104之間的熱膨脹差異，可個別地決定預先移位。如前所述，將導電特徵118預先移位，以補償晶片104與第一基底102之間在接合製程中由於晶片104與第一基底102不同的熱膨脹造成的不匹配。在接合製程期間，將晶片104和第一基底102加熱至較高的溫度然後冷卻。原始IC包含導電特徵118和走線110設計的設置為每一對(導電特徵118和走線110)彼此對齊，然而，當加熱後，第一基底102和晶片104由於不同的熱膨脹係數而不同地膨脹，這將在接合後造成不匹配或應力，其依據加熱和接合的順序而定。此不匹配(或應力)係有關於接合結構中的晶片104和第一基底102的相對配置，第一基底102和晶片104的熱膨脹係數及接合製程的最高加熱溫度。這些因素會決定不匹配。因為每一對的走線(或接墊)與凸塊相對於中心112具有不同的位置，其對應的不匹配可能彼此不同。操作254依據各自的不匹配來個別地重新設計每一對。在一些實施例中，接合製程可包含一個順序，其為先加熱第一基底102和晶片104，之後接觸並將其接合在一起。因此，在加熱的溫度中，因為已補償不匹配，每一對導電凸塊108和走線110(或接墊192)已匹配。可將此重新設計 以不同的方式實施來得到更好的接合結構，其考慮到位置的匹配、應力及/或接合強度。
在一些實施例中，操作254也包含將上述的導電凸塊108重新塑形。舉例來說，重新塑形包含改變導電凸塊108使其具有細長形定向，如此一來，凸塊的長軸指向接合結構中的中心112。
方法250也可包含操作256，製作定義這些導電凸塊108的圖案的光罩和依據重新設計的IC設計圖案製作其他光罩。或者，當IC圖案直接形成於半導體基底，例如透過電子束直接寫入，這些圖案會以適當的形式(例如GDS形式)存在資料檔案中，並被使用於電子束微影。
方法250進行至操作258，製造IC結構(100或190)。IC結構的製造包含接合晶片104至第一基底102。在一些實施例中，IC結構的製造也包含形成第一基底102和晶片104。在本實施例中，IC結構的製造為方法200或相等於方法200的替代方法。
本揭示的實施例提供IC結構及其製造方法。在一些實施例中，IC結構(100或190)包含接合至基底102的多個晶片104。詳細來說，將晶片104中的凸塊或部分的凸塊設計為有著指向第一基底102中心112的長軸之細長形狀，並和配對的走線110同軸(如果接合結構為走線上方凸塊結構)。在一些實施例中，將凸塊預先移位來補償因不同的熱膨脹係數造成的不匹配。IC結構及其製造方法的各種實施例可呈現各種優勢。舉例來說，形成的IC結構因此具有強的接合強度和較少的不匹配情 形。
因此，本揭示提供依據一些實施例之積體電路(IC)結構。IC結構包含第一基底，其具有複數個導電特徵形成於一個表面上，且複數個晶片與第一基底機械地接合並電性耦接。這些晶片中的第一晶片具有第一凸塊附著至這些導電特徵中的第一導電特徵，第一凸塊在平行於第一基底的此表面的平面中具有細長形剖面。第一基底與第一晶片係接合成一配置，使得第一凸塊的長軸定位指向第一基底的中心位置並背向第一晶片的中心位置。
本揭示也提供依據一些實施例之積體電路(IC)結構。積體電路結構包含第一基底，其具有複數個導電特徵形成於一個表面上，且複數個晶片與第一基底機械地接合並電性耦接，這些晶片中的第一晶片具有第一子集的導電凸塊個別地附著至這些導電特徵中的第一子集，第一子集的導電凸塊在平行於此表面的平面中具有細長形剖面。第一基底與第一晶片係接合成一配置，使得在上視圖中第一晶片的中心位置遠離第一基底的中心位置，且第一子集的導電凸塊具有各自的長軸定位指向第一基底的中心位置。
本揭示也提供依據一些實施例之積體電路(IC)結構的製造方法，包含接收定義複數個導電凸塊的積體電路設計布局，且依據晶片與封裝基底之間的配置，當晶片接合至封裝基底時，重新塑形此積體電路設計上的這些導電凸塊中的第一導電凸塊，藉此產生修改後的積體電路設計布局。第一導電凸塊具有細長形剖面，其具有沿著第一長軸的第一長度，且第一 長軸具有平行於第一方向的第一定向，第一方向定義為在配置中從晶片的第一導電凸塊到封裝基底的中心位置。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
100‧‧‧積體電路(IC)結構
102‧‧‧第一基底
104A、104B、104C‧‧‧晶片
108‧‧‧導電凸塊
112‧‧‧中心

Claims (13)

  1. 一種積體電路結構，包括：一第一基底，具有複數個導電特徵形成於一表面上；以及複數個晶片與該第一基底機械地接合並電性耦接，其中該些晶片中的一第一晶片具有一第一凸塊附著至該些導電特徵中的一第一導電特徵，該第一凸塊在平行於該第一基底的該表面之一平面中具有細長形剖面，且該第一基底與該第一晶片接合成一配置，使得該第一凸塊的一長軸係定位為指向該第一基底的一中心位置並遠離該第一晶片的一中心位置。
  2. 如申請專利範圍第1項所述之積體電路結構，其中該第一導電特徵為細長形並與該第一凸塊同軸。
  3. 如申請專利範圍第1項所述之積體電路結構，其中該第一晶片包含一第二凸塊在該平面中具有細長形剖面且附著至該些導電特徵中的一第二導電特徵，該第二凸塊的一長軸與該第一凸塊的該長軸有不同的定向，且該第二凸塊的該長軸指向該第一基底的該中心位置並遠離該第一晶片的該中心位置。
  4. 如申請專利範圍第1項所述之積體電路結構，其中該第一凸塊透過焊料附著至該第一導電特徵，該第一凸塊包含一導電柱和形成於該導電柱上的一焊接材料，且該第一基底更包含一阻焊層具有暴露該第一導電特徵的一開口，該第一基底係選自於由封裝基底、印刷電路板、中介層、半導體基底介電層基底、陶瓷基底和玻璃基底所組成的群組。
  5. 如申請專利範圍第1項所述之積體電路結構，其中該些晶片的每一個包含：一半導體基底；複數個元件，形成於該半導體基底上；以及一內連線結構，位於該些元件上方並被配置為耦接該些元件至一功能電路。
  6. 一種積體電路結構，包括：一第一基底，具有複數個導電特徵形成於一表面上；以及複數個晶片與該第一基底機械地接合並電性耦接，其中該些晶片中的一第一晶片具有一第一子集的導電凸塊個別地附著至該些導電特徵中的一第一子集，該第一子集的導電凸塊在平行於該表面的一平面中具有細長形剖面，且該第一基底與該第一晶片係接合成一配置，使得在上視圖中該第一晶片的一中心位置遠離該第一基底的一中心位置，且該第一子集的導電凸塊具有各自的長軸定位指向該第一基底的該中心位置。
  7. 如申請專利範圍第6項所述之積體電路結構，其中該些晶片中的一第二晶片具有一第二子集的導電凸塊附著至該些導電特徵中的一第二子集，該第二子集的導電凸塊在該平面中具有細長形剖面，且該第二晶片與該第一基底係接合成一配置，使得在上視圖中該第二晶片的該中心位置遠離該第一基底的該中心位置，且該第二子集的導電凸塊具有各自的長軸定位指向該第一基底的該中心位置。
  8. 如申請專利範圍第6項所述之積體電路結構，其中該第一 子集的導電特徵各自接合至該第一子集的導電凸塊，該第一子集的導電凸塊透過焊料附著至該第一子集的導電特徵，且該第一基底更包含一阻焊層具有暴露出該第一子集的導電特徵的複數個開口，且其中該第一子集的導電凸塊和該第一子集的導電特徵透過焊接接合和共晶接合的其中之一接合在一起。
  9. 如申請專利範圍第6項所述之積體電路結構，其中該些導電特徵的每一個為一走線與一導電墊的其中之一，其中該些導電特徵包含一材料其係選自於由銅、銅/鎳合金、銅-浸鍍錫(IT)、銅-無電電鍍鎳無電電鍍鈀浸鍍金(ENEPIG)、銅-有機可焊性防腐劑(OSP)、鋁、鋁/矽/銅合金、鈦、氮化鈦、鎢、多晶矽、金屬矽化物、銅合金、鉭、氮化鉭及前述之組合所組成的群組。
  10. 一種積體電路結構的製造方法，包括：接收一定義複數個導電凸塊的積體電路設計布局；以及依據一晶片與一封裝基底之間的一配置，當該晶片接合至該封裝基底時，重新塑形該積體電路設計布局上的該些導電凸塊中的一第一導電凸塊，藉此產生一修改後的積體電路設計布局，其中該第一導電凸塊具有一細長形剖面，其具有沿著一第一長軸的一第一長度，且該第一長軸具有平行於一第一方向的一第一定向，該第一方向定義為在該配置中從該晶片的該第一導電凸塊到該封裝基底的一中心位置。
  11. 如申請專利範圍第10項所述之積體電路結構的製造方法， 更包括：依據該修改後的積體電路設計布局形成該些導電凸塊於該晶片上；透過一接合製程在配置中接合該晶片的該些導電凸塊至該封裝基底的複數個導電特徵；以及接合一第二晶片至該封裝基底，藉此形成一多晶片模組。
  12. 如申請專利範圍第11項所述之積體電路結構的製造方法，其中當從該晶片與該封裝基底之間的一接合面來看，該晶片的該中心位置在配置中不與該封裝基底的該中心位置重疊，且該第一長軸不與從該晶片的第一導電凸塊到該晶片的該中心位置的一方向平行。
  13. 如申請專利範圍第11項所述之積體電路結構的製造方法，在形成該些導電凸塊之前，更包括依據在該接合製程期間該第一導電凸塊相對於該封裝基底的一位移，重新定位該修改的積體電路設計布局中的該第一導電凸塊，其中使用一熱模型來模擬該接合製程以決定該位移，該接合製程包含一熱操作將該晶片接合至該封裝基底。
TW104136962A 2015-02-12 2015-11-10 積體電路結構及其製造方法 TWI574365B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201514621266A 2015-02-12 2015-02-12

Publications (2)

Publication Number Publication Date
TW201630142A true TW201630142A (zh) 2016-08-16
TWI574365B TWI574365B (zh) 2017-03-11

Family

ID=56854925

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136962A TWI574365B (zh) 2015-02-12 2015-11-10 積體電路結構及其製造方法

Country Status (3)

Country Link
KR (2) KR20160099440A (zh)
CN (1) CN105895603B (zh)
TW (1) TWI574365B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720623B (zh) * 2018-09-27 2021-03-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6858642B2 (ja) * 2017-05-25 2021-04-14 三菱電機株式会社 パワーモジュール
US10165667B1 (en) * 2018-03-14 2018-12-25 Microsoft Technologies Licensing, LLC Computing system with superconducting and non-superconducting components located on a common substrate
US10963609B2 (en) * 2019-08-08 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for analyzing electromigration (EM) in integrated circuit
US11784160B2 (en) * 2020-09-23 2023-10-10 International Business Machines Corporation Asymmetric die bonding

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3569386B2 (ja) * 1996-05-27 2004-09-22 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
KR100541649B1 (ko) * 2003-09-03 2006-01-11 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
TWI267181B (en) * 2005-03-18 2006-11-21 Silicon Integrated Sys Corp Structure and assembly method of IC packaging
US20120098120A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Centripetal layout for low stress chip package
US8552518B2 (en) * 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8916969B2 (en) * 2011-07-29 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, packaging methods and structures
US8598691B2 (en) * 2011-09-09 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing and packaging thereof
JP6099116B2 (ja) * 2011-12-12 2017-03-22 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． バンプ付きｉｃチップの回路基板上への実装装置及び実装方法
US9768137B2 (en) * 2012-04-30 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies
US20140001471A1 (en) * 2012-06-29 2014-01-02 Universal Global Scientific Industrial Co., Ltd. Conformal shielding module
US9559071B2 (en) * 2013-06-26 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming hybrid bonding structures with elongated bumps

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720623B (zh) * 2018-09-27 2021-03-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US11393771B2 (en) 2018-09-27 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structures in semiconductor packaged device and method of forming same

Also Published As

Publication number Publication date
KR101960613B1 (ko) 2019-03-20
TWI574365B (zh) 2017-03-11
KR20160099440A (ko) 2016-08-22
CN105895603A (zh) 2016-08-24
KR20170128182A (ko) 2017-11-22
CN105895603B (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
US10867957B2 (en) Mechanisms for forming hybrid bonding structures with elongated bumps
US10515917B2 (en) Bump on pad (BOP) bonding structure in semiconductor packaged device
CN105280599B (zh) 用于半导体器件的接触焊盘
TWI498976B (zh) 晶圓級封裝整合及方法
KR102388697B1 (ko) 오프셋 3d 구조를 갖는 멀티-칩 패키지
TWI548007B (zh) 半導體元件之封裝方法、封裝半導體元件及其設計方法
TWI467720B (zh) 裝置及低應力晶片封裝陣列製造方法
KR101960613B1 (ko) 기판 분리 및 비도핑 채널을 갖는 집적 회로 구조물
TWI710085B (zh) 半導體結構及其製造方法
TWI720623B (zh) 半導體裝置及其形成方法
TWI503940B (zh) 半導體元件及其形成方法
US20070200251A1 (en) Method of fabricating ultra thin flip-chip package
US11075182B2 (en) Semiconductor package and method of forming the same
TWI654730B (zh) 封裝結構及其製造方法
TWI708341B (zh) 半導體封裝、半導體元件及形成半導體元件的方法
CN105470235A (zh) 中介板及其制法
KR102481141B1 (ko) 반도체 패키징된 디바이스 내의 본딩 구조물 및 그 형성 방법
US11139282B2 (en) Semiconductor package structure and method for manufacturing the same
CN108122854A (zh) 基板结构及其制法
CN103594443B (zh) 用于封装件和衬底的接合结构
TW201739024A (zh) 基板結構
TWI612632B (zh) 封裝結構、晶片結構及其製法