JP6099116B2 - バンプ付きicチップの回路基板上への実装装置及び実装方法 - Google Patents

バンプ付きicチップの回路基板上への実装装置及び実装方法 Download PDF

Info

Publication number
JP6099116B2
JP6099116B2 JP2011271735A JP2011271735A JP6099116B2 JP 6099116 B2 JP6099116 B2 JP 6099116B2 JP 2011271735 A JP2011271735 A JP 2011271735A JP 2011271735 A JP2011271735 A JP 2011271735A JP 6099116 B2 JP6099116 B2 JP 6099116B2
Authority
JP
Japan
Prior art keywords
bump
chip
bumps
image
gray level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011271735A
Other languages
English (en)
Other versions
JP2013123020A (ja
Inventor
真司 上山
真司 上山
美昭 行森
美昭 行森
将人 梶並
将人 梶並
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2011271735A priority Critical patent/JP6099116B2/ja
Publication of JP2013123020A publication Critical patent/JP2013123020A/ja
Application granted granted Critical
Publication of JP6099116B2 publication Critical patent/JP6099116B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Image Processing (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)
  • Image Analysis (AREA)

Description

本発明は、バンプ付きICチップを回路基板に実装する装置及び方法に関し、特に、前記ICチップのバンプ形成面の画像データに基づいてバンプの正確な位置を推定し、前記回路基板上への前記のICチップの実装位置を補正する機能を有する実装装置及び実装方法に関する。
従来、IC部品におけるバンプの検査方法としては、例えば、複数にIC部品に対して、各々のバンプ形成面に夫々のバンプの形成を行なった後、そのまま、夫々のバンプの形成状態の画像を撮像して、当該夫々の画像処理を行なうことで、夫々のバンプの形成状態の検査を行なうという検査方法がある。
前記の検査方法として、例えば、特許文献1に記載の発明は、ラインセンサーカメラと変位検出器と移動ステージと画像処理装置とを備え、上記移動ステージにより複数列に配置されたバンプを一方向に順次移動し、該列状のバンプを上記ラインセンサーカメラにより画像として取込み、上記画像処理装置により上記バンプの中心位置を計測し、該計測された中心位置データに基づいて、上記バンプと上記変位検出器との相対位置を各々決定し、上記変位検出器から上記バンプの中心の高さ情報を得ることを特徴としている。
また、特許文献2は、ボールグリッドアレイ型電子デバイスの自動実装に用いる画像認識方法とこの方法を実施するための装置が開示されている。特許文献2に開示された発明は、ボールグリッドアレイ型のパッケージの底面を撮像し、前記パッケージの画像データから、所定の最小値以上であって所定の最大値以下の面積を有する複数の小粒状の像を検出し、これらの像を結ぶ直線の傾きによって、前記パッケージの傾きを求めることを特徴としている。
特開平10−122828号公報 特開平7−320062号広報
しかしながら、上述のような特許文献1に開示された検査方法では、ラインセンサーカメラのサンプリングレートを変えない限り、すなわち、前記のサンプリングレートが同一のままでは、前記のICチップの移動速度に比例して解像度は低下する。その結果、前記ICチップ上のバンプのコントラストが十分に確保できないことや、バンプの直径が1ピクセル前後になることから画像サンプリング解像度の低下の影響による位置決め精度が低下するという問題がある。
また、特許文献2に開示された画像認識装置及び画像認識方法は、パッケージの傾きを求めるに止まり、電子デバイスの底面に形成された個々の半田ボールの形状等の特徴をそれぞれ考慮していない。そのため、ICチップの実装位置を補正する能力に限界がある。
従って、本発明の目的は、上記問題を解決することにあって、IC部品の電極上に形成された夫々のバンプの画像を取得し、当該取得された夫々の画像の画像処理を行なうことで、高精度かつ効率的なIC部品の実装装置及び実装方法を提供することにある。
上記目的を達成するために、本発明は以下のように構成する。
本発明に係るバンプ付きICチップを回路基板に実装する装置は、複数のバンプが形成されたICチップのバンプ形成面の画像を取得する撮像装置と、当該取得された画像をデジタルデータ化処理し、前記デジタルデータ化された画像データを用いて前記バンプのそれぞれについて頂点の検出、重心位置の算出及びバンプの特徴量の算出を並列的に処理する複数の処理エレメントと、前記の並列処理の結果に基づいて、バンプのそれぞれの位置及び前記ICチップの位置及び姿勢を計算し、前記の計算されたバンプのそれぞれの位置及び前記ICチップの位置及び姿勢に基づいて、前記ICチップの回路基板上への実装位置を決定する位置決め演算処理部とを備えること、を特徴とする。
前記のバンプ付きICチップの実装装置によれば、画像処理によって得られた画像データが複数の処理エレメントで並列処理される。そのため、ICチップ上に形成された1000個程度のバンプが存在する場合であっても、処理時間を増加すること無く、ICチップの実装位置を精度良く決定することができる。
本発明に係るバンプ付きICチップを回路基板に実装する方法は、複数のバンプが形成されたICチップのバンプ形成面の画像を取得し、当該取得された画像の画像処理を行い、前記画像処理によって得られた画像データを複数の処理エレメントによって、前記バンプのそれぞれについて頂点の検出、重心位置の算出及びバンプの特徴量の算出を並列的に処理し、前記の並列処理の結果に基づいて、バンプのそれぞれの位置及び前記ICチップの位置及び姿勢を計算し、前記の計算されたバンプのそれぞれの位置及び前記ICチップの位置及び姿勢に基づいて、前記ICチップの回路基板上への実装位置を決定すること、を特徴とする。
前記のバンプ付きICチップの実装方法によれば、画像処理によって得られた画像データが複数の処理エレメントで並列処理される。そのため、ICチップ上に形成された1000個程度のバンプが存在する場合であっても、処理時間を増加すること無く、ICチップの実装位置を精度良く決定することができる。また、定量的に算出された「バンプらしさ」を用いることによって、ICチップの実装位置の補正に利用することができる。すなわち、本願発明は、後述するピークグレイレベルの分布及びピークグレイレベルの位置、或いはバンプの形状等に基づいて「バンプの特徴」を定量的に評価することを特徴としている。また、後述するように、バンプの形態及び形成位置と理想的な形態及び形成位置との違い等から複数の種類の特徴量を組み合わせて、更なる精度向上を図ることが可能になる。
また、前記のバンプ付きICチップを回路基板に実装する方法は、前記の構成において、 前記の画像処理が、前記のバンプ形成面の画像を複数の小領域に分割することを含み、前記の並列処理が、前記の小領域に形成されているバンプのそれぞれの頂点の検出、重心位置の算出及び特徴量の算出を行うことを含むことを特徴とする。
前記のバンプ付きICチップの実装方法によれば、バンプ形成面の画像を複数の小領域に分割して、前記の小領域に形成されているバンプのそれぞれの頂点の検出、重心位置の算出及び特徴量が複数の処理エレメントによって並列的に算出される。そのため、処理時間を増加すること無く、ICチップの実装位置を精度良く決定することができる。
また、前記のバンプ付きICチップを回路基板に実装する方法は、前記の構成において、前記のバンプの特徴量の算出が、バンプのそれぞれについて探索範囲を決定し、前記探索範囲を平面視にてl×m(l及びmは、自然数)の範囲に分割し、前記の範囲のそれぞれついてグレイレベルを算出することと、前記の算出されたグレイレベルに対する前記探索範囲外の領域におけるバンプのグレイレベルのコントラストを算出することと、前記の探索範囲のグレイレベルのうち、最も高いグレイレベルを検出することのうち、少なくとも一つ含むことを特徴とする。
前記のバンプ付きICチップの実装方法によれば、前記のICチップに形成された全てのバンプの形態及び形成位置と理想的な形態及び形成位置との違い、すなわち、それぞれのバンプについて「バンプらしさ」を定量的に評価することが可能になる。
また、前記のバンプ付きICチップを回路基板に実装する方法は、前記の構成において、前記の探索範囲の決定が、バンプの配置に関する設計データに画像内のバンプを対比することによって画像内のバンプを検出することと、検出された画像内のバンプと標準パターンを対比することを含むことを特徴とする。
前記のバンプ付きICチップの実装方法によれば、前記の探索範囲の決定が、バンプの配置に関する設計データ及びバンプの標準パターンに基づいて形成されるため、探索範囲の決定のための処理時間の短縮を図ることが可能になる。
また、前記のバンプ付きICチップを回路基板に実装する方法は、前記の構成において、前記ICチップに形成されたそれぞれのバンプについて、バンプの配置に関する設計データと検出されたバンプの位置との間に補正モデルを定義し、バンプの配置に関する設計データと前記の検出されたバンプの位置との誤差と、前記特徴量から算出したバンプの重み付け係数との積を定義し、前記定義された積の関数の総和からなる関数が極小になるような重み付け係数を算出し、前記の重み付け係数を用いて、前記の推定されたバンプのそれぞれの位置及び前記ICチップの位置及び姿勢を補正することを特徴とする。
前記のバンプ付きICチップの実装方法によれば、バンプの位置の設計データと、ICチップに形成されたバンプの写真に基づいて、ICチップの取り付け位置を最小二乗法等の一般的なフィッティングモデルを用いて決定することができる。
本発明のバンプ付きICチップの回路基板上への実装装置及び方法によれば、それぞれのバンプの取り付け位置だけで無くバンプの特徴を考慮しつつICチップを回路基板上へ取り付けることができるので、ICチップの取り付け精度を向上することができる。
前記のバンプ付きICチップの実装方法によれば、バンプの位置の設計データと、ICチップに形成されたバンプの写真に基づいて、ICチップの取り付け位置を最小二乗法等の一般的なフィッティングモデルを用いて決定することができる。そのため、高価なカメラを増設すること無く、ICチップの取り付け精度を向上することができる。
本発明の実施形態に係るバンプ付きICチップの回路基板への実装装置100の構成を模式的に示したブロック図である。 図1に示す実装装置100を構成する演算処理部1、撮像装置2及びモーションコントローラ61の画像データの処理のフローを示すブロック構成図である。 処理エレメント(Processing Element)12aにおいて行われる、図1に示す撮像装置2によって取り込まれた画像データの処理のフローチャートである。 (a)は図1に示す実装装置100を構成する撮像装置2が、チップ吸着ツール(Nozzle)5に吸着されたICチップ4を撮像する工程を示す概略図であり、(b)は撮像装置2によって撮像されたICチップ4の画像の模式図である。 (a)はICチップ4に形成されるバンプの座標位置に関する設計データp(x,y)乃至p(x,y)を示し、(b)はICチップ4に実際に撮像された画像に存在するバンプ位置の座標(x’,y’)乃至(x’,y’)を示す。 バンプ41乃至48のそれぞれについて探索範囲R1乃至R8を示す模式図である。 ICチップ4上におけるバンプの推定された位置とバンプの実際の位置との差(位置推定誤差)と、バンプの特徴量との関係の一例を示すグラフである。 図1に示す撮像装置2によって取り込まれた画像データに基づいて、探索範囲R4におけるピークグレイ点を特定する画像データの模式図である。 バンプ毎の探索範囲R内のx方向におけるグレイレベルG(l,m)の分布図である。 バンプ位置の重み付けがあると仮定して最小二乗法を用いて算出した位置の誤差(○)とバンプ位置の重み付けが無いと仮定して最小二乗法を用いて算出した位置の誤差(×)とを比較するグラフである。
本発明に係るバンプ付きICチップの回路基板への実装装置及び実装方法を、以下の実施形態に基づいて具体的に説明するが、以下に示す実施形態は本発明の一例であって、本発明はこの実施形態に限定されるものではない。
(バンプ付きICチップの回路基板への実装装置)
図1は、本発明の実施形態に係るバンプ付きICチップ4の回路基板8への実装装置100の構成を模式的に示したブロック図である。実装装置100は、演算処理部1と、撮像装置2と、モーションコントローラ61と、移載手段6と、吸着手段としての吸着ヘッド5とを備える。
前記のモーションコントローラ61は、演算処理部1から受信した制御信号に基づいて移載手段6及び吸着ヘッド5の動作を制御し、前記の吸着ヘッド5は、チップカセット3に収納された複数のバンプ付きICチップ4(以下、単に「チップ」という。)から前記チップ4を吸着保持する。移載手段6は、前記チップ4のバンプ形成面が撮像装置2に撮像されるように露出させた状態を維持しつつ回路基板8の上側に搬送する。なお、前記の回路基板8は、基板ステージ7上に配置されている。
撮像装置2は、CCDカメラ等で構成されており、前記の吸着ヘッド5がチップ4を保持している間に、チップ上に形成されたバンプの位置を撮像できるように配置されており、撮像したバンプの形成面の画像データを演算処理部1に送信する。
図2は、図1に示す実装装置100を構成する演算処理部1、撮像装置2及びモーションコントローラ61の画像データの処理のフローを示すブロック構成図である。撮像装置2内に備えられたチップ撮像センサ21によって前記のチップ4上に形成されたバンプ面が検知され、前記バンプ面が撮像装置2によって撮像される。取得された前記バンプ面の画像は、撮像装置2内においてA/D変換回路22によってデジタルデータへ画像処理され、前記のデジタルデータ化された画像は、バッファメモリ等を有する画像取り込み部23へ転送される。
前記の転送された画像は、演算処理部1内のホストコンピュータ(Host Comuputer)11内に設けられたメインメモリ部11aの一部である画像メモリ11bに格納される。前記のホストコンピュータ11は、カメラ、レンズ特性を考慮して前記の画像メモリ内に格納された画像データを補正し、前記のバンプ面上のバンプの形成の基準となるパターン(以下、単に「基準パターン」という。)を用いて、前記チップ4が前記の吸着ヘッド5によってどのような状態で吸着保持されているか、すなわち、前記の吸着ヘッド5における前記チップ4のおおよその位置を検出する演算処理を行う。
前記バンプ面の画像データは、前記チップ4のおおよその位置のデータとともに画像処理部12へ転送され、デバイスメモリ12bを介して、処理エレメント12aへ転送される。尚、前記チップ4のおおよその位置を検出する演算処理は、処理エレメント12aが行っても良い。
前記の処理エレメント12aは、前記デジタルデータ化された画像データを用いて前記バンプのそれぞれについて頂点(バンプピーク)の検出、重心位置及びバンプの特徴量の算出を並列的に処理する。通常、チップ4上にバンプは数100個乃至1000個程度も存在する。そのため、これらのバンプ全てについてそれぞれのバンプピークの検出、重心位置及びバンプの特徴量の算出等を単一の処理エレメント12aのみに行わせる場合、処理時間が増大する。そこで、図3に示すように、前記のバンプ形成面の画像を複数の小領域に分割し、複数の処理エレメント12aを用いて、前記の小領域のそれぞれについて、前記の小領域に形成されているバンプのそれぞれの頂点の検出、重心位置の算出及び特徴量の算出処理等を同時並列的に行わせることが好ましい。尚、図3は、処理エレメント(Processing Element)12aにおいて行われる、図1に示す撮像装置2によって取り込まれた画像データの処理のフローチャートであって、前記のバンプ形成面の画像が8つの小領域に分割された事例を示す。但し、前記の小領域の個数は8つに限定されず、処理エレメント12aの個々の性能に応じて、8つ未満であっても8超にもすることができる。また、小領域の大きさも均等では無く相違していても良い。
前記のホストコンピュータ11は、前記の処理エレメント12aが検出したバンプピークの情報、重心位置及びバンプの特徴量の算出結果に基づいて、前記の吸着ヘッド5における前記のチップ4の位置及び姿勢が前記の基準パターンからのどの程度ずれているか推定する。前記の基準パターンからのずれは、2次元座標(X,Y)及び傾斜角度θを用いて、ΔX、ΔY及びΔθ等として定量的に算出される。
前記の算出された結果、すなわち、前記の吸着ヘッド5における前記のチップ4の基準パターンからのずれのデータは、有線若しくは無線のイーサネット(登録商標)を介して前記のモーションコントローラ61に送信される。前記のモーションコントローラ61は、前記のずれのデータを用いてチップ4の回路基板8上の実装位置を補正して、移載手段6及び吸着ヘッド5の動作を制御して前記の補正された実装位置にチップ4を実装する。
なお、前記の演算処理部1を構成するハードウェアは特殊なデバイスで構成する必要は無く、例えば汎用品のGPU等の並列処理可能なボードを用いて構成することが可能である。
図4(a)は図1に示す実装装置100を構成する撮像装置2が、チップ吸着ツール(Nozzle)5に吸着されたチップ4を撮像する工程を示す概略図であり、図4(b)は撮像装置2によって撮像されたICチップ4の画像の模式図である。以下、本発明の実施形態に係るバンプ付きICチップの回路基板への実装方法を詳細に説明する。
(バンプ付きICチップの回路基板への実装方法)
撮像装置2は、モーションコントローラ61の図示しないエンコーダからの読み出し値によって、外部トリガおよび同期信号を受け取り、画像取り込みを行う。画像はあらかじめ指定された幅が取り込まれており、取り込んだ画像には、図4(b)に示すように撮像対象となったチップ4とともに、前記の基準パターン(Criteria Pattern)が同時に撮像される。
前記の画像の座標はX及びYからなる2次元座標系で表され、前記チップ4の推定された中心位置
から吸着ヘッド5の回転中心位置p0(x’0, y’0)までの距離をΔX、ΔY、回転成分をΔθと定義する。前記の回転中心位置p0(x’0, y’0)は、前記の基準パターンからの相対位置が事前に計測されており、不変量とする。
バンプの対応付けはバンプの配置に関して前記の2次元座標系で表された(x,y)点列の設計データを参照し、画像内のバンプを検出する。例えば、図5(a)及び(b)に示されるようにバンプ数が8個の場合、前記の8個のバンプの座標位置に関する設計データpi(xi, yi)(符号iは1乃至8の自然数)を参照する。
前記の設計データ及び基準パターンの推定位置からバンプ41乃至48毎の探索範囲R1乃至R8を求める。前記の探索範囲R1乃至R8は吸着ヘッド5によるチップ4の取り付け精度等からあらかじめ設定された固定値である。
図6は、バンプ41乃至48のそれぞれについて探索範囲R1乃至R8を示す模式図である。尚、バンプ数が8個で探索範囲R6内のバンプが欠落している場合、複数のバンプ位置と後述するバンプスコアのセットからチップ4の位置姿勢を推定する。
前記の探索範囲R6内の異常バンプのスコアは低く、チップ4の位置姿勢に寄与しない。しかし、他の探索範囲R1乃至R6及びR8内の7個の正常なバンプにおいても、バンプ形状のばらつきや画像サンプリング状況の違いにより、バンプごとの位置推定誤差に差が発生する。そこで最小二乗法によるそれぞれのバンプ毎の誤差要因の影響を抑制するため、バンプ毎のスコアを加味した解を求める。
図7は、ICチップ4上におけるバンプの推定された位置とバンプの実際の位置との差(位置推定誤差)と、バンプの特徴量との関係の一例を示すグラフである。図7のようにバンプをスコア化しておけば探索範囲R6内のようなバンプの欠落部分の位置推定誤差は大きくなるがスコアは十分に低いため、異常バンプの除外処理の必要はなく除外のためのしきい値設定は不要となる。
画像からバンプ位置を求める方法として、バンプ毎の探索範囲R1乃至R8内のピークグレイレベルの位置を求め、ピークグレイレベルの位置を含む周辺画素の重心位置を計算する。尚、バンプが背景と比べて明輝度である場合、逆の場合には暗輝度を求めればよい。図8は、図1に示す撮像装置2によって取り込まれた画像データに基づいて、探索範囲R4におけるピークグレイ点を特定する画像データの模式図である。
図8に関して、探索範囲Ri内の最大輝度を持つ画素をpi(l, m)、グレイレベルをG(l, m)とすると、N×M画素の範囲における重心位置pi(xi’, yi’)は、次式(1)によって求められる。図9に、式(1)を用いて算出されたバンプ毎の探索範囲R4内のx方向におけるグレイレベルG(l,m)の分布図を示す。
・・・式(1)
このように、バンプスコアは、複数の特徴量として定義される。例えば、バンプのピークグレイレベルと周辺ボトムグレイレベルとの差(コントラスト)、ピークグレイレベル近傍の尖鋭度、平均グレイレベル、バンプ複数画素のグレイレベル値そのものがあげられる。複数特徴量は位置推定誤差との主成分分析を行い、第一主成分をとることによりバンプらしさを再定義することができる。
前記の推定されたバンプのそれぞれの位置及び前記ICチップの位置及び姿勢の補正は、前記のバンプの配置に関する設計データと検出されたバンプの位置との誤差を低減するだけではICチップの実装位置の取り付け精度を向上することに限界があることを本願の発明者らは見出した。すなわち、前記のバンプの配置に関する設計データと検出されたバンプの位置との誤差に対して前記特徴量から算出したバンプの重み付け係数を考慮することによって、ICチップの実装位置の取り付け精度を更に向上できることを本願の発明者らは見出した。より具体的には、前記ICチップに形成されたそれぞれのバンプについて、バンプの配置に関する設計データと検出されたバンプの位置と間に補正モデルを定義し、前記のバンプの配置に関する設計データと検出されたバンプの位置との誤差と、前記特徴量から算出したバンプの重み付け係数との積を定義し、前記定義された積の関数の総和からなる関数が極小になるような重み付け係数を算出する。そして、前記の重み付け係数を用いて、前記の推定されたバンプのそれぞれの位置及び前記ICチップの位置及び姿勢を補正することによって、ICチップの実装位置の取り付け精度が更に向上することを本願の発明者らは見出した。
以下に、前記の補正モデルとして、射影変換を仮定した場合について述べる。同様の考えは、アフィン変換や非線形写像変換においても適用される。設計データから与えられる理想的なバンプの位置及び、取り込んだ画像に存在するバンプ位置を2次元座標系にて表し、それぞれ(x,y)及び(x’,y’)として表す。
・・・式(2)
位置補正用のバンプ数をNとし、探索範囲Ri内のバンプ位置スコアをwiとする。前記のバンプ位置スコアwiはバンプが正しく生成されていない場合に低く設定して、位置補正用の結果には影響しないように考慮する。
前記ICチップに形成されたそれぞれのバンプについて、バンプの配置に関する設計データと検出されたバンプの位置の差の自乗と重み付け係数との積を次式(3)により定義する。

・・・式(3)
そして、前記定義された積の関数の総和からなる関数(式(3))が極小になるような重み付け係数を次式(4)によって算出し、前記の重み付け係数を用いて、前記の推定されたバンプのそれぞれの位置及び前記ICチップの位置及び姿勢を補正する。
前記の式(3)が最小化となるためには、変換係数の偏微分が0となる解を求める。すなわち、以下の式(4)乃至(11)の偏微分方程式の解を求めれば良い。

・・・式(4)

・・・式(5)

・・・式(6)

・・・式(7)

・・・式(8)

・・・式(9)

・・・式(10)

・・・式(11)
前記のパラメータc2が1になるように他の変換係数を調整して、8個の変数を求めることができる。ここで共通項を以下のように定義する。

・・・式(12)

・・・式(13)

・・・式(14)
・・・式(15)
前記の8つの変数の連立方程式を解く方法として、以下のように、例えば、行列を用いた掃き出し法を利用することができる。
・・・式(16)
前記の式(1)乃至(16)を用いてバンプ位置の重み付けがあると仮定して最小二乗法を用いて算出した位置の誤差(○)と、バンプ位置の重み付けが無いと仮定して最小二乗法を用いて算出した位置の誤差(×)とを比較するグラフを図10に示す。
上記の様に、バンプスコアとしてコントラストを用いた場合、重み付けありとなしを比べた繰り返し位置推定精度のばらつき実験の結果、約20%の推定精度向上がみられる。バンプスコアをコントラスト以外の特徴量と組み合わせることでさらなる効果が期待できる。
1 演算処理部
2 撮像装置
3 チップカセット
4 バンプ付きICチップ
5 吸着ヘッド
6 移載手段
7 基板ステージ7
8 回路基板
11 ホストコンピュータ
12 画像処理部
12a 処理エレメント
12b デバイスメモリ
10 光学シャッター
11 ホストコンピュータ
12 偏光素子
61 モーションコントローラ
100 実装装置

Claims (2)

  1. バンプ付きICチップを回路基板に実装する方法において、
    複数のバンプが形成されたICチップのバンプ形成面の画像を取得し、
    当該取得された画像の画像処理を行い、
    前記画像処理によって得られた画像データを複数の処理エレメントによって、前記バンプのそれぞれについて頂点の検出、重心位置の算出及びバンプの特徴量の算出を並列的に処理し、
    前記の並列処理の結果に基づいて、バンプのそれぞれの位置及び前記ICチップの位置及び姿勢を計算し、
    前記の推定されたバンプのそれぞれの位置及び前記ICチップの位置及び姿勢に基づいて、前記ICチップの回路基板上への実装位置を決定することを含み、
    前記バンプの特徴量は、前記バンプのピークグレイレベルと周辺ボトムグレイレベルとの差、ピークグレイレベル近傍の尖鋭度、平均グレイレベル、及びバンプ複数画素のグレイレベルそのものを含み、
    前記のバンプの特徴量の算出は、バンプのそれぞれについて探索範囲を決定し、前記探索範囲を平面視にてl×mの領域に分割し、前記l及びmは自然数であり、且つ前記l及びmの少なくとも一方は2以上であり、前記の領域範囲のそれぞれついてグレイレベルを算出することと、前記の算出されたグレイレベルに対する前記探索範囲外の領域におけるバンプのグレイレベルのコントラストを算出することと、前記の探索範囲のグレイレベルのうち、最も高いグレイレベルを検出することのうち、少なくとも一つ含むことを特徴とする、バンプ付きICチップの回路基板上への実装方法。
  2. 前記の探索範囲の決定は、バンプの配置に関する設計データに画像内のバンプを対比することによって画像内のバンプを検出することと、検出された画像内のバンプと標準パターンを対比することを含むことを特徴とする、請求項に記載のバンプ付きICチップの回路基板上への実装方法。
JP2011271735A 2011-12-12 2011-12-12 バンプ付きicチップの回路基板上への実装装置及び実装方法 Expired - Fee Related JP6099116B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011271735A JP6099116B2 (ja) 2011-12-12 2011-12-12 バンプ付きicチップの回路基板上への実装装置及び実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011271735A JP6099116B2 (ja) 2011-12-12 2011-12-12 バンプ付きicチップの回路基板上への実装装置及び実装方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016248254A Division JP6343819B2 (ja) 2016-12-21 2016-12-21 バンプ付きicチップの回路基板上への実装装置及び実装方法

Publications (2)

Publication Number Publication Date
JP2013123020A JP2013123020A (ja) 2013-06-20
JP6099116B2 true JP6099116B2 (ja) 2017-03-22

Family

ID=48774823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011271735A Expired - Fee Related JP6099116B2 (ja) 2011-12-12 2011-12-12 バンプ付きicチップの回路基板上への実装装置及び実装方法

Country Status (1)

Country Link
JP (1) JP6099116B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160099440A (ko) * 2015-02-12 2016-08-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 기판 분리 및 비도핑 채널을 갖는 집적 회로 구조물
WO2019123534A1 (ja) * 2017-12-19 2019-06-27 株式会社Fuji 実装装置、制御装置及び設定方法
KR102693807B1 (ko) * 2021-11-19 2024-08-12 스테코 주식회사 칩 본딩 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08184408A (ja) * 1994-12-28 1996-07-16 Sony Corp 位置確認装置
CN1138463C (zh) * 1996-12-13 2004-02-11 松下电器产业株式会社 电子部件及其安装方法和装置
DE102004037817B4 (de) * 2004-08-04 2014-08-07 Epcos Ag Elektrisches Bauelement in Flip-Chip-Bauweise
WO2008126988A1 (en) * 2007-04-17 2008-10-23 Okins Electronics Co., Ltd. Inspecting method using an electro optical detector

Also Published As

Publication number Publication date
JP2013123020A (ja) 2013-06-20

Similar Documents

Publication Publication Date Title
CN109345593B (zh) 一种摄像机姿态的检测方法及装置
TW201706091A (zh) 在導引式組裝環境中用於將機械視覺座標空間結合一起的系統和方法
US8704888B2 (en) Imaging device and image analysis method
CN111263142B (zh) 一种摄像模组光学防抖的测试方法、装置、设备及介质
JP2008070267A5 (ja)
US8588510B2 (en) Image processing apparatus and image processing method
JP2008129088A (ja) 角速度検出システムを備えるカメラの誤差除去方法
JP2011180084A (ja) 部品実装機の撮像画像処理装置
JP6099116B2 (ja) バンプ付きicチップの回路基板上への実装装置及び実装方法
JP5228614B2 (ja) パラメータ計算装置、パラメータ計算システムおよびプログラム
CN116615020B (zh) 基于机器视觉的吸嘴位姿误差标定与补偿方法、系统
CN104918479A (zh) 一种校正贴片机的飞行相机和固定相机的偏移量方法
JP6343819B2 (ja) バンプ付きicチップの回路基板上への実装装置及び実装方法
JP4405009B2 (ja) ラインセンサーカメラを備えた検査機のキャリブレーション方法
JP5375488B2 (ja) 外観検査装置,外観検査方法および外観検査プログラム
US20230324312A1 (en) System and method for determining contact height of a packaged chip
JP2008294065A (ja) 電子部品の実装方法及び装置
KR102157356B1 (ko) 인식 장치, 인식 방법, 실장 장치 및 실장 방법
JP6580407B2 (ja) 位置計測装置、データ補正装置、位置計測方法、およびデータ補正方法
WO2020031980A1 (ja) レンズマーカ画像の補正方法、補正装置、プログラム、および記録媒体
TWI493475B (zh) 判斷凸多邊形影像物件之方法
JP3269816B2 (ja) 部品実装装置
KR102446944B1 (ko) 웨이퍼 위치오차 수집장치 및 수집방법
JP5671135B2 (ja) 位置検出装置およびそれを搭載した外観検査装置
JP5271654B2 (ja) 電子部品実装装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170210

R150 Certificate of patent or registration of utility model

Ref document number: 6099116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees