JPS62249433A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62249433A
JPS62249433A JP61092014A JP9201486A JPS62249433A JP S62249433 A JPS62249433 A JP S62249433A JP 61092014 A JP61092014 A JP 61092014A JP 9201486 A JP9201486 A JP 9201486A JP S62249433 A JPS62249433 A JP S62249433A
Authority
JP
Japan
Prior art keywords
aging
mother chip
wiring
semiconductor device
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61092014A
Other languages
English (en)
Inventor
Kunizo Sawara
佐原　邦造
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61092014A priority Critical patent/JPS62249433A/ja
Publication of JPS62249433A publication Critical patent/JPS62249433A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マザーチップを搭載する半導体装置に適用し
て有効な技術に関する。
〔従来の技術〕
半導体装置の一つに、複数の半導体ペレット（以下単に
ペレットともいう）が取付けられたいわゆるマザーチッ
プを搭載したものがある。この半導体装置については、
特願昭５９−２１６１５３明細書に詳細に説明されてい
る。
ところで、半導体装置の製造工程の一つに、完成された
装置の信−性向上、歩留り向上のために行う、いわゆる
エージング工程をとることがある。
このエージングは、通常、完成された装置を対象として
いる。
〔発明が解決しようとする問題点〕
完成された半導体装置のエージングの場合、発生した不
良部分の修復グ困難である。複数個の半導体ベレットが
取付けられたマザーチップを搭載する半導体装置の場合
、不良となった半導体ペレット等の交換が可能であれば
、製造歩留りの向上が可能となるけれども、完成品エー
ジングでのそのような歩留り向上は困難である。
本発明の目的は、マザーチップを搭載する半導体装置に
ついて、エージングを容易に行うことができる技術を提
供することにある。
本発明の前記ならびにその他の目的と新規な特　　−徴
は、本明細書の記述および添付図面から明らかになるで
あろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を節単に説明すれば、次の通りである。
すなわち、マザーチップに、エージング等のための仮給
電を可能とする電源系電極を別個に設けるものである。
〔作用〕
上記手段によれば、半導体ペレットを取付けたマザーチ
ップについて、容易に電力供給が可能となることから、
バフケージ等に収納する前に上記半導体ペレットのエー
ジングを容易に行うことができるものである。
〔実施例〕
第１図（ａｌは本発明による一実施例である半導体装置
を示す概略断面図であり、第１図（ｂｌは電源系電極の
拡大断面図である。第２図（ａ）はマザーチップのエー
ジング用の電気的接続を示す概略平面図、第２図山）は
同図（ａｌにおけるＩＩＢ−ＩＩＢ断面図である。また
、第３図はエージング装置の概略説明図である。さらに
、第４図はエージング用治具に上記マザーチップを取付
けた状態を示す拡大断面図である。
本実施例の半導体装置では、第１図に示すようにパッケ
ージ基板１に単結晶シリコン（Ｓｉ）からなる配線基板
としてのマザーチップ２が金−錫（Ａｕ−３ｎ）共晶か
らなるような接合剤３を介して取付けられており、該マ
ザーチップ２には複数の半導体ペレット４が、半田から
なるいわゆるＣ、ＣＢバンプ電極５を介して機械的に接
合されるとともに電気的に接続されている。
上記パッケージ基板１の周縁部には、ムライトのような
材料からなる枠体６が低融点ガラスからなる接合剤７を
介して取付けられており、該低融点ガラス７には外部端
子であるリード８が埋設固定されている。そして、上記
リード８の内端部と上記マザーチップの導通引出電極と
はアルミニウム等のワイヤ９を介して電気的に接続され
ている。
また、前記半導体ペレット等はキャビティ内に充填され
たシリコーンゲルからなるようなコーティング剤１０で
被覆され、さらに上記キャビティは、前記枠体６の上端
にシリコーン系接着剤１１で取付けられたアルミナから
なるキャップ１２により封止されている。
なお、前記パッケージ基板は、シリコンカーバイド（Ｓ
ｉＣ）を主成分とするセラミック材料からなるものであ
り、具体的には、たとえば特開昭５７−２５９１号公報
に示される、シリコンカーバイド中に０．１〜３．５重
量％のベリリウムを含み、ホットプレスにより形成する
ことができる。
これは、電気絶縁性、熱伝導性に優れ、シリコンに近い
熱膨張係数を持ち、機械的強度が大きいという特性を備
えているものである。
本実施例においては、前記マザーチップ２に、エージン
グを行うための電源系電極が設けられている。特に制限
されないが、マザーチップ状態で通電エージングを可能
とする電源系電極は、ＴＡＢ　（Ｔａｐｅ　ＡｕＬｏｔ
ｎａｔｅｄ　Ｂｏｎｄｉｎｇ）技術の適用が可能なよう
に構成される。かかる電源系電極の拡大図が第１図山）
に示されている。マザーチップ２土には、蒸着アルミニ
ウムからなる配線層が形成される。アルミニウム（ＡＩ
）で形成された電源系配線層１３の上に被着された二酸
化ケイ素（ＳｉＯ２）からなる絶縁膜１４に、上記配線
層１３の所定部分を、上に導通引出用電極であるポンデ
ィングパッド１５とするための開口とＴＡＢ（Ｔａｐｅ
＾ｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ　）に適用できる
ＴＡＢ用バンブ（電源系電極）１６を設けるための開口
とが設けられている。
上記ＴＡＢ用パン１１６は、上記絶縁膜１４の選択除去
によって電源系配線層１３を露出させた後、該開口部に
下から順にクロム（Ｃｒ）、！ｊｉ（Ｃｕ）および金（
Ａｕ）を積層形成した（図示せず）バンプ本体１６ａの
上にさらに錫（Ｓ　ｎ）層１６ｂを被着することによっ
て形成することができる。
次に、上記マザーチップのエージングのための電気的接
続について説明する。本実施例においては、エージング
のための電力供給をＴＡＢによる電気的接続を介して行
うものである。
すなわち、第２図（ａｌ、　ｆｂｌでその一単位を示す
配線用テープ１７を用いて、既にペレット４が取付けで
あるマザーチップ２の電気的接続を行う、上記テープ１
７は、図中左右に連続形成されたポリイミド樹脂等のフ
ィルム１８からなる。そこには、所定形状の孔１８ａが
形成されており、液孔１８ａの領域までその一端が延在
された銅箔等からなる配線１９が上記フィルム１８に被
着されているものである。また、上記配線１９の内端部
裏面にはバンブ１９ａが形成されている。そして、この
バンプ１９ａを、前記マザーチップ２のＴＡＢ用バンブ
１６とを熱圧着して配線１９との電気的接続を行うので
ある。
上記のように電気的接続を行った後、配線用テープ１７
を破線部で切断し、各単位に分離し、該単位毎のエージ
ングを行う、その際、第３図にその概略を示すような装
置を使用する。
本実施例において使用するエージング装置は、エージン
グ室２０を有し、そのエージング室２０の上端部と下端
部には該エージング室に化学的に安定な絶縁性液体であ
るフッ素系溶剤２１を循環させるためにパイプ２２が連
結されている。このパイプ２２の途中には、上記溶剤２
１の純化装置２３および恒温装置２４が接続されている
。また、エージング室２０の下端近傍のパイプ２２内に
はポンプ２５が設置されている。
上記エージング装置においては、電源２６と電気的に接
続された搭載基板２７に前記ＴＡＢ方式で接続されたマ
ザーチップ２を電気的に接続して半導体ペレット４のエ
ージングを行うものである。
このマザーチップ２の接続状態が、第４図ｆａｌに拡大
して示しである。すなわち、上記搭載基板２７は所定の
配線（図示せず）が形成されたプリント基板からなり、
該基板２７の配線と配線用テープ１７の一単位に接続さ
れた上記マザーチップ２との電気的接続は、エージング
用治具であるソケット２８を介して行われる。
上記ソケット２８は、その裏面に上記搭載基板２７の電
極孔に差し込むビン２９が取付けられた所定形状の樹脂
基板３０を有している。そして、その樹脂基板３０の上
面には第４図世）に拡大して示すようなバンブ電極３１
が形成されており、該電極３１はスルーホール配線３２
を介して上記ビン２９と電気的に接続されている。なお
、上記バンブ電極３１は、ｗ４（Ｃｕ）３１ａの上にニ
ッケル（Ｎｉ）３１ｂ、さらに金（Ａｕ）３１ｃが積層
被着されてなり、スルーホール配＆Ｉ３２も銅（Ａｕ）
で形成されている。
また、上記樹脂基板３０の右端には蝶番３３に接続され
た押板３４が取付けられており、左端には該押板３４の
端部を固定する押さえばね３５が取付けられている。そ
して、前記テープ１７の一単位に接続されたマザ−チッ
プ２Ｇ第４図（ａｌに示すように樹脂基板２８と上記押
板３４との間に挟持し固定すると同時に電気的に接続を
行うものである。このようにすることにより、前記電源
２６からマザーチップ２に取付けられている半導体ペレ
ット４にエージング用の電力を供給することができる。
上記のように複数個のマザーチップ２を取付けた後、そ
の搭載基板２７をエージング室２０内に第３図のように
セットする（第３図ではマザーチップ等を具体的に図示
せず、）、そして、エージング室２０には所定温度、た
とえば１５０℃に加熱されたフッ素系溶剤２１をポンプ
２５で循環させる。その結果、マザーチップ２に取付け
られている半導体ペレット４のエージングを、場所によ
り偏りのない常に安定した温度でかつ酸素等（Ｏｔ）等
の影響のない状態で行うことができる。その際、フッ素
系溶剤２１の浄化を前記純化装置で行い、エージング寥
２０内に差し込まれた温度検知器３６で検温しながらそ
の温度制御を恒温装置２４で行うものである。
以上説明したエージングを行った後、マザーチップ２か
ら配線用テープ１７を取り外し、その他席法に基づいて
本実施例の半導体装置が製造できる。　　　　　　　　
− このように、本実施例によれば以下の効果を得ることが
できる。
（１）、マザーチップに壬−ジング用の電源系電極を設
けることにより、マザーチップをパソケージングする前
に該マザーチップに取付けられた半導体ペレットのエー
ジングを容易に行うことが可能となる。
（２）、上記ｉｌｌにより、半導体装１の信頼性および
その歩留りの向上を達成できる。
（３）、上記電源系電極をＴＡＢ用パン１１６で形成す
ることにより、ＴＡＢ技術を使用できるのでマザーチッ
プとの電気的接続を容易に達成できる。
（４）、エージングを所定温度のフッ素系溶剤２１の中
で行うことにより、場所による温度の偏りのない一定条
件下でエージング可能であるため、常に安定したエージ
ングが達成できる。
（５）、エージングを化学的に安定なフッ素系溶剤２１
の中で行うことにより、マザーチップ２および半導体ペ
レット４の電極等の腐食または酸素（０２）等による酸
化を防止できるので、半導体装置の信頼性を向上できる
。
（６）、エージングの際、フッ素系溶剤２１を循環させ
ることにより、エージング温度の制御を容易に行うこと
ができる。
（７）、エージング装置に恒温装置２４を設けることに
より、フッ素系溶剤２１の加熱または冷却を正確に行う
ことができるためエージング温度を正確に制御すること
ができる。
（８）、エージング装置に純化装置２３を設けることに
より、常に清浄なフッ素系溶剤２１の中でエージングで
きるので、エージングの信頼性を向上できる。
（９）、エージングを行う場合、配線用テープ１７の配
線１９と接触可能な電極を備えたソケット２８を用いる
ことにより、マザーチップ２上の半導体ペレット４への
電力供給を容易に行うことができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
マザーチップ２に形成された電源系電極の数、その形状
等、また該マザーチップ２に取付けられる半導体ペレッ
ト４の数等は実施例に示したものに限るものでないこと
はいうまでもない。
また、半導体装置、配線用テープ１７、エージング装置
またはソケット２８等の具体的構成、その形成材料等は
前記実施例に示したものに限るものでなく、所期の目的
を達成できるものであれば如何なるものであってもよい
。
以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるフラットパッケージ型
半導体装置に適用した場合について説明したが、それに
限定されるものではなく、たとえば、ピングリッドアレ
イ型等、マザーチップを搭載する半導体装置であればあ
らゆるものに適用できるものである。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、マザーチップにエージング用のｉｉａ系電極
電極けることにより、該マザーチップに取付けられてい
る半導体ペレットへの電力供給を専用の配線を介して行
うことができるので、パフケージング前のマザーチップ
上の半導体装置について容易にエージングを行うことが
できる。したがって、良品半導体ベレットが取付けられ
たマザーチップのみを用いて半導体装置を製造できるの
でその信頼性および歩留りを大巾に向上できる。
【図面の簡単な説明】
第１図（ａｌは本発明による一実施例である半導体装置
を示す概略断面図、 第１図山１は電源系電極の拡大断面図、第２図（ａｌは
マザーチップのエージング用の電気的接続を示す概略平
面図、 第２図山）は同図＋ａ）におけるＩＩＢ−ＩＩＢ断面図
、を取付けた状態を示す拡大断面図である。 １・・・パッケージ基板、２・・・マザーチップ、３・
・・金−錫（Ａｕ−３ｎ）共晶、４・・・半導体ペレッ
ト、５・・・ＣＣＢバンブ、６・・・枠体、７・・・低
融点ガラス、８・、・リード、９・・・ワイヤ、１０・
・・シリコーンゲル、１１・・・シリコーン系接着剤、
１２・・・・キャップ、１３・・・電源系配線層、１４
・・・絶縁膜、１５・・・ポンディングパッド、１６・
・・ＴＡＢ用バンプ（ｉｉ源系電極）、１６ａ・・・バ
ンプ本体、１６ｂ・・・錫（Ｓ　ｎ）層、１７・・・配
線用テープ、１８・・・フィルム、１８ａ・・・孔、１
９・・・配線、１９ａ・・・バンプ、２０・・・エージ
ング室、２１・・・フッ素系溶剤、２２・・・パイプ、
２３・・・純化装置、２４・・・恒温装置、２５・・・
ポンプ、２６・・・電源、２７・・・搭載基板、２８・
・・ソケット、２９・・・ピン、３０・・・樹脂基板、
３１・・・バンプｔｉ、３１ａ−＝銅（Ｃｕ）　、３１
ｂ・・・ニッケル（Ｎｉ）、３１Ｃ・・・金（Ａｕ）、
３２・・・スルーホール配線、３３・・・蝶番、３４・
・・押板、３５・・・押さえば第　　１　　図 （ｂ） ＩＣ−丁ＡＢ　ＰＰｌハパ〉フ。

Claims (1)

  1. 【特許請求の範囲】 １、パッケージに収納される前の状態において仮接続を
    可能とするエージング用の電源系電極が形成されたマザ
    ーチップを搭載してなる半導体装置。 ２、上記電源系電極がＴＡＢ用電極であることを特徴と
    する特許請求の範囲第１項記載の半導体装置。
JP61092014A 1986-04-23 1986-04-23 半導体装置 Pending JPS62249433A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61092014A JPS62249433A (ja) 1986-04-23 1986-04-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61092014A JPS62249433A (ja) 1986-04-23 1986-04-23 半導体装置

Publications (1)

Publication Number Publication Date
JPS62249433A true JPS62249433A (ja) 1987-10-30

Family

ID=14042653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61092014A Pending JPS62249433A (ja) 1986-04-23 1986-04-23 半導体装置

Country Status (1)

Country Link
JP (1) JPS62249433A (ja)

Similar Documents

Publication Publication Date Title
KR100268205B1 (ko) 칩캐리어모듈및그의제조방법
US5556810A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
EP0459493B1 (en) A semiconductor device comprising a TAB tape and its manufacturing method
US5474957A (en) Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps
JPH0550134B2 (ja)
JPH0332914B2 (ja)
JPH0357618B2 (ja)
GB2307336A (en) Integrated circuit package
JPH1183942A (ja) 集積回路チップのバーンインテスト基板及びこれを用いたノウングッドダイの製造方法
JPH08279591A (ja) 半導体装置とその製造方法
JPS6039841A (ja) 予め取り付けた導電性マウント媒体を有する集積回路及びその製造方法
JPH08335663A (ja) 半導体装置及び半導体装置の製造方法
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JP3268615B2 (ja) パッケージ部品の製造方法
JPS62249433A (ja) 半導体装置
JP2000156459A (ja) 半導体装置の製造方法
JPS5850021B2 (ja) 半導体装置の製法
JPS6244851B2 (ja)
JPH03220761A (ja) 半導体装置
JPS60138948A (ja) 半導体装置用パツケ−ジ
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JPS63185035A (ja) 半導体装置
JPS5814610Y2 (ja) 半導体装置
JPS5848932A (ja) 半導体装置の製法
KR930010984B1 (ko) 반도체의 리이드 본딩방법