KR100219473B1 - 탭리드를 이용한 반도체 장치 및 그 실장방법 - Google Patents

Abstract

본 발명은 탭(Tape Automated Bonding; TAB)방법에 의한 리드(lead)를 이용하여 형성된 적층구조(stacked structure)의 칩모듈을 사용하여 그 집적도를 향상시키는 반도체장치 및 그 실장방법에 관한 것이다.

본 발명은 각 표준칩으로 절단된 단위칩과, 리드가 미리 절연테이프상에 상기 칩의 패드와 접속될 수 있으며 다른쪽 끝부분이 칩 가장자리를 벗어나 일부 돌출되게 형성된 필름케리어를 접속시키고, 상기의 칩을 그 리드가 돌출된 부분이 한 방향으로 오도록 적층시켜 적층구조의 칩 모듈을 형성한 후 회로기판에 실장시켜주는 것을 특징으로 한다.

본 발명에 의하면 반도체장치의 집적도가 매우 커지며 그 실장공정이 매우 단순화되며 그 제조원가도 매우 절감된다.

Description

탭(TAB) 리드를 이용한 반도체장치 및 그 실장방법

제1도는 종래에 적층형 패케이지에 사용하기에 적절하도록 리루팅(rerouting) 리드가 형성되어 있는 웨이퍼의 부분 레이아웃도.

제2도는 탭(TAP) 리드를 패드에 접속시켜 만든 본 발명의 칩구조.

제3도는 본 발명에 의한 적층구조의 칩 모듈을 나타내는 개략도.

제4도는 본 발명에 의한 적층구조의 칩 모듈을 인쇄회로기판에 실장시킨 모습을 나타낸 개략도.

본 발명은 반도체장치 및 그 실장비법에 관한 것으로서, 특히 탭(Tape Automated Bonding; 이하 TAB이라함)방법에 의한 리드(lead)를 이용하여 형성된 적층구조(stacked structure)의 칩을 사용하여 그 집적도를 향상시키는 반도체장치 및 그 실장방법에 관한 것이다.

적층구조의 칩은 각 층마다 집적회로를 가지기 때문에 그러한 모듈은 집적도가 매우 크게 증가된 전자회로 페케이지를 제공해준다. 따라서 일정한 공간 한도내에 회로구조가 유지되어야하는 것이 바람직한 경우에는 이러한 적층구조의 모듈이 통상 사용되어 진다.

일반적으로 페케이지공정에서는 표준화된 품목으로 되어 쉽게 구매할 수 있도록 형성된 웨이퍼를 사용하기 때문에, 적층구조의 칩을 만들기 위해 원래 칩상에 존재하는 외부와의 전기적 접속을 위한 패드는 리드 프레임등에 의해 그 방향등 경로를 새로이 할 필요가 생긴다(rerouting). 이와 관련된 종래기술이 미국 특허번호 제5,104,820호에 잘 나타나 있다.

상기 미국 특허번호 제5,104,820호에 나타난 적층구조의 칩을 포함하는 페케이지 제조방법을 첨부한 제1도를 참조하여 설명하면 다음과 같다.

우선 입/출력 단자를 형성하는 금속배선을 포함하는 다중의 IC(Intergrated Circuit)칩을 보유하는 웨이퍼 전면에 절연층을 도포한다. 제1도에서 스크라이브 라인인 수직선 11a, 11b와 수평성 11c, 11d으로 한정되는 영역이 최초의 웨이퍼상의 단위 칩(10)이다. 이어서 제1도에서 보여지듯이 금속물질로된 리루팅(rerouting) 리드(12)를 통상의 금속배선공정(metallization)에 의해 상기 절연층상에 형성한다. 이때 상기 리루팅 리드(12)의 한쪽(13)은 상기 절연층 내에 형성된 홀(도시되지 않음)을 통하여 상기 절연층 하부의 최초 IC 칩상에 있는 접속을 위한 패드와 접속되며 리루팅 리드(12)의 다른쪽(14)은 적층구조의 칩 모듈에 적합하도록 한쪽 방향으로 배치되게 된다. 이어서 상기 한쪽방향으로 배치된 리루팅 리드를 포함하도록 상기 IC 칩을 자른다. 이어서 상기 절단한 칩들을 상기 리루팅 리드가 한쪽방향으로 배치된 면이 동일면이 되도록 적층시켜 육면체구조(Cube)를 형성한다. 이어서 상기 큐브를 폴리싱하여 상기 리루팅된 리드를 노출시켜 범프(bump)가 형성된 인쇄회로기판(PCB)에 선택적으로 접촉시킨후 플림 칩(Flip-Chip) 본딩방법을 사용하여 상기 큐브를 실장시켜 페케이지를 제조한다.

그러나 상기와 같은 종래의 페케이지 제조방법에 있어서는 다음의 단점들이 내포되어 있어 제조공정이 매우 복잡하게 될 뿐만 아니라 그에 따른 제조원가도 매우 상승하게 된다.

즉 상기 방법에 의하면, 리루팅 리드를 금속배선공정에 의해 수행되는 관계로 각 리드나 단자들 간의 최소 피치(pitch)를 유지시켜주기 위하여는 이웃하는 칩을 침범하게 된다. 따라서 최초의 웨이퍼에 형성된 표준 칩(standard chip)을 그대로 절단하여 사용할 수 없고, 제1도에서 보여지는 것처럼 최초의 웨이퍼상의 단위칩(10)과 그 이웃하는 좌우 1개씩의 칩과 그 하부의 3개의 칩등 모두 6개의 표준 칩이 소요된다. 또한 상기 리루팅 리드를 형성시켜준 후 웨이퍼를 절단하여 주기 때문에 리루팅 리드의 단자를 노출시키기 위하여 폴리싱을 실시하여야 하며, 상기 단자가 노출된 표면은 평탄하기 때문에 통상의 땜납방법에 의하여는 그 실장이 어렵기 때문에 회로기판상에 범프를 형성한 후 플립 칩(Flip-Chip) 본딩 방법에 의해 실장하여야 하는 문제점이 있다.

따라서 본 발명의 목적은 상기 종래 기술의 문제점을 감안하여 금속배선 공정을 하지 않고 표준 칩을 사용하여 형성하는 적층구조의 반도체장치를 제공하는 것이다.

본 발명의 다른 목적은 상기 종래기술의 문제점을 감안하여 보다 단순화된 반도체장치의 실장방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 의한 반도체장치는 상면의 주변부에 외부와 전기적 접속을 위한 복수의 패드들을 가진 반도체소자와, 상기 반도체소자의 각 패드들과 일단이 본딩되고 타단이 외부 회로기관과의 접속을 위해 일정 방향으로 돌출되는 복수의 리드들이 일면상에 설치된 절연 테이프를 교호로 적층하여서 싱글 인 라인 멀티레이어의 형태로 된 것을 특징으로 한다.

상기 다른 목적을 달성하기 위한 본 발명에 의한 반도체장치의 실장방법은, 웨이퍼를 반도체장치가 내장되고 외부와의 전기적 접속을 위한 복수개의 패드가 형성된 칩단위로 절단하는 공정과, 절연 테이프 위에 일단이 한방향으로 도출되도록 미리 형성된 복수개의 리드의 타단과 상기 절단된 칩의 각 패드를 테이프 자동본딩(TAB)방식으로 접속시키는 공정과, 상기 리드가 접속된 복수개의 칩을 상기 도출된 리드의 일단이 같은 방향이 되도록 하고 상기 절연테이프를 개재하여 서로 절연되게 적층시키는 공정과, 상기 적층구조의 칩 모듈을 회로기판에 실장하는 공정을 구비하는 것을 특징으로 한다.

이하 본 발명의 구체적인 실시예를 첨부한 제2도 내지 제4도를 참조하여 상세히 설명하겠다.

우선 제2도는 웨이퍼를 단위 칩으로 절단한 단위칩(20)상에 TAB기술에 의해 리드 프레임을 접속시켜줄 것을 나타낸다. 상기 단위칩(20)은 그 내부에 반도체장치를 내장하고 있으며, 상기 반도체장치에 외부와의 정보를 입/출력하기 위하여 접속단자패드(도시되지 않았음)들이 복수개가 형성되어 있다.

한편 절연 테이프(21)상에 리드(22)를 부착한 필름 케리어를 형성한다. 여기서 리드(22)는 그 한쪽 부분(23)이 칩(20)내에 형성된 접속단자의 패드와 접촉할 수 있도록 형성하며, 다른쪽 부분(24)은 상기 칩(20)의 가장자리를 벗어나 일정거리 만큼 돌출되도록 형성한다. 이때 상기 돌출된 리드부분(24)은 상기 칩(20)의 어느 한 면 방향으로 모아지도록 형성한다.

상기 반도체장치가 내장되어 있는 칩(20)과 한쪽 방향으로 도출된 리드를 포함하는 필름 케리어를 통상의 TAB(Tape Automated Bonding) 기술에 의해 접속시킨다. 이때 상기 칩(20) 내에 형성된 입/출력 단자의 패드와 상기 칩 영역내에 형성되는 리드의 한쪽부분(23)이 전기적으로 접속하게 된다.

제3도는 상기 제2도와 같이 형성된 복수의 칩들을 적층시켜준 적층구조의 침 모듈(27)을 나타낸다. 상기 제2도에서와 같이 형성된 복수의 칩(20)을 원하는 만큼 쌓는데 있어서 각 칩을 쌓아 올릴 때마다 에폭시등의 절연물질(26)로 각 칩을 절연시켜줄 수도 있으며, 단지 상기 절연 테이프(21)만으로 절연시켜줄 수도 있다. 이때 각 칩들은 그 내에 형성된 리드의 돌출부분(24)이 한쪽 방향으로 오도록 하여 싱글 인 라인 멀티레이어(single in line multi-layer) 형태로 형성시켜준다.

제4도는 상기 적층구조의 칩 모듈(27)을 회로기판(28)에 실장시켜줄 것을 나타낸다. 상기 적층구조의 칩 모듈(27)의 돌출된 리드(24)의 피치에 따라 미리 배선되어 있는 인쇄회로기판(28)상에 통상의 땜납 방법으로 상기 칩 모듈(27)을 실장시킨다.

이상의 실시예에서 살펴본 것처럼 본 발명은 적층구조의 칩 모듈을 형성하기 위하여, 종래에는 수개의 표준칩(최초 웨이퍼상의 단위칩)을 사용하여 변형된 단위칩을 형성하던 것을 본 발명에서는 표준칩을 그대로 사용할 수 있기 때문에 그 제조원가가 매우 절감되며, 리드 형성을 위한 배선공정이 수반되지 않으며 회로기판에 적층구조의 칩 모듈을 실장시키기 위하여 범프를 형성하지 않고 통상의 땜납방법을 그대로 사용할 수 있기 때문에 그 제조공정이 매우 단순화 된다.

Claims (6)

1. 상면의 주변부에 외부와 전기적 접속을 위한 복수의 패드들을 가진 반도체소자와, 상기 반도체소자의 각 패드들과 일단이 본딩되고 타단이 외부 회로기판과의 접속을 위해 일정 방향으로 돌출되는 복수의 리드들이 일면상에 설치된 절연 테이프를 교호로 적층하여서 싱글 인 라인 멀티레이어의 형태로 된 것을 특징으로 하는 반도체장치.
2. 제1항에 있어서, 상기 각 반도체소자의 하면과 절연 테이프 사이에 절연물질이 형성되어 있는 것을 특징으로 하는 반도체장치.
3. 제2항에 있어서, 상기 절연물질은 에폭시인 것을 특징으로 하는 반도체 장치.
4. 웨이퍼를 반도체장치가 내장되고 외부와의 전기적 접속을 위한 복수개의 패드가 형성된 칩단위로 절단하는 공정과, 절연테이프 위에 일단이 한방향으로 도출되도록 미리 형서된 복수개의 리드의 타단과 상기 절단된 칩의 각 패드를 테이프 자동본딩(TAB)방식으로 접속시키는 공정과, 상기 리드가 접속된 복수개의 칩을 상기 도출된 리드의 일단이 같은 방향이 되도록 하고 상기 절연테이프를 개재하여 서로 절연되게 적층시키는 공정과, 상기 적층구조의 칩 모듈을 회로기판에 실장하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 실장방법.
5. 제4항에 있어서, 상기 리드가 접속된 복수의 칩을 적층시킬 때 칩 사이를 절연물질로 절연시켜 주는 것을 특징으로 하는 반도체장치의 실장방법.
6. 제4항에 있어서, 상기 적층구조의 칩 모듈을 회로기판상에 땜납에 의해 실장하는 것을 특징으로 하는 반도체장치의 실장방법.