FR2604029A1 - Puce de circuit integre possedant des bornes de sortie ameliorees - Google Patents

Puce de circuit integre possedant des bornes de sortie ameliorees Download PDF

Info

Publication number
FR2604029A1
FR2604029A1 FR8712816A FR8712816A FR2604029A1 FR 2604029 A1 FR2604029 A1 FR 2604029A1 FR 8712816 A FR8712816 A FR 8712816A FR 8712816 A FR8712816 A FR 8712816A FR 2604029 A1 FR2604029 A1 FR 2604029A1
Authority
FR
France
Prior art keywords
integrated circuit
chip
terminals
insulating layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8712816A
Other languages
English (en)
Other versions
FR2604029B1 (fr
Inventor
Tamio Saito
Kunio Yoshihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61215812A external-priority patent/JPS6372143A/ja
Priority claimed from JP61215811A external-priority patent/JP2609591B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of FR2604029A1 publication Critical patent/FR2604029A1/fr
Application granted granted Critical
Publication of FR2604029B1 publication Critical patent/FR2604029B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Un dispositif à circuit intégré semi-conducteur selon l'invention comprend un substrat de puce 10 formé sur un semi-conducteur. Sur une surface 12 du substrat de puce, est formé un circuit intégré, ainsi que plusieurs bornes de puce 14 placées sur l'extérieur du circuit intégré, de manière à lui être connectées. Une couche électriquement isolante 16 couvre toute la surface du substrat de puce, et des fils conducteurs 18 en nombre égal à celui des bornes de puce sont formés sur la couche isolante. Une extrémité de chaque fil conducteur est connectée à une borne de puce correspondante, et son autre extrémité est formée de manière à posséder une borne de connexion 20 dont l'aire est supérieure à celle de chaque borne de puce. Les bornes de connexion sont réparties sensiblement sur toute la surface de la couche isolante. (CF DESSIN DANS BOPI)

Description

La présente invention concerne un dispositif à circuit intégré
semiconducteur appelé une puce de circuit intégré et, plus spécialement, un dispositif à circuit intégré semiconducteur
ou une puce de circuit intégré possédant des bornes de sortie amé-
liorées. Classiquement, le type de bornes de sortie des puces de circuit intégré varie selon le mode de connexion électrique institué entre ellesmêmes et le substrat de support sur lequel elles sont montées. Avant de connecter électriquement les puces de circuit intégré et le substrat de support, en employant par exemple
un soudage de câbles, on forme plusieurs plots ou bornes d'entrée-
sortie sur la partie périphérique de la surface de chaque puce de circuit intégré. On peut connecter électriquement ces plots au substrat de support au moyen de câbles. Si l'aire superficielle de
chaque puce de circuit intégré comportant des plots et l'aire super-
ficielle de chaque plot sont toutes deux fixes, alors, plus le nombre des plots sur la puce est important, et plus la distance entre plots adjacents doit être petite. Si la distance entre les plots est petite au point d'être inférieure au diamètre d'un outil ou d'un capillaire, servant à manipuler les câbles, il n'est alors pas possible d'effectuer le soudage des câbles. Par conséquent, il n'est pas possible de produire un grand nombre de plots à la surface
de chaque puce de circuit intégré.
Dans le même temps, il existe un agencement bien connu
dans lequel les puces de circuit intégré sont électriquement connec-
tées au substrat de support par un soudage automatique par un ruban, et non par un soudage de câbles à l'aide d'un capillaire. Puisqu'il n'entraîne pas l'utilisation d'un capillaire, le procédé de soudage
automatique par ruban ne fait pas l'objet des inconvénients ci-
dessus mentionnés. Toutefois, selon ce procédé, les plots ne peuvent être disposés qu'autour de la partie périphérique de chaque puce de circuit intégré. Ainsi, plus le nombre des plots est important, et plus il faut que chacun d'eux soit d'une aire réduite. Toute
augmentation du nombre des plots doit s'accompagner d'une augmenta-
tion de la précision mécanique de la connexion entre les plots et
les fils conducteurs. Dans le même temps, les fils conducteurs eux-
mêmes doivent être formés avec une précision accrue. Par conséquent, on ne peut pas aisément augmenter le nombre des plots formés sur chaque puce de circuit intégré, même en employant Le procédé de
soudage automatique par ruban.
Au contraire des puces de circuit intégré classiques ci-dessus décrites, on peut utiliser des puces du type à assemblage inversé sans fils, dans lesquelles les plots sont disposés sur toute la surface. Toutefois, même dans ce cas, il faut que les régions o doivent être disposés les plots soient situées de manière à ne pas chevaucher les régions actives des puces à assemblage inversé sans fils elles-mêmes. Ceci est dû au fait que les puces à assemblage inversé sans fils pourraient sinon être altérées par des contraintes thermiques au moment o on les soude au substrat de support. Ainsi, en réalité, dans ce cas également, on ne peut pas aisément augmenter le nombre des bornes d'entrée-sortie, même si l'on utilise des
puces du type à assemblage inversé sans fils.
Un but de l'invention est de produire un dispositif à circuit intégré semiconducteur qui autorise une augmentation du nombre des bornes d'entrée-sortie et peut néanmoins améliorer la
fiabilité de la connexion électrique avec les bornes d'entrée-sortie.
Un autre but de l'invention est de produire un appareil électronique utilisant un certain nombre de dispositifs à circuit intégré semiconducteurs, qui peut faire une utilisation
efficace des dispositifs à circuit intégré.
On remplit le premier but de l'invention au moyen d'un dispositif à circuit intégré semiconducteur qui comprend un substrat de puce formé sur un semiconducteur et présentant une surface, le substrat de puce comportant un circuit intégré qui est formé à sa surface, et plusieurs bornes de puce disposées autour
de la partie de bord périphérique de la surface, de manière à se trou-
ver sur l'extérieur du circuit intégré, et électriquement connec-
tées à celui-ci, afin de fournir des données audit circuit intégré et de délivrer des données depuis ledit circuit intégré; une couche d'isolation électrique couvrant toute la surface du substrat de puce; et des fils conducteurs en nombre égal à celui des bornes de
puce et disposés sur la couche isolante, de manière à être électri-
quement isolés vis-àvis du circuit intégré, chacun des fils conducteurs étant connecté, par l'une de ses extrémités, à une borne de puce correspondante, et chacun comportant, à son autre extrémité, une borne de connexion présentant une aire qui est plus grande que celle de chaque borne de puce, les bornes de connexion des fils conducteurs étant réparties sur toute la surface de la
couche isolante.
Puisque, dans le cas de l'invention, les bornes de connexion sont ainsi réparties, il est possible d'augmenter le
nombre des bornes de puce, ainsi que celui des bornes de connexion.
Puisque l'aire de chaque borne de connexion est supérieure à celle de chaque borne de puce, la connexion des éléments de fil conducteur
aux bornes de connexion peut s'effectuer plus aisément que la con-
nexion des éléments de fil conducteur aux bornes de puce. De plus, puisque le circuit intégré du substrat de puce est protégé par la couche isolante, le circuit intégré ne peut pas être altéré par les contraintes mécaniques et thermiques apparaissant pendant le processus de connexion visant à connecter les éléments de fil
conducteur avec les bornes de connexion.
On réalise le deuxième but de l'invention au moyen
d'un appareil électronique qui comprend plusieurs modules électro-
niquement connectés les uns aux autres. Chaque module comporte un substrat de support possédant plusieurs dispositifs à circuit
intégré semiconducteurs qui lui sont électriquement connectés.
On soumet les modules à un contr8le que l'on peut exécuter avant de
les connecter électriquement les uns aux autres.
Puisque l'appareil électronique selon l'invention est constitué de plusieurs semblables modules, on empêche d'incorporer à celui-ci par inadverdance un module défectueux. En résultat, on peut maintenir le rendement de production de l'appareil électronique à une valeur élevée. Ainsi, il est possible d'utiliser
efficacement les modules ou les dispositifs à circuit intégré semi-
conducteurs de chaque module.
La description suivante, conçue à titre d'illustra-
tion de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: - la figure 1 est une vue en coupe d'un dispositif à circuit intégré semiconducteur selon un mode de réalisation de l'invention, prise suivant la ligne I-I de la figure 2; - la figure 2 est une vue en plan découpée du dispositif représenté sur la figure 1; - la figure 3 est une vue en coupe montrant une variante d'une borne de connexion; - la figure 4 est une vue en perspective d'un module formé par combinaison de plusieurs dispositifs à circuit intégré du type de celui présenté sur la figure 1;
- la figure 5 est une vue en plan du module repré-
senté sur la figure 4;
- la figure 6 est un diagramme montrant les con-
nexions formées entre les bornes de sortie des puces de circuit intégré utilisées dans le module de la figure 4 et celles du module lui-même; et La figure 7 est une vue en plan montrant un appareil formé par combinaison de plusieurs modules du type de
celui représenté sur la figure 4.
On se reporte maintenant aux figures 1 et 2, qui
représentent un dispositif à circuit intégré semiconducteur compre-
nant un substrat de puce 10 formé d'un semiconducteur. Un circuit intégré (non représenté) est formé sur une surface 12 du substrat 10. En outre, un certain nombre de bornes de puce 14 sont disposées sur la surface 12 de façon à être situées de part et d'autre du circuit intégré. Les bornes 14 sont électriquement connectées au circuit intégré, afin de permettre l'entrée ou la sortie de signaux électroniques. Une première couche isolante 16 s'étend au-dessus de toute la surface 12 du substrat de puce 10, et est formée d'une résine synthétique, par exemple polyimide, époxy, résine acrylique,
Téflon, que l'on peut faire durcir au moyen de rayons ultraviolets.
Plusieurs fils conducteurs allongés 18, en nombre égal à celui des bornes de puce 14, sont formés sur la première couche isolante 16. Une extrémité de chaque fil conducteur 18 est
connectée à sa borne de puce correspondante 14, une borne de con-
nexion 20 étant formée à son autre extrémité. Comme on peut le voir sur la figure 2, chaque borne 20 a une forme circulaire. Dans ce mode de réalisation, les bornes 20 sont réparties sur toute la partie centrale de la couche 16. De plus, comme on peut le voir sur la figure 2, l'aire superficielle de chaque borne de connexion est supérieure à celle de chaque borne de puce 14, et la distance entre bornes 20 adjacentes est supérieure à celle existant entre bornes 14 adjacentes. Dans ce mode de réalisation, les bornes de connexion 20 sont faites d'une pâte contenant une poudre de métal
électriquement fortement conducteur, par exemple cuivre ou argent.
Une deuxième couche isolante 22 est formée sur la première couche isolante 16, ces deux couches étant faites de matériaux identiques. La couche 22 est formée de manière à présenter des ouvertures 24 par lesquelles les bornes de connexion 20 sont
chacune distinctement exposées à l'extérieur.
Selon le dispositif à circuit intégré semiconducteur ci-dessus décrit, les bornes de connexion 20 peuvent être réparties sur sensiblement toute l'aire de la première couche isolante 16 qui correspond à toute la surface 12 du substrat de puce 10. Ainsi, même si on augmente le nombre des bornes de puce 14, la distance entre les bornes de connexion 20 adjacentes ainsi que l'aire superficielle de chaque borne 20 resteront suffisantes. Par conséquent, selon le dispositif de l'invention, on peut augmenter le nombre des bornes de puce 14, c'est-à-dire le nombre des bornes de connexion 20, au-delà de ce que permettait la technique antérieure, mais sans
les inconvénients qui s'y attachaient.
La première couche isolante 16 sert non seulement à isoler électriquement les fils conducteurs 18 vis-à-vis du circuit intégré se trouvant sur le substrat de puce 10, mais également fait fonction de couche protectrice pour le circuit intégré lorsque les bornes de connexion 20 sont électriquement connectées à un
circuit extérieur.
L'invention n'est pas limitée au mode de réalisation ci-dessus décrit. Comme le montre la figure 3 par exemple, une couche de placage 26 de nickel ou de cuivre est formée sur la surface extérieure de chaque borne de connexion 20. Ainsi revêtue au moyen de La couche 26, La borne 20 peut être connectée par soudage. Si Les bornes de connexion 20 elles-mêmes du
dispositif à circuit intégré semiconducteur ou si les fils conduc-
teurs 18 sont formés à partir d'un matériau conducteur se ramoLLissant sous l'effet de la chaleur, il est en outre possible de connecter électriquement les bornes 20 et un substrat de support, sur lequel le dispositif à circuit intégré doit être monté, à une température d'environ 100 C, par exemple, ce qui est plus bas que la température nécessaire au soudage. Si l'on connecte les bornes de connexion 20 et le substrat de support de cette manière, il ne sera pas toujours
nécessaire de former la première couche isolante 16 en résine synthé-
tique, et on pourra aussi bien les réaliser à l'aide de SiOx ou SiNx.
On se reporte maintenant à la figure 4, qui montre un module 102 constitué d'une combinaison de plusieurs dispositifs à circuit intégré semiconducteurs (ci-après appelés simplement des puces de circuit intégré 100) représentés sur la figure 1. Dans ce mode de réalisation, le module 102 comporte quatre puces de circuit
intégré 100 et un substrat de support 104 portant les puces.
Le nombre de puces de circuit intégré 100 montées sur chaque substrat de support 104 est déterminé de la manière suivante. Si le rendement d'une unique puce de circuit intégré 100 montée sur chaque substrat 104 vaut P, celui de la combinaison de puces de circuit intégré du module 102, à savoir le rendement du module, peut s'exprimer par P, o n est le nombre de puces 100 de chaque module 102. Si l'on a P = 98%, la valeur maximale de n
satisfaisant pn > 90% est donnée par n = 4.
Puisque le rendement Pn du module 102 est > 90%, comme ci-dessus mentionné, un module 102 produit sur dix peut être défectueux. Puisque le rendement P de la puce de circuit intégré 100
est lui-même 98%, le nombre Q de puces de circuit intégré non défec-
tueuses de chaque module défectueux 102 est Q = 4 x 0,98 = 3,92. Le nombre total S de puces 100 utilisé pour la fabrication de dix modules 102 est S = 4 x 10 = 40, si bien que le pourcentage de puces de circuit intégré non défectueuses qui devraient être gaspillées
devrait être (Q/S) x 100 = 9,8%.
Dans Le même temps, si L'on monte sur un seul
substrat de puces un nombre de puces de circuit intégré 100 attei-
gnant celui (40 puces) utilisé dans dix modules 102, le rendement pm du produit résultant est P = 45%, o m vaut 40. Si l'on fabrique 100 semblables produits, le nombre des produits qui doit être rejeté comme étant défectueux est donc 55. Ainsi, environ 55% des puces de circuit intégré seront gaspillées bien qu'elles ne soient
pas défectueuses.
Toutefois, le rendement Pn d'un module 102 constitué de quatre puces de circuit intégré 100 est 90% (c'est-à-dire que chaque module 102 est déjà vérifié), comme décrit ci-dessus, si bien que le rendement d'un produit obtenu en combinant plusieurs modules 102 est aussi 90%. Ainsi, lorsqu'on fabrique des produits en utilisant un certain nombre de puces de circuit intégré 100, on peut sensiblement réduire le nombre des puces de circuit intégré
non défectueuses mises au rebut en formant chaque nombre pré-
déterminé de puces 100 en un module tel que susdit.
Dans la fabrication de modules 102, il faut d'abord, comme ci-dessus décrit, effectuer une inspection de chaque module 102. Si le nombre total de puces de circuit intégré 100 utilisées dans le produit final est trop grand, on augmente inévitablement le nombre des modules 102 et, par conséquent, ceci entraîne une augmentation du coût de l'opération de contrôle. Ainsi, il faut que le nombre des puces de circuit intégré 100 incorporées dans chaque module 102 soit déterminé seulement en considération du rendement, mais également du coût du contrôle des modules. Si le nombre des puces de circuit intégré utilisées dans chaque module est quatre par exemple, on s'attend à ce que le produit final résultant selon l'invention contienne une combinaison de quatre à six modules 102, de préférence. De ce point de vue, ce que l'on appelle une carte de circuit intégré constitue un exemple approprié
du produit final.
Comme on peut le voir sur la figure 5, le substrat de support 104 représenté sur la figure 4 est doté de bornes de substrat 106 qui sont une à une connectées aux bornes de connexion 20 des puces de circuit intégré 100. La figure 6 montre la manière dont sont connectées les bornes 106 et 20. Sur la figure 6, les bornes
de connexion 20 de chaque puce de circuit intégré 100 sont repré-
sentées comme si elles n'étaient disposées qu'à la partie périphé-
rique de la puce, dans le but de faciliter la représentation.
Toutefois, en réalité, elles sont réparties sur toute la surface de chaque puce de circuit intégré 100, comme on peut le voir sur la figure 2. Dans ce mode de réalisation, chaque borne de connexion se présente sous la forme d'un carré dont le côté a une longueur d'environ 100 pim. Si chaque borne de connexion 20 est donc grande, on peut faciliter la connexion entre Les bornes de substrat 106 et les bornes de connexion 20 lors du montage de puces de circuit
intégré 100 sur le substrat de support 104.
Comme représenté sur la figure 7, six modules 102 par exemple sont combinés pour former le produit final 108. Les modules 102 sont électriquement connectés les uns aux autres au moyen d'une plaquette de câblage 110. La plaquette 110 peut être une plaquette souple sur laquelle un circuit de câblage a été imprimé. On notera que la couche isolante 16 ou 22 peut être
formée d'une résine durcissable à la lumière.
Bien entendu, l'homme de l'art sera en mesure
d'imaginer, à partir du dispositif dont la description vient d'être
donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de
l'invention.
R E V E N D I CATIONS
1. Dispositif à circuit intégré semiconducteur, caractérisé en ce qu'il comprend: un substrat de puce (10) formé d'un semiconducteur et possédant une surface (12), ledit substrat de puce comportant un circuit intégré formé à la surface dudit substrat de puce, et plusieurs bornes de puce (14) disposées autour de la partie de bord périphérique de la surface, de façon à être situées sur l'extérieur du circuit intégré, et électriquement connectées à
celui-ci, afin d'assurer l'entrée et la sortie de données relative-
ment audit circuit intégré; une couche d'isolation électrique (16) couvrant toute la surface du substrat de puce; et des fils conducteurs (18) en nombre égal à celui des bornes de puce et disposés sur la couche isolante, de façon à être électriquement isolés par celle-ci du circuit intégré, chacun desdits fils conducteurs étant connecté, par l'une de ses extrémités, à une borne de puce correspondante (14) et possédant, à son autre extrémité, une borne de connexion (20) dont l'aire est supérieure à celle de chaque borne de puce, lesdites bornes de connexion des fils conducteurs étant réparties sur toute la surface de la couche isolante. 2. Dispositif selon la revendication 1, caractérisé en ce que lesdits fils conducteurs sont formés d'une pâte qui contient
des particules de métal électriquement très conducteur.
3. Dispositif selon la revendication 2, caractérisé en
ce qu'une couche de placage (26) en métal électriquement très conduc-
teur est formée sur la borne de connexion de chacun desdits fils conducteurs. 4. Dispositif selon la revendication 2, caractérisé en ce que lesdites bornes de connexion desdits fils conducteurs sont formées d'une pâte que l'on prépare en mélangeant des particules de métal électriquement très conducteur et une résine se ramollissant
à la chaleur.
5. Dispositif selon la revendication 1, caractérisé en ce que ladite couche isolante est formée d'une résine durcissant
à la lumière.
6. Dispositif selon la revendication 5, comprenant en outre une deuxième couche isolante (22), qui couvre toute la région de ladite première couche isolante sauf en ce qui concerne les
bornes de connexion des fils conducteurs.
7. Dispositif selon la revendication 6, caractérisé en ce que ladite deuxième couche isolante est formée d'une résine
durcissant à la lumière.
8. Appareil électronique, caractérisé en ce qu'il comprend: une base; et plusieurs modules (102) montés sur la base, à la suite d'un contrôle approprié, chacun desdits modules comportant un substrat de support (104) possédant plusieurs dispositifs à circuit intégré semiconducteurs électriquement connectés à celui-ci, chaque dit dispositif à circuit intégré semiconducteur comportant un substrat de puce formé sur un semiconducteur et présentant une surface, ledit substrat de puce comportant un circuit intégré formé sur la surface dudit substrat de puce, et plusieurs bornes de puce disposées autour de la partie de bord périphérique de la surface, de manière à être situées sur l'extérieur du circuit intégré, et électriquement connectées à celui-ci pour assurer l'entrée et la sortie de données vis-à-vis du circuit intégré; une couche d'isolation électrique couvrant toute la surface du substrat de puce; et des fils conducteurs en nombre égal à celui des bornes de puce et disposés sur la couche isolante, de façon à être électriquement isolés par celle-ci vis-à-vis du circuit intégré, chacun desdits fils conducteurs étant connecté, par l'une de ses extrémités, à une borne de puce correspondante et possédant, à son autre extrémité, une borne de connexion dont l'aire est supérieure à celle de chaque borne de puce, lesdites bornes de connexion des fils conducteurs étant réparties sur toute
la surface de la couche isolante.
FR878712816A 1986-09-16 1987-09-16 Puce de circuit integre possedant des bornes de sortie ameliorees Expired - Lifetime FR2604029B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61215812A JPS6372143A (ja) 1986-09-16 1986-09-16 集積回路装置
JP61215811A JP2609591B2 (ja) 1986-09-16 1986-09-16 集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
FR2604029A1 true FR2604029A1 (fr) 1988-03-18
FR2604029B1 FR2604029B1 (fr) 1994-08-05

Family

ID=26521063

Family Applications (1)

Application Number Title Priority Date Filing Date
FR878712816A Expired - Lifetime FR2604029B1 (fr) 1986-09-16 1987-09-16 Puce de circuit integre possedant des bornes de sortie ameliorees

Country Status (3)

Country Link
US (1) US4878098A (fr)
KR (1) KR900007231B1 (fr)
FR (1) FR2604029B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0586243A1 (fr) * 1992-09-03 1994-03-09 AT&T Corp. Méthode et appareil pour l'assemblage de modules à multi-puces
EP0588577A2 (fr) * 1992-09-14 1994-03-23 Dow Corning Corporation Circuits intégrés scellés hermétiquement

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5852326A (en) * 1990-09-24 1998-12-22 Tessera, Inc. Face-up semiconductor chip assembly
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US5384488A (en) * 1992-06-15 1995-01-24 Texas Instruments Incorporated Configuration and method for positioning semiconductor device bond pads using additional process layers
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
WO1996008037A1 (fr) * 1994-09-06 1996-03-14 Sheldahl, Inc. Substrat de circuit imprime equipe directement de puces de circuits integres sans boitier et procede de fabrication
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
JP2792532B2 (ja) 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US6091155A (en) * 1996-02-23 2000-07-18 Silicon Graphics, Inc. BGA land pattern
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
US5937276A (en) * 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
JP3152180B2 (ja) * 1997-10-03 2001-04-03 日本電気株式会社 半導体装置及びその製造方法
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
DE10297316T5 (de) * 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
EP1815515A4 (fr) * 2004-10-29 2009-03-11 Flipchip Internat L L C Boitier de dispositif semi-conducteur comprenant une couche polymere surmontee d'un bossage
US7973418B2 (en) * 2007-04-23 2011-07-05 Flipchip International, Llc Solder bump interconnect for improved mechanical and thermo-mechanical performance
US9935038B2 (en) * 2012-04-11 2018-04-03 Taiwan Semiconductor Manufacturing Company Semiconductor device packages and methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56124247A (en) * 1981-02-23 1981-09-29 Hitachi Ltd Semiconductor device
GB2092376A (en) * 1980-12-29 1982-08-11 Nippon Electric Co Improvements in semiconductor devices
EP0067677A2 (fr) * 1981-06-15 1982-12-22 Fujitsu Limited Dispositif semiconducteur ayant la structure d'une série de puces
WO1985004518A1 (fr) * 1984-03-22 1985-10-10 Mostek Corporation Circuits integres munis de plots de contact dans un reseau standard

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623961A (en) * 1968-01-12 1971-11-30 Philips Corp Method of providing an electric connection to a surface of an electronic device and device obtained by said method
JPS5797970U (fr) * 1980-12-08 1982-06-16
US4543715A (en) * 1983-02-28 1985-10-01 Allied Corporation Method of forming vertical traces on printed circuit board
US4706167A (en) * 1983-11-10 1987-11-10 Telemark Co., Inc. Circuit wiring disposed on solder mask coating
US4667220A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip module interconnection system
JPS60252992A (ja) * 1984-05-30 1985-12-13 Toshiba Corp Ｉｃカ−ド

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2092376A (en) * 1980-12-29 1982-08-11 Nippon Electric Co Improvements in semiconductor devices
JPS56124247A (en) * 1981-02-23 1981-09-29 Hitachi Ltd Semiconductor device
EP0067677A2 (fr) * 1981-06-15 1982-12-22 Fujitsu Limited Dispositif semiconducteur ayant la structure d'une série de puces
WO1985004518A1 (fr) * 1984-03-22 1985-10-10 Mostek Corporation Circuits integres munis de plots de contact dans un reseau standard

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 5, no. 205 (E-88)(877) 25 décembre 1981, & JP-A-56 124247 (HITACHI SEISAKUSHO) 29 septembre 1981, *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0586243A1 (fr) * 1992-09-03 1994-03-09 AT&T Corp. Méthode et appareil pour l'assemblage de modules à multi-puces
US5564617A (en) * 1992-09-03 1996-10-15 Lucent Technologies Inc. Method and apparatus for assembling multichip modules
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
EP0588577A2 (fr) * 1992-09-14 1994-03-23 Dow Corning Corporation Circuits intégrés scellés hermétiquement
EP0588577A3 (fr) * 1992-09-14 1994-04-20 Dow Corning Corporation Circuits intégrés scellés hermétiquement

Also Published As

Publication number Publication date
KR900007231B1 (ko) 1990-10-05
US4878098A (en) 1989-10-31
FR2604029B1 (fr) 1994-08-05
KR880004568A (ko) 1988-06-07

Similar Documents

Publication Publication Date Title
FR2604029A1 (fr) Puce de circuit integre possedant des bornes de sortie ameliorees
TWI289920B (en) Packages, methods for fabricating the same, anisotropic conductive films, and conductive particles utilized therein
EP1792526B1 (fr) Dispositif electronique avec repartiteur de chaleur integre
EP1715518B1 (fr) Dispositif de protection de circuit électronique
FR2590105A1 (fr) Ensemble a paillette comprenant un substrat de cablage multicouche
JPH08213519A (ja) 電子素子パッケージ
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
FR2596608A1 (fr) Structure de montage et de protection mecanique pour une puce de circuit integre
EP0424262B1 (fr) Electronique portable connectable à puces
FR2624635A1 (fr) Support de composant electronique pour carte memoire et produit ainsi obtenu
EP3089211B1 (fr) Procede d'encapsulation d'un circuit electronique
EP3545551A1 (fr) Circuit integre forme d'un empilement de deux puces connectees en serie
FR2857157A1 (fr) Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
EP0353114B1 (fr) Dispositif d'interconnexion entre un circuit intégré et un circuit électrique et procédé de fabrication du dispositif
EP0128799A1 (fr) Procédé de réalisation d'un circuit hybride, et circuit hybride obtenu par ce procédé
EP3035017B1 (fr) Capteur differentiel de temperature
CA2915853C (fr) Capteur differentiel de temperature
EP1252804B1 (fr) Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondants
EP1938863A1 (fr) Procédé d'assemblage mécanique et d'interconnexion électrique des éléments fonctionnels d'un dispositif médical implantable actif
US20210391522A1 (en) Thermoelectric transducer and thermoelectric transducer module
FR3000604A1 (fr) Circuit electrique et son procede de realisation
FR2581247A1 (fr) Boitier et procede de liaison d'un ensemble de conducteurs d'un boitier a une pastille semi-conductrice
EP2315243A1 (fr) Plaque d'interface entre circuits intégrés
FR2795199A1 (fr) Dispositif et procede de fabrication de dispositifs comprenant au moins une puce montee sur un support
FR2611986A1 (fr) Structure de circuit hybride complexe et procede de fabrication