DE10297755T5 - Konfektionierung einer Mikrochip-Vorrichtung - Google Patents

Konfektionierung einer Mikrochip-Vorrichtung Download PDF

Info

Publication number
DE10297755T5
DE10297755T5 DE10297755T DE10297755T DE10297755T5 DE 10297755 T5 DE10297755 T5 DE 10297755T5 DE 10297755 T DE10297755 T DE 10297755T DE 10297755 T DE10297755 T DE 10297755T DE 10297755 T5 DE10297755 T5 DE 10297755T5
Authority
DE
Germany
Prior art keywords
opening
intermediate piece
outside
microchip device
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10297755T
Other languages
English (en)
Inventor
Chuen Khiang Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Test and Assembly Center Ltd
Original Assignee
United Test and Assembly Center Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Test and Assembly Center Ltd filed Critical United Test and Assembly Center Ltd
Publication of DE10297755T5 publication Critical patent/DE10297755T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/0046—Details relating to the filling pattern or flow paths or flow characteristics of moulding material in the mould cavity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Verfahren für die Konfektionierung einer Mikrochip-Vorrichtung (1), wobei das Verfahren umfasst:
Bereitstellung einer Mikrochip-Vorrichtung (1), die einen ersten elektrischen Kontakt (3) aufweist;
Bereitstellung eines Zwischenstücks (7) mit einem zweiten elektrischen Kontakt (9), mit einer Öffnung (11), die sich von einer Außenseite durch das Zwischenstück (7) erstreckt und mit einem separaten Hohlraum (16, 17), der sich von der Außenseite in das Zwischenstück (7) erstreckt;
Anordnung des Zwischenstücks (7) in der Nähe der Mikrochip-Vorrichtung (1), so dass der erste elektrische Kontakt (3) von der Außenseite durch die Öffnung (11) zugänglich ist;
elektrische Verbindung des ersten elektrischen Kontakts (3) mit dem zweiten elektrischen Kontakt (9); und
Auffüllen der Öffnung (11) mit einem elektrisch isolierenden Material (25) durch Spritzpressen, wobei das Isoliermaterial (25) aus einer Richtung zugeführt wird, um den Bereich der separaten Öffnung (16, 17) zu passieren, bevor es die Öffnung (11) erreicht.

Description

  • Diese Erfindung bezieht sich im Allgemeinen auf das Gebiet der Herstellung von Halbleitervorrichtungen und insbesondere auf die Konfektionierung von Mikrochip-Vorrichtungen mit IC-Chips für die Verwendung in elektronischen Bauteilen, wie beispielsweise einer Leiterplatte.
  • In der elektronischen Industrie hält die Nachfrage für kleinere elektronische Vorrichtungen, welche bei niedrigen Kosten besser funktionieren, an. Dies trifft insbesondere für die Bereiche der tragbaren elektronischen Vorrichtungen und für jene für die drahtlose Kommunikation zu, welche in letzter Zeit einem rapiden Wachstum unterzogen wurden. Insbesondere als Folge der abnehmenden Größe der Mikrochips und der ansteigenden Dichte der elektronischen Funktionen pro Chipoberfläche gibt es eine starke Nachfrage nach sehr kleinen Mikrochipgehäusen.
  • Beispiele für konventionelle Mikrochip-Vorrichtungen sind TSOP (Thin Small Outline Package) und QFP (Quad Flat Pack Package). Diese Gehäuse weisen feste Gehäusegrößen auf in Bezug zu der Anzahl der externen elektrischen Kontakte für den Anschluss der konfektionierten Mikrochip-Vorrichtung mit seiner Peripherie.
  • Mit den verkleinerten Dimensionen der Mikrochips stiegen ebenfalls die technischen Anforderungen für die Mikrochipkonfektionierung. Insbesondere sollte die elektrische Signalpfadlänge so kurz wie möglich sein, um eine Verzögerung beim Transport der elektrischen Hochgeschwindigkeitssignale zu vermeiden.
  • Üblicherweise umfasst eine Mikrochip-Vorrichtung sehr kleine elektrische Felder, die an der Oberfläche des Mikrochips positioniert sind. Es ist bekannt, dass diese elektrischen Felder mit den externen Kontakten des Gehäuses unter Verwendung von sehr dünnen Drähten ("Wire Bonding") oder Bändern (z.B. TAB Tape Automatic Bonding) verbunden werden. In diesen beiden Fällen sind die Leiter sehr empfindlich und sollten gegen mechanische Defekte geschützt werden. Ferner ist es bekannt, dass die externen elektrischen Kontakte in der Form von Nadeln oder Kugeln vorgesehen werden, um es zu ermöglichen, dass die elektrischen Kontakte für das Mikrochipgehäuse außerhalb des Gehäuses hergestellt werden können.
  • In bestimmten Konfektionierungssystemen sind die elektrischen Felder auf der Mikrochipoberfläche in einer bestimmten Anordnung ausgelegt und dadurch für ein bestimmtes Konfektionierungsverfahren angepasst. Eine Klasse solcher Konfektionierungsverfahren, welche solche Techniken abdeckt, wird als CSP (Chip Size Packaging) bezeichnet. Gemäß der Definition des CSP, wie von dem Institute for Interconnection and Packaging Electronic Circuits (IPC) bestimmt, ist der resultierende Oberflächenbereich nicht größer als das 1,5-fache der Mikrochipoberfläche. Ferner kann das resultierende Gehäuse leicht über die herausragenden externen Kontakte auf der Gehäuseoberfläche angeschlossen werden.
  • In einer Unterklasse des CSP wird ein Zwischenstück mit einer Vielzahl externer Kontakte für die Konfektionierung verwendet. Die externen Kontakte sind an einer Außenseite des Zwischenstücks angeordnet, welches eine Öffnung aufweist, die sich von der Außenseite durch das Zwischenstück erstreckt. Insbesondere weist die Öffnung die Form eines Fensters oder Rahmens auf (wCSP Window Chip Scale Packaging), doch sie kann ebenso an einer oder an mehreren der lateralen Seiten offen sein. Das Zwischenstück kann anliegend oder in der Nähe der Mikrochipvorrichtung angeordnet sein, so dass die Kontakte auf der Mikrochipoberfläche von der Außenseite durch die Öffnung zugänglich sind. Danach werden die Kontakte auf der Mikrochipoberfläche mit den externen Kontakten auf der Außenseite des Zwischenstücks unter Verwendung elektrischer Leiter elektrisch verbunden. Wenigstens einige der Leiter erstrecken sich innerhalb der Öffnung und werden danach mit einem elektrisch isolierenden Material vergekapselt. Diese neue Unterklasse des CSP weist folgende Vorteile auf:
    • – Die Leiterlänge für die Verbindung der elektrischen Kontakte auf der Mikrochipoberfläche mit den externen Kontakten kann sehr kurz gehalten werden, insbesondere wenn die Kante der Öffnung nahe an den Kontakten auf der Oberfläche der Mikrochip-Vorrichtung angeordnet ist.
    • – Die externen Kontakte auf der Außenseite des Zwischenstücks werden von der selben Seite wie die Kontakte auf der Mikrochipoberfläche während des Verbindungsverfahrens miteinander verbunden. Daher kann die Anordnung sehr kompakt gehalten werden.
    • – Die Leiter werden durch das verkapselnde Material geschützt.
    • – Die externen Kontakte des Gehäuses können mit den Kontakten einer Leiterplatte direkt verbunden werden. Des weiteren ist die Mikrochip-Vorrichtung auf oder neben der Gegenseite des Gehäuses angeordnet, um eine maximale Hitzeableitung an die Umgebung zu ermöglichen.
  • Dennoch muss die Positionierung des Zwischenstücks in Bezug zu der Mikrochip-Vorrichtung sehr genau ausgeführt werden. Anderenfalls können sehr kleine Abweichungen von der gewünschten Position zum Ausfall und/oder Beschädigung des Leiters führen. Wenn das Spritzpressen für das Einkapseln der Leiter mit elektrisch isolierendem Material verwendet wird, kann ferner die Verarbeitung des Zwischenstücks und der Mikrochip-Vorrichtung, um das Spritzpressen vorzubereiten, zum Ausfall oder zur Beschädigung des Kontakts führen.
  • Eine Aufgabe der vorliegenden Erfindung ist es, ein Verfahren für die Konfektionierung einer Mikrochip-Vorrichtung bereitzustellen, welches eine kleine Ausschussrate in der Massenproduktion ermöglicht.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist die Erleichterung bei der Verarbeitung des Zwischenstücks und der Mikrochip-Vorrichtung während und nach dem Spritzpressverfahren.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines entsprechenden Zwischenstücks und einer entsprechend konfektionierten Mikrochip-Vorrichtung.
  • Dementsprechend wird das folgende Verfahren für die Konfektionierung einer Mikrochip-Vorrichtung vorgeschlagen. Das Verfahren umfasst:
    die Bereitstellung einer Mikrochip-Vorrichtung, die einen ersten elektrischen Kontakt aufweist;
    die Bereitstellung eines Zwischenstücks mit einem zweiten elektrischen Kontakt, mit einer Öffnung, die sich von einer Außenseite durch das Zwischenstück erstreckt und mit einer separaten Öffnung, die sich von der Außenseite in das Zwischenstück erstreckt;
    die Anordnung des Zwischenstücks in der Nähe der Mikrochip-Vorrichtung, so dass der erste elektrische Kontakt von der Außenseite durch die Öffnung zugänglich ist;
    das Verbinden des ersten elektrischen Kontakts mit dem zweiten elektrischen Kontakt;
    das Ausfüllen der Öffnung mit einem elektrisch isolierenden Material durch Spritzpressen, wobei das Isoliermaterial aus einer Richtung zugeführt wird, um den Bereich der separaten Öffnung zu umströmen, bevor es die Öffnung erreicht.
  • Die separate Öffnung, welche eine Aussparung sein kann, die sich nicht durch das Zwischenstück oder sich durch das Zwischenstück erstreckt, stabilisiert das Spritzpressverfahren bezüglich verschiedener Aspekte. Erstens agiert die separate Öffnung als ein Reservoir für das elektrisch isolierende Material. Demzufolge existiert genügend Material, um die Öffnung auszufüllen, wenn eine erste Menge des Materials in die Öffnung eintritt. Insbesondere, wenn das Isoliermaterial ein kohäsives Material ist, kann das Material, welches schon in die Öffnung eingetreten ist, das Material anziehen, welches in der separaten Öffnung positioniert ist. Dadurch ergibt sich eine ausreichende Strömung in der Öffnung, auch wenn der Fluss aus der Materialquelle zeitweilig nicht ausreichend ist.
  • Zweitens agiert die separate Öffnung wie ein Reflexionsschild, wenn das Isoliermaterial mit einer Geschwindigkeit eingespritzt wird, die zu hoch ist oder aus einer Richtung eingespritzt wird, die einen Rückfluss bewirken würde und dadurch das nachfolgende Material vom Eindringen oder Ausfüllen der Öffnung verhindern würde. Eine Erklärung für diesen Effekt ist erstens, dass das Isoliermaterial die separate Öffnung passiert und wenigstens ein Teil des Isoliermaterials zeitweise in der separaten Öffnung gespeichert wird.
  • Nachher, wenn zusätzliches Material angekommen ist, entweicht wenigstens ein Teil des gespeicherten Materials aus der separaten Öffnung und verbindet sich mit dem nachfolgenden Material. Dies führt zu einem Durchfluss mit einer zufriedenstellenden Flussdichte, jedoch mit einer moderaten Geschwindigkeit. Abgesehen davon ermöglicht der temporäre Speichereffekt das Auffüllen anderer Hohlräume oder Zwischenräume mit Isoliermaterial, wobei diese zusätzlichen Hohlräume oder Zwischenräume auf den Seitenpfaden des Materialflusses angeordnet sein können.
  • In einem bevorzugten Ausführungsbeispiel umfassen solche zusätzlichen Hohlräume oder Zwischenräume, die ausgefüllt werden sollen, den äußeren Bereich des Zwischenstückes und/oder der Mikrochip-Vorrichtung, insbesondere seitliche Bereiche entlang der Außenkanten des Zwischenstücks und/oder der Mikrochip- Vorrichtung. Dies ermöglicht das Verkapseln wenigstens eines Teils des Zwischenstücks und/oder der Mikrochip-Vorrichtung. In diesem Fall ist die separate Öffnung vorzugsweise so dimensioniert und angeordnet, dass während des Spritzpressens das Isoliermaterial entlang der Außenseite des Zwischenstücks und/oder Mikrochip-Vorrichtung fließt, bevor es die Öffnung erreicht.
  • Der Querschnitt der separaten Öffnung kann jede Form aufweisen, beispielsweise die Form eines Kreises, Schlitzes, Quadrats oder Rechtecks.
  • Ferner kann die separate Öffnung unterteilt werden, und/oder eine Vielzahl von separaten Öffnungen können vorgesehen werden.
  • Vorzugsweise ist die separate Öffnung oder die separaten Öffnungen so geformt und positioniert, dass die Öffnung, und vorzugsweise ebenfalls ein anliegender Teil der selben Öffnung, die ausgefüllt werden soll, komplett mit dem Isoliermaterial ausgefüllt werden.
  • Zwei wichtige Vorteile des vorgeschlagenen Verfahrens, dass eine separate Öffnung vorgesehen wird, bestehen darin, dass die Durchführung des Spritzpressens und dadurch die Handhabung des Zwischenstücks und der Mikrochipvorrichtung erleichtert werden, weil die separate Öffnung den Fluss aus dem Isoliermaterial stabilisiert und dass, als Ergebnis des zufriedenstellenden Spritzpressens, das resultierende Gehäuse gegen Beschädigung geschützt ist und leicht gehandhabt werden kann.
  • In einem bevorzugten Ausführungsbeispiel wird wenigstens ein elektrischer Leiter vorgesehen, so dass der erste und zweite Kontakt elektrisch verbunden sind. Der Leiter erstreckt sich von der Mikrochip-Vorrichtung durch die Öffnung und ferner auf die Außenseite der Öffnung auf der Außenseite des Zwischenstücks. In diesem Ausführungsbeispiel ist der Leiter wenigstens außerhalb der Öffnung mit Isoliermaterial durch das Spritzpressen verkapselt. Während des Spritzpressens kann das Zwischenstück wenigstens teilweise von der Schmelze verdeckt werden, so dass ein Hohlraum für das Isoliermaterial gebildet wird, welches in den Hohlraum eingespritzt werden soll. Vorzugsweise umfasst der Hohlraum die Öffnung und zusätzlich einen Raum auf der Außenseite der Öffnung, so dass genügend Raum für das ganze Verkapseln wenigstens eines Leiters bereitgestellt wird.
  • In einem bevorzugten Ausführungsbeispiel existieren eine Vielzahl von separaten Öffnungen oder separaten Öffnungsbereichen, welche mit dem elektrisch isolierenden Material ausgefüllt werden sollen, wobei die Öffnungen oder die Bereiche in Reihe ausgerichtet sind, um einen Korridor zu bilden, der von dem elektrisch isolierenden Material während des Spritzpressens durchströmt wird und wobei eine weitere separate Öffnung zwischen zwei der Öffnungen oder Bereichen entlang des Korridors angeordnet ist. Die weitere separate Öffnung stabilisiert den Fluss aus Isoliermaterial in der zweiten Öffnung, ähnlich wie oben beschrieben. In einem weiteren Ausführungsbeispiel bildet die Öffnung wenigstens einen Korridor, der sich entlang der Außenseite des Zwischenstücks erstreckt (d.h. der Seite, aus der sich die Öffnung durch das Zwischenstück erstreckt). Der Korridor ermöglicht es dem Isoliermaterial, durch das Innere der Öffnung zugeführt zu werden. In diesem Ausführungsbeispiel ist die separate Öffnung neben dem Anfang des Korridors angeordnet. Diese Position ermöglicht einen insbesondere stabilen Fluss durch die Öffnung.
  • In einem weiteren Ausführungsbeispiel gibt es eine Vielzahl von separaten Öffnungen, wobei jede neben dem Anfang oder dem Ende des Korridors oder des einen aus der Vielzahl der Korridore positioniert ist.
  • Eine separate Öffnung neben dem Ende des Korridors trägt ebenfalls zu einem vollständigen Auffüllen der Öffnung oder des Hohlraums bei. Eine Erklärung dafür ist die, dass das Material, welches durch die separate Öffnung eindringt, als ein Reservoir agiert und das nachfolgende Material ableitet. Dadurch wird die Geschwindigkeit des nachfolgenden Materials am Ende des Korridors herabgesetzt und die Ablagerung des Materials in diesem Bereich verbessert wird.
  • Ferner wird das Durchführen folgender Schritt empfohlen:
    Bereitstellen einer Mikrochip-Vorrichtung, die eine Vielzahl von ersten elektrischen Kontakten aufweist;
    Bereitstellen eines Zwischenstücks mit einer Vielzahl von zweiten elektrischen Kontakten auf einer Außenseite des Zwischenstücks und mit einer Öffnung, die sich von der Außenseite durch das Zwischenstück erstreckt, wobei die Öffnung in mindestens zwei Hohlräume aufgeteilt wird, durch eine Brücke, welche die gegenüberliegenden Öffnungskanten verbinden;
    Anordnung des Zwischenstücks anliegend an die Mikrochip-Vorrichtung, so dass die ersten elektrischen Kontakte von der Außenseite durch wenigstens eine erste der Öffnungen erreichbar ist; und
    Ausführen der elektrischen Verbindungen zwischen den entsprechenden ersten elektrischen Kontakten und den zweiten elektrischen Kontakten.
  • Diese Lösung erleichtert die Handhabung des Zwischenstücks und der Mikrochip-Vorrichtung, weil die Brücke das Zwischenstück in dem Bereich der Öffnung verstärkt. Zumindest in dem Bereich neben der Brücke sind die Dimensionen von mindestens zwei Hohlräumen stabil und hängen nicht von der Handhabung des Zwischenstücks ab. Insbesondere, wenn beide Öffnungen für die Verbindung der ersten elektrischen Kontakte mit den zweiten elektrischen Kontakten verwendet werden, ist die Stabilität beträchtlich höher im Vergleich zu den nicht aufgeteilten Öffnungen mit den selben oder ähnlichen Querschnittsflächen oder Dimensionen. Die Dimensionen der zweiten elektrischen Kontakte auf der Außenseite des Zwischenstücks werden ebenfalls stabil gehalten. Dadurch kann die Ausfallrate für das Verbinden einer konfektionierten Mikrochip-Vorrichtung an externe Vorrichtungen, wie beispielsweise Platinen, herabgesetzt werden.
  • Die Brücke ist vorzugsweise so nah wie möglich in der Nähe der ersten elektrischen Kontakte angeordnet. Dafür sind in einem bevorzugten Ausführungsbeispiel, in dem die erste Öffnung einen Verbindungsbereich definiert, der für die Anordnung der elektrischen Leiter verwendet wird, die Brücke und der nächste der elektrischen Leiter in dem Verbindungsbereich positioniert, so dass deren Distanz kleiner ist als das dreifache, vorzugsweise das zweifache der mittleren Distanz zwischen den Leitern in dem Verbindungsbereich.
  • Vorzugsweise nach dem Verbinden der ersten elektrischen Kontakte wird wenigstens der erste Hohlraum mit elektrisch isolierendem Material durch Spritzpressen gefüllt.
  • Gemäß der vorliegenden Erfindung wird das Bereitstellen eines Zwischenstücks für die Konfektionierung einer Mikrochip-Vorrichtung vorgeschlagen, umfassend:
    eine Vielzahl von elektrischen Kontakten auf einer Außenseite des Zwischenstücks für die elektrische Verbindung der konfektionierten Mikrochip-Vorrichtung und um mit der Mikrochip-Vorrichtung elektrisch verbunden zu werden,
    eine Öffnung, welche sich von der Außenseite in das Zwischenstück erstreckt, wobei die Öffnung in wenigstens zwei Öffnungen aufgeteilt ist und wobei wenigstens eine erste der Öffnungen sich von der Außenseite durch das Zwischenstück erstreckt, um die Verbindung an die Mikrochip-Vorrichtung zu ermöglichen.
  • Vorzugsweise ist die Öffnung durch eine Brücke aufgeteilt, welche die gegenüberliegenden Öffnungskanten verbindet.
  • Es wird weiterhin bevorzugt, dass eine Vielzahl von Öffnungen existieren, wobei die Öffnungen in Reihe angeordnet sind, um einen Korridor zu bilden, der die Passage eines elektrisch isolierenden Materials während des Spritzpressverfahrens ermöglicht. Ein Hohlraum, der zwischen zwei der Öffnungen entlang des Korridors angeordnet ist, kann bereitgestellt werden, wobei sich der Hohlraum von der Außenseite in das Zwischenstück erstreckt.
  • Gemäß der Erfindung wird weiter vorgeschlagen, eine konfektionierte Mikrochip-Vorrichtung bereitzustellen, umfassend:
    eine Mikrochip-Vorrichtung, die eine Vielzahl von ersten elektrischen Kontakten aufweist;
    ein Zwischenstück mit einer Vielzahl von zweiten elektrischen Kontakten, mit einer Öffnung, die sich von einer Außenseite durch das Zwischenstück erstreckt und mit einem separaten Hohlraum, der sich von der Außenseite in das Zwischenstück erstreckt; und
    elektrische Leiter, welche die ersten elektrischen Kontakte mit den entsprechenden der zweiten elektrischen Kontakte elektrisch verbinden; wobei
    das Zwischenstück an der Mikrochip-Vorrichtung befestigt ist;
    wenigstens einer der Leiter sich innerhalb der Öffnung erstreckt; und
    die Öffnung und der separate Hohlraum sind wenigstens zum Teil mit einem elektrisch isolierenden Material ausgefüllt und dadurch wenigstens ein Leiter an dem Zwischenstück befestigt ist.
  • Die vorliegende Erfindung wird nachfolgend mit Hilfe eines nicht beschränkenden Beispiels erläutert, mit Bezug auf die begleitenden schematischen Zeichnungen, in welchen:
  • 1 bis 3 einen Querschnitt durch unterschiedlich konfektionierte Mikrochip-Vorrichtungen zeigen;
  • 4 einen Teil eines Zwischenstücks perspektivisch zeigt, welches auf einer Vielzahl von Mikrochip-Vorrichtungen positioniert ist;
  • 5 eine Ansicht auf die Kontaktoberfläche eines Zwischenstücks zeigt, welches neben zwei Mikrochip-Vorrichtungen angeordnet ist;
  • 6 einen Querschnitt entlang der Linie VI-VI durch die Anordnung aus 5 zeigt.
  • 7 zeigt schematisch eine Anordnung für das verkapselnde Material, welches Mikrochip-Gehäuse durch Spritzpressen bildet; und
  • 8 ist eine Querschnittsansicht eines Teils der Anordnung aus 7.
  • In den 1 bis 8 werden die selben Referenzzeichen für Teile und Merkmale verwendet, die die gleichen oder ähnliche Funktionen aufweisen.
  • 1 zeigt einen Querschnitt durch eine Anordnung mit einer Mikrochip-Vorrichtung 1, mit einem Zwischenstück 7 und mit einem verkapselnden Harz 25. Das Zwischenstück 7 ist an der Mikrochip-Vorrichtung 1 mit einer Kleberschicht 27 befestigt. Die Breite der Mikrochip-Vorrichtung 1 ist größer als die Breite des Zwischenstücks 7, so dass die Kanten der Mikrochip-Vorrichtung 1 nach außen auf beiden Seiten der Mikrochip-Vorrichtung/Zwischenstückanordnung herausragen. Auf die Oberfläche der Mikrochip-Vorrichtung 1, welche sich gegenüber dem Zwischenstück 7 befindet, sind Chipfelder 3 vorgesehen, wobei das Zwischenstück 7 nicht die ganze Oberfläche bedeckt.
  • Diese Chipfelder 3 agieren als elektrische Kontakte, um den Kontakt und die elektrische Verbindung der Mikrochip-Vorrichtung 1 mit dem Zwischenstück 7 zu ermöglichen. Es gibt wenigstens einen elektrischen Kontakt (nicht gezeigt) auf der Oberfläche des Zwischenstücks (auf der Außenseite 10 des Zwischenstücks 7) für jede Chipfläche 3. Diese Kontakte sind auf der Oberfläche des Zwischenstücks gebildet, welche in 1 nach unten zeigen. Dies bedeutet, dass die Chipflächen 3 und die Kontakte auf der Oberfläche des Zwischenstücks in die gleiche Richtung zeigen. Jedes Chipfeld 3 ist elektrisch mit einem dieser Kontakte über einen Drahtleiter 5 verbunden. Ferner ist jeder von diesen Kontakten mit einer Kontaktkugel 9 auf der selben Zwischenstückoberfläche durch eine elektrische Verbindung (nicht gezeigt) elektrisch verbunden. Diese elektrischen Verbindungen sind Teile des Zwischenstücks 7. Die Kontaktkugeln 9 agieren als elektrische Kontakte, um die elektrische Verbindung der konfektionierten Mikrochipvorrichtung 1 zu ermöglichen. Die Leiterdrähte 5 sind in dem Harz 25 verkapselt, welches durch ein geeignetes Verfahren bereitgestellt wird, insbesondere durch Vergießen, Verteilen, Drucken und/oder Spritzpressen. Das Harz 25 verkapselt nicht nur die Leiterdrähte 5, sondern ebenfalls die Kanten der Mikrochip-Vorrichtung 1 und des Zwischenstücks 7, um das Gehäuse mechanisch zu stabilisieren und um die Chipfelder 3 wie auch die Kontakte (nicht gezeigt) auf der Zwischenstückoberfläche in der Nähe der Seitenkanten abzudecken und elektrisch zu isolieren.
  • Das Gehäusedesign gemäß 1 stellt ein CSP (Chip Scale Packaging) dar, welches als fan-in-Design bezeichnet wird. Das Design gemäß der Anordnung, die in 2 gezeigt wird, stellt eine andere Klasse von CSP dar, als fan-out-Design bezeichnet. Das fan-in-Design unterscheidet sich von dem fan-out-Design bezüglich der Anordnung der Kontakte auf der Oberfläche der Mikrochip-Vorrichtung 1 und des Zwischenstücks 7, welche durch Leiterdrähte 5 oder durch andere geeignete Mittel elektrisch verbunden werden sollen. In dem fan-in-Design werden beide Gruppen durch Kontakte auf den Oberflächenbereichen in der Nähe der Seitenkanten der Mikrochip-Vorrichtung 1 oder des Zwischenstücks 7 verteilt. In dem fan-out-Design sind die Kontakte auf einem Oberflächenbereich des Zwischenstücks 7 oder der Mikrochip-Vorrichtung 1 platziert, die in dem zentralen Bereich des Querschnitts positioniert sind. Kombinationen des fan-in-Designs und des fan-out-Designs sind möglich.
  • 3 zeigt eine Variante des fan-out-Designs, in welchem beide Seitenkanten und die Rückseite der Fläche (in 3 nach oben zeigend) der Mikrochip-Vorrichtung 1 mit dem Harz 25 bedeckt sind. Daher ist die Mikrochip-Vorrichtung 1 mit dem Harz 25 verkapselt. Dieses Design ergibt besonders stabile Gehäuse. Im Gegensatz zu diesem bedeckt das Harz 25 gemäß dem Design aus 2 nicht die Rückseite der Oberfläche der Mikrochip-Vorrichtung 1. Ferner ist die Seitenkante am Rand des Harzes 25 an der Seitenkante des Zwischenstücks 7 im Ausführungsbeispiel aus der 2 ausgerichtet.
  • Die Erfindung ist nicht auf die Designs, die mit Bezug auf 1 und 3 beschrieben sind, beschränkt.
  • 4 zeigt eine perspektivische Ansicht auf ein Zwischenteil 7, welches anliegend an eine Vielzahl von Mikrochip-Vorrichtungen 1 angeordnet ist, um das Konfektionieren dieser Mikrochip-Vorrichtungen 1 zur selben Zeit parallel in einem Verfahren zu ermöglichen. Die Anordnung gemäß 4 umfasst mindestens neun Mikrochip-Vorrichtungen 1, die, wie mit dem gepunkteten Gehäuseumriss 8 dargestellt sind, konfektioniert werden sollen. Der Teil der rechten Seite der Anordnung wurde weg geschnitten, um das Profil der Anordnung zu zeigen.
  • Das Zwischenstück 7 der Anordnung aus 4 ist ein Einzelteil. Dies erleichtert die Handhabung des Zwischenstücks und beschleunigt die Produktion einer Vielzahl von Gehäusen. Es kann jedoch ein Zwischenstück verwendet werden, das aus einer Vielzahl von Teilen besteht. Das Zwischenstück 7 umfasst eine Öffnung 11 mit mehreren Öffnungsbereichen, wobei jeder Öffnungsbereich dem Gehäusebereich eines der Mikrochip-Vorrichtungen 1 entspricht. Es gibt eine verlängerte erste Öffnung 15 in jedem Gehäusebereich mit einem im Querschnitt verlängerten Rechteck mit abgerundeten Ecken. Die ersten Öffnungen 15 erstrecken sich von der Außenseite (die Oberseite in 4) durch das Zwischenstück 7 bis zur Oberfläche der entsprechenden Mikrochip-Vorrichtung 1. Als ein Beispiel für alle Mikrochip-Vorrichtungen 1 und für andere Bereiche auf der Oberfläche dieser speziellen Mikrochip-Vorrichtung 1 werden acht Chipfelder 3 auf der linken Seite des Gehäusebereichs des zentralen Gehäuses in 4 gezeigt. Das Zwischenstück 7 ist auf der Oberfläche der Mikrochip-Vorrichtung platziert, um den Zugang zu den Chipfeldern 3 von der Außenseite 3 (Oberseite) durch die erste Öffnung 15 zu ermöglichen. Nach der Anordnung des Zwischenstücks 7, anliegend an die Mikrochip- Vorrichtungen 1, werden Leiterdrähte 5 oder andere geeignete elektrische Leitmittel vorgesehen und angeschlossen an die Chipfelder 3 und die entsprechenden elektrischen Zwischenstückfelder 6, um jedes der Chipfelder 3 mit einem der Zwischenstückfelder 6 elektrisch zu verbinden. Die Zwischenstückfelder 6 sind auf einem Oberflächenbereich des Zwischenstücks 7 platziert, welches der Oberseite gegenüberliegt. Jedes der Zwischenstückfelder 6 ist mit jeder der Kontaktkugeln 9 auf der Zwischenstückoberfläche elektrisch verbunden (Verbindungen werden nicht gezeigt).
  • In dem Ausführungsbeispiel das in 4 gezeigt wird, sind die Öffnung 11 oder die Öffnungsbereiche abgestuft, so dass die Oberflächenbereiche, in denen die Zwischenstückfelder 6 platziert sind, und die Oberflächenbereiche, in denen die Kontaktkugeln 9 platziert sind, sich auf unterschiedlichen Ebenen befinden. Insbesondere ist die Ebene der Zwischenstückfelder 6 niedriger, so dass die Öffnung 11 bis zur Ebene des Oberflächenbereichs der Kontaktkugeln 9 aufgefüllt werden kann. Die Erfindung ist jedoch nicht auf dieses spezielle Ausführungsbeispiel beschränkt. Viel mehr sind andere abgestufte Profile des Zwischenstücks möglich, so dass mehrere unterschiedliche Oberflächenebenen existieren. Es ist ebenfalls möglich, ein Zwischenstück vorzusehen, in dem sich die Zwischenstückfelder oder Kontakte auf der selben Oberflächenebene wie die Kontaktkugeln oder andere Typen von externen Kontakten (wie z.B. in den Designs gemäß 1 bis 3 gezeigt) befinden.
  • Die unterschiedlichen ersten Öffnungen 15 des Öffnungsbereichs sind durch eine Brücke 18 zwischen je zwei die ersten Öffnungen 15 getrennt. Jede Brücke 18 umfasst zwei Traversen 19, welche sich von einer Seite der Öffnung 11 bis zur gegenüberliegenden Seite erstrecken, um zwei gegenüberliegende Öffnungskanten 13 zu verbinden, die sich entlang der ersten Öffnung 15 erstrecken. Zwischen den zwei Traversen 19 einer jeden Brücke 18 gibt es eine zweite Öffnung 16, welche sich von der Außenseite des Zwischenstücks 7 durch das Zwischenstück 7 bis zur Oberflächenebene der Mikrochip-Vorrichtung 1 erstreckt. In einem alternativen Ausführungsbeispiel erstreckt sich wenigstens eine dieser zweiten Öffnungen nicht durch das Zwischenstück, sondern nur von der Außenseite bis zum Zwischenstück. In beiden Ausführungsbeispielen agiert die zweite Öffnung 16 als Stabilisierungsmittel, um den Fluss der Flüssigkeit oder des geschmolzenen Isoliermaterials zu stabilisieren, welches übertragen wird, um zumindest einen Teil der Öffnung 11 oder die Öffnungsbereiche auszufüllen. Ferner agieren die Traversen 19 als Querstreben für die Öffnung 11. Daher sind die Dimensionen der ersten Öffnung 15 und die Distanz D zwischen den Kontaktkugeln 9 auf gegenüberliegenden Seiten 11 stabilisiert, und die Handhabung des Zwischenstücks 7 wird erleichtert.
  • Die Öffnung 11 bildet einen Korridor für die Zufuhr von Verkapselungsmaterial oder Füllmaterial zu den Öffnungsbereichen. Der Korridor ist verlängert und besteht aus einer Reihe von aufeinander folgenden Öffnungsbereichen gemäß dem Ausführungsbeispiel aus 4.
  • Ein anderes Ausführungsbeispiel einer Zwischenstück/Mikrochip-Vorrichtungsanordnung wird in den 5 und 6 gezeigt. Die 5 zeigt eine Draufsicht auf die Kontaktoberfläche der Anordnung, in der die Kontaktkugeln 9 platziert sind. Das Zwischenstück 7 besteht aus einem Einzelteil und ist für die Konfektionierung von zwei Mikrochip-Vorrichtungen 1 vorgesehen. Die Anordnung ist ähnlich dem fan-in-Design, doch die resultierenden zwei Gehäuse der Mikrochip-Vorrichtungen 1 werden nach der Konfektionierung geteilt durch Trennung entlang dem Gehäuseumriss 8.
  • Die Öffnung 11 ist verlängert und erstreckt sich entlang der Kanten in dem Zentralbereich des Zwischenstücks 7, in dem die Zwischenstückfelder 6 platziert sind. Die Öffnung 11 ist durch die Traverse 19 unterteilt, welche auf halbem Weg zwischen dem offenen Ende der Öffnung 11 platziert ist (oben und unten in 5 und vorne und hinten in 6). Die Traverse 19 erstreckt sich nicht von der Oberflächenebene der Mikrochip-Vorrichtung 1 zur Oberflächenebene auf der Außenseite des Zwischenstücks 7, wo die Kontaktkugeln 9 platziert sind (wie am besten in 6 zu sehen ist). Vielmehr erstreckt sich die Traverse 19 von der Oberflächenebene der Mikrochip-Vorrichtung 1 bis zur Ebene, die sich auf ca. 2/3 der Ebenendistanz bis zur Oberflächenebene auf der Außenseite des Zwischenstücks 7. Dies ermöglicht es dem Isoliermaterial oder anderen Füllungen oder dem Verkapselungsmaterial, die Traverse 19 zu passieren, wenn das Material von einem der offenen Enden der Öffnung 11 zugeführt wird. Ferner agiert der Bereich der Öffnung 11 an dem offenen Ende, durch welches das Material zugeführt wird, wie eine der zweiten Öffnungen 16 des Ausführungsbeispiels aus 4, d.h. er stabilisiert den Materialfluss durch den Öffnungsbereich auf der anderen Seite der Traverse 19.
  • 7 zeigt schematisch ein Verfahren für das Spritzpressen, um die Konfektionierung von vier Mikrochip-Vorrichtungen durchzuführen. Je zwei der Mikrochip-Vorrichtungen 1 sind in Reihe auf einem Versorgungspfad für das Material, das während des Spritzpressens zugeführt wird, ausgerichtet; zwei auf der rechten Seite und zwei auf der linken Seite in 7. Die Fließrichtung des zugeführten Materials wird durch mehrere Pfeile in 7 dargestellt. Von einer Materialquelle 22 wird das Material über zwei Versorgungspfade 23 zugeführt, wobei jeder davon zu einem der zwei Bereiche führt, in dem je zwei der Mikrochip-Vorrichtungen 1 in Reihe angeordnet sind.
  • Eine Querschnittsansicht eines Teils eines solchen Bereichs wird in 8 gezeigt, mit einigen Details in dem Bereich, in dem der Versorgungspfad 23 endet. Die Anordnung umfasst mehrere Hohlräume, die komplett mit Verkapslungsmaterial ausgefüllt werden sollen: Die Öffnung 11, die ähnlich dem Ausführungsbeispiel aus 4 unterteilt ist, aber kein abgestuftes Profil ausweist; periphere Öffnungen 21 auf beiden Seiten eines jeden Gehäuses, so dass die Verkapselung der seitlichen Kanten des Gehäuses ähnlich zum Ausführungsbeispiel aus 1 und 2 ermöglicht wird; und vordere und hintere Hohlräume 24, 26, die vor und hinter dem Gehäuse in Versorgungsrichtung des zu versorgenden Materials platziert sind.
  • Die vorderen und hinteren Seitenhohlräume 24, 26 ermöglichen die Verkapselung der Vorder- und Rückseiten der Gehäuse. Für das Spritzpressverfahren werden eine Form oder Formen (nicht gezeigt) bereitgestellt, welche wenigstens den Oberflächenbereich des Zwischenstücks 7 abdecken, wo die Kontaktkugeln 9 platziert sind, als externe Kontakte der Gehäuse. Jedes Zwischenstück 7 ist verlängert und er streckt sich von dem Endbereich des Versorgungspfads 23 durch den ersten und zweiten Gehäusebereich der zwei ausgerichteten Mikrochip-Vorrichtungen. Es umfasst je eine erste Öffnung 15 pro Mikrochipgehäuse. Die ersten Öffnungen erstrecken sich von der Außenseite des Zwischenstücks 7 durch das Zwischenstück 7 bis zur Oberfläche der entsprechenden Mikrochip-Vorrichtungen 1. Ferner umfasst das Zwischenstück 7 insgesamt drei separate Öffnungen 17, die in der Versorgungsrichtung vor dem ersten Mikrochip-Vorrichtungsgehäuse platziert sind, zwischen zwei Mikrochip-Vorrichtungsgehäusen und hinter dem zweiten Mikrochip-Vorrichtungsgehäuse. Alle separaten Öffnungen 17 erstrecken sich von der Außenseite des Zwischenstücks 7 durch das Zwischenstück 7. Die separaten Öffnungen 17 stabilisieren den Materialfluss, welcher von der Materialquelle 22 durch den Versorgungspfad 23 zugeführt wird. Ferner werden die Handhabung und die Dimensionen des Zwischenstücks 7 durch vier Traversen 19 stabilisiert, wobei jede zwischen den ersten Öffnungen 15 und einer der separaten Öffnungen 17 platziert ist.
  • Wenn das Material von der Materialquelle 22 durch den Versorgungspfad 23 zugeführt wird, erreicht das Material die separate Öffnung 17, welche neben dem Ende des Versorgungspfads 23 platziert ist, bevor es die erste vordere Öffnung 24 erreicht und bevor es die erste Öffnung 15 erreicht. Daher füllt das Füllmaterial diese separate Öffnung 17 teilweise und ermöglicht es dem anderen Füllmaterial, die seitlichen Öffnungen 21 zu erreichen, bevor die erste Öffnung 15 komplett gefüllt ist. Daher können die seitlichen Öffnungen 21 mit genügend Material versorgt werden, um die Mikrochip-Vorrichtung 1 und das Zwischenstück 7 auf deren lateralen Seiten während des Spritzpressverfahrens zu verkapseln. Ein ähnlicher Effekt wird durch die separate Öffnung 17 zwischen zwei ausgerichteten Mikrochip-Vorrichtungen 1 erreicht. Es muss jedoch darauf geachtet werden, dass die Länge dieser besonderen separaten Öffnung 17 größer ist als die Länge der separaten Öffnung 17 vor der ersten Mikrochip-Vorrichtung 1 und hinter der zweiten Mikrochip-Vorrichtung 1. Durch Anpassung der Länge der separaten Öffnungen 17 und optional ebenfalls durch Anpassung der Länge der ersten Öffnungen 15 kann das Auffüllen sämtlicher Hohlräume 15, 21, 24, 26, die aufgefüllt werden sollen, gesteuert werden, um zufriedenstellende Füllergebnisse zu erreichen.
  • Zusammenfassung
  • Ein Verfahren zum Verpacken einer Mikrochip-Vorrichtung, ein Zwischenstück zum Verpacken und eine verpackte Mikrochip-Vorrichtung sind beschrieben. Ein Zwischenstück (7) wird an Mikrochip-Vorrichtungen (1) angeordnet. Das Zwischenstück (7) umfasst eine Öffnung (11), die sich von der Zwischenstückoberfläche dort, wo externe elektrische Anschlüsse (9) angeordnet sind, zu der Oberfläche der Mikrochip-Vorrichtungen (1) erstreckt. Elektrische Anschlüsse (3) auf der Oberfläche der Mikrochip-Vorrichtungen sind durch die Öffnung (11) zugänglich, um die elektrischen Anschlüsse (3) mit den externen elektrischen Anschlüssen (9) des Zwischenstücks (7) elektrisch zu verbinden. Das Zwischenstück (7) umfasst getrennte Öffnungen oder Öffnungsbereiche, insbesondere getrennt durch eine Brücke (19), die sich von der Oberfläche des Zwischenstücks dort, wo die elektrischen Anschlüsse (9) angeordnet sind, in das Zwischenstück (7) erstrecken. Dies erleichtert die Handhabung der fertigen Verpackung und ermöglicht ein zufriedenstellendes Auffüllen der Öffnung (11) mit Füllmaterial.
    (4)

Claims (11)

  1. Verfahren für die Konfektionierung einer Mikrochip-Vorrichtung (1), wobei das Verfahren umfasst: Bereitstellung einer Mikrochip-Vorrichtung (1), die einen ersten elektrischen Kontakt (3) aufweist; Bereitstellung eines Zwischenstücks (7) mit einem zweiten elektrischen Kontakt (9), mit einer Öffnung (11), die sich von einer Außenseite durch das Zwischenstück (7) erstreckt und mit einem separaten Hohlraum (16, 17), der sich von der Außenseite in das Zwischenstück (7) erstreckt; Anordnung des Zwischenstücks (7) in der Nähe der Mikrochip-Vorrichtung (1), so dass der erste elektrische Kontakt (3) von der Außenseite durch die Öffnung (11) zugänglich ist; elektrische Verbindung des ersten elektrischen Kontakts (3) mit dem zweiten elektrischen Kontakt (9); und Auffüllen der Öffnung (11) mit einem elektrisch isolierenden Material (25) durch Spritzpressen, wobei das Isoliermaterial (25) aus einer Richtung zugeführt wird, um den Bereich der separaten Öffnung (16, 17) zu passieren, bevor es die Öffnung (11) erreicht.
  2. Verfahren nach Anspruch 1 mit einer elektrischen Verbindung (5), um die ersten und zweiten Kontakte (3, 9) elektrisch zu verbinden, wobei die Verbindung (5) sich von der Mikrochip-Vorrichtung (1) durch die Öffnung (11) erstreckt und ferner sich außerhalb der Öffnung (11) auf der Außenseite des Zwischenstücks (7) erstreckt und wobei die Verbindung (5) wenigstens außerhalb der Öffnung (11) mit Isoliermaterial (25) durch Spritzpressen verkapselt ist.
  3. Verfahren nach den Ansprüchen 1 oder 2, wobei das elektrisch isolierende Material ebenso auf der Außenseite des Zwischenstücks (7) und/oder der Mikrochip-Vorrichtung (1) zugeführt wird, um wenigstens teilweise das Zwischen stück (7) und/oder die Mikrochip-Vorrichtung (1) zu verkapseln und wobei die separate Öffnung (16, 17) so dimensioniert und angeordnet ist, so dass während des Spritzpressens das Isoliermaterial (25) an der Außenseite entlang fließt, bis es die Öffnung (11) erreicht.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei eine Vielzahl von separaten Öffnungen (11) mit einem elektrisch isolierenden Material (25) gefüllt werden sollen, wobei die Öffnungen (11) in Reihe ausgerichtet sind, um einen Korridor zu bilden, der von dem elektrisch isolierenden Material während des Spritzpressens passiert wird und wobei eine weitere separate Öffnung (16) zwischen zwei der Öffnungen (11) entlang des Korridors angeordnet ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die Öffnung (11) wenigstens einen Korridor bildet, der sich entlang der Außenseite des Zwischenstücks (7) erstreckt, für die Zuführung des Isoliermaterials (25), zu oder durch das Innere der Öffnung (11) und wobei die separate Öffnung (17) in der Nähe des Korridoranfangs positioniert ist.
  6. Verfahren nach Anspruch 5, wobei eine Vielzahl von separaten Öffnungen 17 vorgesehen ist, wobei jede in der Nähe des Anfangs oder dem Ende des Korridors oder einem der Korridore angeordnet ist.
  7. Zwischenstück (7) für die Konfektionierung einer Mikrochip-Vorrichtung (1), umfassend: eine Vielzahl von elektrischen Kontakten (9) an einer Außenseite des Zwischenstücks (7), zum elektrischen Verbinden der konfektionierten Mikrochip-Vorrichtung und um mit der Mikrochip-Vorrichtung (1) elektrisch verbunden zu werden, einer Öffnung (11), die sich von der Außenseite in das Zwischenstück (7) erstreckt, wobei die Öffnung (11) sich in wenigstens zwei Öffnungen (15, 16, 17) aufteilt und wobei sich wenigstens eine erste der Öffnungen von der Außenseite durch das Zwischenstück (7) erstreckt, um das Verbinden mit der Mikrochip-Vorrichtung (1) zu ermöglichen.
  8. Zwischenstück nach Anspruch 7, wobei die Öffnung (11) durch eine Brücke (18) unterteilt ist, welche die gegenüberliegenden Kanten (13) verbindet.
  9. Zwischenstück nach den Ansprüchen 7 oder 8 mit einer Vielzahl von Öffnungen (11), wobei die Öffnungen (11) in Reihe ausgerichtet sind, so dass ein Korridor gebildet wird, um die Passage des elektrisch isolierenden Materials während des Spritzpressverfahrens zu ermöglichen.
  10. Zwischenstück nach Anspruch 9, wobei eine Öffnung (16) zwischen zwei der Öffnungen (11) entlang des Korridors angeordnet ist, wobei sich die Öffnung (16) von der Außenseite in das Zwischenstück (7) erstreckt.
  11. Konfektionierte Mikrochip-Vorrichtung, umfassend: eine Mikrochip-Vorrichtung (1), die eine Vielzahl von elektrischen Kontakten (3) umfasst; ein Zwischenstück (7) mit einer Vielzahl von zweiten elektrischen Kontakten (9), mit einer Öffnung (11), die sich von einer Außenseite durch das Zwischenstück (7) erstrecken und mit einer separaten Öffnung (16, 17), die sich von der Außenseite in das Zwischenstück (7) erstreckt; und elektrische Leiter (5), die die ersten elektrischen Kontakte (3) mit den entsprechenden zweiten elektrischen Kontakten (9) elektrisch verbinden; wobei das Zwischenstück (7) an der Mikrochip-Vorrichtung (1) befestigt ist; wenigstens einer der Leiter (5) sich innerhalb der Öffnung (11) erstreckt; und die Öffnung (11) und die separate Öffnung (16, 17) wenigstens teilweise mit einem elektrisch isolierenden Material (25) gefüllt sind und dadurch der zumindest eine Leiter (5) in dem Zwischenstück (7) fixiert ist.
DE10297755T 2002-06-19 2002-06-19 Konfektionierung einer Mikrochip-Vorrichtung Withdrawn DE10297755T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SG2002/000124 WO2004001838A1 (en) 2002-06-19 2002-06-19 Packaging of a microchip device-i

Publications (1)

Publication Number Publication Date
DE10297755T5 true DE10297755T5 (de) 2005-09-01

Family

ID=29997720

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10297755T Withdrawn DE10297755T5 (de) 2002-06-19 2002-06-19 Konfektionierung einer Mikrochip-Vorrichtung

Country Status (4)

Country Link
US (2) US7129115B2 (de)
JP (1) JP2005530358A (de)
DE (1) DE10297755T5 (de)
WO (1) WO2004001838A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10297755T5 (de) * 2002-06-19 2005-09-01 United Test And Assembly Center (S) Pte Ltd. Konfektionierung einer Mikrochip-Vorrichtung
US7687897B2 (en) * 2006-12-28 2010-03-30 Stats Chippac Ltd. Mountable integrated circuit package-in-package system with adhesive spacing structures
JP2012084908A (ja) * 2011-12-15 2012-04-26 United Test And Assembly Center (S) Pte Ltd マイクロチップデバイスのパッケージング方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756529A (en) 1987-06-11 1988-07-12 Oddzon Products Generally spherical object with floppy filaments to promote sure capture
US4868349A (en) * 1988-05-09 1989-09-19 National Semiconductor Corporation Plastic molded pin-grid-array power package
JPH0370150A (ja) * 1989-08-09 1991-03-26 Mitsubishi Electric Corp キャリアテープ及びこれを用いた半導体装置の製造方法
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP3329073B2 (ja) * 1993-06-04 2002-09-30 セイコーエプソン株式会社 半導体装置およびその製造方法
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
JP3553195B2 (ja) * 1995-04-28 2004-08-11 沖電気工業株式会社 半導体装置とその製造方法
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5798564A (en) * 1995-12-21 1998-08-25 Texas Instruments Incorporated Multiple chip module apparatus having dual sided substrate
SG67384A1 (en) * 1997-04-10 1999-09-21 Texas Instr Singapore Pte Ltd Integrated circuit package and flat plate molding process for integrated circuit package
US6890796B1 (en) * 1997-07-16 2005-05-10 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected
SG73480A1 (en) * 1997-11-06 2000-06-20 Texas Instr Singapore Pte Ltd High density integrated circuit package
US5956233A (en) * 1997-12-19 1999-09-21 Texas Instruments Incorporated High density single inline memory module
US5952611A (en) * 1997-12-19 1999-09-14 Texas Instruments Incorporated Flexible pin location integrated circuit package
US6084306A (en) * 1998-05-29 2000-07-04 Texas Instruments Incorporated Bridging method of interconnects for integrated circuit packages
JP2000208540A (ja) 1998-08-25 2000-07-28 Texas Instr Inc <Ti> 薄型半導体チップスケ―ル・パッケ―ジを密封する方法
IT1316283B1 (it) * 1999-01-21 2003-04-10 Hitachi Cable Supporto a nastro per bga e dispositivo a semiconduttore utilizzantelo stesso
US6242932B1 (en) * 1999-02-19 2001-06-05 Micron Technology, Inc. Interposer for semiconductor components having contact balls
JP2000260791A (ja) 1999-03-08 2000-09-22 Fuji Xerox Co Ltd 半導体装置およびその製造方法
US6268650B1 (en) * 1999-05-25 2001-07-31 Micron Technology, Inc. Semiconductor device, ball grid array connection system, and method of making
US6825550B2 (en) * 1999-09-02 2004-11-30 Micron Technology, Inc. Board-on-chip packages with conductive foil on the chip surface
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6589820B1 (en) * 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6415977B1 (en) * 2000-08-30 2002-07-09 Micron Technology, Inc. Method and apparatus for marking and identifying a defective die site
DE10116069C2 (de) * 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
DE10127009A1 (de) 2001-06-05 2002-12-12 Infineon Technologies Ag Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform
US6385049B1 (en) * 2001-07-05 2002-05-07 Walsin Advanced Electronics Ltd Multi-board BGA package
US6555400B2 (en) * 2001-08-22 2003-04-29 Micron Technology, Inc. Method for substrate mapping
JP3820374B2 (ja) 2002-02-12 2006-09-13 アピックヤマダ株式会社 マトリクス基板及び樹脂モールド方法
DE10297755T5 (de) * 2002-06-19 2005-09-01 United Test And Assembly Center (S) Pte Ltd. Konfektionierung einer Mikrochip-Vorrichtung

Also Published As

Publication number Publication date
US7504715B2 (en) 2009-03-17
US20040121511A1 (en) 2004-06-24
WO2004001838A1 (en) 2003-12-31
US7129115B2 (en) 2006-10-31
US20070013040A1 (en) 2007-01-18
JP2005530358A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
DE19802347B4 (de) Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE2931449C2 (de)
DE10142585B4 (de) Halbleiteranordnung und zugehöriges Verfahren zu deren Herstellung
DE112006003599T5 (de) Eingehauste Halbleitervorrichtung mit zwei freiliegenden Oberflächen und Verfahren zur Herstellung
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE1564354A1 (de) Metallteil fuer Halbleiter-Bauelemente
DE102004013056B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10234778A1 (de) Chip-Leiterplatten-Anordnung für optische Mäuse und zugehöriger Linsendeckel
DE102017205116B4 (de) Halbleitervorrichtung und Fertigungsverfahren derselben
DE102014117337B4 (de) Halbleitergehäuse
DE102006010761A1 (de) Halbleitermodul
DE4244545A1 (de)
DE3441626A1 (de) Entkopplungskondensator und verfahren zu seiner herstellung
DE10138982A1 (de) Zuleitungsrahmen, unter Verwendung desselben hergestelltes Halbleiter-Bauelement und Verfahren zum Herstellen des Halbleiter-Bauelements
DE4234700B4 (de) Gehäuste Halbleiteranordnung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE112013004122T5 (de) Bauelement und Verfahren zu dessen Herstellung
DE102020106247A1 (de) Leadframe-stabilisator für verbesserte leiterplanarität
DE10297755T5 (de) Konfektionierung einer Mikrochip-Vorrichtung
DE10297756B4 (de) Konfektionierung einer Mikrochip-Vorrichtung
DE102015107232A1 (de) Verfahren zur Vereinzelung von Packages und Leadframe
DE10153615C1 (de) Verfahren zur Herstellung von elektronischen Bauteilen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: BOCKHORNI & KOLLEGEN, 80687 MUENCHEN

8131 Rejection
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130101