DE102014117337B4 - Halbleitergehäuse - Google Patents

Halbleitergehäuse Download PDF

Info

Publication number
DE102014117337B4
DE102014117337B4 DE102014117337.6A DE102014117337A DE102014117337B4 DE 102014117337 B4 DE102014117337 B4 DE 102014117337B4 DE 102014117337 A DE102014117337 A DE 102014117337A DE 102014117337 B4 DE102014117337 B4 DE 102014117337B4
Authority
DE
Germany
Prior art keywords
solder
holes
opening
semiconductor
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014117337.6A
Other languages
English (en)
Other versions
DE102014117337A1 (de
Inventor
Thomas Bemmerl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014117337A1 publication Critical patent/DE102014117337A1/de
Application granted granted Critical
Publication of DE102014117337B4 publication Critical patent/DE102014117337B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)

Abstract

Halbleitergehäuse (200), aufweisend:eine Ummantelung (210), die eine Unterseite und eine Oberseite aufweist; undeine Lötkontaktfläche (214), die in der Unterseite der Ummantelung (210) angeordnet ist, wobei die Lötkontaktfläche (214) ein lötbares Durchgangsloch (222) aufweist, und wobei die Ummantelung (210) eine Öffnung (224) aufweist, die sich vom Durchgangsloch (222) zur Oberseite der Ummantelung (210) erstreckt und seitlich vollständig von der Ummantelung (210) umschlossen ist, wobei das Halbleitergehäuse ferner zumindest zwei Lötkontaktflächen (214) aufweist, wobei jede Lötkontaktfläche (214) ein Durchgangsloch (222) aufweist, wobei die Öffnung (224) dazu ausgelegt ist, eine optische Sicht auf die zumindest zwei Durchgangslöcher (222) bereitzustellen.

Description

  • Die vorliegende Erfindung betrifft Halbleitergehäuse.
  • Halbleitergehäuse (oder Halbleiterpackages) können auf einen Träger, wie z.B. eine Leiterplatte (PCB), gelötet sein. Um die Qualität der Lötverbindung sicherzustellen, kann die Lötverbindung nach dem Lötvorgang geprüft werden. Eine optische Kontrolle kann unmöglich sein, wenn die Lötverbindung durch eine Ummantelung des Gehäuses verdeckt ist.
  • Die Druckschrift JP 2011 - 192 820 A zeigt ein Halbleitergehäuse, bei dem ein Dummy-Lead mit einem Schlitz versehen ist. Über diesem Schlitz ist das Formmaterial entfernt. Schlitz und Öffnung erstrecken sich bis zu einer Seitenfläche des Gehäuses.
  • Die Druckschrift JP 2007 - 80 889 A zeigt ein Halbleitergehäuse mit Anschlüssen, die in ihrem jeweiligen Endbereich nur seitlich von Formmaterial umschlossen sind. Die Endbereiche weisen Durchgangslöcher auf.
  • Die Druckschrift US 5 608 265 A zeigt ein Halbleitergehäuse mit einem Leiterrahmen, der mittig in dem Gehäuse eingekapselt ist. Anschlussflächen des Leiterrahmens sind jeweils durch ein Paar von gegenüberliegenden Öffnungen von der Gehäuseoberseite und der Gehäuseunterseite zugänglich. Die untenliegende Öffnung wird mit Lotmaterial gefüllt um eine Befestigung an einem Träger zu ermöglichen. Die obenliegende Öffnung kann einen Stapelaufbau von mehreren Halbleitergehäusen erlauben und wird hierzu ebenfalls mit Lotmaterial gefüllt. Die Anschlussflächen können im Bereich der Öffnungen mit einem Durchgangsloch versehen sein, die obere Öffnung erlaubt dann eine Sichtkontrolle der Lötung.
  • Die Erfindung stellt ein Halbleitergehäuse mit den Merkmalen der unabhängigen Ansprüche bereit. Vorteilhafte Ausführungsformen sind in den Unteransprüchen genannt.
  • Die Zeichnungen zeigen Beispiele und dienen zusammen mit der Beschreibung dazu, Prinzipien von Beispielen zu erläutern. Andere Beispiele und viele der gewünschten Vorteile von Beispielen werden leicht erkennbar, wenn sie unter Bezugnahme auf die nachfolgende ausführliche Beschreibung besser verständlich werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu zueinander.
    • 1A zeigt eine Querschnittsansicht eines Teils eines Halbleitergehäuses gemäß der Offenbarung.
    • 1B zeigt eine Querschnittsansicht des Teils des Halbleitergehäuses aus 1A auf eine Leiterplatte gelötet.
    • 2A zeigt eine Querschnittsansicht eines Teils eines Halbleitergehäuses gemäß der Offenbarung.
    • 2B zeigt eine Querschnittsansicht des Teils des Halbleitergehäuses, der in 2A dargestellt ist, auf eine Leiterplatte gelötet.
    • 3 zeigt einen Grundriss eines nicht erfindungsgemäßen Halbleitergehäuses.
    • 4 zeigt eine Querschnittsansicht des Halbleitergehäuses gemäß 3 entlang einer Linie A-A'.
    • 5A zeigt eine Querschnittsansicht eines nicht erfindungsgemäßen Halbleitergehäuses entlang einer Linie B-B'.
    • 5B zeigt einen Grundriss des Halbleitergehäuses aus 5A.
    • 6A zeigt eine Querschnittsansicht eines Halbleitergehäuses gemäß der Offenbarung entlang einer Linie C-C'.
    • 6B zeigt einen Grundriss des Halbleitergehäuses gemäß 6A.
    • 7A zeigt eine Querschnittsansicht eines nicht erfindungsgemäßen Halbleitergehäuses entlang einer Linie D-D'.
    • 7B zeigt einen Grundriss des Halbleitergehäuses gemäß 7A.
    • 8 zeigt einen Grundriss eines Halbleitergehäuses gemäß der Offenbarung.
    • 9 zeigt ein Flussdiagramm, das ein Verfahren zur Herstellung eines Halbleitergehäuses spezifiziert.
  • Nachstehend werden Beispiele unter Bezugnahme auf die Zeichnungen beschrieben, wobei ähnliche Bezugszeichen im Allgemeinen durchgehend zum Verweis auf ähnliche Elemente verwendet werden. In der nachfolgenden Beschreibung sind zur Zwecke der Erläuterung zahlreiche spezifische Details dargelegt, um ein umfassendes Verständnis eines oder mehrerer Aspekte von Beispielen zu ermöglichen. Für Fachleute auf dem Gebiet der Erfindung kann es jedoch offensichtlich sein, dass einer oder mehrere Aspekte der Beispiele mit einem geringeren Maß dieser spezifischen Details umgesetzt werden können.
  • Die verschiedenen zusammengefassten Aspekte können in verschiedenen Formen ausgeführt werden. Die nachfolgende Beschreibung zeigt durch Veranschaulichung verschiedene Kombinationen und Konfigurationen, in denen die Aspekte umgesetzt werden können. Es versteht sich, dass die beschriebenen Aspekte lediglich Beispiele darstellen und dass andere Aspekte und/oder Beispiele verwendet werden können und dass strukturelle und funktionale Modifikationen vorgenommen werden können, ohne vom Konzept der vorliegenden Offenbarung abzuweichen. In diesem Zusammenhang wird Richtungsterminologie, wie z.B. „oben“, „unten“, „vorne“, „hinten“, „Anfang“, „Ende“, usw., unter Bezugnahme auf die Ausrichtung der beschriebenen Figur(en) verwendet. Da Bauteile von Beispielen in einer Reihe von unterschiedlichen Ausrichtungen positioniert sein können, wird die Richtungsterminologie zu Veranschaulichungszwecken verwendet und ist in keiner Weise einschränkend. Außerdem können, obwohl ein bestimmtes Merkmal oder ein bestimmter Aspekt eines Beispiel in Bezug auf nur eine von mehreren Ausführungsformen offenbart ist, solch ein Merkmal oder Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekte der anderen Ausführungsformen kombiniert werden, wenn dies für eine gegebene oder bestimmte Anwendung erwünscht oder vorteilhaft ist.
  • Wie in dieser Beschreibung verwendet, bedeuten die Begriffe „verbunden“, „gekoppelt“, „elektrisch verbunden“ und/oder „elektrisch gekoppelt“ nicht notwendigerweise, dass die Elemente direkt miteinander verbunden oder gekoppelt sein müssen. Zwischen den „verbundenen“, „gekoppelten“, „elektrisch verbundenen“ oder „elektrisch gekoppelten“ Elementen können Zwischenelemente bereitgestellt sein.
  • Halbleitergehäuse (oder Halbleiterpackages) und nicht erfindungsgemäße Verfahren zur Herstellung von Halbleitergehäusen sind hierin beschrieben. Bemerkungen in Verbindung mit einem beschriebenen Halbleitergehäuse können auch für ein entsprechendes Verfahren gelten und umgekehrt. Wenn beispielsweise ein bestimmtes Bauteil eines Halbleitergehäuses beschrieben ist, kann ein entsprechendes Verfahren zur Herstellung des Halbleitergehäuses einen Vorgang des Bereitstellens des Bauteils auf geeignete Weise umfassen, auch wenn ein solcher Vorgang nicht explizit beschrieben oder in den Figuren dargestellt ist. Außerdem können die Merkmale der verschiedenen beispielhaften Aspekte, die hierin beschriebenen sind, miteinander kombiniert werden, sofern nicht spezifisch anders angegeben ist.
  • Halbleitergehäuse können einen Halbleiterchip oder, kurz gesagt, einen Chip umfassen. Ein Halbleiterchip kann Eingangs-/Ausgangskontaktflächen umfassen, die elektrisch mit Anschlüssen verbunden sind, die sich außerhalb des Gehäuses befinden, z.B. Lötkontaktflächen. Die Lötkontaktflächen können eine Verbindung des Halbleitergehäuses mit einem Träger oder genauer gesagt z.B. Kontaktflächen einer Leiterplatte mittels Löten ermöglichen. Beispielsweise können die Lötkontaktflächen auf einem Leiterrahmen (oder Leadframe) angeordnet sein. Die Lötkontaktflächen können eine Dicke zwischen etwa 0,15 mm und etwa 0,4 mm aufweisen. Die Lötkontaktflächen können eine erste Oberfläche und eine zweite Oberfläche in elektrischem Kontakt miteinander umfassen. Die erste Oberfläche kann der zweite Oberfläche entgegengesetzt (oder gegenüberliegend) und durch die Dicke der Lötkontaktfläche beabstandet sein. Eine elektrische Verbindung zwischen dem Chip und der ersten Oberfläche der Lötkontaktfläche kann z.B. durch Drahtbonden, automatisches Folienbonden, Flip-Chip-Bonden, usw. erhalten werden. Andere Möglichkeiten zur Bereitstellung einer elektrischen Verbindung sind nicht ausgeschlossen.
  • Die zweite Oberfläche der Lötkontaktfläche kann den Anschluss bereitstellen, der von außerhalb eines Halbleitergehäuses zugänglich ist. Bei Halbleitergehäusen kann zwischen bedrahteten (engl. leaded) und unbedrahteten (engl. leadless) Gehäusen unterschieden werden. Bei bedrahteten Gehäusen können die Lötkontaktflächen oder Anschlüsse oder Anschlussdrähte (oder Anschlussleitungen, engl. leads) aus einem Verkapselungsmaterial, das den Chip im Halbleitergehäuse verkapselt, herausstehen, während bei unbedrahteten Gehäusen die Lötkontaktflächen oder Anschlüsse mit dem Verkapselungsmaterial ausgerichtet sind oder im Verhältnis dazu vertieft sind. Quad Flat No Leads (QFN) Packages und Land Grid Arrays (LGA) sind Beispiele für unbedrahtete Gehäuse. Andere Beispiele für Gehäuse umfassen Gehäuse, bei denen ein Diepad direkt auf eine Leiterplatte lötbar ist. Ein Gehäuse, bei dem ein Diepad direkt lötbar ist, kann ein unbedrahtetes Gehäuse sein oder kann zusätzlich Anschlussdrähte (oder Anschlussleitungen oder Leads) umfassen.
  • Ein Halbleitergehäuse kann auf einem Träger befestigt sein, beispielsweise auf einer Leiterplatte (PCB, Printed Circuit Board), die Kontaktflächen umfassen kann. Die Anschlüsse des Halbleitergehäuses können an die Kontaktflächen der PCB gelötet sein, beispielsweise in einem Wiederaufschmelz-Lötofen (engl. reflow soldering) . Durch den Lötvorgang kann eine Lötverbindung zwischen den Anschlüssen und den entsprechenden Kontaktflächen ausgebildet werden. Aufgrund von Variationen in den Eigenschaften der Lötvorgänge und/oder aufgrund von Verunreinigungen kann die Qualität der Lötverbindungen variieren. Daher können Lötverbindungen geprüft werden, beispielsweise durch eine so genannte Anschlussdrahtspitzenprüfung (engl. lead tip inspection) .
  • Eine optische Kontrolle von Lötverbindungen kann durch eine Sichtprüfung von einer Oberseite des befestigten Bauteils oder Halbleitergehäuses erfolgen, wenn die Lötverbindung sichtbar ist. Die Lötverbindung ist nicht notwendigerweise sichtbar, wenn die Ummantelung des Bauteils die Lötverbindung verdeckt. Die Sichtprüfung kann auf einem elektromagnetischen Spektrum innerhalb des optischen Fensters basieren, das ungefähr von etwa 300 nm bis etwa 1100 nm reicht. Die Sichtprüfung kann rasch, exakt und nicht zu teuer sein. Eine optische Prüfung kann automatisch durch Bildverarbeitungstechniken erfolgen. Eine Kontrolle der Lötverbindungen kann ferner durch Röntgenprüfung erfolgen. Das elektromagnetische Spektrum von Röntgenstrahlen kann ungefähr im Bereich von etwa 0,01 nm bis etwa 10 nm liegen. Eine Röntgenprüfung kann langsamer sein als die Sichtprüfung, nicht so genau und teurer. Röntgenprüfung kann eine Prüfung von Lötverbindungen ermöglichen, die nicht notwendigerweise von oberhalb des befestigten Bauteils sichtbar sind.
  • Wenn die Anschlussdrähte von oberhalb sichtbar sind (wie es üblicherweise bei bedrahteten Gehäusen der Fall ist), kann eine optische Prüfung problemlos erfolgen und die Lötverbindungen können leicht geprüft werden. Lötverbindungen, die unterhalb des Gehäuses ausgebildet sind (wie es üblicherweise bei unbedrahteten oder unbedrahteten Gehäusen der Fall ist) , können nur durch Röntgenprüfung kontrolliert werden. Ein Beispiel, bei dem eine Lötverbindung sich unterhalb eines Gehäuses befindet, kann ein freiliegendes Diepad sein. Freiliegende Diepads können entweder nicht bezüglich ihrer Lötverbindung kontrolliert werden oder sie können mit Röntgenstrahlen kontrolliert werden.
  • 1A zeigt eine vereinfachte Querschnittsansicht eines Teils eines Halbleitergehäuses (oder Gehäuses) 10. Das Gehäuse 10 umfasst eine Ummantelung 12, die in einem Formverfahren (engl. molding) hergestellt werden kann. Das Formverfahren kann beispielsweise Spritzpressen (engl. transfer molding) umfassen. Spritzpressen kann als Formverfahren angesehen werden, bei dem Bauteile in einem geschlossenen Formwerkzeug aus einer Formverbindung geformt werden. Die Formverbindung kann unter Druck in einem heißen, plastischen Zustand von einer Vorkammer durch Kanäle in geschlossene Hohlräume transportiert werden. Die Formverbindung kann so den Chip durch Ausbildung der Ummantelung 12 verkapseln. Das Verkapselungsmaterial oder die Formverbindung kann z.B. ein Isolationsmaterial sein. Beispielsweise kann das Verkapselungsmaterial ein dielektrisches Material umfassen. In spezifischen Beispielen kann das Verkapselungsmaterial zumindest eines aus einem Polymer, einem faserimprägnierten Polymer, einem mit Partikeln gefüllten Polymer, anderen organischen Materialien, usw. umfassen. Die Verkapselung kann aus einem beliebigen duroplastischem, thermoplastischem, wärmehärtbarem Material, usw. bestehen. Das Material der Verkapselung kann in manchen Beispielen Füllmaterialien umfassen. Die Verkapselung kann Epoxidmaterial und Füllmaterial mit kleinen Teilchen aus Glas oder anderen elektrisch isolierenden Mineralfüllmaterialien, wie z.B. Aluminiumoxid, oder organisches Füllmaterial umfassen.
  • Das Halbleitergehäuse 10 umfasst eine Unterseite 14, eine Oberseite 16 und eine Seitenfläche 20. Der Abstand zwischen der Unterseite 14 und der Oberseite 16 kann als Dicke des Halbleitergehäuses definiert werden. Eine Lötkontaktfläche 18 ist an der Unterseite 14 angeordnet. Die Lötkontaktfläche 18 kann beispielsweise Teil eines Leiterrahmens sein. Ein geeignetes Metall für den Leiterrahmen kann Kupfer sein, aber alternativ dazu oder zusätzlich können auch andere Materialien verwendet werden, sogar nichtmetallische Materialien. Eine geeignete Kupfer-Eisen-Legierung, die verwendet werden kann, ist C194 ESH (Extra Spring Hard) . Eine geeignete Kupfer-Nickel-Legierung, die verwendet werden kann, ist C7025. Alle Strukturen des Leiterrahmens, einschließlich der Lötkontaktfläche, können beispielsweise in einem Ätz- oder Stanzvorgang hergestellt werden. Die Lötkontaktfläche 18 kann von der Seitenfläche 20 des Halbleitergehäuses 10 beabstandet sein. Die Lötkontaktfläche 18 kann eine Oberseite 18A und eine Unterseite 18B umfassen. 1A zeigt lediglich einen Teil des Halbleitergehäuses 10. Es versteht sich, dass das Halbleitergehäuse 10 einen Chip umfassen kann, der in der Ummantelung 12 verkapselt sein kann. Eine Eingangs-/Ausgangskontaktfläche eines solchen Chips kann in elektrischem Kontakt mit der Lötkontaktfläche 18 sein, genauer gesagt mit der Oberseite 18A der Lötkontaktfläche 18. Der elektrische Kontakt kann z.B. durch eine Drahtverbindung bereitgestellt sein. Eine Dicke der Ummantelung 12, d.h. der Formverbindung, variiert je nachdem, ob eine Lötkontaktfläche bedeckt ist oder nicht. Die Dicke einer Ummantelung 12 kann an Stellen, an denen keine Lötkontaktfläche bedeckt ist, gleich der Dicke des Gehäuses sein, und die Dicke einer Ummantelung 12 kann an Stellen, an denen eine Lötkontaktfläche bedeckt ist, gleich der Dicke des Gehäuses minus der Dicke der Lötkontaktfläche sein. Die Dicke der Ummantelung kann sich an Stellen, an denen ein Chip von der Formverbindung bedeckt ist, wieder unterscheiden.
  • Die Lötkontaktfläche 18 umfasst ein Durchgangsloch 22. Das Durchgangsloch 22 führt von der Unterseite 18B der Lötkontaktfläche 18, die nicht notwendigerweise von einem Verkapselungsmaterial einer Ummantelung 12 bedeckt ist, zur Oberseite 18A der Lötkontaktfläche 18, die innerhalb des Gehäuses 12 angeordnet sein kann. Die Lötkontaktfläche 18 kann eine Seitenwand des Durchgangslochs 22 bilden. Das Durchgangsloch 22 kann im selben Ätz- oder Stanzvorgang ausgebildet werden, der zur Ausbildung des gesamten Leiterrahmens verwendet wird. Es kann jedoch auch möglich sein, das Durchgangsloch 22 in einem getrennten Vorgang auf einem schon ausgestanzten oder geätzten Leiterrahmen auszubilden, z.B. durch Einsatz eines Laserschneideverfahrens. Das Durchgangsloch 22 kann eine Breite zwischen etwa 0,1 mm und etwa 0,6 mm aufweisen. Die Breite der Lötkontaktfläche kann zwischen etwa 0,3 mm und etwa 0,8 mm liegen. Die Breite des Durchgangslochs kann je nach Breite der Lötkontaktfläche gewählt werden. Ein Restteil der Lötkontaktfläche, die das Durchgangsloch umgibt, kann eine Breite von etwa 0,1 und etwa 0,15 mm aufweisen.
  • Die Lötkontaktfläche 18 kann beispielsweise vorplattiert sein. Vorplattieren bedeutet, dass eine Oberfläche der Lötkontaktfläche 18 von einem lötbaren Material plattiert wird, bevor das Halbleitergehäuse 10 ausgebildet wird. Ein Vorplattierverfahren kann eine Oberfläche bereitstellen, die lotbenetzbar sein kann. Das Vorplattiermaterial kann auch an den Seitenwänden des Durchgangslochs 22 bereitgestellt sein. Geeignete Vorplattiermaterialien zur Verbesserung der Lötbarkeit können beispielsweise zumindest eines aus Gold, Silber, Platin, Zink, Zinn, Nickel, Legierungen von diesen Metallen, usw. umfassen. Eine geeignete Legierung kann z.B. Nickel-Palladium-Silber/Gold sein. Ein Plattierverfahren kann auf die Lötkontaktflächen beschränkt sein oder kann den gesamten Leiterrahmen umfassen. Elektroplattieren kann eingesetzt werden, um den Leiterrahmen vorzuplattieren.
  • Eine Öffnung 24 erstreckt sich durch das Verkapselungsmaterial, d.h. durch die Dicke der Ummantelung 12 von der Oberseite 18A der Lötkontaktfläche 18 zur Oberseite 16 der Ummantelung 12. Eine Breite der Öffnung 24 kann größer sein als eine Breite des Durchgangslochs 22. Die Breite der Öffnung 24 kann zwischen etwa 0, 5 mm und etwa 2,0 mm liegen. Eine Dicke der Ummantelung 12 über der Lötkontaktfläche 18 kann zwischen etwa 0,2 mm und etwa 2,0 mm liegen. Die Dicke der Ummantelung 12 kann etwa den gleichen Wert aufweisen wie die Breite der Öffnung 24. Die Öffnung 24 kann auch größer sein als die Dicke der Ummantelung 12. Beispielsweise kann die Öffnung 24 ungefähr eine zylindrische Form aufweisen. Ein Querschnitt der Öffnung 24 von oberhalb des Gehäuses 10 gesehen kann z.B. kreisförmig sein.
  • In den folgenden Beispielen können dieselben Materialien, Abmessungen und Verfahren verwendet werden, wie sie in Bezug auf 1A beschrieben wurden.
  • 2A zeigt in einem zweiten Beispiel ein Halbleitergehäuse 30 mit einer Ummantelung 32, die aus einem Verkapselungsmaterial gebildet sein kann. Ein Halbleitergehäuse 30 kann eine Unterseite 34 und eine Oberseite 36 aufweisen. Außerdem kann die Ummantelung 32 eine Seitenfläche 40 aufweisen. Eine Lötkontaktfläche 38 ist in der Unterseite 34 des Halbleitergehäuses 30 angeordnet. Die Lötkontaktfläche 38 kann auf ähnliche Weise ausgebildet sein wie die Lötkontaktfläche 18 aus dem ersten Beispiel. Die Lötkontaktfläche 38 ist mit einem Durchgangsloch 42 versehen, das von einer Unterseite der Lötkontaktfläche 38 zu einer Oberseite der Lötkontaktfläche 38 führt. Eine Öffnung 44 erstreckt sich durch die Ummantelung 32 vom Durchgangsloch 42 zur Oberseite 36 der Ummantelung 32. Die Öffnung 44 kann beispielsweise eine im Wesentlichen konische Form aufweisen.
  • Im zweiten Beispiel kann ein Vorsprung 46 oder eine Vorwölbung 46 in einen inneren Teil des Durchgangslochs 42 vorspringen. Der Vorsprung 46 kann durch Ätzen des Durchgangslochs 42 in die Lötkontaktfläche 38 ausgebildet werden. Ein Ätzen kann beispielsweise durch zuerst das Bereitstellen einer Maske auf beiden Oberflächen der Lötkontaktfläche 38, welche den Platz für das Durchgangsloch 42 definiert, erfolgen. Dann kann ein Ätzmittel auf beiden Oberflächen der Lötkontaktfläche 38 bereitgestellt werden. Das Ätzmittel kann halbkugelförmige Hohlräume in den Oberflächen ausbilden, wo kein Maskenschutz bereitgestellt ist. Das Ätzen kann fortgesetzt werden, und die beiden halbkugelförmigen Hohlräume können sich zu einem Durchgangsloch verbinden. Die Form des Durchgangslochs 42 kann dann nichtzylindrisch sein, aber gemäß zwei halbkugelförmigen Gestalten geformt sein, die wie in 2A dargestellt verbunden sind. Wie in Bezug auf 1A erwähnt, kann der gesamte Leiterrahmen in einem Ätzvorgang ausgebildet werden. In 1A und 2A können die Außenränder der Lötkontaktflächen 18 bzw. 38 dieselbe kugelförmige Gestalt aufweisen wie die Innenwände des Durchgangslochs 42 im zweiten Beispiel. Sie können im selben Ätzvorgang ausgebildet werden. Der Vorsprung 46 kann jedoch auch durch andere Mittel bereitgestellt werden. Das Durchgangsloch 42 kann mit einer lötbaren Seitenwandfläche versehen sein. Die Lötkontaktfläche 38, einschließlich des Durchgangslochs 42 mit den Vorsprüngen 46, kann vorplattiert sein.
  • 1B zeigt denselben Teil des Halbleitergehäuses 10 des ersten Beispiels wie in 1A dargestellt. Hier werden dieselben Bezugszeichen verwendet. 1B zeigt den Teil des Halbleitergehäuses 10, der an einen Träger oder eine Halterung 50, die eine PCB sein können, gelötet werden kann. Auf der PCB kann eine Kontaktfläche 52 bereitgestellt sein. Bevor ein Halbleitergehäuse 10 an der PCB 50 angebracht wird, kann eine Lötpaste 54 auf die Kontaktfläche 52 aufgebracht werden, beispielsweise mithilfe eines Druckverfahrens. Dann kann ein Halbleitergehäuse 10 auf der PCB platziert werden, sodass eine Lötkontaktfläche 18 auf der Lötpaste 54 angeordnet sein kann. In einem Wiederaufschmelzverfahren (oder Reflow-Verfahren) kann die Lötpaste 54 erhitzt werden und eine Lötverbindung kann ausgebildet werden. Das Lot kann in seinem flüssigen Zustand in das Durchgangsloch 22 aufsteigen. Da das Durchgangsloch 22 mit einer lötbaren oder lotbenetzbaren Seitenwandfläche versehen sein kann, kann eine Lötverbindung innerhalb des Durchgangslochs 22 ausgebildet werden. Eine Lotkehle (oder Lotleiste, engl. solder fillet) 56 kann sich zwischen der Lötkontaktfläche 18 und der Kontaktfläche 52 bilden. Eine Lotkehle und genauer gesagt die Form einer Lotkehle kann die Qualität einer Lötverbindung anzeigen. Bei einer Anschlussdrahtspitzenprüfung (oder Leadtip-Prüfung) oder einer Lötqualitätsprüfung können Lotkehlen geprüft werden. 1B zeigt, dass sich auch innerhalb des Durchgangslochs 22 eine Lotkehle 58 ausbilden kann.
  • Die Lotkehle 56 kann von oberhalb des Halbleitergehäuses 10 oder genauer gesagt von der Oberseite 16 der Ummantelung 12 aus nicht sichtbar sein. Die Lotkehle 56 kann unterhalb der Ummantelung 12 angeordnet sein. Beispielsweise kann die Lotkehle 56 nur durch Röntgenstrahlen untersucht werden. Andererseits ist die Lotkehle 58 innerhalb des Durchgangslochs 22 aufgrund der Öffnung 24 von der Oberseite des Halbleitergehäuses 10 aus sichtbar. Die Öffnung 24 ermöglicht eine optische Sicht durch die Ummantelung 12 auf das Durchgangsloch 22. Obwohl die Lötkontaktfläche 18 sich auf der Unterseite des Halbleitergehäuses 10 befindet, kann die Lotkehle 58 eine Prüfung der Qualität der Lötverbindung ermöglichen. Die Lotkehle 58 kann durch eine optische Prüfung geprüft werden. Es kann keine Röntgenprüfung notwendig sein.
  • 2B zeigt den Teil des Halbleitergehäuses 30 des zweiten Beispiels, der auf der Leiterplatte 50 angebracht sein kann. Dieselben Bezugszeichen wie in 2A und 1B werden verwendet. Wie in Bezug auf 1B erläutert, kann eine Lötpaste 54 auf eine Kontaktfläche 52 aufgebracht werden. In einem Wiederaufschmelzvorgang kann die Lötpaste geschmolzen werden und die Lötpaste kann in das Durchgangsloch 42 eintreten. Nachdem die Lötpaste abgekühlt wurde, kann sich die Lotkehle 56 zwischen der Kontaktfläche 52 und der Lötkontaktfläche 38 ausbilden. Eine weitere Lotkehle 58 kann sich im Durchgangsloch 42 bilden. Die Lotkehle 58 kann sich bilden, weil das Durchgangsloch 42 lötbare Seitenwände aufweisen kann. Die Öffnung 44 ermöglicht eine optische Prüfung der Lotkehle 58 von der Oberseite des Halbleitergehäuses 30 aus.
  • Das Lot kann das Durchgangsloch 42 über den Vorsprüngen 46 füllen. So kann ein Sperrmechanismus zwischen dem Lot 54 und der Lötkontaktfläche 38 bereitgestellt werden. Daher stellt die Lötverbindung gemäß dem zweiten Beispiel nicht nur einen elektrischen Kontakt zwischen der Kontaktfläche 52 und der Lötkontaktfläche 38 bereit, sondern auch eine Sperrkontakt.
  • 3 zeigt einen Grundriss eines nicht erfindungsgemäßen Halbleitergehäuses 60. Das Halbleitergehäuse 60 kann z.B. sechszehn Öffnungen 62, 62A, 62C, die z.B. entlang einem Umfang des Halbleitergehäuses 60 angeordnet sind, und eine Öffnung 62B, die in einem zentralen Bereich des Halbleitergehäuses 60 angeordnet sein kann, umfassen. Die Öffnungen 62, 62A,B,C können z.B. eine im Allgemeinen kreisförmige Gestalt aufweisen. Ein Durchmesser oder eine Breite der Öffnungen 62, 62A,B,C kann etwa der Dicke des Halbleitergehäuses 60 entsprechen. Die Öffnungen 62, 62A,B,C können auch andere Formen aufweisen, z.B. eine rechteckige Form. Jede Öffnungen 62, 62A,B,C kann nicht erfindungsgemäß über einem Durchgangsloch 64, 64A,B,C einer Lötkontaktfläche angeordnet sein, die in 3 nicht dargestellt ist. Ein Blick auf das Halbleitergehäuse 60 von oben oder anders gesagt von der Oberseite der Ummantelung ermöglicht eine Prüfung der Durchgangslöcher 64. Die Durchgangslöcher 64 können mit Lot gefüllt werden, wenn das Halbleitergehäuse 60 auf einen Träger, z.B. auf eine PCB, gelötet wird. Es versteht sich, dass die Anzahl von siebzehn Durchgangslöchern 64, die siebzehn Lötkontaktflächen entspricht, die von oberhalb prüfbar sind, nur eine beispielhafte Anzahl ist. Natürliche sind beliebige andere Anzahlen von Lötkontaktflächen und Durchgangslöchern möglich.
  • 4 zeigt eine Querschnittsansicht eines Halbleitergehäuses 60 entlang einer Linie A-A` in 3, das auch auf eine PCB 50 gelötet werden kann. Sofern zutreffend werden dieselben Bezugszeichen verwendet wie in 1B und 2B. Die PCB 50 kann Kontaktflächen 52A, 52B und 52C umfassen. Die Halbleitergehäuse 60 können eine Unterseite 61, eine Oberseite 63 und Seitenflächen 65 umfassen. Das Halbleitergehäuse 60 kann ferner drei Lötkontaktflächen 68A, 68B und 68C umfassen, die in der Unterseite 61 angeordnet sein können. Nicht erfindungsgemäß kann die Lötkontaktfläche 68A das Durchgangsloch 62A umfassen, die Lötkontaktfläche 68B das Durchgangsloch 62B umfassen und die Lötkontaktfläche 68c das Durchgangsloch 62C umfassen. Ein Chip 70 kann an der Lötkontaktfläche 68B angebracht sein. Mit anderen Worten kann die Lötkontaktfläche 68B ein Diepad sein. Der Chip 70 kann vom Durchgangsloch 62B beabstandet (oder entfernt) sein. Ein Lot 54A kann auf die Kontaktfläche 52A aufgebracht werden, ein Lot 54B kann auf die Kontaktfläche 52B aufgebracht werden, und ein Lot 54C kann auf die Kontaktfläche 52C aufgebracht werden.
  • 4 zeigt ferner in einer Querschnittsansicht Öffnungen 64A, 64B und 64C. Nicht erfindungsgemäß kann sich Öffnung 64A über dem Durchgangsloch 62A befinden, die Öffnung 64B über dem Durchgangsloch 62B befinden, und die Öffnung 64C über dem Durchgangsloch 62C befinden. Der Chip 70 kann auf der Lötkontaktfläche 68B von der Öffnung 64B beabstandet angeordnet sein. Mit anderen Worten kann die Öffnung 64B eine Sicht auf das Durchgangsloch 62B ermöglichen. Der Chip 70 kann Eingangs-/Ausgangskontaktflächen 72 und 74 umfassen. Die Eingangs-/Ausgangskontaktfläche 72 kann durch einen Verbindungsdraht 76 elektrisch mit der Lötkontaktfläche 68A verbunden sein. Obwohl der Verbindungsdraht 76 eventuell nicht in der Ebene der Querschnittsansicht aus 4 liegt, ist der Verbindungsdraht 76 durch eine gestrichelte Linie angezeigt, um die elektrische Verbindung sichtbar zu machen. Die Eingangs-/Ausgangskontaktfläche 74 des Chips 70 kann elektrisch mit der Lötkontaktfläche 68C verbunden sein. Ein Verbindungsdraht 78, der die elektrische Verbindung sicherstellt, ist durch eine gestrichelte Linie dargestellt. Es versteht sich, dass der Verbindungsdraht 78 nicht in der Ebene der Querschnittsansicht aus 4 liegt.
  • Verkapselungsmaterial, das die Ummantelung 60 bildet, kann zwischen dem Chip 70 und der Öffnung 64B angeordnet sein. So kann der Chip 70 immer noch im Gehäuse verkapselt sein. Die Öffnung 64B verhindert nicht notwendigerweise den Schutz des Chips 70. Die Verbindungsdrähte 76 und 78 können auch vom Verkapselungsmaterial geschützt werden. Der Verbindungsdraht 76 und 78 verlaufen nicht durch eine Öffnung. Die Öffnungen können so angeordnet sein, dass sie nicht notwendigerweise die dargestellten Verbindungsdrähte stören. Sie beeinträchtigen nicht notwendigerweise irgendwelche Verbindungsdrähte.
  • Das Halbleitergehäuse 60 kann an die PCB 50 gelötet werden, beispielsweise in einem Wiederaufschmelz-Lötverfahren. Im flüssigen Zustand kann die Lötpaste 54A, 54B, 54C in die Durchgangslöcher 62A, 62B, 62C eindringen. Die Durchgangslöcher 62A, 62B, 62C können jeweils einen Abschnitt umfassen, der enger ist als die anderen Abschnitte des Durchgangslochs. Der engere Abschnitt kann durch Vorsprünge (oder Vorwölbungen) 80 gebildet werden, die in die Durchgangslöcher vorspringen. Die Vorsprünge können von einer ersten Oberfläche 81 der Lötkontaktflächen 68A,B,C beabstandet (oder entfernt) sein, und die Vorsprünge können von einer zweiten Oberfläche 82 der Lötkontaktflächen 68A,B,C beabstandet sein. Sie können von jedem Ende der Durchgangslöcher beabstandet sein. Die Vorsprünge können durch Ätzen der Durchgangslöcher 62A,B,C gebildet werden. Ein Ätzprodukt kann im Allgemeinen halbkugelförmige Öffnungen aus der ersten Oberfläche 81 und aus der zweiten Oberfläche 82 in die Kontaktflächen 68A,B,C ätzen. Diese halbkugelförmigen Öffnungen können sich ungefähr in der Mitte einer Höhe der Kontaktflächen 68A,B,C miteinander verbinden. In einem weiteren Beispiel können die Vorsprünge auf andere Weise ausgebildet werden. Der Vorsprung, oder mit anderen Worten der Flaschenhals im Durchgangsloch, der durch die Vorsprünge gebildet wird, kann einen Sperrmechanismus bereitstellen.
  • Die Lötkontaktflächen 68A und 68C können eine Seitenfläche 84A bzw. 84C umfassen, die mit den Seitenflächen 65 der Halbleiterummantelung 60 koplanar sein kann. Die Seitenflächen 84A und 84C müssen nicht notwendigerweise mit einer lötbaren Oberfläche versehen sein. Wie schon in Bezug auf 1A erläutert können die Lötkontaktflächen 68A,B,C z.B. Teil eines Leiterrahmens sein. Ein Leiterrahmen kann eine Vielzahl von Lötkontaktflächen einer Vielzahl von Halbleitergehäusen umfassen. Die Halbleitergehäuse können durch ein Einfachformverfahren (engl. single cavity mold) oder ein MAP-Formverfahren (engl. map mold) ausgebildet werden. In einem Einfachformverfahren kann jede Ummantelung in einer separaten Höhlung geformt werden. Der Leiterrahmen kann am Ende des Formverfahrens eine Verbindung zwischen den Ummantelungen bereitstellen. Bei einem MAP-Formverfahren können die verschiedenen Ummantelungen in einer gemeinsamen Form geformt und danach getrennt werden. In beiden Fällen können die Leiterrahmenverbindungen während des Trennverfahrens geschnitten werden. Daher müssen die Seitenflächen von Lötkontaktflächen nicht notwendigerweise vorplattiert werden, auch wenn es der Leiterrahmen ist. Daher benetzt das Lot 54 nicht notwendigerweise die Seitenflächen 84A und 84C.
  • Das Lot 54 kann Lotkehlen 56 an den Rändern der Kontaktflächen 52A,B,C und der Lötkontaktflächen 68A,B,C bilden. Diese Lotkehlen können nicht von oberhalb geprüft werden, da das Gehäuse 60 die Sicht behindern kann.
  • Lot 54A,B,C kann Lotkehlen 58A, 58B und 58C in den Durchgangslöchern 62A,B,C bilden, die vorplattiert sein können, sodass eine Lötverbindung möglich sein kann. Die Lotkehlen 58A,B,C können durch optische Mittel durch die Öffnungen 64A,B,C visuell geprüft werden, wie durch Pfeile über den Öffnungen angezeigt ist. Im vorliegenden Beispiel kann die Lotkehle 58A nicht korrekt geformt sein. Das Lot 54A kann die Seitenwand des Durchgangslochs 62A gegebenenfalls nicht ausreichend benetzen. Daher kann das Lot 54A eine konvexe Lotkehle 58A bilden. Einfallendes Licht kann wie durch Pfeil 86 angezeigt auf divergente Weise reflektiert werden. Die optische Prüfung kann eine schlechte Lötverbindung ergeben.
  • Die Lotkehlen 58B und 58C können eine konvexe Form aufweisen. Das Lot kann die Seitenwände der Durchgangslöcher 62B und 62C korrekt benetzen. Wie durch Pfeil 88 in der Öffnung 64C angezeigt kann einfallendes Licht auf konvergente Weise reflektiert werden. Eine optische Prüfung kann eine Lötverbindung ergeben. Es ist gegebenenfalls nicht notwendig, eine Röntgenprüfung einzusetzen. Die Öffnungen können eine optische Prüfung ermöglichen.
  • Die im Halbleitergehäuse 60 verwendeten Materialien, z.B. Kupfer im Leiterrahmen, Silizium im Chip und eine Formverbindung für die Ummantelung, können unterschiedliche Wärmeausdehnungskoeffizienten (CTE) aufweisen. Eine Wirkung der unterschiedlichen CTE kann sein, dass die Ummantelung dazu neigt, sich aufgrund von Wärmebeanspruchung zu biegen. Die Öffnungen 64 können die Wärmebeanspruchung abgeben und so eine Beanspruchungsverringerung des Gehäuses bereitstellen. Folglich kann eine weitere Wirkung der Öffnungen 64A,B,C sein, dass die Wölbung verringert werden kann. Eine weitere Wirkung kann sein, dass eine Verlässlichkeit auf Leiterplattenebene verbessert werden kann.
  • Wie im vorliegenden Beispiel durch Öffnung 64B gezeigt, kann es möglich werden, Lötkontaktflächen in der Mitte eines Halbleitergehäuses zu entwerfen und gleichzeitig eine Anschlussdrahtspitzenprüfung für diese Lötkontaktflächen zu ermöglichen. Somit erfordert eine erhöhte Anzahl von Lötkontaktflächen nicht notwendigerweise automatisch eine Zunahme der Gehäusegröße. Entwurfsmöglichkeiten für Anschlusspositionierungen können erweitert werden.
  • 5A und 5B zeigen ein fünftes Beispiel. 5A ist eine Querschnittsansicht entlang Linie B-B' in 5B. 5B ist ein Grundriss eines nicht erfindungsgemäßen Halbleitergehäuses 100. Das Halbleitergehäuse 100 kann eine Ummantelung 110, einen Chip 112 und Lötkontaktflächen 114 umfassen. Der Chip 112 kann auf der Lötkontaktfläche 114B angebracht sein. Im fünften Beispiel umfasst die Lötkontaktfläche 114B nicht notwendigerweise ein Durchgangsloch, das die Möglichkeit einer Anschlussdrahtspitzenprüfung bereitstellt. Es versteht sich, dass es auch möglich sein kann, die Lötkontaktfläche 114B so zu entwerfen, dass ein Durchgangsloch bereitgestellt werden kann.
  • Es kann von der Art des Chips und von der Anzahl von elektrischen Anschlüssen am Chip sowie den notwendigen elektrischen Kontakten, die von durch Drahtbonden bereitgestellt werden, abhängen, ob ein Durchgangsloch auf einem Diepad bereitgestellt wird oder nicht.
  • Die Lötkontaktflächen 114A und 114C können jeweils ein Durchgangsloch 122A bzw. 122C umfassen. Eine Öffnung 124A kann über dem Durchgangsloch 122A angeordnet sein, und eine Öffnung 124C kann über dem Durchgangsloch 122C angeordnet sein. Die Öffnungen 124A,C können sich von einer Oberseite der Lötkontaktflächen 120A,C zu einer Oberseite der Ummantelung 110 erstrecken. Das Halbleitergehäuse 100 kann zwei unterschiedliche Dicken aufweisen. Eine erste Dicke t1 kann am Umfang der Ummantelung 110, einschließlich der Lötkontaktflächen 114A und 114C, bereitgestellt sein. Die Dicke einer Ummantelung 110 am Umfang über den Lötkontaktflächen 114A und 114C kann dann als Dicke t1 des Gehäuses minus der Dicke von Lötkontaktfläche 114A bzw. 114C definiert sein. Die Öffnungen 124A,C können in der Ummantelung 110 an einer Stelle mit der ersten Dicke t1 bereitgestellt sein und durch die Dicke von Ummantelung 110 verlaufen. Die weitere Dicke t2 des Halbleitergehäuses 100 kann in einem zentralen Bereich der Ummantelung 110 bereitgestellt sein. Die Dicke t2 im zentralen Bereich kann größer sein als die Dicke t1 im Umfang der Ummantelung 110.
  • Im Allgemeinen können die Öffnungen 124A,C eine Öffnungsbreite aufweisen, die zumindest so groß ist wie die Dicke der Ummantelung 110, durch welche sich die Öffnungen 124A,C erstrecken. Mit anderen Worten kann die Öffnungsbreite zumindest so groß sein wie die Dicke der Ummantelung 110 über der jeweiligen Lötkontaktfläche. Die Dicke der Ummantelung kann durch die Dicke t1 des Gehäuses 100 minus einer Dicke der Lötkontaktfläche gegeben sein.
  • Durch Verringerung der Dicke des Gehäuses von einer Dicke t2 zu einer Dicke t1 können die Öffnungen 124A,C kleiner sein, während gleichzeitig eine optische Prüfung der Durchgangslöcher ermöglicht wird. Die Breite der Öffnungen 124A,C ist im vorliegenden Beispiel größer als die Breite der Durchgangslöcher 122A,C dargestellt. Die Breite der Öffnungen 124A,C kann zumindest so groß sein wie eine Breite der Durchgangslöcher 122A, C.
  • 5B zeigt, dass das Halbleitergehäuse 100 gemäß dem fünften Beispiel mit z.B. vierundzwanzig Öffnungen 124 und demgemäß mit z.B. vierundzwanzig Durchgangslöchern 122 versehen sein kann, die durch optische Mittel von oberhalb der Ummantelung geprüft werden können, wenn das Halbleitergehäuse gelötet werden kann, z.B. auf eine PCB. Ein Außenbereich 130 des Gehäuses 100 kann eine erste Dicke t1 aufweisen, während ein Innenbereich 132 eine zweite Dicke t2 aufweisen kann. Die beiden Bereiche mit unterschiedlicher Dicke können durch eine Steigung 134 verbunden sein.
  • 6A und 6B zeigen ein sechstes Beispiel. 6B ist ein Grundriss eines Halbleitergehäuses 200, während 6A eine Querschnittsansicht eines Halbleitergehäuses 200 entlang einer Linie C-C' in 6B ist. Die in 6A gezeigte Querschnittsansicht des Halbleitergehäuses 200 ist ähnlich wie die in 5A gezeigte Querschnittsansicht des Halbleitergehäuses 100. Die Bezugszeichen für die Bauteile in 6A sind im Vergleich zu den Bezugszeichen, die in 5A verwendet werden, um 100 erhöht. Die Erläuterungen bezüglich der Lötkontaktflächen 214, der Durchgangslöcher 222, des Chips 212 und der Drahtverbindungen 216 sowie der Öffnungen 224 und der Ummantelung 210 sind die gleichen wie für 5A.
  • Das sechste Beispiel unterscheidet sich vom fünften Beispiel durch die Anzahl an bereitgestellten Durchgangslöchern. Der Grundriss des erfindungsgemäßen Halbleitergehäuses 200 in 6B zeigt zwanzig Kontaktflächen mit Durchgangslöchern. In der Tat können Kontakte in den Ecken eines Halbleitergehäuses häufiger schlechte Zuverlässigkeit aufweisen, da eine Wölbung aufgrund von beispielsweise Wärmebeanspruchung an den Ecken stärker ist. Die Ecken können einen größeren Abstand vom so genannten neutralen Punkt eines Gehäuses aufweisen. Da die Durchgangslöcher eine optische Prüfung von Lötverbindungen ermöglichen, die sich nicht notwendigerweise an einem Rand eines Halbleitergehäuses befinden, kann es möglich sein, Lötkontaktflächen in der Mitte der Ummantelung zu entwerfen und die Gehäuseecken nicht für Lötkontaktflächen zu verwenden. Dies ist durch das sechste Beispiel gezeigt, obwohl das sechste Beispiel keine zusätzlichen Kontaktflächen in einem Innenbereich umfasst.
  • Das Halbleitergehäuse 200 kann zwei unterschiedliche Dicken t1 und t2 aufweisen, wobei die erste Dicke t1 an einem Umfang der Ummantelung vorliegt und die zweite Dicke t2 in einem zentralen Bereich vorliegt. Das Halbleitergehäuse 200 unterscheidet sich ferner darin vom Halbleitergehäuse 100, dass nur vier Öffnungen 224A, 224B, 224C und 224D bereitgestellt sind. Jede der Öffnungen 224A bis 224D kann sich durch eine erste Dicke der Ummantelung 210 am Umfang erstrecken, d.h. in einem Teil des Gehäuses mit der ersten Dicke t1, die kleiner sein kann als die zweite Dicke t2 in einem zentralen Bereich der Ummantelung 210. Jede der Öffnungen 224A,B,C und D erstreckt sich über wenigstens zwei, hier fünf Durchgangslöcher durch die erste Dicke der Ummantelung. Mit anderen Worten ermöglicht jede Öffnung 224A,B,C und D eine optische Prüfung von fünf Durchgangslöchern. Die Öffnungen 224A,B,C und D können eine im Allgemeinen längliche Form aufweisen. Die Öffnungen 224 können eine Länge aufweisen, die etwa 5- bis 10-mal so groß ist wie die Breite der Öffnungen 224. Die Bereitstellung einer Öffnung für eine Vielzahl von Durchgangslöchern, und genauer gesagt für zumindest zwei Durchgangslöcher, kann die Wirkung haben, dass die Ummantelung am Ende des Formverfahrens leichter aus einer Formhöhlung herauslösbar ist. Die Formlösekraft kann so verringert werden. Es versteht sich, dass das sechste Beispiel nur eine mögliche Anordnung der Öffnungen zeigt, und dass die Öffnung 224A beispielsweise auch in zwei separate Öffnungen unterteilt sein kann. Beim Entwurf der Öffnungen kann die Formlösekraft sowie die gewünschte Wölbungsverringerung berücksichtigt werden.
  • 7A und 7B zeigen ein siebtes Beispiel. 7B ist ein Grundriss eines nicht erfindungsgemäßen Halbleitergehäuses 300, während 7A eine Querschnittsansicht eines Halbleitergehäuses 300 entlang einer Linie D-D` in 7B ist. Das Halbleitergehäuse 300 kann eine Ummantelung 310, einen Chip 312 und Lötkontaktflächen 314A, 314B und 314C umfassen. Die Kontaktflächen 314A und 314C können mit Durchgangslöchern 322A und 322C versehen sein. Der Chip 312 kann eine Drahtverbindung mit den Lötkontaktflächen 314A bzw. 314C umfassen. Eine Öffnung 324A über dem Durchgangsloch 322A kann sich zu einer Seitenfläche der Halbleiterummantelung 310 erstrecken. Eine Öffnung 324C, die über dem Durchgangsloch 322C angeordnet ist, kann sich nicht erfindungsgemäß zu einer entgegengesetzten Seitenfläche der Ummantelung 310 erstrecken. Mit anderen Worten können die Öffnungen jeweils zu einer Seitenfläche der Ummantelung 310 hin offen sein. Das Gehäuse 300 kann drei unterschiedliche Dicken aufweisen. Ein erste Dicke t1 in einem Außenbereich kann gleich einer Dicke der Lötkontaktflächen 314A, 314C sein, eine zweite Dicke t2 in einem an den Außenbereich angrenzenden Bereich, die größer sein kann als die erste Dicke und eine dritte Dicke t3 in einem Innenbereich oder zentralen Bereich. Die dritte Dicke t3 kann größer als die erste Dicke t1 und größer als die zweite Dicke t2 sein. Die erste Dicke t1 kann kleiner als die zweite Dicke t2 sein.
  • Der Grundriss aus 7B zeigt, dass das Halbleitergehäuse 300 z.B. vierundzwanzig Durchgangslöcher 322 umfassen kann, die sich durch zwanzig Lötkontaktflächen 314 erstrecken. Da die erste Dicke t1 von Gehäuse 300 in einem Außenbereich gleich der Dicke der Lötkontaktflächen 314 ist, sind die Lötkontaktflächen 314 und somit die Durchgangslöcher 322 von oben direkt sichtbar. Tatsächlich kann eine Öffnung 324 eine Form eines Rahmens auf dem Außenbereich des Gehäuses 300 aufweisen. Die Öffnung 324 kann sich durch die erste Dicke der Ummantelung 310 über den Lötkontaktflächen erstrecken, die gleich der ersten Dicke t1 des Gehäuses minus der Dicke der Lötkontaktflächen ist. Da die erste Dicke t1 gleich der Dicke der Lötkontaktflächen ist, ist die Dicke der Ummantelung 310 über den Lötkontaktflächen Null. Die Dicke der Ummantelung, d.h. der Formverbindung, ist gleich der Dicke der Lötkontaktflächen zwischen zwei benachbarten Lötkontaktflächen. Die Öffnung 324 kann eine optische Prüfung der Durchgangslöcher 322 ermöglichen und außerdem Zugang zu den Lötkontaktflächen 314 von oberhalb der Ummantelung bereitstellen. Die Öffnungen 324 können einen elektrischen Kontakt mit den Lötkontaktflächen 314 von oberhalb ermöglichen, was die Möglichkeit der Durchführung elektrischer Tests von der Gehäuseoberseite bereitstellt. Elektrische Tests können so möglich sein, sobald das Gehäuse auf beispielsweise eine PCB gelötet ist. Die rahmenartige Öffnung 324 kann zwei Wirkungen vereinigen, optische Lötverbindungsprüfung durch die Durchgangslöcher 322 und elektrische Tests an den unbedeckten Lötkontaktflächen 322. Gleichzeitig kann die restliche Formverbindung der Ummantelung 310 zwischen zwei benachbarten Lötkontaktflächen, die mit dem Bezugszeichen 326 versehen ist, die Ummantelungsstabilität im Vergleich zu einem bedrahteten Gehäuse erhöhen.
  • 8 zeigt in einem Grundriss ein erfindungsgemäßes Halbleitergehäuse 400 eines achten Beispiels. Das Halbleitergehäuse 400 kann z.B. vierundzwanzig Durchgangslöcher 422 umfassen, die eine optische Prüfung der Lötverbindungen von z.B. vierundzwanzig Lötkontaktflächen 414 ermöglichen. Die Durchgangslöcher 422 sind durch Öffnungen 424, die sich durch die Dicke der Ummantelung 410 erstrecken, für eine optische Prüfung zugänglich. Das achte Beispiel zeigt, dass die Öffnungen so gewählt werden können, dass Formlösekraftanforderungen und/oder Wölbungskoeffizientenanforderungen erfüllt werden. Die Öffnungen 424 können unabhängig von der Form und Ausrichtung der Lötkontaktflächen 414 sein. Im achten Beispiel können vier Öffnungen 424A im Allgemeinen kreisförmige Öffnungen sein, wie sie beispielsweise auch in 5B dargestellt sind, wobei jede über nur einem Durchgangsloch angeordnet sein kann. In dem Beispiel aus 8 können vier Öffnungen 424B eine längliche Form aufweisen und sich jeweils über zwei Durchgangslöcher erstrecken. Vier Öffnungen 424C können sich jeweils über drei Durchgangslöcher erstrecken. Die Durchgangslöcher können entlang zweier konzentrischer Rechtecke angeordnet sein, die durch gestrichelte Linie angezeigt sind. Das achte Beispiel zeigt, dass für eine optische Anschlussdrahtspitzenprüfung gegebenenfalls nicht mehr Lötkontaktflächen erforderlich sind, die um einen Umfang eines Halbleitergehäuses angeordnet sind.
  • Es versteht sich, dass die verschiedenen Beispiele, die hierin beschrieben sind, miteinander kombiniert werden können. Außerdem kann es möglich sein, in jedem beliebigen der vorgenannten Beispiele mehr als ein Durchgangsloch für eine Lötkontaktfläche bereitzustellen.
  • 9 zeigt ein Flussdiagramm, das ein nicht erfindungsgemäßes Verfahren zur Herstellung eines Halbleitergehäuses, wie es in 1 bis 8 dargestellt ist, spezifiziert. Ein Leiterrahmen kann bereitgestellt werden, der zumindest eine Lötkontaktfläche umfasst. Ein Leiterrahmen kann eine Vielzahl von Lötkontaktflächen umfassen. Eine Lötkontaktfläche kann die Lötkontaktflächen für ein einzelnes Halbleitergehäuse umfassen. In bestimmten Beispielen kann ein Leiterrahmen eine Mehrzahl von Lötkontaktflächen für eine Mehrzahl von Halbleitergehäusen umfassen.
  • Die zumindest eine Lötkontaktfläche oder die Mehrzahl von Lötkontaktflächen oder eine vorbestimmte Zahl von Lötkontaktflächen kann ein Durchgangsloch umfassen. Beispielsweise kann der Leiterrahmen aus Kupfer geformt sein. Der Leiterrahmen kann auch aus einem beliebigen anderen geeigneten Material geformt sein. Der Leiterrahmen kann vorplattiert sein, um eine lötbare Oberfläche bereitzustellen. Das zumindest eine Durchgangsloch kann eine Innenfläche aufweisen, die ebenfalls vorplattiert sein kann.
  • Der Leiterrahmen kann auf dem Boden einer Gussform (engl. casting mold) angeordnet sein. So kann die Lötkontaktfläche oder die Vielzahl von Lötkontaktflächen an einer Unterseite des fertiggestellten Halbleitergehäuses sein.
  • Ein Gusskern (engl. casting core) kann auf dem zumindest einen Durchgangsloch angeordnet sein. Im Falle einer Vielzahl von Durchgangslöchern können die Gusskerne zum Bedecken der unterschiedlichen Durchgangslöcher miteinander verbunden sein. Die separaten Gusskerne können miteinander außerhalb des endgültigen Halbleitergehäuses verbunden sein, sodass separate Öffnungen für jedes Durchgangsloch bereitgestellt werden, oder sie können so miteinander verbunden sein, dass ein Gusskern eine Vielzahl von Durchgangslöchern innerhalb des späteren Halbleitergehäuses bedecken kann.
  • Der Gusskern kann das Durchgangsloch verschließen, über dem er angeordnet ist. Der Gusskern kann von einem Gussfilm bedeckt sein. Filmgestütztes Formen kann einen Film auf der Gussform erfordern. Ein Gusskern, der von einem Film bedeckt ist, kann das Durchgangsloch sicher verschließen, sodass keine Formverbindung in das Durchgangsloch eintreten kann.
  • Eine Ummantelung kann um den Leiterrahmen und den Gusskern in der Gussform geformt werden. Das Formverfahren kann beispielsweise ein Spritzpressverfahren sein.
  • Wenn ein Leiterrahmen verwendet wird, der Lötkontaktflächen für eine Vielzahl von Halbleitergehäusen umfassen kann, kann ein Trennvorgang nach dem Formen durchgeführt werden.
  • Nachstehendes trifft auf weitere Beispiele zu. Beispiel 1 ist ein Verfahren zur Herstellung eines Halbleitergehäuses. Das Verfahren kann einen Vorgang zur Bereitstellung eines Leiterrahmens umfassen, der zumindest eine Lötkontaktfläche umfasst, wobei die Lötkontaktfläche ein Durchgangsloch umfasst. Das Verfahren kann ferner einen Vorgang des Anordnens des Leiterrahmens unten in einer Gussform umfassen. Das Verfahren kann ferner einen Vorgang des Anordnens eines Gusskerns auf dem Durchgangsloch umfassen, wobei der Gusskern das Durchgangsloch verschließt. Das Verfahren kann ferner einen Vorgang des Formens einer Ummantelung um den Leiterrahmen und den Gusskern in der Gussform umfassen.
  • In Beispiel 2 kann der Gegenstand aus Beispiel 1 gegebenenfalls umfassen, dass das Formen der Ummantelung unter Verwendung von filmgestütztem Formen durchgeführt wird.
  • In Beispiel 3 kann der Gegenstand aus Beispiel 1 gegebenenfalls umfassen, dass der Leiterrahmen zumindest zwei Lötkontaktflächen umfasst, wobei jede Lötkontaktfläche ein Durchgangsloch umfasst, und der Gusskern die zumindest zwei Durchgangslöcher bedeckt.
  • Beispiel 4 ist ein Halbleitergehäuse, das eine Ummantelung umfassen kann, die eine Oberseite und eine Unterseite, die der Oberseite entgegengesetzt ist, umfasst. Das Halbleitergehäuse kann ferner eine Lötkontaktfläche umfassen, die innerhalb der Unterseite der Ummantelung angeordnet ist, wobei die Lötkontaktfläche ein Durchgangsloch umfasst, das eine Seitenwand umfasst, die konfiguriert ist, um eine lötbare Oberfläche für ein Lot innerhalb des Durchgangslochs bereitzustellen. Das Halbleitergehäuse kann ferner einen Öffnung umfassen, die sich von der Lötkontaktfläche zur Oberseite der Ummantelung erstreckt, wobei die Öffnung konfiguriert ist, um eine optische Sicht auf das Durchgangsloch von der Oberseite der Ummantelung bereitzustellen.
  • In Beispiel 5 kann der Gegenstand aus Beispiel 4 gegebenenfalls umfassen, dass das Durchgangsloch konfiguriert ist, um einen Sperrmechanismus für das Lot innerhalb des Durchgangslochs bereitzustellen.
  • In Beispiel 6 kann der Gegenstand aus Beispiel 4 gegebenenfalls umfassen, dass das Halbleitergehäuse zumindest zwei Lötkontaktflächen umfasst, wobei jede Lötkontaktfläche ein Durchgangsloch umfasst, und wobei die Öffnung konfiguriert ist, um eine optische Sicht auf die zumindest zwei Durchgangslöcher bereitzustellen.
  • In Beispiel 7 kann der Gegenstand aus Beispiel 4 gegebenenfalls umfassen, dass die Ummantelung eine Dicke umfasst, und eine Breite der Öffnung weist etwa denselben Wert auf wie die Dicke in einer Umgebung der Öffnung, wobei die Dicke der Ummantelung in der Umgebung der Öffnung verringert ist.
  • Die Offenbarung wurde zwar unter Bezugnahme auf eine oder mehrere Ausführungsformen veranschaulicht und beschrieben, es können aber Änderungen und/oder Modifikationen an den veranschaulichten Beispielen vorgenommen werden. Insbesondere in Bezug auf verschiedene Funktionen, die von den oben beschriebenen Strukturen ausgeführt werden, sind die Bezeichnungen (einschließlich ein Verweis auf ein „Mittel“), die zur Beschreibung solcher Strukturen verwendet werden, so zu verstehen, dass sie, sofern nicht anders angegeben, beliebigen Strukturen entsprechen, welche die spezifizierte Funktion der beschriebenen Struktur ausüben (d.h. funktional äquivalent sind) , auch wenn sie nicht strukturell äquivalent zu den offenbarten Strukturen sind, welche die Funktion in den hierin veranschaulichten beispielhaften Ausführungsformen der Offenbarung ausführen.
  • Es mag ein bestimmtes/r Merkmal oder Aspekt der Offenbarung nur in Bezug auf eine von mehreren Ausführungsformen offenbart worden sein, aber solch ein Merkmal oder Aspekt kann je nach Wunsch oder wenn für eine gegebene oder bestimmte Anwendung von Vorteil mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Ausführungsformen kombiniert werden. Außerdem sind die Bezeichnungen „einschließen“, „aufweisen“, „mit“ oder andere Varianten davon, wenn sie entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet werden, auf ähnliche Weise wie die Bezeichnung „umfassen“ einschließend zu verstehen. Außerdem ist die Bezeichnung „beispielhaft“ lediglich als ein Beispiel zu verstehen, und nicht als bestes oder optimales. Außerdem sei darauf hingewiesen, dass hierin dargestellte Merkmale und/oder Elemente der Einfachheit und des einfacheren Verständnisses halber mit bestimmten Abmessungen in Bezug zueinander dargestellt sind und dass tatsächliche Abmessungen sich von den hierin dargestellten unterscheiden können.

Claims (16)

  1. Halbleitergehäuse (200), aufweisend: eine Ummantelung (210), die eine Unterseite und eine Oberseite aufweist; und eine Lötkontaktfläche (214), die in der Unterseite der Ummantelung (210) angeordnet ist, wobei die Lötkontaktfläche (214) ein lötbares Durchgangsloch (222) aufweist, und wobei die Ummantelung (210) eine Öffnung (224) aufweist, die sich vom Durchgangsloch (222) zur Oberseite der Ummantelung (210) erstreckt und seitlich vollständig von der Ummantelung (210) umschlossen ist, wobei das Halbleitergehäuse ferner zumindest zwei Lötkontaktflächen (214) aufweist, wobei jede Lötkontaktfläche (214) ein Durchgangsloch (222) aufweist, wobei die Öffnung (224) dazu ausgelegt ist, eine optische Sicht auf die zumindest zwei Durchgangslöcher (222) bereitzustellen.
  2. Halbleitergehäuse (200) nach Anspruch 1, wobei ein Vorsprung (46) in einen Innenteil der Durchgangslöcher (222) vorspringt, wobei der Vorsprung (46) von jedem Ende der Durchgangslöcher (222) beabstandet angeordnet ist.
  3. Halbleitergehäuse (200) nach Anspruch 2, wobei der Vorsprung (46) durch einen Ätzvorgang zur Ausformung der Durchgangslöcher (222) geformt wird.
  4. Halbleitergehäuse (200) nach einem der vorhergehenden Ansprüche, wobei die Lötkontaktflächen (214), die die Durchgangslöcher (222) aufweisen, vorplattiert sind.
  5. Halbleitergehäuse (200) nach einem der vorhergehenden Ansprüche, wobei eine Breite der Durchgangslöcher (222) die Hälfte einer Breite der Lötkontaktflächen (214) ist.
  6. Halbleitergehäuse (200) nach einem der vorhergehenden Ansprüche, wobei sich eine Breite der Öffnung (224) parallel zu den Lötkontaktflächen (214) erstreckt und einen Teil der Lötkontaktflächen (214) freilegt.
  7. Halbleitergehäuse (200) nach einem der vorhergehenden Ansprüche, wobei das Halbleitergehäuse (200) eine erste Dicke (t1) in der Umgebung der Öffnung (224) und eine zweite Dicke (t2), die größer ist als die erste Dicke (t1), aufweist.
  8. Halbleitergehäuse (200) nach einem der vorhergehenden Ansprüche, wobei die Lötkontaktfläche (214) von jeder Seitenfläche der Ummantelung (210) beabstandet angeordnet ist.
  9. Halbleitergehäuse (200) nach einem der vorhergehenden Ansprüche, wobei eine der Lötkontaktflächen (214) ein Diepad aufweist, wobei das Halbleitergehäuse (200) ferner einen Chip (212) aufweist, der an einer Oberseite des Diepad angebracht ist, und wobei der angebrachte Chip (212) vom Durchgangsloch (222) des Diepads und von der Öffnung (224) beabstandet angeordnet ist.
  10. Halbleitergehäuse (200) nach einem der vorhergehenden Ansprüche, wobei die Durchgangslöcher (222) eine Seitenwand aufweisen, die dazu ausgelegt ist, eine lötbare Oberfläche für ein Lot innerhalb der Durchgangslöcher (222) bereitzustellen.
  11. Halbleitergehäuse (200) nach Anspruch 10, wobei die Durchgangslöcher (222) dazu ausgelegt sind, einen Sperrmechanismus für das Lot innerhalb der Durchgangslöcher (222) bereitzustellen.
  12. Halbleitergehäuse (200), aufweisend: eine Ummantelung (210); zumindest eine Zuleitung mit einer Lötoberfläche, die dazu ausgelegt ist, an eine externe Kontaktfläche unterhalb der Ummantelung (210) gelötet zu werden, wobei die zumindest eine Zuleitung ein lotbenetzbares Durchgangsloch (222) aufweist, das in der Lötoberfläche angeordnet ist; und eine Öffnung (224), wobei das Halbleitergehäuse (200) einen Bereich mit einer ersten Dicke (t1) aufweist, und wobei sich die Öffnung (224) durch die Ummantelung über dem Durchgangsloch (222) im Bereich der ersten Dicke (t1) erstreckt und seitlich vollständig von der Ummantelung (210) umschlossen ist, wobei das Halbleitergehäuse ferner zumindest eine zweite Lötoberfläche aufweist, die ein zweites lotbenetzbares Durchgangsloch (222) aufweist, wobei die Öffnung (224) dazu ausgelegt ist, eine optische Sicht auf die zumindest zwei Durchgangslöcher (222) bereitzustellen.
  13. Halbleitergehäuse (200) nach Anspruch 12, wobei das Halbleitergehäuse (200) ferner eine zweite Dicke (t2) aufweist, die größer ist als die erste Dicke (t1).
  14. Halbleitergehäuse (200) nach Anspruch 12 oder 13, wobei eine Breite der Durchgangslöcher (222) kleiner ist als eine Breite der Öffnung (224).
  15. Halbleitergehäuse (200), aufweisend: einen Halbleiterchip (212); einen Leiterrahmen (214), der zumindest zwei Lötkontaktflächen (214) aufweist, wobei die zumindest zwei Lötkontaktflächen (214) jeweils eine Lötoberfläche aufweisen, die dazu ausgelegt ist, das Halbleitergehäuse (200) auf einen Träger zu löten; und eine Ummantelung (210), die auf den Leiterrahmen geformt ist, wobei die Ummantelung (210) den Halbleiterchip (212) und die Lötkontaktflächen (214) einschließt, wobei die Lötkontaktflächen (214) jeweils ein Durchgangsloch (222) aufweisen und die Ummantelung (210) eine Öffnung (224) aufweist, die oberhalb der Durchgangslöcher (222) angeordnet ist, wobei sich die Öffnung (224) durch die Ummantelung (210) erstreckt und seitlich vollständig von der Ummantelung (210) umschlossen ist, wobei die Öffnung (224) dazu ausgelegt ist, eine optische Sicht auf die zumindest zwei Durchgangslöcher (222) bereitzustellen.
  16. Halbleitergehäuse (200) nach Anspruch 15, wobei eine Breite der Durchgangslöcher (222) die Hälfte einer Breite der Lötkontaktflächen (214) ist, und eine Breite der Öffnung (224) so bestimmt ist, dass eine optische Sicht der Durchgangslöcher (222) möglich ist.
DE102014117337.6A 2013-11-27 2014-11-26 Halbleitergehäuse Active DE102014117337B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/091,545 US9484278B2 (en) 2013-11-27 2013-11-27 Semiconductor package and method for producing the same
US14/091,545 2013-11-27

Publications (2)

Publication Number Publication Date
DE102014117337A1 DE102014117337A1 (de) 2015-05-28
DE102014117337B4 true DE102014117337B4 (de) 2021-09-23

Family

ID=53045656

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014117337.6A Active DE102014117337B4 (de) 2013-11-27 2014-11-26 Halbleitergehäuse

Country Status (3)

Country Link
US (1) US9484278B2 (de)
CN (1) CN104681529B (de)
DE (1) DE102014117337B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016105581A1 (de) * 2016-03-24 2017-09-28 Infineon Technologies Ag Umleiten von Lotmaterial zu einer visuell prüfbaren Packungsoberfläche
DE102017223517A1 (de) * 2017-12-21 2019-06-27 Robert Bosch Gmbh Halbleiterbauteil mit einem Durchbruch zur optischen Kontrolle
US20190252256A1 (en) * 2018-02-14 2019-08-15 Nxp B.V. Non-leaded device singulation
JP7114537B2 (ja) * 2019-09-13 2022-08-08 株式会社東芝 半導体検査装置及び半導体装置の検査方法
DE102020000100A1 (de) * 2020-01-10 2021-07-15 Tdk-Micronas Gmbh Gehäustes IC-Bauelement
JP7442333B2 (ja) * 2020-02-12 2024-03-04 エイブリック株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608265A (en) 1993-03-17 1997-03-04 Hitachi, Ltd. Encapsulated semiconductor device package having holes for electrically conductive material
JP2007055889A (ja) 2005-07-22 2007-03-08 Vermont 赤色ガラス、赤色ガラスを製造する方法、並びにそのガラスで得られる着色電球及び管
JP2011192820A (ja) 2010-03-15 2011-09-29 Sanken Electric Co Ltd モールドパッケージの製造方法及びモールドパッケージ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
GB2392778A (en) * 2002-09-04 2004-03-10 Atlantic Technology Quad flat pack terminals
TW200418149A (en) * 2003-03-11 2004-09-16 Siliconware Precision Industries Co Ltd Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
US8115285B2 (en) * 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US8604596B2 (en) * 2011-03-24 2013-12-10 Stats Chippac Ltd. Integrated circuit packaging system with locking interconnects and method of manufacture thereof
US9331007B2 (en) * 2012-10-16 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming conductive ink layer as interconnect structure between semiconductor packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608265A (en) 1993-03-17 1997-03-04 Hitachi, Ltd. Encapsulated semiconductor device package having holes for electrically conductive material
JP2007055889A (ja) 2005-07-22 2007-03-08 Vermont 赤色ガラス、赤色ガラスを製造する方法、並びにそのガラスで得られる着色電球及び管
JP2011192820A (ja) 2010-03-15 2011-09-29 Sanken Electric Co Ltd モールドパッケージの製造方法及びモールドパッケージ

Also Published As

Publication number Publication date
CN104681529A (zh) 2015-06-03
US20150145109A1 (en) 2015-05-28
DE102014117337A1 (de) 2015-05-28
US9484278B2 (en) 2016-11-01
CN104681529B (zh) 2017-11-14

Similar Documents

Publication Publication Date Title
DE102014117337B4 (de) Halbleitergehäuse
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE2931449C2 (de)
DE102012215705B4 (de) Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
DE10066443B4 (de) Halbleitervorrichtung mit Abstrahlungsbauteilen
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE102005050330A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102011056187A1 (de) Magnetfeld-Stromsensoren
DE102009008738A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102009010199B4 (de) Halbleiterpackage mit Formschlossentlüftung und Verfahren zu dessen Hersstellung
DE102013113186A1 (de) Halbleiterpackages, Systeme und Verfahren für deren Ausbildung
DE112018007457T5 (de) Halbleitervorrichtung
DE102014116379A1 (de) Verfahren zum elektrischen isolieren gemeinsam benutzter zuleitungen eines leiterrahmenstreifens
DE102014223863B4 (de) Leistungshalbleitereinrichtungen
DE102018211802A1 (de) Befestigungsanordnung für lichtemittierende Elemente und Verfahren zur Herstellung derselben
WO2017046257A1 (de) Optoelektronisches bauelement
DE202011051190U1 (de) Sensorbaustein
DE102019119371A1 (de) Bauteil und verfahren zur herstellung eines bauteils
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE102015118631B4 (de) Verfahren zur Ausbildung und zur Verarbeitung von Leiterrahmenstreifen mit Formmassekanälen und Gehäuseanordnungen diese umfassend
DE102020106247A1 (de) Leadframe-stabilisator für verbesserte leiterplanarität
DE102015113287A1 (de) Geformtes Flipchip-Halbleitergehäuse
DE102017209904B4 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
DE102020117341A1 (de) Gehäuse-leiter-design mit rillen für verbesserte dammbalkentrennung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final