DE102017223517A1 - Halbleiterbauteil mit einem Durchbruch zur optischen Kontrolle - Google Patents

Halbleiterbauteil mit einem Durchbruch zur optischen Kontrolle Download PDF

Info

Publication number
DE102017223517A1
DE102017223517A1 DE102017223517.9A DE102017223517A DE102017223517A1 DE 102017223517 A1 DE102017223517 A1 DE 102017223517A1 DE 102017223517 A DE102017223517 A DE 102017223517A DE 102017223517 A1 DE102017223517 A1 DE 102017223517A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor component
solder
breakthrough
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017223517.9A
Other languages
English (en)
Inventor
Matthias Lausmann
Guenter Gera
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102017223517.9A priority Critical patent/DE102017223517A1/de
Priority to PCT/EP2018/082863 priority patent/WO2019120913A1/de
Publication of DE102017223517A1 publication Critical patent/DE102017223517A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75253—Means for applying energy, e.g. heating means adapted for localised heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H01L2224/75263—Laser in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8136—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/81365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Abstract

Die Erfindung betrifft ein Halbleiterbauteil. Das Halbleiterbauteil weist elektrische Anschlüsse auf, welche jeweils zum Verlöten mit einem Schaltungsträger ausgebildet sind. Das Halbleiterbauteil weist einen Halbleiter, insbesondere einen Halbleiter-Chip, auf. Das Halbleiterbauteil weist auch eine Anschlussfläche auf, wobei an der Anschlussfläche eine Mehrzahl elektrischer Anschlüsse ausgebildet sind. Die Anschlüsse weisen jeweils eine zum Verlöten, insbesondere Reflow-Verlöten ausgebildete Kontaktfläche auf. Erfindungsgemäß weist das Halbleiterbauteil wenigstens einen Durchbruch auf, welcher sich zwischen der Kontaktfläche und einer zur Anschlussfläche gegenüberliegenden Oberfläche des Halbleiterbauteils erstreckt. Der Durchbruch ist derart ausgebildet, dass eine Lotstelle im Bereich des Anschlusses durch den Durchbruch hindurch von außen optisch erfasst werden kann.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Halbleiterbauteil. Das Halbleiterbauteil weist elektrische Anschlüsse auf, welche jeweils zum Verlöten mit einem Schaltungsträger ausgebildet sind. Das Halbleiterbauteil weist einen Halbleiter, insbesondere einen Halbleiter-Chip, auf. Das Halbleiterbauteil weist auch eine Anschlussfläche auf, wobei an der Anschlussfläche eine Mehrzahl elektrischer Anschlüsse ausgebildet sind. Die Anschlüsse weisen jeweils eine zum Verlöten, insbesondere Reflow-Verlöten ausgebildete Kontaktfläche auf.
  • Aus der JP11121648A ist ein BGA-Halbleiterbauteil bekannt, welches mit einer Leiterplatte verlötet werden kann, wobei die Leiterplatte wenigstens ein Durchgangsloch aufweist, welches mit einer Position eines zweiten elektrischen Anschlusses übereinstimmt, sodass ein geschmolzener Zustand eines elektrischen Verbindungsmittels durch das Durchgangsloch von einer Rückseite der Leiterplatte bestätigt werden kann.
  • Offenbarung der Erfindung
  • Erfindungsgemäß weist das Halbleiterbauteil wenigstens einen Durchbruch auf, welcher sich zwischen der Kontaktfläche und einer zur Anschlussfläche gegenüberliegenden Oberfläche des Halbleiterbauteils erstreckt. Der Durchbruch ist derart ausgebildet, dass eine Lotstelle im Bereich des Anschlusses durch den Durchbruch hindurch von außen optisch erfasst werden kann.
  • Dadurch kann das Halbleiterbauteil vorteilhaft selbst einer automatisierten optischen Kontrolle, auch AOI-Inspektion (AOI = Automatische-Optische-Inspektion) genannt, unterzogen werden.
  • In einer bevorzugten Ausführungsform weist das Halbleiterbauteil ein Substrat auf, wobei der Halbleiter mit dem Substrat verbunden ist, insbesondere lötverbunden ist. Bevorzugt ist der wenigstens eine Durchbruch in dem Substrat ausgebildet. Das Substrat ist beispielsweise durch eine Leiterplatte gebildet. Die Leiterplatte weist bevorzugt eine elektrisch isolierende Schicht, insbesondere Prepreg-Schicht und eine elektrisch leitfähige Schicht, insbesondere Kupferschicht auf. Die Leiterplatte ist in einer anderen Ausführungsform durch eine mehrschichtig ausgebildete Multilayer-Leiterplatte mit wenigstens zwei elektrisch leitfähigen Schichten und wenigstens zwei elektrisch isolierenden Schichten gebildet. Das Substrat kann in einer anderen Ausführungsform ein keramischer Schaltungsträger sein, beispielsweise ein DBC-Schaltungsträger (DBC = Direct-Bonded-Copper), ein AMB-Schaltungsträger (AMB = Active-Metal-Brazed), ein LTCC-Schaltungsträger (LTCC = Low-Temperature-Cofired-Ceramics) oder ein HTCC-Schaltungsträger (HTCC = High-Temperature-Cofired-Ceramics) oder ein IMS-Substrat (IMS = Insulated-Metal-Substrate).
  • In einer bevorzugten Ausführungsform weist das Halbleiterbauteil einen Moldkörper auf, wobei der Halbleiter in den Moldkörper eingebettet ist. Der Durchbruch ist in dieser Ausführungsform bevorzugt in dem Moldkörper ausgebildet. Vorteilhaft kann eine Kontrolle der Lotverbindung an dem Halbleiterbauteil selbst durch den Moldkörper hindurch erfolgen, so dass das Halbleiterbauteil selbst bereits ein Kontrollmittel zur Lotstellenkontrolle aufweist.
  • In einer bevorzugten Ausführungsform ist das Halbleiterbauteil ein gehäuseloser Halbleiter, insbesondere Bare-Die. Bevorzugt ist der Durchbruch in dem Halbleiter, insbesondere Halbleitermaterial ausgebildet. Vorteilhaft kann so der Halbleiter selbst unmittelbar nach dem Verlöten optisch kontrolliert werden. Im Fehlerfall kann das Bauteil aussortiert werden, so dass weitere Fertigungsschritte entfallen können.
  • Das Halbleiterbauteil ist in einer bevorzugten Ausführungsform ein LGA-Bauteil (LGA = Land-Grid-Array), oder ein QFN-Halbleiterbauteil (QFN) = Quad-Flat-Noleads). Vorteilhaft kann so ein elektrischer Anschluss am Bauteil selbst auf seine korrekte Verlötung hin insbesondere durch eine Erfassungsvorrichtung, optisch überprüft werden.
  • In einer bevorzugten Ausführungsform weist der Durchbruch eine Durchbruchwand auf, wobei an der Durchbruchwand des Durchbruchs eine Metallschicht ausgebildet ist. Vorteilhaft kann in dem Durchbruch so verflüssigtes Lotmittel leicht in den Durchbruch - insbesondere durch Kapillarwirkung einer durch den Durchbruch gebildeten Kapillare - hineingezogen werden. Der Durchbruch ist so vorteilhaft von Lotmittel benetzbar ausgebildet.
  • In einer bevorzugten Ausführungsform weist der Durchbruch zur Kontaktfläche hin einen abnehmenden, bevorzugt entlang einer Dickenerstreckung des Halbleiterbauteils gleichmäßig abnehmenden Durchmesser auf. Weiter bevorzugt ist durch den Durchbruch mit abnehmendem Durchmesser ein Kegel, insbesondere Spitzkegel, gebildet. Der so ausgebildete Durchbruch weist bevorzugt eine trapezförmige Längsschnittform auf. Die Trapezform kann in einer Variante gestuft ausgebildet sein, so dass der Durchbruch eine Art gestufte Pyramidenform bildet. Dadurch kann das Lot bis zu wenigstens einer Pyramidenstufe aufsteigen, wonach der Lotfluss mit abnehmenden Kapillareffekt bei einer Stufe gestoppt werden kann. Dadurch kann vorteilhaft eine optische Kontrolle bei einer so vorbestimmten Lotfüllung im Durchbruch erleichtert werden.
  • Vorteilhaft kann mittels eines so ausgebildeten Durchbruchs die Kapillarwirkung nur bis zu einer bestimmten Längenerstreckung des Durchbruchs ausgebildet sein, sodass das verflüssigte Lotmittel den Durchbruch nicht vollständig ausfüllen kann. Vorteilhaft kann so nur ein bestimmter Teil des Lotmittels von der Lotstelle mittels des Durchbruchs abgesaugt werden, sodass die Lotstelle vorteilhaft nicht leergesaugt werden kann.
  • Weiter vorteilhaft kann durch den so ausgebildeten, konisch geformten Durchbruch ein Trichter gebildet sein, welcher auf die Trichtermündung, und so auf die Lotstelle treffende elektromagnetische Strahlen - nach Art eines Hohlspiegels - reflektieren kann, und so eine optische Inspektion, insbesondere durch eine Inspektionsvorrichtung, erleichtern kann.
    Es wurde nämlich erkannt, dass die Lotstelle mittels des so gebildeten Trichters, insbesondere Spiegeltrichters, aus zueinander verschiedenen Betrachtungswinkeln her leicht erfasst werden kann. Vorteilhaft kann nämlich mit der so gebildeten Ausführungsform des Durchbruchs eine Durchbruchöffnung, welche zur Anschlussfläche hinweist, sehr klein sein, beispielsweise kann die Trichtermündung einen Mündungsdurchmesser zwischen einem Zehntel und drei Zehntel Millimetern aufweisen, wogegen die Trichteröffnung zu einer Oberseite des Halbleiterbauteils hin einen größeren Durchmesser aufweisen kann, beispielsweise zwischen einem halben Millimeter und einem Millimeter, sodass die Lotstelle leicht von außen her erfasst werden kann. Bevorzugt beträgt ein Verhältnis der Öffnungsdurchmesser zwischen 1:2 und 1:4.
  • In einer bevorzugten Ausführungsform des Halbleiterbauteils ist ein Durchmesser des Durchbruchs kleiner ausgebildet als eine Dickenerstreckung des Schaltungsträgers. Vorteilhaft kann so eine hohe Anschlussdichte von zueinander benachbart angeordneten Anschlüssen gebildet sein.
  • Die Erfindung betrifft auch eine Kontaktanordnung mit einem Halbleiterbauteil gemäß der vorbeschriebenen Art. Die Kontaktanordnung weist dabei auch einen Schaltungsträger auf, welcher mit dem Halbleiterbauteil mittels eines Lotmittels lötverbunden ist. Das Halbleiterbauteil weist eine sich zwischen dem Schaltungsträger und dem Halbleiterbauteil erstreckende Lotverbindung auf, welche durch den Durchbruch hindurch insbesondere optisch erfasst werden kann. In einer anderen Ausführungsform kann das Lotmittel, insbesondere die Lotverbindung zwischen dem Schaltungsträger und dem Halbleiterbauteil, tastend, insbesondere mittels einer Tastspitze, erfasst werden.
  • Die Erfindung betrifft auch ein Verfahren zum Erfassen einer Lotverbindung. Bei dem Verfahren werden elektromagnetische Strahlen durch einen Durchbruch in einem Bauteil, insbesondere Halbleiterbauteil, hindurch wenigstens bis hin zu einer Anschlussfläche des Bauteils gesendet und von der Lotverbindung reflektierte elektromagnetische Strahlen erfasst. Weiter wird bei dem Verfahren in Abhängigkeit der erfassten reflektierten Strahlen ein Qualitätssignal erzeugt, das ein Vorhandensein und/oder eine Beschaffenheit der Lotverbindung repräsentiert. Vorteilhaft ist das elektronische Bauteil, insbesondere Halbleiterbauteil so auf eine optische Verbindungskontrolle bereits vorbereitet. Vorteilhaft braucht der Schaltungsträger so keine weiteren Durchgangsöffnungen zur optischen Kontrolle aufweisen, so dass ein Platz auf dem Schaltungsträger eingespart werden kann und so beispielsweise für elektronische Komponenten zur Verfügung steht.
  • In einer bevorzugten Variante des Verfahrens ist der Durchbruch trichterförmig ausgebildet. Die elektromagnetischen Strahlen werden auf eine Trichtermündung des Durchbruchs gesendet und treffen dort auf eine Lotverbindung. Die von der Lotverbindung reflektierten Strahlen erfahren an einer Wand des Durchbruchs, insbesondere an einer dort ausgebildeten Metallschicht, durch weitere Reflexion eine Strahlumlenkung. Das Qualitätssignal kann so zusätzlich in Abhängigkeit der an der Durchbruchwand, insbesondere der Metallschicht, reflektierten Strahlen erzeugt werden. Die optische Kontrolle kann so basierend auf einem größeren Leuchtfleck oder Strahlenfleck erfolgen als bei zylinderförmigem Durchbruch.
  • Die Erfindung wird nun im Folgenden anhand von Figuren und weiteren Ausführungsbeispielen beschrieben. Weitere vorteilhafte Ausführungsvarianten ergeben sich aus einer Kombination der in den abhängigen Ansprüchen und den in den Figuren beschriebenen Merkmalen.
    • 1 zeigt ein Ausführungsbeispiel für eine Kontaktanordnung 1 umfassend ein Halbleiterbauteil und einen mit dem Halbleiterbauteil lotverbundenen Schaltungsträger und ein Verfahren zum optischen Erfassen der Lotverbindung mittels einer Erfassungsvorrichtung.
  • 1 zeigt ein Ausführungsbeispiel für eine Kontaktanordnung 1 und ein Verfahren zum optischen Erfassen einer Lotstelle.
  • 1 zeigt auch eine Erfassungsvorrichtung 2 zum Erfassen einer Lotverbindung, welche einen Sender 3 für elektromagnetische Strahlen und einen Empfänger 4 für reflektierte elektromagnetische Strahlen aufweist. Die Erfassungsvorrichtung 2 weist auch eine Verarbeitungseinheit 5, insbesondere einen Mikroprozessor oder einen Mikrocontroller, auf, welche eingangsseitig mit dem Empfänger 4 und ausgangsseitig mit dem Sender 3 elektrisch verbunden ist. Der Empfänger 4 ist beispielsweise durch einen CCD-Detektor (CCD = Charge-Coupled-Device) gebildet. Der Sender 3 ist beispielsweise durch eine Lumineszenz-Diode oder durch einen Laser, insbesondere Halbleiter-Laser, gebildet.
  • Der Sender 3 ist ausgebildet, in Abhängigkeit eines von der Verarbeitungseinheit 5 erzeugten Steuersignals elektromagnetische Strahlen 36 zu erzeugen und diese ausgangsseitig auf ein Objekt, in diesem Ausführungsbeispiel ein elektronisches Bauelement 7, beispielsweise ein Halbleiter-Bauelement, zu senden. Der Sender 3 weist beispielsweise eine Lumineszenzdiode oder einen Halbleiterlaser auf. Von dem Bauelement 7 reflektierte elektromagnetische Strahlen, von denen ein elektromagnetisch reflektierter Strahl 37 beispielhaft gezeigt ist, können von dem Detektor 4 erfasst werden und von dem Detektor 4 ein das Objekt, insbesondere das Bauteil 7, repräsentierender Bilddatensatz oder ein Bildsignal erzeugt werden, welcher beziehungsweise welches von der Verarbeitungseinheit 5 empfangen werden kann.
  • Die Verarbeitungseinheit 5 ist ausgebildet, in dem Bilddatensatz wenigstens einen Durchbruch zu erfassen und im Bereich des erfassten Durchbruchs einen Reflexionsgrad für die elektromagnetischen Strahlen zu ermitteln und in Abhängigkeit des Reflexionsgrades, insbesondere einer Strahlstärke der reflektierten Strahlen, ein Ausgangssignal zu erzeugen, welches eine Qualität einer Lotverbindung im Bereich des Durchbruchs entspricht. Die elektromagnetischen Strahlen sind beispielsweise Infrarotstrahlen, Ultraviolettstrahlen oder sichtbare Lichtstrahlen. Eine Wellenlänge der Strahlen beträgt beispielsweise zwischen 200 Nanometer und 1300 Nanometer, im sichtbaren Wellenlängenbereich bevorzugt zwischen 400 und 800 Nanometer.
  • 1 zeigt auch einen Schaltungsträger 9, welcher mit dem Bauelement 7 mittels eines Lotmittels 15 lotverbunden ist. Der Schaltungsträger 9 weist eine elektrisch leitfähige Schicht, in diesem Ausführungsbeispiel einen Lotanschluss 12, und einen weiteren Lotanschluss 13 auf. Die Lotanschlüsse 12 und 13 sind beispielsweise durch ein Lotpad oder durch eine Leiterbahn gebildet.
  • Das Bauelement 7 weist in diesem Ausführungsbeispiel ein Substrat auf, welches in diesem Ausführungsbeispiel zwei Prepreg-Schichten 34 und 35 umfasst, welche einen Halbleiter-Chip 33 zwischeneinander einschließen. Der Halbleiter-Chip 33 ist so zwischen die Prepreg-Schichten 34 und 35 einlaminiert. Das Bauteil 7 kann neben den in 1 dargestellten Schichten 34 und 35 noch weitere Schichten aufweisen. Das Bauteil 7 kann beispielsweise durch ein SiP (SiP = System-In-Package) gebildet sein, ein BGA-Bauteil oder ein LGA-Bauteil.
  • Das Bauteil 7 weist eine Anschlussfläche 40 auf, welche zu dem Schaltungsträger 9 hingewandt ist. Das Bauteil 7 weist an der Anschlussfläche eine Mehrzahl von elektrischen Anschlüssen auf, von denen ein Anschluss 18 und ein Anschluss 19 beispielhaft dargestellt sind.
  • Der Anschluss 18, welcher in diesem Ausführungsbeispiel durch eine elektrisch leitfähige Schicht, insbesondere Kupferschicht, gebildet ist, weist eine Kontaktfläche 41 zum Lötverbinden mit dem Lotpad 12 des Schaltungsträgers 9 auf. Der elektrische Anschluss 19 ist zum Lötverbinden mit einem Lotpad 13 des Schaltungsträgers 9 ausgebildet. Die Lotstelle des Anschlusses 19 ist in diesem Ausführungsbeispiel fehlerhaft ausgebildet, ein mit dem Lotpad 13 verschmolzenes Lotmittel 14 kontaktiert dabei den Anschluss 19 nicht, sodass sich zwischen dem Lotmittel 14 und dem Anschluss 19 ein Spalt erstreckt.
  • Der elektrische Anschluss 18 ist - anders als der Anschluss 19 - mittels eines Lotmittels 15 mit dem Lotpad 12 des Schaltungsträgers 9 lotverbunden. Eine zum Verlöten ausgebildete Kontaktfläche 42 des Anschlusses 18 weist zum Schaltungsträger 9 hin und ist mit dem Lotmittel 15 stoffschlüssig lotverbunden.
  • Das Bauelement 7 weist einen Durchbruch 22 auf, welcher sich von einer zur Anschlussfläche 40 entgegengesetzten Seite entlang einer Dickenerstreckung 30 des Bauelements 7 hindurch bis zur Kontaktfläche 43 des Anschlusses 19 erstreckt. Die defekte Lotstelle kann durch den Durchbruch 22, welcher in diesem Ausführungsbeispiel zylinderförmig ausgebildet ist, optisch erfasst werden, beispielsweise durch die Erfassungsvorrichtung 2.
  • Das Bauelement 7 weist auch einen Durchbruch 21 auf, welcher sich von der zur Anschlussfläche 40 entgegengesetzten Seite des Bauelements 7 bis hin zur Kontaktfläche 42 und durch den elektrischen Anschluss 18 hindurch erstreckt, sodass das Lotmittel 15 in den Durchbruch 21 mittels eines Kapillareffekts hineingesaugt werden kann und dort als in dem Durchbruch 21 erstarrtes Lotmittel 15' von der Erfassungsvorrichtung 2 erfasst werden kann. Dazu kann der Sender 3 einen elektromagnetischen Strahl, insbesondere den elektromagnetischen Strahl 36, durch den Durchbruch 21 senden, welcher dort auf das erstarrte Lotmittel 15' treffen kann. Ein von dem erstarrten Lotmittel 15' reflektierter elektromagnetischer Strahl 36' kann dann von dem Detektor 4 erfasst werden. Die Erfassungsvorrichtung 2 weist in diesem Ausführungsbeispiel auch eine Bildwiedergabeeinheit 6, insbesondere ein Display auf, welches eingangsseitig mit der Verarbeitungseinheit 5 verbunden ist. Die Erfassungsvorrichtung 2 zeigt in dem Display den Teil des das Bauelement 7 repräsentierenden Datensatzes, der den Anschluss, insbesondere einen Oberflächenbereich des Bauelements 7, im Bereich des Durchbruchs 21 repräsentiert. Die Verarbeitungseinheit 5 ist ausgebildet, in dem Bilddatensatz das erstarrte Lotmittel 15' - beispielsweise in Abhängigkeit eines Reflexionswertes für die elektromagnetischen Strahlen 36 - zu erfassen und das Erfassungsergebnis mittels der Bildwiedergabeeinheit 6 sichtbar wiederzugeben. Die Erfassungsvorrichtung 2 hat die Lotstelle im Bereich des Anschlusses 18, insbesondere einen Rand 41 des Durchbruchs 21, welcher in einer Aufsicht auf das Bauteil 7 das in dem Durchbruch 21 erstarrte Lotmittel 15' umschließt, mittels des Strahls 36 und in Abhängigkeit des reflektierten Strahls 36' erfasst. Die Erfassungsvorrichtung 2, insbesondere die Bildwiedergabeeinheit 6, gibt in diesem Ausführungsbeispiel den Durchbruchrand 41', und das erstarrte Lotmittel 15" beispielhaft wieder.
  • Der elektrische Anschluss 18 ist in diesem Ausführungsbeispiel mittels einer elektrisch leitfähigen Via-Verbindung, welche durch eine an einer Innenwand des Durchbruchs 21 ausgebildeten Metallschicht 24 oder Metallhülse gebildet ist, mit der zur Anschlussfläche 40 gegenüberliegenden Seite des Bauelements 7 und dort mit einer elektrisch leitfähigen Schicht 28 verbunden. Die Metallschicht ist beispielsweise eine Kupferschicht, eine Zinnschicht, eine Silberschicht oder eine Goldschicht. Die elektrisch leitfähige Schicht 28 umschließt den Durchbruch 21 und ist in diesem Ausführungsbeispiel durch eine Leiterbahn gebildet. Die elektrisch leitfähige Schicht 28 verbindet so den elektrischen Anschluss 18 mit der zu der Anschlussfläche 40 gegenüberliegenden Seite des Bauelements 7 und ist mittels wenigstens einer oder mehreren Mikro-Via-Verbindungen mit dem Halbleiter-Chip 33 elektrisch verbunden. Sowohl der Durchbruch 21, als auch der Durchbruch 22 und Durchbrüche für die Mikro-Via-Verbindungen wie das beispielhaft bezeichnete Mikro-Via 38, und ein weiteres beispielhaft bezeichnetes Mikro-Via 39, welches mittels einer weiteren elektrisch leitfähigen Schicht und über eine Metallisierung des Durchbruchs 22 mit dem Anschluss 19 verbunden ist, können jeweils beispielsweise mittels Laserbohren oder mittels mechanischem Bohren erzeugt sein. Die Mikro-Via's wie das Mikro-Via 38 und das Mikro-Via 39 weisen jeweils beispielsweise einen Durchmesser von 150 Mikrometer auf. Der Durchbruch 21 weist beispielsweise einen Durchmesser zwischen 0,1 Millimeter und einem Millimeter auf.
  • Das Halbleiterbauteil 7 kann zusätzlich oder alternativ zu den in 1 dargestellten Mikrovias noch weitere Mikrovias aufweisen, die auf einer zu den Mikrivias 38 und 39 abgewandten Seite des Halbleiters 33 angeordnet sind und beispielsweise den Halbleiter 33 mit dem Schaltungsträger 9 elektrisch verbinden, beispielsweise über eine andere mit dem elektrischen Anschluss 18 und/oder mit dem elektrischen Anschluss 19 anderen leitfähigen Schicht, vergleichbar zu den bereits genannten leitfähigen Schicht 28. Grundsätzlich ist dann bei einer fehlerfreien Lotverbindung der elektrischen Anschlüsse 18 und 19 mit dem Schaltungsträger 9 auch der Halbleiter 33 elektrisch mit dem Schaltungsträger 9 verbunden aufgrund der zuvor beschriebenen bestehenden elektrischen Verbindung der elektrischen Anschlüsse 18 und/oder 19 mit dem Halbleiter 33 mittels einer der ebenso zuvor genannten elektrisch leitfähigen Schichten und den Micro-Vias 39, 39.
  • Die Metallschicht 24 an der Innenwand des Durchbruchs 21 kann beispielsweise mittels Galvanisierung in einem gemeinsamen Galvanisierungsschritt zum Erzeugen der Mikro-Via's erzeugt werden. Auf diese Weise kann das Bauelement 7, insbesondere die Durchbrüche 21 und 22, zur optischen Kontrolle der Lotstellen durch die Erfassungsvorrichtung 2 aufwandsgünstig bereitgestellt werden.
  • 1 zeigt auch ein Bauelement 8, welches abschnittsweise dargestellt ist und welches wie das Bauelement 7, ein Halbleiterbauteil im Inneren oder an einer Oberfläche des Bauelements 8 aufweisen kann.
  • Das Bauelement 8 weist einen Durchbruch 20 auf, welcher in diesem Ausführungsbeispiel zu einem elektrischen Anschluss 17 hin verjüngt, und so trichterförmig oder stumpfkegelförmig ausgebildet ist. Der Durchbruch 20 kann beispielsweise mittels Laserbohren und mittels kreisenden Bewegungen eines Laserstrahls beim Laserbohren in dem Bauelement 8 erzeugt werden.
  • Der elektrische Anschluss 17 ist in diesem Ausführungsbeispiel mittels eines Lotmittels 16 mit einer elektrisch leitfähigen Schicht 11, insbesondere einem Lotpad eines Schaltungsträgers 10, lotverbunden. Das Lotmittel 16 konnte in einer verflüssigten Form in den Durchbruch 20 hineingesaugt werden. Der Durchbruch 20 ist zu einer zum Anschluss 17 gegenüberliegenden Seite des Bauelements 8 trichterförmig aufgeweitet, sodass der Kapillareffekt, welcher das verflüssigte Lotmittel in den Durchbruch 20 hineinsaugt, nur bis hin zu einem Längsabschnitt 29 des Durchbruchs 20 wirksam ist. Vorteilhaft kann so nur ein vorbestimmter Teil des Lotmittels 16 von der Lotstelle abgeführt werden.
  • Der Durchbruch 20 weist an einer Innenwand eine Metallschicht 23 auf, welche in diesem Ausführungsbeispiel reflektierend ausgebildet ist. Die Metallschicht 23 kann so eine elektrisch leitfähige Via-Verbindung ausbilden, welche eine Leiterbahn des Bauelements 8 mit dem elektrischen Anschluss 17 verbindet. Die Metallschicht 23 kann zusätzlich vorteilhaft einen Reflektor für die elektromagnetischen Strahlen, beispielsweise den elektromagnetischen Strahl 36, erzeugt von dem Sender 3, bilden, wodurch ein Erfassen der korrekten Lotverbindung, insbesondere ein Erfassen des in dem Durchbruch 20 erstarrten Lotmittels 16' mittels der Erfassungsvorrichtung 2 erleichtert werden kann.
  • Der Durchbruch 20 weist im Bereich des Anschlusses 17 einen kleineren Durchmesser 31 auf, als einen Durchmesser 32 an einer Trichtermündung, gebildet durch einen Durchbruchrand 26 an einer Oberfläche des Bauelements 8, welche zu dem elektrischen Anschluss 17 gegenüberliegt. Die elektromagnetischen Strahlen zum Erfassen des erstarrten Lotmittels 16' wie der elektromagnetische Strahl 36 können so leicht in den Durchbruch 20 aus zueinander verschiedenen Einfallswinkeln einfallen und von dem erstarrten Lotmittel 16' reflektierte Strahlen 36' können leicht aus dem Durchbruch 20 wieder austreten und zusätzlich dazu an der Metallschicht 23 an der Innenwand reflektiert werden, was eine gute optische Erfassbarkeit des erstarrten Lotmittels 16' bewirkt.
  • Der Durchmesser 32 des Durchbruchs 20 der zum elektrischen Anschluss 17 gegenüberliegenden Seite weist eine kleinere Abmessung auf, als eine Dickenerstreckung 30 des Bauelements 8, welches von dem Durchbruch 20 durchsetzt ist.
  • 1 zeigt auch - gestrichelt dargestellt - eine Variante des Bauelements 7, bei dem der Durchbruch 21 trichterförmig ausgebildet ist, was durch die gestrichelt dargestellte Durchbruchwand 25 dargestellt ist, welche sich von dem elektrischen Anschluss 18 bis hin zu einem Durchbruchrand 27 des trichterförmigen Durchbruchs erstreckt. Die Bildwiedergabeeinheit 6 zeigt auch - gestrichelt dargestellt - die Variante des Bauteils 7 mit dem trichterförmigen Durchbruch 25, wobei der Durchbruchrand 27' beispielhaft wiedergegeben ist. Die Leiterbahn 28 ist von der Bildwiedergabeeinheit als wiedergegebene Leiterbahn 28' gezeigt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 11121648 A [0002]

Claims (10)

  1. Halbleiterbauteil (7, 8) mit zum Verlöten mit einem Schaltungsträger (9, 10) ausgebildeten elektrischen Anschlüssen (17, 18, 19), wobei das Halbleiterbauteil (7, 8) einen Halbleiter (33), insbesondere Halbleiterchip und eine Anschlussfläche (40) aufweist, wobei an der Anschlussfläche (40) eine Mehrzahl elektrische Anschlüsse (17, 18, 19) ausgebildet sind, welche jeweils eine zum Verlöten ausgebildete Kontaktfläche (42, 43) aufweisen, dadurch gekennzeichnet, dass das Halbleiterbauteil (7, 8) wenigstens einen Durchbruch (20, 21, 22) aufweist, welcher sich zwischen der Kontaktfläche (42, 43) und einer zur Anschlussfläche (40) gegenüberliegenden Oberfläche des Halbleiterbauteils (7, 8) erstreckt und derart ausgebildet ist, dass eine Lotstelle (14, 15, 16) im Bereich des Anschlusses (17, 18, 19) durch den Durchbruch (20, 21, 22) hindurch von außen optisch erfasst werden kann.
  2. Halbleiterbauteil (7, 8) nach Anspruch 1, dadurch gekennzeichnet, dass das Halbleiterbauteil (7, 8) ein Substrat (34, 35) aufweist, wobei der Halbleiter (33) mit dem Substrat (34, 35) verbunden ist, wobei der wenigstens eine Durchbruch (20, 21, 22) in dem Substrat (34, 35) ausgebildet ist.
  3. Halbleiterbauteil (7, 8) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Halbleiterbauteil (7, 8) einen Moldkörper aufweist, und der Halbleiter (33) in den Moldkörper eingebettet ist, wobei der Durchbruch (20, 21, 22) in dem Moldkörper ausgebildet ist.
  4. Halbleiterbauteil (7, 8) nach Anspruch 3, dadurch gekennzeichnet, dass das Halbleiterbauteil (7, 8) ein gehäuseloser Halbleiter, insbesondere Bare-Die ist, wobei der Durchbruch (20, 21, 22) in dem Halbleiter (33) ausgebildet ist.
  5. Halbleiterbauteil (7, 8) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Durchbruch (20, 21, 22) zur Kontaktfläche (42, 43) hin einen abnehmenden Durchmesser (31, 32) aufweist.
  6. Halbleiterbauteil (7, 8) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das an einer Durchbruchwand des Durchbruchs (20, 21, 22) eine insbesondere reflektierend ausgebildete Metallschicht (23, 24) ausgebildet ist.
  7. Halbleiterbauteil (7, 8) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Durchmesser (31, 32) des Durchbruchs kleiner ist als eine Dickenerstreckung (30) des Schaltungsträgers (34, 35).
  8. Kontaktanordnung (1) mit einem Halbleiterbauteil (7, 8) gemäß einem der vorhergehenden Ansprüche, wobei das Halbleiterbauteil (7, 8) mit einem Schaltungsträger (9, 10) lötverbunden ist, und eine Lotverbindung (14, 15, 16) zwischen dem Schaltungsträger (9, 10) und dem Halbleiterbauteil (7, 8) durch den Durchbruch (20, 21, 22) hindurch insbesondere optisch erfasst werden kann.
  9. Verfahren zum Erfassen einer Lotverbindung (14, 15, 16), bei dem elektromagnetische Strahlen (36) durch einen Durchbruch (20, 21, 22) in einem Halbleiterbauteil (7, 8) hindurch wenigstens bis hin zu einer Kontaktfläche (42, 43) des Bauteils (7, 8) gesendet werden und von der Lotverbindung (14, 15, 16) reflektierte elektromagnetische Strahlen (36') erfasst werden und in Abhängigkeit eines von den erfassten reflektierten Strahlen (36') ein Qualitätssignal erzeugt, wird, das ein Vorhandensein und/oder eine Beschaffenheit der Lotverbindung (14, 15, 16) repräsentiert.
  10. Verfahren nach Anspruch 9, bei dem der Durchbruch (20) trichterförmig ausgebildet ist und die elektromagnetischen Strahlen (36) auf eine Trichtermündung (26) des Durchbruchs (20) gesendet werden und dort auf die Lotverbindung (16) treffen und die von der Lotverbindung (16) reflektierten Strahlen (36') an einer Trichterförmigen Durchbruchwand (23) eine Strahlumlenkung erfahren, und das Qualitätssignal zusätzlich in Abhängigkeit der an der Durchbruchwand (23) reflektierten Strahlen (36') erzeugt wird.
DE102017223517.9A 2017-12-21 2017-12-21 Halbleiterbauteil mit einem Durchbruch zur optischen Kontrolle Pending DE102017223517A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102017223517.9A DE102017223517A1 (de) 2017-12-21 2017-12-21 Halbleiterbauteil mit einem Durchbruch zur optischen Kontrolle
PCT/EP2018/082863 WO2019120913A1 (de) 2017-12-21 2018-11-28 Halbleiterbauteil mit einem durchbruch zur optischen kontrolle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017223517.9A DE102017223517A1 (de) 2017-12-21 2017-12-21 Halbleiterbauteil mit einem Durchbruch zur optischen Kontrolle

Publications (1)

Publication Number Publication Date
DE102017223517A1 true DE102017223517A1 (de) 2019-06-27

Family

ID=64559690

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017223517.9A Pending DE102017223517A1 (de) 2017-12-21 2017-12-21 Halbleiterbauteil mit einem Durchbruch zur optischen Kontrolle

Country Status (2)

Country Link
DE (1) DE102017223517A1 (de)
WO (1) WO2019120913A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020109226A1 (de) * 2020-04-02 2021-10-07 Tdk Electronics Ag Elektrische Lotverbindung, Sensor mit einer Lotverbindung und Verfahren zur Herstellung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121648A (ja) 1997-10-20 1999-04-30 Fuji Xerox Co Ltd 電子部品実装体およびこれを構成する基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
DE102013211090A1 (de) * 2013-06-14 2014-12-18 Robert Bosch Gmbh Erfassungssystem zum Erfassen einer Lötverbindung
US9484278B2 (en) * 2013-11-27 2016-11-01 Infineon Technologies Ag Semiconductor package and method for producing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121648A (ja) 1997-10-20 1999-04-30 Fuji Xerox Co Ltd 電子部品実装体およびこれを構成する基板

Also Published As

Publication number Publication date
WO2019120913A1 (de) 2019-06-27

Similar Documents

Publication Publication Date Title
DE3736688A1 (de) Bilderzeugungsvorrichtung
DE102008011631A1 (de) Elektronische Einrichtung und Montageverfahren für Elektronische Komponenten
DE102005025941A1 (de) Leuchtdiode (LED)
DE102017223517A1 (de) Halbleiterbauteil mit einem Durchbruch zur optischen Kontrolle
EP3008455B1 (de) Erfassungssystem zum erfassen einer lötverbindung
EP2873309B1 (de) Leiterplatte mit einer lötmittel führenden kapillare
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
WO2014032940A1 (de) Trägerplatte, vorrichtung mit trägerplatte sowie verfahren zur herstellung einer trägerplatte
DE2640613A1 (de) Verfahren und vorrichtung zum kontaktieren von schaltungsbausteinen in eine schichtschaltung
DE19651260A1 (de) Bildsensor-Chip und entsprechendes Trägerelement
DE69723001T2 (de) Gedruckte Leiterplatte und Verfahren zu deren Herstellung
DE112020000674T5 (de) Elektronische vorrichtung
DE102013203145A1 (de) Leiterplatte
KR101055507B1 (ko) 패턴부의 리페어 구조 및 리페어 방법
DE102014225077A1 (de) Leiterplatte mit durchkontaktierten Anschlussflächen
DE102015105470A1 (de) Lichtemittierendes Bauelement und Verfahren zur Herstellung eines lichtemittierenden Bauelements
DE19831876A1 (de) Kontakt sowie Verfahren zur Herstellung eines Kontaktes
DE102019129971A1 (de) Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik
DE10128365B4 (de) Verbindungsstruktur eines Koaxialkabels an einem elektrischen Schaltungssubstrat
DE102012217623A1 (de) Optoelektronisches Halbleiterbauteil
DE10109542A1 (de) Leiterplattenanordnung
DE102008012443A1 (de) Optischer Sensor mit einer Verbindungsanordnung zweier Leiterplatten
WO2014166712A1 (de) Herstellungsverfahren eines sensorchips sowie computertomographischer detektor
CO Investigating voids
DE102016112197B4 (de) Verfahren und Vorrichtung zum stereoskopischen Bestimmen von einer Information bezüglich der Höhenlage der Vorderseite eines Anschlusses