-
HINTERGRUND
DER ERFINDUNG
-
(1) Gebiet der Erfindung
-
Die Erfindung betrifft den Aufbau
und ein Herstellverfahren einer mehrschichtigen gedruckten Leiterplatte,
die durch einen sogenannten Aufbauprozess mit den folgenden Schritten
hergestellt wird: Herstellen einer ersten leitenden Schicht, die
für elektrische
Leitfähigkeit
sorgt, auf einer oder beiden Seiten eines isolierenden Substrats,
das für
elektrische Isolierung sorgt; Herstellen einer anderen Isolierschicht,
die für
elektrische Isolierung sorgt, an speziellen Stellen auf der ersten
leitenden Schicht (z. B. ein Durchgangsloch); und Bedecken der Isolierschicht
mit einer anderen leitenden Schicht, die für elektrische Leitfähigkeit
sorgt.
-
(2) Beschreibung des Stands
der Technik
-
Gedruckte Leiterplatten vom sogenannten herkömmlichen
Aufbautyp, die dadurch hergestellt werden, dass Isolierschichten
und/oder leitende Schichten auf einer zuvor hergestellten gedruckten Schicht-Leiterplatte
angebracht werden, sind gut bekannt.
-
Jedoch ist die allgemein bekannte
Aufbaukonfiguration eine übliche,
und sie beinhaltet keine Technik wie die sogenannte Chip-auf-Loch-Technik.
-
Die Chip-auf-Loch-Technik dient zum
Herstellen einer gedruckten Leiterplatte, die durch Plattieren mit
Kupfer usw, auf ein Durchgangsloch oder ein sogenanntes inneres
Durchführungsloch
zur Verbindung nur zwischen den Schichten und durch Auftragen eines
Lots oder dergleichen auf die Plattierung hergestellt wird. (Siehe
z. B. DE-A-4125879).
-
Dieses Verfahren erlaubt es, Chipkomponenten
auf einer Lotpaste usw. zu montieren, die auf die Plattierung für Pfropfenlöcher aufgedruckt
wurde. Anders gesagt, ist es unmöglich,
eine Chipkomponente auf ein Durchgangsloch zu montieren, solange das
Durchgangsloch nicht durch Plattierung zugestopft wurde.
-
Wie es aus dem Obigen erkennbar ist,
verfügt
eine unter Verwendung der Chip-auf-Loch-Technik hergestellten gedruckte
Leiterplatte über
verringerte Substratgröße im Vergleich
zu einer gedruckten Leiterplatte mit derselben Funktion, die jedoch nicht
durch die Chip-auf-Loch-Technik hergestellt wurde. Anders gesagt,
kann, wenn eine gedruckte Leiterplatte mit derselben Größe hergestellt
wird, eine solche unter Verwendung der Chip-auf-Loch-Technik hinsichtlich
ihres Funktionsvermögens
stärker
als eine solche verbessert werden, die durch eine andere als die Chip-auf-Loch-Technik
hergestellt wurde. Kurz gesagt, ist eine gedruckte Leiterplatte
unter Verwendung der Chip-auf-Loch-Technik eine solche, die das Erzeugnis
kompakt und leicht ausbilden kann.
-
Nun wird das Herstellverfahren für eine mehrschichtige
gedruckte Aufbau-Leiterplatte
unter Verwendung eines derartigen Chip-auf-Loch-Aufbaus unter Bezugnahme
auf die 1 bis 7 beschrieben.
-
Als Substrat wird eine isolierende
Platte 51 mit auf ihre beiden Seiten aufgetragenen Kupferfolien 52, 52 bereitgestellt
(siehe die 1). Die isolierende
Platte 51 verfügt
im Allgemeinen über
eine Dicke von 0,1–1,6
mm, und sie besteht im Allgemeinen aus einem Glasepoxidharz. Die
Dicke der Kupferfolie 52 beträgt im Allgemeinen 9–18 μm.
-
Als Nächstes wird eine doppelseitige
gedruckte Leiterplatte durch eine übliche Kupferdurchgangsloch-Überdachungstechnik
hergestellt. Die 2 zeigt
die so hergestellte doppelseitige gedruckte Leiterplatte. In dieser
Figur kennzeichnen die Bezugszahlen 53 und 54 Durchgangslöcher, die
beide in ihrem Inneren mit einer Kupferplatte 55 versehen
sind. Die Dicke der Kupferplatte 55 beträgt ungefähr 15–20 μm.
-
Das Durchgangsloch 53 ist
ein übliches,
mit den beiden Funktionen der Signalkommunikation und der Montage
eines diskreten Teils. Das Durchgangsloch 54 ist ein solches,
das speziell zur Signalkommunikation verwendet wird. Daher ist die
Größe des Innendurchmessers
des Durchgangslochs 54 nicht beschränkt, und es kann so klein wie
möglich konzipiert
werden, wohingegen der Innendurchmesser des Durchgangslochs 53 hinsichtlich
seiner Maximalgröße durch
die Größe der Zuleitung
des diskreten Teils beschränkt
ist.
-
Die Bezugszahlen 56 und 57 in
der Figur kennzeichnen einen Lotresist bzw. einen leitenden Abschnitt.
-
Als Nächstes wird, um bei der so
fertiggestellten doppelseitigen gedruckten Leiterplatte eine isolierende
Harzschicht aus dem Durchgangsloch 54 herzustellen, eine
Isolierschicht 58 durch Aufdrucken oder einen Filmabscheideprozess
hergestellt. Die Isolierschicht 58 wird nicht direkt über dem
Durchgangsloch 54 hergestellt, sondern sie wird auch so hergestellt,
dass sie dessen Umfangsbereich bedeckt. Falls erforderlich, wird
das aufgetragene Harz ausgehärtet
(siehe die 2).
-
Als Nächstes wird die so hergestellte
Isolierschicht 58 durch eine damit überlappende stromlos aufgebrachte
Kupferplattierung 59 abgedeckt. Gebiete, die nicht dem
Prozess der stromlosen Kupferplattierung 59 unterzogen
werden sollten, werden vor dem Schritt mit einem Plattierungsresist
(nicht dargestellt) versehen, und dann wird dieser nach Abschluss
der stromlosen Kupferplattierung 59 abgezogen (siehe die 4). Auf diese Weise wird
eine gedruckte Aufbau-Leiterplatte fertiggestellt.
-
Dann erfolgt ein Montageschritt für Chipteile. Veranschaulichend
wird Lotpaste 60 auf die auf dem Durchgangsloch 54 hergestellte
stromlose Kupferplattierung 59 aufgedruckt (siehe die 5). Als Nächstes wird
ein Chipteil (nicht dargestellt) auf die Lotpaste 60 geheftet,
und dann wird diese durch einen Lotwiederaufschmelzvorgang wiederaufgeschmolzen,
um dadurch den Chipteil auf der stromlosen Kupferplattierung 59 zu
montieren.
-
Die so hergestellte mehrschichtige
gedruckte Leiterplatte vom Aufbautyp kann billig innerhalb kurzer
Zeit hergestellt werden, und es ist nicht erforderlich, ein Glasgewebe
als Verbindungseinrichtung zu verwenden, wie es bei einer herkömmlichen
mehrschichtigen gedruckten Leiterplatte unter Verwendung eines vorimprägnierten
Gewebematerials erforderlich war, und sie zeigt auch auffallende
Effekte wie hervorragende Hochfrequenzeigenschaften.
-
Jedoch leitet die auf die obige Weise
aufgebaute mehrschichtige gedruckte Leiterplatte unter dem Problem
des Fehlens einer glatten Oberfläche der
stromlosen Kupferplattierung 59, wie es aus der 5 erkennbar ist. Genauer
gesagt, verfügt,
wie es in der vergrößerten Ansicht
der 6 dargestellt ist, die
Oberflächen
der stromlosen Kupferplattierung 59 über Hohlräume oder Krater, wodurch sie
schlechte Glattheit zeigt.
-
In erster Linie besteht die Aufgabe
des Herstellens einer Plattierungsschicht (stromlose Kupferplattierung 59)
als 'Sockel' auf dem Durchgangsloch 54 nur
zur Kommunikation elektrischer Signale darin, einen Chipteil auf
der Plattierungsschicht zu montieren. Daher führt eine Plattierungsschicht
mit schlechter Glattheit direkt zu schlechter Stabilität des darauf montierten
Chipteils.
-
In der Praxis wird ein Chipteil selten
direkt auf einer Plattierungsschicht montiert; in den meisten Fällen werden
Chipteile montiert, nachdem eine Lotpaste 60 durch Aufdrucken
oder andere Verfahren angebracht wurde, wobei sie durch Lotwiederaufschmelzen
anzulöten
sind, so dass ein Fehlen von Glattheit der Plattierungsschicht zu
keiner direkten Instabilität
der Verbindung der Chipteile führt.
-
Jedoch kann der Druckprozess noch
einfacher ausgeführt
werden, wenn die mit der Lotpaste 16 zu bedruckende Fläche, d.
h. die Fläche
der stromlosen Kupferplattierung 59, von größerer Glattheit
ist. Auch ist die Verbindungsstabilität des Chipteils nach dem Lotwiederaufschmelzen
verbessert. Insbesondere ist es betreffend die Entwicklung von Chipteilen
größerer Kompaktheit,
wie mit einem Aussehen gemäß dem Typ
1005 (d. h. betreffend ein Chipteil mit einer Größe von 1,0 mm × 0,5 mm)
leicht denkbar, dass die Glattheit der Aufdruckfläche, auf die
die Lotpaste aufgedruckt werden soll, die Verbindungsstabilität der Chipteile
stark beeinflusst.
-
Produkte mit gedruckten Leiterplatte,
die durch diese Schritte hergestellt wurden, werden häufig schlecht
gehandhabt. Zum Beispiel erfahren die Produkte häufig mechanische Stöße, wenn
sie herunterfallen oder anstoßen.
-
Nun ist die 7 eine vergrößerte Ansicht, die einen Zustand
nach einem Lötprozess
zeigt, wobei ein Chipteil auf einer gedruckten Leiterplatte montiert
ist. Lotpaste 60 verbindet den Chipteil 61 nicht über seine
gesamte Unterseite hinweg, sondern sie verbindet ihn nur an den
Enden. In einigen Fällen
ist die Konaktfläche
kleiner als im obigen Fall; der Chipteil kann an einem seiner Enden
verbunden sein, wie es aus der Figur erkennbar ist. wenn Produkte
mit auf diese Weise angebondeten Chipteilen herunterfallen oder
anstoßen,
konzentrieren sich mechanische Belastungen auf diesen kleinen verbundenen
Abschnitt, weswegen dieser zerstört
wird, was zu einer Verringerung der Zuverlässigkeit des Produktes führt.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Es ist wünschenswert, eine gedruckte
Leiterplatte und ein Herstellverfahren für eine solche zu schaffen,
bei denen die Verbindungsstabilität von Chipteilen darauf verbessert
werden kann.
-
Durch die Erfindung ist ein Verfahren
zum Herstellen einer gedruckten Leiterplatte geschaffen, wie es
im Anspruch 1 dargelegt ist.
-
Kurz gesagt, ist ein Schritt zum
Polieren der plattierten Fläche
so hinzugefügt,
dass das Plattieren und das Polieren abwechselnd ausgeführt werden, um
Unregelmäßigkeiten
auf der abgeschiedenen plattierten Fläche zu verringern.
-
Durch die Erfindung ist auch ein
Verfahren zum Herstellen einer gedruckten Leiterplatte geschaffen,
wie es im Anspruch 2 dargelegt ist.
-
Kurz gesagt, werden Hohlräume auf
der zweiten leitenden Schicht vor dem folgenden Schritt, d. h. einem
Lotpaste-Aufbringschritt, bis zu einer glatten Fläche aufgefüllt. In
diesem Fall muss zumindest die Fläche aus einem elektrisch leitenden
Material bestehen, da es erforderlich ist, während des Aufschmelzens von
Lotpaste im folgenden Schritt für gute
Benetzbarkeit mit Lot zu sorgen. Daher werden Hohlräume auf
der zweiten leitenden Schicht mit der dritten leitenden Schicht
aufgefüllt,
um dadurch Unregelmäßigkeiten
auf der Oberfläche
(der dritten leitenden Schicht) zu verringern.
-
Durch die Erfindung ist auch ein
Verfahren zum Herstellen einer gedruckten Leiterplatte geschaffen,
wie es im Anspruch 3 dargelegt ist. Kurz gesagt, können Hohlräume auf
der ersten leitenden Schicht vor dem folgenden Schritt, d. h. einem
Lotpaste-Aufbringschritt, bis zu einer glatten Fläche aufgefüllt werden.
In diesem Fall muss zumindest die Oberfläche aus einem elektrisch leitenden
Material bestehen, da es erforderlich ist, während des Aufschmelzens von
Lotpaste im folgenden Schritt für gute
Benetzbarkeit zum Lot zu sorgen. Daher werden Hohlräume auf
der zweiten leitenden Schicht als Erstes einer zweiten Isolierschicht
aufgefüllt,
und dann werden diese ferner mit einer dritten leitenden Schicht
versehen, um dadurch Unregelmäßigkeiten auf
der Oberfläche
(der dritten leitenden Schicht) zu verringern.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
1 bis 5 sind Darstellungen zum
Erläutern eines
herkömmlichen
Verfahrens zum Herstellen einer mehrschichtigen gedruckten Leiterplatte
mit Chip-auf-Loch-Aufbau
unter Verwendung einer Aufbautechnik;
-
6 ist
eine vergrößerte Ansicht,
die einen stromlos mit Kupfer plattierten Abschnitt in einer durch
ein herkömmliches
Herstellverfahren hergestellten mehrschichtigen gedruckten Leiterplatte zeigt;
-
7 ist
eine vergrößerte Teilansicht,
die einen Zustand zeigt, bei dem ein Chipteil nach einem Lötprozess
auf einer gedruckten Leiterplatte montiert ist;
-
8 bis 12 sind Darstellungen zum
Erläutern
eines Verfahrens zum Herstellen einer mehrschichtigen gedruckten
Leiterplatte mit Chip-auf-Loch-Aufbau
unter Verwendung einer Aufbautechnik gemäß der ersten Ausführungsform
der Erfindung;
-
13 und 14 sind Darstellungen zum
Erläutern
eines Verfahrens zum Herstellen einer mehrschichtigen gedruckten
Leiterplatte mit Chip-auf-Loch-Aufbau
unter Verwendung einer Aufbautechnik gemäß der zweiten Ausführungsform
der Erfindung; und
-
15 und 16 sind Darstellungen zum
Erläutern
eines Verfahrens zum Herstellen einer mehrschichtigen gedruckten
Leiterplatte mit Chip-auf-Loch-Aufbau
unter Verwendung einer Aufbautechnik gemäß der dritten Ausführungsform
der Erfindung.
-
BESCHREIBUNG
DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
-
Nachfolgend werden die Ausführungsformen der
Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
-
Die 8 bis 12 zeigen die erste Ausführungsform
der Erfindung.
-
Ein Verfahren zum Herstellen einer
mehrschichtigen Isolierschicht mit Chip-auf-Loch-Aufbau unter Verwendung einer
Aufbautechnik wird wie folgt ausgeführt.
-
Als Substrat wird eine isolierende
Platte 1 mit auf ihre beiden Seiten aufgetragenen Kupferfolien 2, 2 bereitgestellt
(siehe die 8). Die isolierende Platte 1 verfügt im Allgemeinen über eine
Dicke von 0,1–1,6
mm, und sie besteht im Allgemeinen aus einem Glasepoxidharz. Die
Dicke der Kupferfolie 2 beträgt im Allgemeinen 9–18 μm.
-
Als Nächstes wird eine doppelseitige
gedruckte Leiterplatte durch eine übliche Kupferdurchgangsloch-Überdachungstechnik
hergestellt. Die 9 zeigt
die so hergestellte doppelseitige gedruckte Leiterplatte. In dieser
Figur kennzeichnen die Bezugszahlen 3 und 4 Durchgangslöcher, die
beide in ihrem Inneren mit einer Kupferplatte 5 versehen sind.
Die Dicke der Kupferplatte 5 beträgt ungefähr 15–20 μm.
-
Das Durchgangsloch 3 ist
ein übliches,
mit den beiden Funktionen der Signalkommunikation und der Montage
eines diskreten Teils. Das Durchgangsloch 4 ist ein solches,
das speziell zur Signalkommunikation verwendet wird. Daher ist die
Größe des Innendurchmessers
des Durchgangslochs 4 nicht beschränkt, und es kann so klein wie
möglich konzipiert
werden, wohingegen der Innendurchmesser des Durchgangslochs 3 hinsichtlich
seiner Maximalgröße durch
die Größe der Zuleitung
des diskreten Teils beschränkt
ist.
-
Die Bezugszahlen 6 und 7 in
der Figur kennzeichnen einen Lotresist bzw. einen leitenden Abschnitt.
-
Als Nächstes wird, um bei der so
fertiggestellten doppelseitigen gedruckten Leiterplatte eine isolierende
Harzschicht aus dem Durchgangsloch 4 herzustellen, eine
Isolierschicht 8 durch Aufdrucken oder einen Filmabscheideprozess
hergestellt. Die Isolierschicht 8 wird nicht direkt über dem
Durchgangsloch 4 hergestellt, sondern sie wird auch so hergestellt,
dass sie dessen Umfangsbereich bedeckt. Falls erforderlich, wird
das aufgetragene Harz ausgehärtet
(siehe die 10).
-
Der Prozess bis zu diesem Zeitpunkt
ist der selbe wie bei den zur herkömmlichen Technik veranschaulichten
Schritten (den in den 1–3 veranschaulichten Schritten).
-
Als Nächstes wird die so hergestellte
Isolierschicht 8 durch eine damit überlappende stromlos aufgebrachte
Kupferplattierung 9 abgedeckt. Gebiete, die nicht dem Prozess
der stromlosen Kupferplattierung 9 unterzogen werden sollten,
werden vor dem Schritt mit einem Plattierungsresist (nicht dargestellt) versehen,
und dann wird dieser nach Abschluss der stromlosen Kup ferplattierung 9 abgezogen
(siehe die 11).
-
Die so erhaltene stromlose Kupferplattierung 9 wird
poliert. Veranschaulichend wird die Oberfläche dadurch geglättet, dass
Vorsprünge
unter Verwendung eines Schleifkorns durch eine Schwingbewegung (horizontale
Schwingung) abgeschliffen werden, oder dadurch, dass Vorsprünge unter
Verwendung von wasserbeständigem
Schleifpapier entfernt werden (siehe die 12). Nach diesem Primärpolieren wird die Oberfläche weiter
mit einer stromlosen Kupferplattierung 9 beschichtet, gefolgt
von einem anderen Poliervorgang. Auf diese Weise werden der Schritt
des stromlosen Plattierens und der Polierschritt wiederholt.
-
Wenn die Schritte des stromlosen
Plattierens und des Polierens abgeschlossen sind, ist die mehrschichtige
gedruckte Leiterplatte mit Aufbaustruktur fertiggestellt.
-
Die 13 und 14 zeigen die zweite Ausführungsform
der Erfindung. Da der Vorgang vor der 13 derselbe
wie der der in den 8 bis 11 dargestellten Schritte
ist, wird die Beschreibung der in den 8 bis 11 dargestellten Schritte
nicht wiederholt, und es wird der Vorgang nach der 12 beschrieben. Eine dritte leitende
Schicht 10 aus einem elektrisch leitenden Material wird
auf die im in der 11 dargestellten
Schritt hergestellte stromlose Kupferplattierung (die zweite leitende
Schicht) 9 durch einen Siebdruckprozess aufgetragen.
-
Als dritte leitende Schicht 10 wird
eine Kupferpaste verwendet, die hauptsächlich aus Kupfer, das mit
Epoxidharzpaste als Sekundärkomponente so,
dass die korrekte Impedanz erzielt ist, gemischt ist, besteht. Diese
Kupferpaste als dritte leitende Schicht 10 vermindert Unregelmäßigkeiten
an der Oberfläche
der stromlosen Kupferplattierung 9, um es zu vermöglichen,
eine glatte Oberfläche
auszubilden.
-
Dann wird die aufgetragene Kupferpaste thermisch
gehärtet,
um so die gedruckten Leiterplatte fertig zu stellen, wobei der Chipmontageort
geglättet ist,
wie es in der 14 dargestellt
ist.
-
Die 15 und 16 zeigen die dritte Ausführungsform
der Erfindung. Da der Vorgang vor der 15 derselbe
wie der gemäß den in
den 8 bis 11 dargestellten Schritten
ist, wird die Beschreibung der in den 8 bis 11 dargestellten Schritte
nicht wiederholt, und es wird der Vorgang nach der
11 beschrieben.
-
Eine zweite Isolierschicht 11 aus
einem elektrisch isolierenden Material wird auf die im im in der 11 dargestellten Schritt
hergestellte stromlose Kupferplattierung (die zweite leitende Schicht) 9 aufgetragen.
-
Als Beispiel der zweiten Isolierschicht 11 ist Epoxidharz
gemäß seinen
elektrischen und mechanischen Eigenschaften eine geeignete Wahl.
Diese zweite Isolierschicht 11 wird thermisch gehärtet.
-
Als Nächstes wird eine andere stromlose Kupferplattierung
(die dritte leitende Schicht) 12 auf die so ausgehärtete zweite
Isolierschicht 11 aufgetragen. In diesem Fall ist kein
Polieren der Oberfläche der
stromlosen Kupferplattierung 12 erforderlich, da das Bett
(die Oberfläche
der zweiten Isolierschicht 11), auf das die stromlose Kupferplattierung 12 aufzutragen
ist, glatt ist. Demgemäß ist die
mehrschichtige gedruckte Leiterplatte mit Aufbaustruktur fertiggestellt,
wie in der 16 dargestellt,
wenn die stromlose Kupferplattierung 12 abgeschlossen ist.
-
Die gedruckte Leiterplatte verfügt über Folgendes:
ein isolierendes Substrat, das für
elektrische Isolierung sorgt; eine erste leitende Schicht, die für elektrische
Leitfähigkeit
sorgt und die auf einer oder beiden Seiten des isolierenden Substrats
ausgebildet ist; eine Isolierschicht, die für elektrische Isolierung sorgt
und an speziellen Orten der ersten leitenden Schicht ausgebildet
ist; und eine zweite leitende Schicht, die für elektrische Leitfähigkeit
sorgt und auf der Isolierschicht isoliert ist, wobei die Oberseite
der zweiten leitenden Schicht mit einer glatten Oberfläche versehen
ist. Auch kann die dritte leitende Schicht auf der zweiten leitenden
Schicht ausgebildet sein, und die Oberfläche der dritten leitenden Schicht ist
mit einer glatten Fläche
versehen. Ferner kann eine zweite Isolierschicht, die für elektrische
Isolierung sorgt, auf der zweiten leitenden Schicht ausgebildet
sein, und auf der zweiten Isolierschicht ist eine dritte leitende
Schicht ausgebildet, die für
elektrische Leitfähigkeit
sorgt, wobei die Oberfläche
der dritten leitenden Schicht mit einer glatten Fläche versehen ist.
-
Das Verfahren zum Herstellen einer
gedruckten Leiterplatte gemäß der Erfindung
beinhaltet die folgenden Schritte: Herstellen einer ersten leitenden
Schicht, die für
elektrische Leitfähigkeit
sorgt, auf einer oder beiden Seiten eines isolierenden Substrat, das
für elektrische
Isolierung sorgt; Herstellen einer Isolierschicht, die für elektrische
Isolierung sorgt, an speziellen Stellen der ersten leitenden Schicht;
und Herstellen einer zweiten leitenden Schicht, die für elektrische
Leitfähigkeit
sorgt, auf der Isolierschicht. Wenn bei diesem Verfahren die zweite
leitende Schicht hergestellt wird, ein elektrisch leitendes Material
durch Plattieren abgeschieden wird und das abgeschiedene elektrisch
leitende Material poliert wird, werden diese Schritte mindestens
einmal wiederholt. Ferner wird beim Verfahren zum Herstellen einer
gedruckten Leiterplatte mit den Schritten des Herstellens einer
zweiten leitenden Schicht, die für
elektrische Leitfähigkeit
sorgt, auf der Isolierschicht und des Herstellens einer dritten
leitenden Schicht auf der zweiten leitenden Schicht die zweite leitende
Schicht dadurch hergestellt, dass eine Abscheidung eines elektrisch
leitenden Materials durch Plattieren hergestellt wird, und die dritte
leitende Schicht durch Siebdrucken auf der zweiten leitenden Schicht
hergestellt wird. Ferner wird beim Verfahren des Herstellens einer
Plattierungsschicht mit den Schritten des Herstellens einer zweiten
leitenden Schicht, die für
elektrische Leitfähigkeit
sorgt, auf der ersten Isolierschicht; des Herstellens eine zweiten
Isolierschicht, die für elektrische
Isolierung sorgt, auf der zweiten leitenden Schicht; und des Herstellens
einer dritten leitenden Schicht, die für elektrische Leitfähigkeit
sorgt, auf der zweiten leitenden Schicht, die zweite leitenden Schicht
dadurch hergestellt, dass eine Abscheidung eines elektrisch leitenden
Materials durch Plattieren hergestellt wird, die zweite Isolierschicht
durch Siebdrucken auf der zweiten leitenden Schicht hergestellt wird,
und die dritte leitende Schicht durch Plattieren auf der zweiten
leitenden Schicht hergestellt.
-
Demgemäß werden, wenn Durchgangslöcher an
speziellen orten in der ersten leitenden Schicht hergestellt werden,
die erhabenen Bereiche über
dem Durchgangsloch geglättet,
so dass Chipteile über
den gesamten Lötabschnitt
hinweg mit der gedruckten Leiterplatte verlötet werden können, was für hohen
Kontakt zwischen den Chipteilen und der gedruckten Leiterplatte
sorgt. Im Ergebnis fallen selbst dann, wenn das Produkt externe
mechanische Stöße usw.
erfährt,
keine Chipteile aus, was es ermöglicht,
die Zuverlässigkeit
des Produkts zu verbessern. Ferner ist es möglich, da die Lotkontaktfunktion zwischen
den Chipteilen und der gedruckten Leiterplatte verbessert ist, die
Chipteile kompakt auszubilden, um der Entwicklung von Produkten
hohen Funktionsvermögens
mit Hochfrequenzeigenschaften zu genügen.