KR100272053B1 - 프린트배선판 및 그의 제조방법 - Google Patents

프린트배선판 및 그의 제조방법 Download PDF

Info

Publication number
KR100272053B1
KR100272053B1 KR1019970031769A KR19970031769A KR100272053B1 KR 100272053 B1 KR100272053 B1 KR 100272053B1 KR 1019970031769 A KR1019970031769 A KR 1019970031769A KR 19970031769 A KR19970031769 A KR 19970031769A KR 100272053 B1 KR100272053 B1 KR 100272053B1
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
insulating
insulating layer
wiring board
Prior art date
Application number
KR1019970031769A
Other languages
English (en)
Other versions
KR980013557A (ko
Inventor
유끼오 마쯔노
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR980013557A publication Critical patent/KR980013557A/ko
Application granted granted Critical
Publication of KR100272053B1 publication Critical patent/KR100272053B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

전기절연성을 갖는 절연기판의 양면 또는 일면에 전기전도성을 갖는 동박(제1도전층)이 형성되고, 이 제1도전층상의 특정 개소(스루홀)에 전기절연성을 갖는 절연층이 형성되며, 이 절연층상에 전기전도성을 갖는 제2도전층이 형성된 프린트 배선판으로서, 상기 제2도전층의 형성시 도금에 의한 도전성물질의 퇴적과, 이 퇴적된 도전성물질의 연마를 적어도 1회이상 반복함으로써, 제2도전층의 표면을 평활화하여 칩부품의 접착안정성을 향상시킨다.

Description

프린트배선판 및 그의 제조방법
본 발명은 전기절연성을 갖는 절연기판의 양면 또는 일면에 전기전도성을 갖는 제1도전층을 형성하고, 상기 제1도전층상의 특정 개소(예컨대, 스루홀)에 전기절연성을 갖는 다른 절연층을 형성하고, 이 절연층을 전기전도성을 갖는 다른 도전층으로 피복하는, 소위 빌드업(buildup) 방식에 의해 제조되는 다층 프린트배선판의 구조 및 그의 제조방법에 관한 것이다.
미리 적층형성된 프린트배선판에 절연층 및/또는 도전층을 제공하여 형성되는, 소위빌드업 방식의 프린트배선판은 종래 공지되어 있는 것이다.
그러나, 공지의 빌드업 구성은 일반적인 빌드업 방식으로, 소위 칩-온-홀(chip-on-hole)과 같은 기술을 포함하지 않는다. 칩-온-홀 기술이란, 층간만을 접속하는 소위 이너-바이아-홀(inner via-hole)인 스루홀(through-hole)상에, 동 등으로 도금을 행하고 이 도금위에 납땜 코팅 등을 실시하여 프린트배선판을 제조하는 기술이다. 이와 같이 하면, 구멍을 폐쇄하기 위한 도금위에 납땜 페이스트 등을 인쇄함으로써 칩부품을 그 위에 탑재할수 있다. 역으로 말하면, 스루홀에 구멍폐쇄용의 도금을 실시하지 않는 한, 스루홀상에 칩부품을 탑재하는 것이 불가능하다.
이와 같이, 칩-온-홀 기술을 사용한 프린트배선판은, 동일한 기능을 갖는 칩-온-홀 기술을 사용하지 않는 프린트배선판에 비해, 그 기판의 사이즈를 작게 할수 있다. 또한, 같은 사이즈의 프린트배선판의 경우에는, 칩-온-홀 기술을 사공하지 않는 프린트배선판에 비해, 칩-온-홀 기술을 사용한 프린트배선판 쪽이 그 기능을 향상시킬수 있다. 즉, 칩-온-홀 기술을 사용한 프린트배선판은, 제품을 소형화 및 경량화시킬수 있는 기술이다.
이와 같은 칩-온-홀 사양의 다층 프린트배선판을 빌드업 방식에 의해 제조하는 방법을 제1도 내지 제7도를 참조하여 설명한다.
기판으로서, 양면에 동박(52,52)을 접착한 절연판(51)을 준비한다(제1도 참조). 절연판(51)의 두께는 0 1∼1.6mm가 보통이다. 또한, 재질은 유리에폭시 수지가 일반적이다. 동박(52)의 두께는 9∼18㎛가 일반적이다.
다음, 알반적인 동 스루홀 텐팅(tenting) 기술에 의해, 양면 프린트배선판을 제작한다. 제작된 양면 프린트배선판을 제2도에 나타낸다. 제2도에 있어서, 부호(53,54)는 스루홀이고, 모두 동도금(55)이 실시되어 있다. 동도금(55)의 두께는 15 ∼ 20㎛가 적당하다.
스루홀(53)은 통상의 스루홀로, 신호의 도통은 물론 디스크리트 부품 탑재의 기능을 모두 수행한다. 또한, 스루홀(54)은 신호의 도통 전용의 스루홀이다. 이 때문에, 스루홀(54)의 내경은 크기에 제한이 없으나 가능한한 작게 설계되며, 스루홀(53)의 내경에 대해서는 그 하한이 디스크리트 부품의 리드 직경에 의해 제한을 받는다.
도면에서 부호 56은 솔더 레지스트이고, 57은 도체부이다.
다음, 이와 같이 하여 완성한 양면 프린트배선판의 스루홀(54) 부분에 중첩하도록 절연성 수지를 형성하기 위해, 인쇄 또는 필름퇴적법에 의해 절연층(58)을 완성한다. 절연층(58)은, 스루홀(54)의 바로 위는 물론 그 주변 부분을 포함하도록 형성한다. 또한, 필요에 따라 도포된 수지의 경화를 행한다(제3도 참조).
다음, 이와 같이 하여 형성된 절연층(58) 위에, 이 절연층(58)에 중첩하도록 무전해동도금(59)을 행한다. 이 때, 무전해동도금(59)을 행하지 않은 부분에는, 미리 도금 레지스트(도시하지 않음)를 그 공정전에 실시하고, 무전해동도금(59)을 행한후, 도금 레지스트를 박리하도록 한다(제4도 참조). 이와 같이 하여, 빌드업 방식에 의한 프린트배선판을 완성한다.
그 후, 칩 부품의 실장공정에 들어간다. 즉, 납땜 페이스트(60)를, 스루홀(54)상에 제공된 무전해동도금(59)상에 인쇄에 의해 도포된다(제5도 참조). 다음, 칩부품(도시 생략)을 납땜 페이스트(60)상에 임시 고정하고, 납땜 리플로우(solder-reflow)에 의해 납땜 페이스트(60)를 재용융하여 칩부품을 무전해동도금(59)상에 탑재한다.
이상과 같이 하여 제작된 빌드업 방식의 다층 프린트배선판은, 단기간에 저렴하게 제조할수 있는 다층 프린트배선판으로, 프리플레그(Prepleg)를 사용한 종래의 다층 프린트배선판에 비해, 유리포(glass c1oth)를 접합수단으로 사용할 필요가 없고, 또한 고주파 특성이 우수한 부차적인 효과가 있다.
그러나, 상기 구성의 다층 프린트배선판에 있어서는, 제5도에 보인 바와 같이, 무전해돌도금(59)의 표면의 평활성이 불량만 문제가 있다. 즉, 제6도에 확대하여 보인 바와 같이, 무전해돌도금(59)의 표면이 오목한 상태로 되어 평활성이 불량하게 된다.
전기신호의 도통만을 목적으로 하는 스루홀(54)상에, 다시 “푸팅(footing)”으로서의 도금층(무전해동도금, 59)을 형성하는 목적은, 이 도금층상에 칩부품을 탑재하기 위한 것이다. 따라서, 이 도금층이 평활성을 결여한 경우, 그 위에 탑재되는 칩부품은 안정성이 불량하게 된다.
실제로는, 도금층상에 직접 칩부품을 탑재하는 일은 별로 없으며, 대부분의 경우 상기와 같이 납땜 페이스트(60)를 인쇄 등에 의해 실시하고 그위에 칩부품을 탑재하고 납땜 리플로우에 의해 납땜을 행하기 때문에, 도금층의 평활성의 결여가 직접적으로 칩부품의 접속의 불안정에 영향을 미치지 않는다.
그러나, 납땜 페이스트(60)가 인쇄되는 표면, 즉 무전해동도금(59)의 표면이 평활성이 우수한 편이 인쇄공정도 용이하며, 납땜 리플로우 후의 칩 부품의 접착안정성도 용이한 것이 사실이다. 특히, 칩부품의 소형화가 진맹되어, 1005형(즉, 사이즈가 1.0mm × 0.5mm인 칩부품) 등이 등장하면서, 납땜 페이스트를 인쇄하는 인쇄면의평활성이 칩부품의 접착안정성에 크게 영향을 미칠 것이 쉽게 상상된다.
그런데, 이들 공정을 거쳐 제조된 프린트배선판이 실장된 제품들은 종종 잘못취급된다. 예컨대, 이들 제품은 종종 낙하 또는 충돌과 같은 기계적인 충격을 당하게 된다.
칩부품이 납땜공정을 거쳐 프린트배선판에 탑재되어 있는 상태를 제7도에 확대하여 나타냈다. 즉, 납땜 페이스트(60)는 칩부품(61)의 하면 전체에 걸쳐 접착되는 것이 아니고 양단의 일부에만 접착된다. 경우에 따라서는, 도시한 바와 같이, 그 이하의 접착면적(일방의 단부만)일 가능성도 있다.
이와 같은 접착상태에서 제품을 낙하하거나 충돌을 일으키면 기계적인 스트레스가 작은 접착부에 집중하고 나아가 절단에 까지 이르게 되어, 제품의 신뢰성을 저하시키는 문제가 있다.
본 발명은 상기와 같은 해결하기 위해 창안된 것으로, 그 목적은 칩부품의 접착안정성을 향상시킬수 있는 프린트배선판 및 그의 제조방법을 제공하는 것이다.
상기 과제를 해결하기 위해, 본 발명의 제1요지에 의한 프린트배선판은, 전기절연성을 갖는 절연기판의 양면 또는 일면에 전기전도성을 갖는 제1도전층이 형성되고, 이 제1도전층상의 특정 개소에 전기절연성을 갖는 절연층이 형성되며, 이 절연층상에 전기전도성을 갖는 제2도전층이 형성됨과 동시에, 이 제2도전층의 상면이 평활면으로 형성되어 있다.
본 발명의 제2요지에 의한 프린트배선판은, 전기절연성을 갖는 절연기판의 양면 또는 일면에 전기전도성을 갖는 제1도전층이 형성되고, 이 제1도전층상의 특정 개소에 전기절연성을 갖는 절연층이 형성되며, 이 절연층상에 전기전도성을 갖는 제2도전층이 형성되고, 이 제2도전층상에 제3도전층이 형성됨과 동시에, 이 제3도전층의 상면이 평활면으로 형성되어 있다.
본 발명의 제3요지에 의한 프린트배선판은, 전기절면성을 갖는 절연기판의 양면 또는 일면에 전기전도성을 갖는 제1도전층이 형성되고, 이 제1도전층상의 특정 개소에 전기절연성을 갖는 제1절연층이 형성되며, 이 제1절연층상에 전기전도성을 갖는 제2도전층이 형성되고, 이 제2도전층상에 전기절연성을 갖는 제2절연층이 형성되며, 이 제2절연층상에 전기전도성을 갖는 제3도전층이 형성됨과 동시에, 이 제3도전층의 상면이 평활면으로 형성되어 있다.
본 발명의 제4요지에 의한 프린트배선판의 제조방법은, 전기절연성을 갖는 절연기판의 양면 또는 일면에 전기전도성을 갖는 제1도전층이 형성되고, 이 제1도전층상의 특정 개소에 전기절연성을 갖는 절연층이 형성되며, 이 절연층상에 전기전도성을 갖는 제2도전층이 형성된 프린트배선판의 제조방법으로서, 상기 제2도전층의 형성시, 도금에 의한 도전성물질의 퇴적과, 이 퇴적된 도전성 물질의 연마를 적어도 1회이상 반복하여 행한다. 즉, 도금면을 연마하는 공정을 새로이 설계하여, 도금과 연마를 교대로 행함으로써, 퇴적되는 도금표면의 요철을 감소시킨다.
본 발명의 제5요지에 의한 프린트배선판은, 전기절연성을 갖는 절연기판의 양면 또는 일면에 전기전도성을 갖는 제1도전층이 형성되고, 이 제1도전층상의 특정 개소에 전기절연성을 갖는 절연층이 형성되며, 이 절연출상에 전기전도성을 갖는 제2도전층이 형성되고, 이 제2도전층상에 제3도전층이 형성된 프린트배선판의 제조방법으로서, 상기 제2도전층을 도금에 의한 도전성물질의 퇴적에 의해 형성하고, 이 제2도전층상에 스크린 인쇄에 의해 제3도전층을 형성한다. 즉, 제2도전층의 오목부를 후공정인 납땜 페이스트를 실시하기 전에 매립하여 평활면으로 하는 것이다. 이 경우, 후공정인 납땜 페이스트의 용융시에, 납땜과의 습윤성이 양호할 것이 요망되기 때문에, 적어도 그 표면은 도전성물질로 형성될 필요가 있다. 따라서, 본 발명에서는, 제2도전층의 오목부분을, 제3도전층으로 매립함으로써 그 표면(제3도전층의 표면)의 요철을 감소시킨다.
본 발명의 제6요지에 의한 프린트배선판의 제조방법은, 전기절연성을 갖는 절연기판의 양면 또는 일면에 전기전도성을 갖는 제1도전층이 형성되고, 이 제1도전층상의 특정 개소에 전기절연성을 갖는 제1절연층이 형성되며, 이 제1절연층상에 전기전도장을 갖는 제2도전층이 형성되고, 이 제2도전층상에 전기절연성을 갖는 제2절연층이 형성되며, 이 제2절연층상에 전기전도성을 갖는 제3도전층이 형성된 프린트배선판의 제조방법으로서, 상기 제2도전층을 도금에 의한 도전성물질의 퇴적에 의해 형성하고, 이 제2도전층상에 스크린 인쇄에 의해 제2절연층을 형성하고, 이 제2절연층상에 도금에 의해 제3도전층을 형성한다. 즉, 제1절연층의 오목부를 후공정인 납땜 페이스트를 실시하기 전에 매립하여 평활면으로 하는 것이다. 이 경우, 후공정인 납땜 페이스트의 용융시에, 납땜과의 습윤성이 양호할 것이 요망되기 때문에, 적어도 그 표면은 도전성물질로 형성될 필요가 있다. 따라서, 본 발명에서는, 제2도전층의 오목부분을, 우선 제2절연층으로 매립하고, 그 후에 제3도전층으로 매립함으로써 그 표면(제3도전층의 표면)의 요철을 감소시킨다.
제1도~제5도는 칩-온-홀(chip-on-hole) 사양의 다층 프린트배선판을 빌드업(buildup) 기술로 제조하는 종래의 방법을 설명하기 위한 도면.
제6도는 종래 제조방법에 따라 제조된 다층 프린트배선판의 무전해동 도금부분을 확대하여 보인 도면.
제7도는 칩부품이 납땜공정을 거쳐 프린트배선판에 탑재되어 있는 상태를 보인 일부 확대도.
제8도∼제12도는 본 발명의 제1실시형태에 의한, 칩-온-홀 사양의 다층 프린트배선판을 빌드업 기술로 제조하는 방법을 설명하기 위한 도면.
제13도 및 제14도는 본 발명의 제2실시형태에 의한, 칩-온-홀 사양의 다층 프린트배선판을 빌드업 기술로 제조하는 방법을 설명하기 위한 도면.
제15도 및 제16도는 본 발명의 제3실시형태에 의한, 칩-온-홀 사양의 다층 프린트배선판을 빌드업 기술로 제조하는 방법을 설명하기 위한 도면.
이하, 본 발명의 실시형태에 대해 도면을 참조하여 설명한다.
제8도∼제12도는 본 발명의 제1실시형태를 도시하고 있다.
칩-온-홀 사양의 다층 프린트배선판을 빌드업 방식으로 제조하는 방법은 이하와 같다.
즉, 기판으로서, 양면에 동박(2,2)을 접착한 절연판(1)을 준비한다(제8도 참조), 절연판(1)의 두께는 0.1∼1.6mm가 보통이다. 또한, 재질은 유리에폭시 수지가 일반적이다. 동박(2)의 두께는 9∼18㎛가 일반적이다.
다음, 일반적인 동 스루홀 텐팅(tenting) 기술에 의해, 양면 프린트배선판을 제작한다. 제작된 양면 프린트배선판으로 제9도에 나타낸다. 제9도에 있어서, 부호3,4는 스루홀이고, 모두 동도금(5)이 실시되어 있다. 동도금(5)의 두께는 15∼20㎛가 적당하다.
스루홀(3)은 통상의 스루홀로, 신호의 도통은 물론 디스크리트 부품 탑재의 기능을 모두 수행한다. 또한, 스루홀(4)은 신호의 도통 전용의 스루홀이다. 이 때문에, 스루홀(4)의 내경은 크기에 제한이 없으며 가능한한 작게 설계되나, 스루홀(3)의 내경에 대해서는 그 하한이 디스크리트 부품의 리드 직경에 의해 제한을 받는다.
도면에서 부호 6은 솔더 레지스트이고, 7은 도체부이다.
다음, 이와 같이 하여 완성한 양면 프린트배선판의 스루홀(4) 부분에 중첩하여 절연성 수지를 형성하기 위해, 인쇄 또는 필름퇴적법에 의해 절연층(8)을 형성한다. 절연층(8)은, 스루홀(4)의 바로 위는 물론 그 주변 부분을 포함하도록 형성한다. 또한, 필요에 따라 도포된 수지의 경화를 행한다(제10도 참조).
여기까지는 종래 기술에서 설명한 공정(제1도∼제3도까지의 공정)과 동일하다.
다음, 이와 같이 하여 형성된 절연층(8) 위에 이 절연층(8)에 중첩하도록 무전해동도금(9)을 행한다. 이 때, 무전해동도금(9)을 행하지 않은 부분에는, 미리 도금 레지스트(도시하지 않음)를 그 공정전에 실시하고, 무전해동도금(9)을 행한 후, 도금 레지스트를 박리하도록 한다(제9도 참조).
이와 같이 하여 얻어진 무전해동도금(9)에 연마를 행한다. 즉, 오실레이션(좌우방향의 요동) 하에 숫돌 입자에 의해 철(凸)부를 제거하거나 또는 내수 연마지(water-resistant abrasive paper)에 의해 철부를 제거함으로써 표면을 평활화한다(제10도 참조). 이 1차 연마후, 표면을 무전해동도금(9)으로 다시 코팅한 다음, 다시 연마를 행한다. 이와 같이 하여, 무전해동도금 공정과 연마공정을 반복한다.
상기 무전해동도금 공정과 연마공정을 종료하면, 빌드업 방식에 의한 다층 프린트배선판이 완성된다.
제11도 및 제12도는 본 발명의 제2실시형태를 나타낸다. 제12도 이전까지의 공정은 제8도-제11도까지의 공정과 동일하기 때문에, 제8도∼제11도까지의 공정의 설명을 생략하고, 제12도에 보인 공정부터 설명한다. 즉, 제11도의 공정에서 형성된 무전해동도금(제2도전층)(9)위에 도전성 물질로 형성되는 제3도전층(10)을 스크린 인쇄법에 의해 도포한다.
제3도전층(10)으로서는, 주재료로 동을 사용하고. 부재료로 에폭시계의 수지페이스트를 사용하여 적절한 임피던스 조정을 마친 동페이스를 사용한다. 상기 제3도전층(10)인 동페이스트는, 무전해동도금(9)의 표면의 요철을 완화시켜 평활성이 좋은 편면을 형성할수 있다.
이와 같이 도포된 동페이스트를 열경화하여, 제14도에 보인 바와 같이 칩부품의 탑재개소를 평활화한 프린트배선판이 완성된다.
제15도 및 제16도는 본 발명의 제3실시형태를 나타낸다.
제15도 이전까지의 공정은 제8도∼제11도까지의 공정과 동일하기 때문에, 제8도∼제11도까지의 공정의 설명을 생략하고, 제13도에 보인 공정부터 설명한다. 즉, 제11도의 공정에서 형성된 무전해동도금(제2도전층)(9)위에 절연성 물질로 형성되는 제2절연층(11)을 실시한다.
제2절연층(11)의 예로서는, 에폭시수지가 그의 전기적 특성, 기계적 특성을 고려하여 적당하다. 이 제2절연층(11)을 열경화에 의해 경화시킨다.
다음, 이 열경화된 제2절연층(11)상에, 다른 무전해동도금(제3도전층)(12)을 실시한다. 이 경우, 무전해동도금(12)을 실시한 베드(bed)(제2절연층 11의 표면)가 평활하기 때문에, 무전해동도금(12)에 다시 연마를 하지 않아도 된다.
이와 같이, 무전해동도금을 실시함으로써, 제16도에 보인 바와 같이, 칩부품의 탑재개소를 평활화한 프린트배선판이 완성된다.
본 발명의 프린트배선판은, 전기절연성을 갖는 절연기판의 양면 또는 일면에 전기전도성을 갖는 제1도전층이 형성되고, 이 제1도전층상의 특정 개소에 다시 전기절연성을 갖는 절연층이 형성되고, 이 절연층상에 전기전도성을 갖는 제2도전층이 형성됨과 동시에, 이 제2도전층의 상면이 평활면으로 형성된다. 또는, 상기 제2도전층상에 제3도전층이 형성됨과 동시에, 이 제3도전층의 상면이 평활면으로 형성된다. 또는, 상기 제2도전층상에 전기절연성을 갖는 제2절연층이 형성되고, 이 제2절연층위에 전기전도성을 갖는 제3도전층이 형성됨과 동시에, 이 제3도전층의 상면이 평활면으로 형성된다.
또한, 본 발명에 의한 프린트배선판의 제조방법은, 전기절연성을 갖는 절연기판의 양면 또는 일면에 전기전도성을 갖는 제1도전층이 형성되고, 이 제1도전층상의 특정 개소에 전기절연성을 갖는 절연층이 형성되며, 이 절연층상에 전기전도성을 갖는 제2도전층이 형성된 프린트배선판의 제조방법으로서, 상기 제2도전층의 형성시, 도금에 의한 도전성물질의 퇴적과, 이 퇴적된 도전성 물질의 연마를 적어도 1회이상 반복하여 행한다. 또는, 절연층의 위에 전기전도성을 갖는 제2도전층이 형성되고, 이 제2도전층상에 제3도전층이 형성된 프린트배선판의 제조방법으로서 상기 제2도전층을 도금에 의한 도전성물질의 퇴적에 의해 형성하고, 이 제2도전층상에 스크린 인쇄에 의해 제3도전층을 형성한다. 또는 제1절연층의 위에 전기전도성을 갖는 제2도전층이 형성되고, 이 제2도전층상에 전기절연성을 갖는 제2절연층이 형성되고, 이 절연층위에 전기전도성을 갖는 제3도전층이 형성된 프린트배선판의 제조방법으로서, 상기 제2도전층을 도금에 의한 도전성물질의 퇴적에 의해 형성하고, 이 제2도전층상에 스크린 인쇄에 의해 제2절연층을 형성하고, 이 제2절연층상에 도금에 의해 제3도전층을 형성한다.
즉, 제1도전층상의 특정 개소가 스루홀인 경우, 스루홀상의 랜드(land)는 평활하며, 칩 부품은 전체 납땜부에 걸쳐 프린트배선판과 납땜 점착될수 있기 때문에, 칩부품과 프린트배선판의 밀착성이 높아진다. 그 때문에, 특히 외부로부터 기계적인 충격이 가해진 경우에도 칩부품이 프린트배선판으로 부터 이탈하지 않아 제품의 신뢰성을 향상시킬수 있다. 또한, 칩부품과 프린트배선판의 납땜 밀착성이 향상되기 때문에, 고주파특성을 갖는 고성능 제품의 개발에 대응하여 칩 부품을 컴팩트하게 할 수 있다.

Claims (6)

  1. 전기절연성을 갖는 절연기판; 상기 절연기판의 양면 또는 일면에 형성된 전기전도성을 갖는 제1도전층(2); 상기 제1도전층(2)상의 특정 개소에 형성된 전기절연성을 갖는 절연층(8); 및 상기 절연층(8)상에 형성된 전기전도성을 갖는 제2도전층(9);을 포함하며, 상기 제2도전층(9)의 상면이 평활면으로 형성되어 있는 것을 특징으로 하는 프린트배선판.
  2. 전기절연성을 갖는 절연기판; 상기 절연기판의 양면 또는 일면에 형성된 전기전도성을 갖는 제1도전층(2); 상기 제1도전층(2)상의 특정 개소에 형성된 전기절연성을 갖는 절연층(8); 상기 절연층(8)상에 형성된 전기전도성을 갖는 제2도전층(9); 및 상기 제2도전층(9)상에 형성된 제3도전층(10);을 포함하고, 상기 제3도전층(10)의 상면이 평활면으로 형성되어 있는 것을 특징으로 하는 프린트배선판.
  3. 전기절연성을 갖는 절연기판; 상기 절연기판의 양면 또는 일면에 형성된 전기전도성을 갖는 제1도전층(2); 상기 제1도전층(2)상의 특정 개소에 형성된 전기절연성을 갖는 제1절연층(8); 상기 제1절연층(8)상에 형성된 전기전도성을 갖는 제2도전층(9); 상기 제2도전층(9)상에 형성된 전기절연성을 갖는 제2절연층(11); 및 상기 제2절연층(11)상에 형성된 전기전도성을 갖는 제3도전층(12);을 포함하고, 상기 제3도전층(12)의 상면이 평활면으로 형성되어 있는 것을 특징으로 하는 프린트배선판.
  4. 전기절연성을 갖는 절연기판의 양면 또는 일면에 형성된 전기전도성을 갖는 제1도전층(2)을 형성하는 공정; 상기 제1도전층(2)상의 특정 개소에 전기절연성을 갖는 절연통(8)을 형성하는 공정; 및 상기 제1절연층(2)에 대한 층간 전기적 접속이 요구되는 특정개소에서 상기 절연층(8)상에 전기전도성을 갖는 제2도전층(9)을 형성하는 공정으로, 상기 제2도전층(9)의 형성시, 도금에 의한 도전성물질의 퇴적과, 이 퇴적된 도전성 물질의 연마를 적어도 1회 이상 반복하여 행하는 공정;을 포함하는 것을 특징으로 하는 프린트배선판의 제조방법.
  5. 전기절연성을 갖는 절연기판의 양면 또는 일면에 전기전도성을 갖는 제1도전층(2)을 형성하는 공정; 상기 제1도전층(2)상의 특정 개소에 전기절연성을 갖는 절연층(8)을 형성하는 공정; 상기 제1도전층(2)에 층간 전기적 접속이 요구되는 특정 개소에서 상기 절연층(8)상에 전기전도성을 갖는 제2도전층(9)을 형성하는 공정; 및 상기 제2도전층(9)상에 제3도전층(10)을 형성하는 공정;을 포함하며; 상기 제2도전층(9)을 도금에 의한 도전성물질의 퇴적에 의해 형성하고, 이 제2도전층(9)상에 스크린 인쇄에 의해 제3도전층(10)을 형성하는 것을 특징으로 하는 프린트배선판의 제조방법.
  6. 전기절연성을 갖는 절연기판의 양면 또는 일면에 전기전도성을 갖는 제1도전층(2)을 형성하는 공정; 상기 제1도전층(2)상의 특정 개소에 전기절연성을 갖는 제1절연층(8)을 형성하는 공정; 상기 제1도전층(2)에 층간 전기적 접속이 요구되는 특정 개소에서 상기 제1절연층(8)상에 전기전도성을 갖는 제2도전층(9)을 형성하는 공정; 상기 제2도전층(9)상에 전기절연성을 갖는 제2절연층(11)을 형성하는 공정; 및 상기 제2절연층(11)상에 전기전도성을 갖는 제3도전층(12)을 형성하는 공정;을 포함하며, 상기 제2도전층(9)을 도금에 의한 도전성물질의 퇴적에 의해 형성하고, 이 제2도전층(9)상에 스크린 인쇄에 의해 제2절연층(11)을 형성하며, 상기 제3도전층(12)을 구리 도금에 의해 제2절연층(11)상에 형성하는 것을 특징으로 하는 프린트배선판의 제조방법.
KR1019970031769A 1996-07-09 1997-07-09 프린트배선판 및 그의 제조방법 KR100272053B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8178993A JPH1027952A (ja) 1996-07-09 1996-07-09 プリント配線板及びその製造方法
JP96-178993 1996-07-09

Publications (2)

Publication Number Publication Date
KR980013557A KR980013557A (ko) 1998-04-30
KR100272053B1 true KR100272053B1 (ko) 2001-01-15

Family

ID=16058244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970031769A KR100272053B1 (ko) 1996-07-09 1997-07-09 프린트배선판 및 그의 제조방법

Country Status (7)

Country Link
US (1) US6265671B1 (ko)
EP (1) EP0818946B1 (ko)
JP (1) JPH1027952A (ko)
KR (1) KR100272053B1 (ko)
CN (1) CN1137613C (ko)
DE (1) DE69723001T2 (ko)
TW (1) TW335594B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
US7029529B2 (en) * 2002-09-19 2006-04-18 Applied Materials, Inc. Method and apparatus for metallization of large area substrates
CN100433954C (zh) * 2004-12-27 2008-11-12 淳华科技(昆山)有限公司 挠性多层印刷线路板导通孔选择性镀铜的工艺方法
KR100730593B1 (ko) * 2005-09-07 2007-06-20 세크론 주식회사 이너비아 다층인쇄회로기판 제조 장치 및 그 방법
US8390308B2 (en) * 2008-02-29 2013-03-05 Research In Motion Limited Testbed for testing electronic circuits and components
CN102035085B (zh) * 2009-10-08 2014-03-05 群康科技(深圳)有限公司 导电结构及其制造方法
WO2018117111A1 (ja) 2016-12-21 2018-06-28 大日本印刷株式会社 貫通電極基板、半導体装置及び貫通電極基板の製造方法
CN112133820A (zh) * 2019-06-25 2020-12-25 中电海康集团有限公司 Mram底电极的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448437A (en) * 1987-08-19 1989-02-22 Oki Electric Ind Co Ltd Electrode structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740700A (en) 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
JPH01120891A (ja) * 1987-11-04 1989-05-12 Nec Corp 多層プリント配線板
US5153051A (en) * 1987-11-16 1992-10-06 Motorola, Inc. Multilayer thermoplastic substrate
US5243142A (en) 1990-08-03 1993-09-07 Hitachi Aic Inc. Printed wiring board and process for producing the same
US5252195A (en) * 1990-08-20 1993-10-12 Mitsubishi Rayon Company Ltd. Process for producing a printed wiring board
US5342207A (en) 1992-12-14 1994-08-30 Hughes Aircraft Company Electrical interconnection method and apparatus utilizing raised connecting means
JPH06310839A (ja) 1993-04-27 1994-11-04 Matsushita Electric Ind Co Ltd フレキシブル印刷回路板への電子部品の実装方法
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
JPH07326844A (ja) * 1994-05-31 1995-12-12 Ando Electric Co Ltd プリント配線板の導体パターンの製造方法
JPH0864968A (ja) 1994-08-24 1996-03-08 Oki Electric Ind Co Ltd プリント配線板のヴィアホールの形成方法とそれを用いた多層プリント配線板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448437A (en) * 1987-08-19 1989-02-22 Oki Electric Ind Co Ltd Electrode structure

Also Published As

Publication number Publication date
DE69723001T2 (de) 2004-04-01
TW335594B (en) 1998-07-01
CN1172414A (zh) 1998-02-04
EP0818946A3 (en) 1999-11-03
KR980013557A (ko) 1998-04-30
CN1137613C (zh) 2004-02-04
EP0818946A2 (en) 1998-01-14
US6265671B1 (en) 2001-07-24
DE69723001D1 (de) 2003-07-31
JPH1027952A (ja) 1998-01-27
EP0818946B1 (en) 2003-06-25

Similar Documents

Publication Publication Date Title
KR940009175B1 (ko) 다층 프린트기판의 제조방법
US20080106879A1 (en) Printed circuit board including embedded chips and method of fabricating the same
JP2002290030A (ja) 配線基板
TWI669040B (zh) 柔性電路板及該柔性電路板的製造方法
WO2021004459A1 (zh) 一种埋入式电路板及其制备方法
US20050237136A1 (en) Electronic circuit board having microstrip lines
JP5125115B2 (ja) プリント配線板集合体
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
TWI599282B (zh) 電路板及其製造方法、應用該電路板的電子裝置
KR100272053B1 (ko) 프린트배선판 및 그의 제조방법
US20140209361A1 (en) Wiring board and method for manufacturing the same
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JPH0563112B2 (ko)
KR101204083B1 (ko) 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법
JP3674662B2 (ja) 配線基板の製造方法
KR100674320B1 (ko) 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판 및 그제조 방법
KR101140882B1 (ko) 범프를 구비한 인쇄회로기판 및 그 제조방법
JPH03120892A (ja) 多層プリント配線板及びその製造方法
KR20070034710A (ko) 스크린 프린팅을 이용하여 전자부품이 내장된 인쇄회로기판및 그 제조방법
KR100797669B1 (ko) 인쇄회로기판 및 그 제조방법
JP3662892B2 (ja) プリント配線板の製造方法及びプリント配線板
JP2001291817A (ja) 電子回路装置および多層プリント配線板
JPH04109690A (ja) 電子部品搭載用基板
KR19990002580A (ko) 다층인쇄회로기판의 비어홀 형성방법
JPH0133959B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070808

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee