CN112133820A - Mram底电极的制备方法 - Google Patents
Mram底电极的制备方法 Download PDFInfo
- Publication number
- CN112133820A CN112133820A CN201910552445.3A CN201910552445A CN112133820A CN 112133820 A CN112133820 A CN 112133820A CN 201910552445 A CN201910552445 A CN 201910552445A CN 112133820 A CN112133820 A CN 112133820A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- bottom electrode
- conductive metal
- mram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 91
- 239000002184 metal Substances 0.000 claims abstract description 90
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 238000005498 polishing Methods 0.000 claims abstract description 26
- 239000000126 substance Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 8
- 239000005360 phosphosilicate glass Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910002090 carbon oxide Inorganic materials 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 4
- 229940104869 fluorosilicate Drugs 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 3
- 239000010949 copper Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000004876 x-ray fluorescence Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种MRAM底电极的制备方法，包括：提供一基底，所述基底依次包括金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，所述底部通孔与所述金属互联层相连，在所述基底表面依次覆盖有第二阻挡层和导电金属层，所述导电金属层充满所述底部通孔；对所述导电金属层进行化学机械抛光，去除所述介质层上方的导电金属层以及第二阻挡层；沉积底电极金属层，以填充满对所述导电金属层进行化学机械抛光后在所述底部通孔内形成的碟形凹陷；对所述底电极金属层进行化学机械抛光，以形成表面平整的底电极金属层；图案化所述表面平整的底电极金属层，得到MRAM底电极。本发明能够获得表面平整的MRAM底电极。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种MRAM底电极的制备方法。
背景技术
近年来，采用MTJ(Magnetic Tunnel Junction，磁性隧道结)的磁电阻效应的MRAM(Magnetic Random Access Memory，磁性随机存储器)被认为是未来的固态非易失性记忆体，相比于目前其他类型的存储器，具有读写速度快、可实现无限次擦写、易于与目前的半导体工艺相兼容等优点，此外利用自旋流来实现磁矩翻转的自旋传输扭矩(Spin transfertorque,STT)的MRAM可实现存储单元尺寸的微缩。这些优点使得MRAM成为未来新型存储器的主要发展方向。
在MRAM中的主要功能单元为MTJ单元，其结构主要包括磁性自由层/非磁性氧化层(MgO)/磁性钉扎层。在外加磁场或电流等驱动下，磁性自由层的磁矩方向发生翻转，与磁性钉扎层的磁矩方向呈现平行态或反平行态，使得MRAM出现高低电阻态，可分别定义为存储态“0”和“1”，从而实现信息的存储。
MTJ单元是由数十层磁性/非磁性薄膜制备而成，其中的大多数薄膜厚度在1nm左右，尤其是MTJ的隧穿势垒层MgO的厚度仅在
之间，其对底电极的表面粗糙度及平坦化程度十分敏感，因此在制备MRAM器件时，由于在对连接底电极的底部导电金属层进行化学机械抛光时，由于存在多种不同的金属和电介质材料，因此抛光后多种材料的表面很难做到足够的平坦，进而如何提供平坦的MRAM底电极一直是一个需要解决的技术难题。
发明内容
有鉴于此，本发明提供一种MRAM底电极的制备方法，能够获得表面平整的MRAM底电极。
本发明提供一种MRAM底电极的制备方法，包括：
提供一基底，所述基底依次包括金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，所述底部通孔与所述金属互联层相连，在所述基底表面依次覆盖有第二阻挡层和导电金属层，所述导电金属层充满所述底部通孔；
对所述导电金属层进行化学机械抛光，去除所述介质层上方的导电金属层以及第二阻挡层；
沉积底电极金属层，以填充满对所述导电金属层进行化学机械抛光后在所述底部通孔内形成的碟形凹陷；
对所述底电极金属层进行化学机械抛光，以形成表面平整的底电极金属层；
图案化所述表面平整的底电极金属层，得到MRAM底电极。
可选地，所述底电极金属层的材料包括TaN、Ta、TiN和Ti中的任意一种或者几种的混合物。
可选地，所述导电金属层的材料包括Cu、W、Al中的任意一种或者几种的混合物。
可选地，所述第二阻挡层的材料包括TaN、Ta、TiN、Ti、Co和Ru中的任意一种或者几种的混合物。
可选地，所述介电层的材料包括氧化硅SiO、二氧化硅SiO2、碳氧化物CDO、氮化硅SiN、氟硅玻璃FSG、磷硅玻璃PSG、硼磷硅玻璃BPSG、正硅酸乙酯TEOS、低电介质Low-K及Ultra-Low-K中的一种。
可选地，所述第一阻挡层的材料包括氮氧硅化合物、氮化硅、碳氮化硅或者碳化硅。
本发明提供的MRAM底电极的制备方法，对沉积的底电极金属层进行化学机械抛光，形成一表面平整的底电极金属层，进一步进行光刻和刻蚀，得到表面平整的MRAM底电极，有效避免了底部导电金属层抛光后产生的凹陷问题，提高了底电极的平整度。
附图说明
图1为本发明一实施例的MRAM底电极的制备方法的流程示意图；
图2-图8为本发明一实施例的MRAM底电极的制备方法的各步骤剖面示意图；
图9-图10为图案化底电极金属层的另一实施例的示意图；
图11-图14为图案化底电极金属层的又一实施例的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明一实施例提供一种MRAM底电极的制备方法，如图1所示，所述方法包括：
S101、提供一基底，所述基底依次包括金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，所述底部通孔与所述金属互联层相连，在所述基底表面依次覆盖有第二阻挡层和导电金属层，所述导电金属层充满所述底部通孔；
S102、对所述导电金属层进行化学机械抛光，去除所述介质层上方的导电金属层以及第二阻挡层；
S103、沉积底电极金属层，以填充满对所述导电金属层进行化学机械抛光后在所述底部通孔内形成的碟形凹陷；
S104、对所述底电极金属层进行化学机械抛光，以形成表面平整的底电极金属层；
S105、图案化所述表面平整的底电极金属层，得到MRAM底电极。
上述实施例提供的MRAM底电极的制备方法，对沉积的底电极金属层进行化学机械抛光，形成一表面平整的底电极金属层，进一步进行光刻和刻蚀，得到表面平整的MRAM底电极，有效避免了底部导电金属层抛光后产生的凹陷问题，提高了底电极的平整度。
具体地，关于步骤S101，参考图2至图4，所述基底的初始结构如图2所示，从下至上依次包括金属互联层201(金属互联层201为包含硅衬底以及在衬底上的经前道工艺制备的所有必要的结构以及器件，例如包括CMOS及中间金属互联层)、第一阻挡层202以及介电层203。
如图3所示，在所述第一阻挡层202及介电层203中形成底部通孔，所述底部通孔与所述金属互联层201相连，其中，第一阻挡层202的材料包括但不限于为氮氧硅化合物、氮化硅、碳氮硅化合物或者碳化硅，用于防止金属互联层201的Cu离子扩散。介电层203的材料包括但不限于氧化硅SiO、二氧化硅SiO2、碳氧化物CDO、氮化硅SiN、氟硅玻璃FSG、磷硅玻璃PSG、硼磷硅玻璃BPSG、正硅酸乙酯TEOS(化学式Si(OC2H5)4)、低电介质Low-K及Ultra-Low-K。底部通孔可以采用常规的光刻和刻蚀技术，在介电层203上定义图案，并选择刻蚀去除部分第一阻挡层202和介电层203，停止于金属互联层201上，从而形成金属互联线所需要的底部通孔。
如图4所示，进一步在基底表面依次沉积第二阻挡层204和导电金属层205，所述导电金属层205充满所述底部通孔，得到最终的基底结构。其中，第二阻挡层204覆盖于基底的底部通孔中的底面和侧面，且覆盖于底部通孔外基底的表面，使用的材料包括但不限于TaN、Ta、TiN、Ti、Co和Ru中的任意一种或者几种的混合物。导电金属层205的厚度等于或者大于底部通孔的深度。导电金属层205的材料包括Cu、W、Al中的任意一种或者几种的混合物。
关于步骤S102，如图5所示，对所述导电金属层205进行化学机械抛光，以导电金属层205为铜层为例进行说明，一般抛光终点控制在介电层203。对铜层205进行化学机械抛光，抛光后完全去除所述底部通孔外部的铜层和铜阻挡层，同时由于工艺的局限性，抛光后在所述底部通孔中产生碟形凹陷21。碟形凹陷21的深度一般情况下为0～60nm。
关于步骤S103，如图6所示，沉积底电极金属层206，以填充满对所述导电金属层进行化学机械抛光后在所述底部通孔内形成的碟形凹陷21。由于存在碟形凹陷21，底电极金属层206的表面不够平整。
关于步骤S104，如图7所示，对底电极金属层206进行化学机械抛光，最终形成一个表面平整的底电极金属层206。对底电极金属层206进行化学机械抛光，抛光终点停止于底电极金属层206在底部通孔外的厚度达到设定的目标厚度，其中，底电极金属层206在底部通孔外的厚度可以通过X射线荧光光谱仪测量或在光学可量测的厚度范围内通过光学厚度测量仪测量。
需要说明的是，为了保证最终得到的底电极金属层表面平整，如果执行一次化学机械抛光后，表面平整度不满足要求，根据需要可以重复沉积底电极金属层并进行化学机械抛光，直至形成表面平整的底电极金属层。
关于步骤S105，一种实施例如图8所示，底电极的图案化在沉积MTJ多层膜之前完成，对所述表面平整的底电极金属层206进行光刻和刻蚀，得到MRAM底电极2061和2062。在该步骤中，首先在底电极金属层206表面涂光刻胶，图形化所述底电极金属层206，然后以介电层203为刻蚀终点，进而得到MRAM底电极2061和2062。
关于步骤S105，另一种实施例如图9-10所示，底电极的图案化可选择同后续制备的MTJ多层膜的图案化一起完成。如图9所示，在表面平整的底电极金属层206上沉积MTJ多层膜207。接下来如图10所示，对底电极金属层206和MTJ多层膜207同时进行光刻和刻蚀，形成底电极2063、2064及MTJ单元2071、2072。
关于步骤S105，另一种实施例如图11-14所示，底电极的图案化也可选择同后续制备的顶电极的图案化一起完成。如图11所示，在表面平整的底电极金属层206上沉积MTJ多层膜207之后，仅对所述MTJ多层膜207进行光刻和刻蚀，形成MTJ单元2073、2074。接下来如图12所示，沉积介电层208，其材料为氧化硅SiO、二氧化硅SiO2、碳氧化物CDO、氮化硅SiN、氟硅玻璃FSG、磷硅玻璃PSG、硼磷硅玻璃BPSG、正硅酸乙酯TEOS、Low-K介电质或者Ultra-Low-K介电质，并对介电层208进行抛光，停止于MTJ单元2073、2074的表面。接下来如图13所示，沉积顶电极金属层209，其材料包括但不限于TaN、Ta、TiN和Ti中的任意一种或者几种的混合物。接下来如图14所示，对顶电极金属层209进行光刻和刻蚀，同时刻蚀掉底电极金属层206，停止于介质层203，同时形成底电极2065、2066和顶电极2091、2092。
之后进行后续工艺。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (6)
1.一种MRAM底电极的制备方法，其特征在于，包括：
提供一基底，所述基底依次包括金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，所述底部通孔与所述金属互联层相连，在所述基底表面依次覆盖有第二阻挡层和导电金属层，所述导电金属层充满所述底部通孔；
对所述导电金属层进行化学机械抛光，去除所述介质层上方的导电金属层以及第二阻挡层；
沉积底电极金属层，以填充满对所述导电金属层进行化学机械抛光后在所述底部通孔内形成的碟形凹陷；
对所述底电极金属层进行化学机械抛光，以形成表面平整的底电极金属层；
图案化所述表面平整的底电极金属层，得到MRAM底电极。
2.根据权利要求1所述的方法，其特征在于，所述底电极金属层的材料包括TaN、Ta、TiN和Ti中的任意一种或者几种的混合物。
3.根据权利要求1所述的方法，其特征在于，所述导电金属层的材料包括Cu、W、Al中的任意一种或者几种的混合物。
4.根据权利要求1所述的方法，其特征在于，所述第二阻挡层的材料包括TaN、Ta、TiN、Ti、Co和Ru中的任意一种或者几种的混合物。
5.根据权利要求1所述的方法，其特征在于，所述介电层的材料包括氧化硅SiO、二氧化硅SiO2、碳氧化物CDO、氮化硅SiN、氟硅玻璃FSG、磷硅玻璃PSG、硼磷硅玻璃BPSG、正硅酸乙酯TEOS、低电介质Low-K及Ultra-Low-K中的一种。
6.根据权利要求1所述的方法，其特征在于，所述第一阻挡层的材料包括氮氧硅化合物、氮化硅、碳氮化硅化合物或者碳化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910552445.3A CN112133820A (zh) | 2019-06-25 | 2019-06-25 | Mram底电极的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910552445.3A CN112133820A (zh) | 2019-06-25 | 2019-06-25 | Mram底电极的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112133820A true CN112133820A (zh) | 2020-12-25 |
Family
ID=73849610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910552445.3A Pending CN112133820A (zh) | 2019-06-25 | 2019-06-25 | Mram底电极的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112133820A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112447900A (zh) * | 2019-09-03 | 2021-03-05 | 浙江驰拓科技有限公司 | 电极组件制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265671B1 (en) * | 1996-07-09 | 2001-07-24 | Sharp Kabushiki Kaisha | Printed-wiring board and a production method thereof |
| US20020064906A1 (en) * | 2000-03-22 | 2002-05-30 | Ziptronix | Three dimensional device integration method and integrated device |
| CN1374691A (zh) * | 2001-03-09 | 2002-10-16 | 惠普公司 | 顶部导体包层的制造方法 |
| US20050118808A1 (en) * | 2003-12-01 | 2005-06-02 | Chi-Wen Liu | Method of reducing the pattern effect in the CMP process |
| CN101364569A (zh) * | 2007-08-07 | 2009-02-11 | 株式会社瑞萨科技 | 磁性存储器的制造方法及磁性存储器 |
| JP2011009489A (ja) * | 2009-06-26 | 2011-01-13 | Sony Corp | 半導体装置の製造方法、半導体装置及び固体撮像装置 |
| US20160027998A1 (en) * | 2014-07-24 | 2016-01-28 | Everspin Technologies, Inc. | Via formed underlying a mangetoresistive device and method of manufacture |
-
2019
- 2019-06-25 CN CN201910552445.3A patent/CN112133820A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265671B1 (en) * | 1996-07-09 | 2001-07-24 | Sharp Kabushiki Kaisha | Printed-wiring board and a production method thereof |
| US20020064906A1 (en) * | 2000-03-22 | 2002-05-30 | Ziptronix | Three dimensional device integration method and integrated device |
| CN1374691A (zh) * | 2001-03-09 | 2002-10-16 | 惠普公司 | 顶部导体包层的制造方法 |
| US20050118808A1 (en) * | 2003-12-01 | 2005-06-02 | Chi-Wen Liu | Method of reducing the pattern effect in the CMP process |
| CN101364569A (zh) * | 2007-08-07 | 2009-02-11 | 株式会社瑞萨科技 | 磁性存储器的制造方法及磁性存储器 |
| JP2011009489A (ja) * | 2009-06-26 | 2011-01-13 | Sony Corp | 半導体装置の製造方法、半導体装置及び固体撮像装置 |
| US20160027998A1 (en) * | 2014-07-24 | 2016-01-28 | Everspin Technologies, Inc. | Via formed underlying a mangetoresistive device and method of manufacture |
Non-Patent Citations (1)
| Title |
|---|
| 阮勇，尤政: "《硅MEMS工艺与设备基础[M]》", 国防工业出版社, pages: 271 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112447900A (zh) * | 2019-09-03 | 2021-03-05 | 浙江驰拓科技有限公司 | 电极组件制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10971682B2 (en) | Method for fabricating memory device | |
| US10734580B2 (en) | Memory device and fabrication method thereof | |
| CN108232009B (zh) | 一种制作磁性随机存储器的方法 | |
| CN102956816B (zh) | 孔洞在先的硬掩模限定 | |
| US10756258B2 (en) | Memory device and fabrication method thereof | |
| US20080003701A1 (en) | Non-via method of connecting magnetoelectric elements with conductive line | |
| US20030224260A1 (en) | Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs | |
| US11217627B2 (en) | Magnetic random access memory device and formation method thereof | |
| EP3772117B1 (en) | Method for forming a semiconductor structure | |
| TW201732895A (zh) | 半導體結構、電極結構以及相關製造方法 | |
| US11551736B2 (en) | Semiconductor device and method for fabricating the same | |
| US20210135106A1 (en) | Integrated circuit and fabrication method thereof | |
| US8524511B1 (en) | Method to connect a magnetic device to a CMOS transistor | |
| KR20210135914A (ko) | 비휘발성 메모리 디바이스 및 제조 기술 | |
| US11482666B2 (en) | Method for fabricating a semiconductor device | |
| US20210167282A1 (en) | Semiconductor structure and method for forming the same | |
| CN112133820A (zh) | Mram底电极的制备方法 | |
| WO2020258799A1 (zh) | 自对准的mram底电极制备方法 | |
| WO2021077756A1 (zh) | 包括mram底电极制作工艺的制作方法及mram器件 | |
| WO2020259220A1 (zh) | Mram底电极的制备方法 | |
| CN113594086B (zh) | 半导体元件及其制作方法 | |
| CN112531106A (zh) | 磁性隧道结的制备方法 | |
| TWI814856B (zh) | 半導體元件及其製作方法 | |
| WO2020258800A1 (zh) | 新型mram中铜互联上底电极的制备方法 | |
| TW202335322A (zh) | 一種製作半導體元件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |