TW202339314A

TW202339314A - 半導體元件及其製作方法

Info

Publication number: TW202339314A
Application number: TW111130587A
Authority: TW
Inventors: 林宏展
Original assignee: 聯華電子股份有限公司
Priority date: 2022-03-24
Filing date: 2022-08-15
Publication date: 2023-10-01
Also published as: CN116867349A; US20230320232A1

Abstract

本發明揭露一種製作半導體元件的方法，其主要先形成第一金屬間介電層於基底上，然後形成二接觸洞以及一溝渠於第一金屬間介電層內，形成一金屬層於該等二接觸洞以及溝渠內以形成一金屬內連線以及一自旋軌道轉矩式(spin orbit torque, SOT)層，形成一磁性穿隧接面(magnetic tunneling junction, MTJ)於SOT層上，形成第一硬遮罩於MTJ上，形成第二硬遮罩於第一硬遮罩上，形成遮蓋層於MTJ旁，再形成第二金屬間介電層環繞遮蓋層。

Description

半導體元件及其製作方法

本發明是關於一種製作半導體元件，尤指一種製作磁阻式隨機存取記憶體(magnetoresistive random access memory, MRAM)元件的方法。

已知，磁阻(magnetoresistance, MR)效應係材料的電阻隨著外加磁場的變化而改變的效應，其物理量的定義，是在有無磁場下的電阻差除上原先電阻，用以代表電阻變化率。目前，磁阻效應已被成功地運用在硬碟生產上，具有重要的商業應用價值。此外，利用巨磁電阻物質在不同的磁化狀態下具有不同電阻值的特點，還可以製成磁性隨機存儲器(MRAM)，其優點是在不通電的情況下可以繼續保留存儲的數據。

上述磁阻效應還被應用在磁場感測(magnetic field sensor)領域，例如，行動電話中搭配全球定位系統(global positioning system, GPS)的電子羅盤(electronic compass)零組件，用來提供使用者移動方位等資訊。目前，市場上已有各式的磁場感測技術，例如，異向性磁阻(anisotropic magnetoresistance, AMR)感測元件、巨磁阻(GMR)感測元件、磁穿隧接面(magnetic tunneling junction, MTJ)感測元件等等。然而，上述先前技藝的缺點通常包括：較佔晶片面積、製程較昂貴、較耗電、靈敏度不足，以及易受溫度變化影響等等，而有必要進一步改進。

本發明一實施例揭露一種製作半導體元件的方法，其主要先形成第一金屬間介電層於基底上，然後形成二接觸洞以及一溝渠於第一金屬間介電層內，形成一金屬層於該等二接觸洞以及溝渠內以形成一金屬內連線以及一自旋軌道轉矩式(spin orbit torque, SOT)層，形成一磁性穿隧接面(magnetic tunneling junction, MTJ)於SOT層上，形成第一硬遮罩於MTJ上，形成第二硬遮罩於第一硬遮罩上，形成遮蓋層於MTJ旁，再形成第二金屬間介電層環繞遮蓋層。

本發明另一實施例揭露一種半導體元件，其主要包含一金屬間介電層設於基底上以及一金屬內連線以及一自旋軌道轉矩式(spin orbit torque, SOT)層設於該金屬間介電層內，其中第一金屬間介電層頂表面切齊SOT層頂表面。

請參照第1圖至第8圖，第1圖至第8圖為本發明一實施例製作一MRAM單元之方法示意圖。如第1圖所示，首先提供一基底12，例如一由半導體材料所構成的基底12，其中半導體材料可選自由矽、鍺、矽鍺複合物、矽碳化物(silicon carbide)、砷化鎵(gallium arsenide)等所構成之群組，且基底12上較佳定義有一MRAM區域14以及一邏輯區域16。

基底12上可包含例如金氧半導體(metal-oxide semiconductor, MOS)電晶體等主動元件、被動元件、導電層以及例如層間介電層(interlayer dielectric, ILD)18等介電層覆蓋於其上。更具體而言，基底12上可包含平面型或非平面型(如鰭狀結構電晶體)等MOS電晶體元件，其中MOS電晶體可包含閘極結構(例如金屬閘極)以及源極/汲極區域、側壁子、磊晶層、接觸洞蝕刻停止層等電晶體元件，層間介電層18可設於基底12上並覆蓋MOS電晶體，且層間介電層18可具有複數個接觸插塞電連接MOS電晶體之閘極以及/或源極/汲極區域。由於平面型或非平面型電晶體與層間介電層等相關製程均為本領域所熟知技藝，在此不另加贅述。

然後於層間介電層18上形成金屬內連線結構20電連接前述之接觸插塞，其中金屬內連線結構20包含一金屬間介電層24以及金屬內連線26鑲嵌於金屬間介電層24中。在本實施例中，金屬內連線結構20中的金屬內連線26較佳包含一溝渠導體(trench conductor)，其中金屬內連線結構20中的各金屬內連線26均可依據單鑲嵌製程或雙鑲嵌製程鑲嵌於金屬間介電層24中並彼此電連接。例如各金屬內連線26可更細部包含一阻障層34以及一金屬層36，其中阻障層34可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組，而金屬層36可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等所構成的群組，但不侷限於此。由於單鑲嵌或雙鑲嵌製程乃本領域所熟知技藝，在此不另加贅述。

接著依序形成一停止層28以及一金屬間介電層30於金屬內連線結構20上，再進行利用一圖案化遮罩(圖未示)進行一道或以上蝕刻製程去除部分金屬間介電層30與部分停止層28以形成一開口72暴露出下方的金屬內連線表面，其中開口72較佳包含一溝渠74以及二接觸洞76連接溝渠74底部。

隨後如第2圖所示，依序形成一阻障層34以及一金屬層36於開口72內並填滿開口72，再進行一平坦化製程例如化學機械研磨(chemical mechanical polishing, CMP)製程去除部分金屬層36、部分阻障層34及部分金屬間介電層30，使剩餘的阻障層34與金屬層36頂表面切齊金屬間介電層30頂表面。值得注意的是，本階段所形成的阻障層34與金屬層36較佳同時形成一金屬內連線32以及一作為自旋軌道轉矩式(spin orbit torque, SOT)MRAM通道的自旋軌道轉矩式(SOT)層38於開口72內，其中下方填滿兩個接觸洞76的阻障層34與金屬層36較佳成為由接觸洞導體所構成的金屬內連線32而上方填滿溝渠74的阻障層34與金屬層36則較佳作為SOT層38。

如同前述實施例，金屬內連線32及SOT層38中的阻障層34可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組，而金屬層36可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等所構成的群組，但不侷限於此。此外在本實例金屬內連線32與SOT層38中的金屬層36較佳包含鎢、金屬間介電層30較佳包含氧化矽例如四乙氧基矽烷(tetraethyl orthosilicate, TEOS)、而停止層28則包含氮摻雜碳化物層(nitrogen doped carbide, NDC)、氮化矽、或氮碳化矽(silicon carbon nitride, SiCN)，但不侷限於此。

如第3圖所示，接著形成MTJ堆疊結構40、一硬遮罩68以及另一硬遮罩42於SOT層38上。在本實施例中，形成MTJ 堆疊結構40的方式可先依序形成一固定層(pinned layer)、一阻障層(barrier layer)以及一自由層(free layer)於SOT層38上。其中固定層可包含鐵磁性材料例如但不侷限於鈷鐵硼(cobalt-iron-boron, CoFeB)、鈷鐵(cobalt-iron, CoFe)、鐵(Fe)、鈷(Co)等。此外，固定層也可以是由反鐵磁性(antiferromagnetic, AFM)材料所構成者，例如鐵錳(FeMn)、鉑錳(PtMn)、銥錳(IrMn)、氧化鎳(NiO)等，用以固定或限制鄰近層的磁矩方向。阻障層可由包含氧化物之絕緣材料所構成，例如氧化鋁(AlO _x)或氧化鎂(MgO)，但均不侷限於此。自由層可以是由鐵磁性材料所構成者，例如鐵、鈷、鎳或其合金如鈷鐵硼(cobalt-iron-boron, CoFeB)，但不限於此。其中，自由層的磁化方向會受外部磁場而「自由」改變。另外在本實施例中，硬遮罩68較佳包含導電或金屬材料例如釕(Ru)，硬遮罩42則可包含導電或介電材料例如但不侷限於鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、鉑(Pt)、銅(Cu)、金(Au)、鋁(Al)或其組合。

然後如第4圖所示，進行一蝕刻製程或更具體而言微影暨蝕刻製程圖案化硬遮罩42並暴露出下方的硬遮罩68表面。從細部來看，本階段所進行的微影暨蝕刻製程較佳先形成一圖案化遮罩(圖未示)如圖案化光阻於硬遮罩42上，然後利用圖案化遮罩為遮罩進行一蝕刻製程去除部分硬遮罩42形成圖案化之硬遮罩42並暴露出下方的部分硬遮罩68表面，其中本階段所進行的蝕刻製程較佳包含一反應性離子蝕刻(reactive ion etching, RIE)製程。

隨後如第5圖所示，利用圖案化之硬遮罩42為遮罩進行一道或一道以上蝕刻製程例如離子束蝕刻(ion beam etching, IBE)製程去除部分硬遮罩68及部分MTJ堆疊結構40以形成一MTJ 48於MRAM區域14，其中部分圖案化之硬遮罩42可能在蝕刻過程中被消耗使其厚度略微降低。然後形成一遮蓋層50於MTJ 48上並覆蓋MRAM區域14以及邏輯區域16的金屬間介電層30表面。在本實施例中，遮蓋層50較佳包含氮化矽，但又可依據製程需求選用其他介電材料例如但不侷限於氧化矽、氮氧化矽或氮碳化矽。

接著可在不形成任何圖案化遮罩的情況下進行一蝕刻製程去除部分遮蓋層50，其中接觸SOT層38頂表面的遮蓋層50與接觸MTJ 48側壁的遮蓋層50較佳具有不同厚度，或更具體而言SOT層38上或接觸SOT層38頂表面的遮蓋層50厚度較佳小於MTJ 48旁或接觸MTJ 48側壁的遮蓋層50厚度。

隨後如第6圖所示，可進行一微影暨蝕刻製程圖案化遮蓋層50，例如可利用一圖案化遮罩(圖未示)如圖案化光阻為遮罩進行蝕刻製程去除部分遮蓋層50並暴露出金屬間介電層30頂表面，其中被圖案化的遮蓋層50側壁可選擇切齊或不切齊下方SOT層38側壁。在本實施例中，若被圖案化的遮蓋層50側壁選擇不切齊下方SOT層38的側壁，遮蓋層50可選擇覆蓋或不覆蓋下方的SOT層38，亦即當遮蓋層50略為向外延伸或寬度大於下方SOT層38時遮蓋層50底表面可同時接觸SOT層38頂表面與金屬間介電層30頂表面，或如第6圖所示當遮蓋層50略為內縮或寬度略小於SOT層38時遮蓋層50底表面僅接觸SOT層38頂表面但不接觸金屬間介電層30頂表面，這些變化型均屬本發明所涵蓋的範圍。

如第7圖所示，然後進行一沉積製程例如原子層沉積(atomic layer deposition, ALD)製程以形成一金屬間介電層52於遮蓋層50以及金屬間介電層30上，其中金屬間介電層52可包含一超低介電常數介電層，例如可包含多孔性介電材料例如但不侷限於氧碳化矽(SiOC)或氧碳化矽氫(SiOCH)。

隨後可先進行一平坦化製程例如化學機械研磨(chemical mechanical polishing, CMP)製程或回蝕刻製程去除部分金屬間介電層52，使剩餘的金屬間介電層52頂表面具有平坦表面且仍略高於遮蓋層50頂表面。然後進行一圖案轉移製程，例如可利用一圖案化遮罩(圖未示)去除MRAM區域14與邏輯區域16的部分金屬間介電層52、部分金屬間介電層30及部分停止層28以形成接觸洞(圖未示)並暴露出下面的金屬內連線26。然後於接觸洞中填入所需的導電材料，例如包含鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)等的阻障層材料以及選自鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等低電阻材料或其組合的低阻抗金屬層。接著進行一平坦化製程，例如以化學機械研磨製程去除部分導電材料以形成接觸插塞或金屬內連線58於接觸洞內電連接金屬內連線26。需注意的是，各金屬內連線58可包含溝渠導體設於金屬間介電層52內以及接觸洞導體設於金屬間介電層30內，其中溝渠導體底表面或接觸洞導體頂表面較佳切齊SOT層38頂表面或MTJ 48底表面。

接著如第8圖所示，先形成一停止層60於MRAM區域14及邏輯區域16並覆蓋金屬間介電層52，形成一金屬間介電層62於停止層60上，進行一道或一道以上微影暨蝕刻製程去除MRAM區域14及邏輯區域16的部分金屬間介電層62、部分停止層60、部分金屬間介電層52以及部分遮蓋層50形成接觸洞(圖未示)。接著填入導電材料於各接觸洞內並搭配平坦化製程如CMP以分別於MRAM區域14以及邏輯區域16形成金屬內連線64電連接下方的MTJ 48及金屬內連線58，其中MRAM區域14的金屬內連線64較佳直接接觸設於下方的硬遮罩42而邏輯區域16的金屬內連線64則接觸下層的金屬內連線58。

在本實施例中，停止層60與停止層28可包含相同或不同材料，其中兩者均可選自由氮摻雜碳化物層(nitrogen doped carbide, NDC)、氮化矽、以及氮碳化矽(silicon carbon nitride, SiCN)所構成的群組。如同前述所形成的金屬內連線，設於金屬間介電層62內的金屬內連線64可依據單鑲嵌製程或雙鑲嵌製程鑲嵌於金屬間介電層62內。例如金屬內連線64可更細部包含一阻障層以及一金屬層，其中阻障層可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組，而金屬層可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等所構成的群組，但不侷限於此。由於單鑲嵌或雙鑲嵌製程乃本領域所熟知技藝，在此不另加贅述。至此即完成本發明一實施例之半導體元件的製作。

請參照第9圖至第11圖，第9圖至第11圖為本發明一實施例製作一MRAM單元之方法示意圖。如第9圖所示，首先比照第1圖先形成層間介電層18於基底12上，然後於層間介電層18上依序形成金屬內連線結構20、22電連接層間介電層18內的接觸插塞，其中金屬內連線結構20包含一金屬間介電層24以及金屬內連線26鑲嵌於金屬間介電層24中，金屬內連線結構22則包含一停止層28、一金屬間介電層30以及至少二金屬內連線32鑲嵌於停止層28與金屬間介電層30中。

在本實施例中，金屬內連線結構20中的各金屬內連線26較佳包含一溝渠導體(trench conductor)，金屬內連線結構22中設於MRAM區域14的的金屬內連線32則包含接觸洞導體(via conductor)設於二接觸洞內。另外各金屬內連線結構20、22中的各金屬內連線26、32均可依據單鑲嵌製程或雙鑲嵌製程鑲嵌於金屬間介電層24、30以及/或停止層28中並彼此電連接。例如各金屬內連線26、32可更細部包含一阻障層34以及一金屬層36，其中阻障層34可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組，而金屬層36可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等所構成的群組，但不侷限於此。由於單鑲嵌或雙鑲嵌製程乃本領域所熟知技藝，在此不另加贅述。此外在本實例金屬內連線26中的金屬層36較佳包含銅、金屬內連線32中的金屬層36較佳包含鎢、金屬間介電層24、30較佳包含氧化矽例如四乙氧基矽烷(tetraethyl orthosilicate, TEOS)、而停止層28則包含氮摻雜碳化物層(nitrogen doped carbide, NDC)、氮化矽、或氮碳化矽(silicon carbon nitride, SiCN)，但不侷限於此。接著形成另一金屬間介電層78於金屬內連線結構22上，並進行一微影暨蝕刻製程去除部分金屬間介電層78以形成一開口80或溝渠暴露出下方的金屬內連線32。

如第10圖所示，接著依序形成一阻障層34以及一金屬層36於開口80內並填滿開口80，再進行一平坦化製程例如化學機械研磨(chemical mechanical polishing, CMP)製程去除部分阻障層34、部分金屬層36及部分金屬間介電層78，使剩餘的阻障層34與金屬層36頂表面切齊金屬間介電層78頂表面並形成一自旋軌道轉矩式(spin orbit torque, SOT)層38於開口80內。

如同前述實施例，SOT層38較佳作為一自旋軌道轉矩式(SOT)MRAM之通道，其中的阻障層34可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組，而金屬層36則可包含鉭(Ta)、鎢(W)、鉑(Pt)、鉿(Hf)、硒化鉍(Bi _xSe _1-x)或其組合。需注意的是，相較於前述實施例中金屬內連線32與SOT層38中的金屬層36較佳由相同金屬材料如鎢所構成，本實施例中金屬內連線32與SOT層38中的金屬層36可依據產品需求由相同或不同材料所構成。在本實例中，金屬內連線32與SOT層38中的金屬層36均較佳包含鎢，金屬間介電層24、30、78較佳包含氧化矽例如四乙氧基矽烷(tetraethyl orthosilicate, TEOS)，但不侷限於此。

隨後如第11圖所示，比照前述第3圖至第8圖的製程先形成MTJ堆疊結構40、硬遮罩68以及另一硬遮罩42於SOT層38上，圖案化硬遮罩42、硬遮罩68以及MTJ堆疊結構40形成MTJ 48，形成遮蓋層50於MTJ 48上，圖案化遮蓋層50使遮蓋層50邊緣切齊或不切齊下方的SOT層38側壁，形成金屬間介電層52於遮蓋層50上，形成金屬內連線58於金屬間介電層52、金屬間介電層78以及金屬間介電層30內連接下方的金屬內連線26，形成停止層60及金屬間介電層62於金屬間介電層52上，最後再形成金屬內連線64於金屬間介電層62內電連接下方的MTJ 48及金屬內連線58，其中MRAM區域14的金屬內連線64直接接觸設於下方的硬遮罩42而邏輯區域16的金屬內連線64則接觸下層的金屬內連線58。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

12:基底 14:MRAM區域 16:邏輯區域 18:層間介電層 20:金屬內連線結構 22:金屬內連線結構 24:金屬間介電層 26:金屬內連線 28:停止層 30:金屬間介電層 32:金屬內連線 34:阻障層 36:金屬層 38:SOT層 40:MTJ堆疊結構 42:硬遮罩 48:MTJ 50:遮蓋層 52:金屬間介電層 58:金屬內連線 60:停止層 62:金屬間介電層 64:金屬內連線 68:硬遮罩 72:開口 74:溝渠 76:接觸洞 78:金屬間介電層 80:開口

第1圖至第8圖為本發明一實施例製作一MRAM單元之方法示意圖。第9圖至第11圖為本發明一實施例製作一MRAM單元之方法示意圖。

12:基底

14:MRAM區域

16:邏輯區域

18:層間介電層

20:金屬內連線結構

24:金屬間介電層

26:金屬內連線

28:停止層

30:金屬間介電層

32:金屬內連線

34:阻障層

36:金屬層

38:SOT層

42:硬遮罩

48:MTJ

50:遮蓋層

52:金屬間介電層

58:金屬內連線

60:停止層

62:金屬間介電層

64:金屬內連線

68:硬遮罩

Claims

一種製作半導體元件的方法，其特徵在於，包含：形成一第一金屬間介電層於一基底上；形成一開口於該第一金屬間介電層內；形成一金屬內連線以及一自旋軌道轉矩式(spin orbit torque, SOT)層於該開口內。
如申請專利範圍第1項所述之方法，另包含：形成二接觸洞以及一溝渠於該第一金屬間介電層內；形成一金屬層於該等二接觸洞以及該溝渠內以形成該金屬內連線以及該SOT層；形成一磁性穿隧接面(magnetic tunneling junction, MTJ)於該SOT層上；形成一第一硬遮罩於該MTJ上；形成一第二硬遮罩於該第一硬遮罩上；形成一遮蓋層於該MTJ旁；以及形成一第二金屬間介電層環繞該遮蓋層。
如申請專利範圍第2項所述之方法，另包含形成該遮蓋層於該SOT層上。
如申請專利範圍第2項所述之方法，另包含形成該第二金屬間介電層於該SOT層上。
如申請專利範圍第2項所述之方法，其中該第一金屬間介電層頂表面切齊該SOT層頂表面。
如申請專利範圍第2項所述之方法，其中該第一硬遮罩包含釕。
如申請專利範圍第2項所述之方法，其中該第二硬遮罩包含金屬氮化物。
如申請專利範圍第1項所述之方法，另包含：形成一第二金屬間介電層於該基底上；形成二接觸洞於該第二金屬間介電層內；形成該金屬內連線於該等二接觸洞內；形成一第三金屬間介電層於該第二金屬間介電層上；形成一溝渠於該第三金屬間介電層內；形成該SOT層於該溝渠內；形成一MTJ於該SOT層上；形成一第一硬遮罩於該MTJ上；形成一第二硬遮罩於該第一硬遮罩上；形成一遮蓋層於該MTJ旁；以及形成一第四金屬間介電層環繞該遮蓋層。
如申請專利範圍第8項所述之方法，其中該第三金屬間介電層頂表面切齊該SOT層頂表面。
如申請專利範圍第1項所述之方法，其中該金屬內連線以及該SOT層包含相同材料。
如申請專利範圍第1項所述之方法，其中該金屬內連線以及該SOT層包含鎢。
一種半導體元件，其特徵在於，包含：一第一金屬間介電層設於一基底上；一金屬內連線以及一自旋軌道轉矩式(spin orbit torque, SOT)層設於該第一金屬間介電層內，其中該第一金屬間介電層頂表面切齊該SOT層頂表面。
如申請專利範圍第12項所述之半導體元件，另包含：一磁性穿隧接面(magnetic tunneling junction, MTJ)設於該SOT層上；一第一硬遮罩設於該MTJ上；一第二硬遮罩設於該第一硬遮罩上；一遮蓋層設於該MTJ旁；以及一第二金屬間介電層環繞該遮蓋層。
如申請專利範圍第13項所述之半導體元件，其中該遮蓋層設於該SOT層上。
如申請專利範圍第13項所述之半導體元件，其中該第二金屬間介電層設於該SOT層上。
如申請專利範圍第12項所述之半導體元件，另包含：一第二金屬間介電層設於該基底上；該金屬內連線設於該第二金屬間介電層內；一第三金屬間介電層設於該第二金屬間介電層上；該SOT層設於該第三金屬間介電層內；一MTJ設於該SOT層上；一第一硬遮罩設於該MTJ上；一第二硬遮罩設於該第一硬遮罩上；一遮蓋層設於該MTJ旁；以及一第四金屬間介電層環繞該遮蓋層。
如申請專利範圍第16項所述之半導體元件，其中該第三金屬間介電層頂表面切齊該SOT層頂表面。
如申請專利範圍第16項所述之半導體元件，其中該第三金屬間介電層底表面切齊該SOT層底表面。
如申請專利範圍第12項所述之半導體元件，其中該金屬內連線以及該SOT層包含相同材料。
如申請專利範圍第12項所述之半導體元件，其中該金屬內連線以及該SOT層包含鎢。