TW202335322A - 一種製作半導體元件的方法 - Google Patents

一種製作半導體元件的方法 Download PDF

Info

Publication number
TW202335322A
TW202335322A TW111130954A TW111130954A TW202335322A TW 202335322 A TW202335322 A TW 202335322A TW 111130954 A TW111130954 A TW 111130954A TW 111130954 A TW111130954 A TW 111130954A TW 202335322 A TW202335322 A TW 202335322A
Authority
TW
Taiwan
Prior art keywords
hard mask
layer
metal
dielectric layer
inter
Prior art date
Application number
TW111130954A
Other languages
English (en)
Inventor
吳宏益
吳家榮
林毓翔
陳奕文
楊坤昇
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Publication of TW202335322A publication Critical patent/TW202335322A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本發明揭露一種製作半導體元件的方法，其主要先形成一磁性穿隧接面(magnetic tunneling junction, MTJ)於一基底上，然後形成一自旋軌道轉矩式(spin orbit torque, SOT)層於該MTJ上，形成一金屬間介電層環繞該MTJ以及該SOT層，形成一第一硬遮罩於該金屬間介電層上，形成一半導體層於該第一硬遮罩上，再圖案化該第一硬遮罩。

Description

一種製作半導體元件的方法
本發明是關於一種製作半導體元件，尤指一種製作磁阻式隨機存取記憶體(magnetoresistive random access memory, MRAM)元件的方法。
已知，磁阻(magnetoresistance, MR)效應係材料的電阻隨著外加磁場的變化而改變的效應，其物理量的定義，是在有無磁場下的電阻差除上原先電阻，用以代表電阻變化率。目前，磁阻效應已被成功地運用在硬碟生產上，具有重要的商業應用價值。此外，利用巨磁電阻物質在不同的磁化狀態下具有不同電阻值的特點，還可以製成磁性隨機存儲器(MRAM)，其優點是在不通電的情況下可以繼續保留存儲的數據。
上述磁阻效應還被應用在磁場感測(magnetic field sensor)領域，例如，行動電話中搭配全球定位系統(global positioning system, GPS)的電子羅盤(electronic compass)零組件，用來提供使用者移動方位等資訊。目前，市場上已有各式的磁場感測技術，例如，異向性磁阻(anisotropic magnetoresistance, AMR)感測元件、巨磁阻(GMR)感測元件、磁穿隧接面(magnetic tunneling junction, MTJ)感測元件等等。然而，上述先前技藝的缺點通常包括：較佔晶片面積、製程較昂貴、較耗電、靈敏度不足，以及易受溫度變化影響等等，而有必要進一步改進。
本發明一實施例揭露一種製作半導體元件的方法，其主要先形成一磁性穿隧接面(magnetic tunneling junction, MTJ)於一基底上，然後形成一自旋軌道轉矩式(spin orbit torque, SOT)層於該MTJ上，形成一金屬間介電層環繞該MTJ以及該SOT層，形成一第一硬遮罩於該金屬間介電層上，形成一半導體層於該第一硬遮罩上，再圖案化該第一硬遮罩。
請參照第1圖至第11圖，第1圖至第11圖為本發明一實施例製作一MRAM單元之方法示意圖。如第1圖所示，首先提供一基底12，例如一由半導體材料所構成的基底12，其中半導體材料可選自由矽、鍺、矽鍺複合物、矽碳化物(silicon carbide)、砷化鎵(gallium arsenide)等所構成之群組，且基底12上較佳定義有一MRAM區域14以及一邏輯區域16。
基底12上可包含例如金氧半導體(metal-oxide semiconductor, MOS)電晶體等主動元件、被動元件、導電層以及例如層間介電層(interlayer dielectric, ILD)18等介電層覆蓋於其上。更具體而言，基底12上可包含平面型或非平面型(如鰭狀結構電晶體)等MOS電晶體元件，其中MOS電晶體可包含閘極結構(例如金屬閘極)以及源極/汲極區域、側壁子、磊晶層、接觸洞蝕刻停止層等電晶體元件，層間介電層18可設於基底12上並覆蓋MOS電晶體，且層間介電層18可具有複數個接觸插塞電連接MOS電晶體之閘極以及/或源極/汲極區域。由於平面型或非平面型電晶體與層間介電層等相關製程均為本領域所熟知技藝，在此不另加贅述。
然後於層間介電層18上依序形成金屬內連線結構20、22電連接前述之接觸插塞，其中金屬內連線結構20包含一金屬間介電層24以及金屬內連線26鑲嵌於金屬間介電層24中，金屬內連線結構22則包含一停止層28、一金屬間介電層30以及金屬內連線32鑲嵌於停止層28與金屬間介電層30中。
在本實施例中，金屬內連線結構20中的各金屬內連線26較佳包含一溝渠導體(trench conductor)，金屬內連線結構22中設於MRAM區域14的的金屬內連線32則包含接觸洞導體(via conductor)。另外各金屬內連線結構20、22中的各金屬內連線26、32均可依據單鑲嵌製程或雙鑲嵌製程鑲嵌於金屬間介電層24、30以及/或停止層28中並彼此電連接。例如各金屬內連線26、32可更細部包含一阻障層34以及一金屬層36，其中阻障層34可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組，而金屬層36可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等所構成的群組，但不侷限於此。由於單鑲嵌或雙鑲嵌製程乃本領域所熟知技藝，在此不另加贅述。此外在本實例金屬內連線26中的金屬層36較佳包含銅、金屬內連線32中的金屬層36較佳包含鎢、金屬間介電層24、30較佳包含氧化矽例如四乙氧基矽烷(tetraethyl orthosilicate, TEOS)、而停止層28則包含氮摻雜碳化物層(nitrogen doped carbide, NDC)、氮化矽、或氮碳化矽(silicon carbon nitride, SiCN)，但不侷限於此。
接著形成一下電極38、一MTJ堆疊結構40、一上電極42、一自旋軌道轉矩式(spin orbit torque, SOT)層44以及一硬遮罩68於金屬內連線結構22上。在本實施例中，形成MTJ 堆疊結構40的方式可先依序形成一固定層(pinned layer)、一阻障層(barrier layer)以及一自由層(free layer)於下電極38上。在本實施例中，下電極38及上電極42較佳包含導電材料，例如但不侷限於鉭(Ta)、氮化鉭(TaN)、鉑(Pt)、銅(Cu)、金(Au)、鋁(Al)。固定層可包含鐵磁性材料例如但不侷限於鈷鐵硼(cobalt-iron-boron, CoFeB)、鈷鐵(cobalt-iron, CoFe)、鐵(Fe)、鈷(Co)等。此外，固定層也可以是由反鐵磁性(antiferromagnetic, AFM)材料所構成者，例如鐵錳(FeMn)、鉑錳(PtMn)、銥錳(IrMn)、氧化鎳(NiO)等，用以固定或限制鄰近層的磁矩方向。阻障層可由包含氧化物之絕緣材料所構成，例如氧化鋁(AlO x)或氧化鎂(MgO)，但均不侷限於此。自由層可以是由鐵磁性材料所構成者，例如鐵、鈷、鎳或其合金如鈷鐵硼(cobalt-iron-boron, CoFeB)，但不限於此。其中，自由層的磁化方向會受外部磁場而「自由」改變。另外在本實施例中，SOT層44較佳作為一自旋軌道轉矩式(spin orbit torque, SOT)MRAM之通道因此其材料可包含鉭(Ta)、鎢(W)、鉑(Pt)、鉿(Hf)、硒化鉍(Bi xSe 1-x)或其組合。另外硬遮罩68較佳包含導電或金屬材料例如釕(Ru)，但不侷限於此。
隨後如第2圖所示，利用一圖案化之硬遮罩(圖未示)為遮罩進行一道或一道以上蝕刻製程去除部分硬遮罩68、部分SOT層44、部分上電極42、部分MTJ堆疊結構40、部分下電極38以及部分金屬間介電層30以形成至少一MTJ 48於MRAM區域14，再去除圖案化遮罩。值得注意的是，本實施例於圖案化上述上電極42、MTJ堆疊結構40、下電極38及金屬間介電層30所進行的蝕刻製程可包含反應性離子蝕刻製程或離子束蝕刻製程(ion beam etching, IBE)，其中由於離子束蝕刻製程的特性，剩餘的金屬間介電層30上表面較佳略低於金屬內連線32上表面且金屬間介電層30上表面較佳呈現一弧形或曲面。另外又需注意的是，本實施例利用離子束蝕刻製程去除部分金屬間介電層30的時候可選擇一同去除部分金屬內連線32，使金屬內連線32靠近MTJ 48的交界處形成傾斜側壁。
然後形成一遮蓋層50於MTJ 48上並覆蓋MRAM區域14以及邏輯區域16的金屬間介電層30表面。在本實施例中，遮蓋層50較佳包含氮化矽，但又可依據製程需求選用其他介電材料例如但不侷限於氧化矽、氮氧化矽或氮碳化矽。
接著如第3圖所示，在利用或不利用任何圖案化遮罩例如圖案化光阻的情況下進行一蝕刻製程去除部分遮蓋層50以形成一側壁子66環繞或設於MTJ 48、SOT層44以及硬遮罩側壁，其中所形成的側壁子66在剖面角度下較佳呈現約略L形。然後進行一沉積製程例如原子層沉積(atomic layer deposition, ALD)製程以形成一金屬間介電層52於硬遮罩68、側壁子66以及金屬間介電層30上，再進行一平坦化製程例如化學機械研磨(chemical mechanical polishing, CMP)製程或回蝕刻製程去除部分金屬間介電層52，使剩餘的金屬間介電層52頂表面約略切齊側壁子66與硬遮罩68頂表面。隨後形成另一硬遮罩70金屬間介電層52上並覆蓋硬遮罩68及側壁子66，其中硬遮罩70較佳包含金屬氮化物例如氮化鈦，但不侷限於此。
如第4圖所示，然後依序形成一半導體層72以及另一硬遮罩74於硬遮罩70上。在本實施例中，半導體層72較佳包含矽例如多晶矽(polysilicon)或非晶矽(amorphous silicon)而硬遮罩74則包含介電層如氮化矽，但不侷限於此。
如第5圖所示，接著可先形成一圖案化遮罩(圖未示)例如圖案化光阻於硬遮罩74上，然後利用圖案化遮罩為遮罩進行一蝕刻製程去除部分硬遮罩74上並暴露出半導體層72頂表面，再去除圖案化遮罩。
然後如第6圖所示，利用被圖案化的硬遮罩74為遮罩進行一乾蝕刻製程圖案化半導體層72並停在硬遮罩70表面。
接著如第7圖所示，再利用硬遮罩74為遮罩進行一濕蝕刻製程去除部分硬遮罩70暴露出金屬間介電層52頂表面並使硬遮罩74側壁切齊半導體層72與硬遮罩70側壁，其中本階段所進行的濕蝕刻製程可選用標準清洗溶液SC2所構成的蝕刻劑來去除部分硬遮罩70，但不侷限於此。
隨後如第8圖所示，進行一濕蝕刻製程去除最上方的硬遮罩74並暴露出半導體層72頂表面，其中本階段的濕蝕刻製程較佳選用如磷酸(H 3PO 4)來完全去除由氮化矽所構成的硬遮罩72並暴露出半導體層72表面。
如第9圖所示，接著進行另一濕蝕刻製程去除半導體層72，其中本階段的濕蝕刻製程較佳選用四甲基氫氧化銨(Tetramethyl ammonium hydroxide, TMAH)來完全去除由多晶矽所構成的半導體層72並暴露出硬遮罩70頂表面。
如第10圖所示，然後形成另一金屬間介電層56於硬遮罩70與兩側的金屬間介電層52上，其中金屬間介電層56較佳共形地設於硬遮罩70上，且金屬間介電層52與金屬間介電層56可包含一超低介電常數介電層，例如可包含多孔性介電材料例如但不侷限於氧碳化矽(SiOC)或氧碳化矽氫(SiOCH)。接著進行一平坦化製程例如可利用一化學機械研磨(chemical mechanical polishing, CMP)製程或回蝕刻製程去除部分金屬間介電層56但仍使剩餘的金屬間介電層56頂表面高於硬遮罩70頂表面。
隨後進行一圖案轉移製程，例如可利用一圖案化遮罩(圖未示)去除MRAM區域14與邏輯區域16的部分金屬間介電層56、部分金屬間介電層52、部分金屬間介電層30及部分停止層28以形成接觸洞(圖未示)並暴露出下面的金屬內連線26。然後於接觸洞中填入所需的金屬材料，例如包含鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)等的阻障層材料以及選自鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等低電阻材料或其組合的低阻抗金屬層。接著進行一平坦化製程，例如以化學機械研磨製程去除部分金屬材料以形成接觸插塞或金屬內連線58於接觸洞內電連接金屬內連線26。
接著如第11圖所示，先形成一停止層60於MRAM區域14及邏輯區域16並覆蓋金屬間介電層56及金屬內連線58，形成一金屬間介電層62於停止層60上，進行一道或一道以上微影暨蝕刻製程去除MRAM區域14及邏輯區域16的部分金屬間介電層62、部分停止層60以及部分金屬間介電層56形成接觸洞(圖未示)。接著填入導電材料於各接觸洞內並搭配平坦化製程如CMP以分別於MRAM區域14以及邏輯區域16形成金屬內連線64電連接下方的MTJ 48及金屬內連線58，其中MRAM區域14的金屬內連線64較佳直接接觸設於下方的硬遮罩70而邏輯區域16的金屬內連線64則接觸下層的金屬內連線58。
在本實施例中，停止層60與停止層28可包含相同或不同材料，其中兩者均可選自由氮摻雜碳化物層(nitrogen doped carbide, NDC)、氮化矽、以及氮碳化矽(silicon carbon nitride, SiCN)所構成的群組。如同前述所形成的金屬內連線，設於金屬間介電層62內的金屬內連線64可依據單鑲嵌製程或雙鑲嵌製程鑲嵌於金屬間介電層62內。例如金屬內連線64可更細部包含一阻障層以及一金屬層，其中阻障層可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組，而金屬層可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等所構成的群組，但不侷限於此。由於單鑲嵌或雙鑲嵌製程乃本領域所熟知技藝，在此不另加贅述。至此即完成本發明一實施例之半導體元件的製作。
一般而言，現行圖案化前述由氮化鈦所構成的硬遮罩70之前通常會先依序形成由氮化矽以及氧化矽所構成的複合硬遮罩於硬遮罩70上，然後進行乾蝕刻製程圖案化硬遮罩70之後再利用稀釋氫氟酸(diluted hydrofluoric acid, dHF)來拔除由氮化矽與氧化矽所構成的複合硬遮罩。然而現行所使用的稀釋氫氟酸容易造成金屬間介電層耗損並影響元件表面，因此本發明主要於圖案化硬遮罩70之前先形成一由半導體材料如多晶矽所構成的硬遮罩72以及一由氮化矽所構成的硬遮罩74，然後再利用這兩個硬遮罩進行一連串的蝕刻製程。經改用這兩種材料所構成的硬遮罩來圖案化氮化鈦硬遮罩70，本發明可省略以稀釋氫氟酸為主的蝕刻製程而改用其他如SC2以及磷酸所構成的蝕刻配方來進行圖案化硬遮罩70的步驟。如此即可改善金屬間介電層表面受稀釋氫氟酸侵蝕而造成損害的情形。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
12:基底 14:MRAM區域 16:邏輯區域 18:層間介電層 20:金屬內連線結構 22:金屬內連線結構 24:金屬間介電層 26:金屬內連線 28:停止層 30:金屬間介電層 32:金屬內連線 34:阻障層 36:金屬層 38:下電極 40:MTJ堆疊結構 42:上電極 44:SOT層 48:MTJ 50:遮蓋層 52:金屬間介電層 56:金屬間介電層 58:金屬內連線 60:停止層 62:金屬間介電層 64:金屬內連線 66:側壁子 68:硬遮罩 70:硬遮罩 72:半導體層 74:硬遮罩
第1圖至第11圖為本發明一實施例製作一MRAM單元之方法示意圖。
12:基底
14:MRAM區域
16:邏輯區域
18:層間介電層
20:金屬內連線結構
22:金屬內連線結構
24:金屬間介電層
26:金屬內連線
28:停止層
30:金屬間介電層
32:金屬內連線
34:阻障層
36:金屬層
38:下電極
42:上電極
44:SOT層
48:MTJ
52:金屬間介電層
56:金屬間介電層
58:金屬內連線
60:停止層
62:金屬間介電層
64:金屬內連線
66:側壁子
68:硬遮罩
70:硬遮罩

Claims (9)

  1. 一種製作半導體元件的方法，其特徵在於，包含： 形成一磁性穿隧接面(magnetic tunneling junction, MTJ)於一基底上； 形成一自旋軌道轉矩式(spin orbit torque, SOT)層於該MTJ上； 形成一金屬間介電層環繞該MTJ以及該SOT層； 形成一第一硬遮罩於該金屬間介電層上； 形成一半導體層於該第一硬遮罩上；以及 圖案化該第一硬遮罩。
  2. 如申請專利範圍第1項所述之方法，另包含： 形成一側壁子於該MTJ以及該SOT層旁； 形成該金屬間介電層環繞該側壁子； 形成該半導體層於該第一硬遮罩上； 形成一第二硬遮罩於該半導體層上； 圖案化該半導體層； 利用該第二硬遮罩圖案化該第一硬遮罩； 去除該第二硬遮罩；以及 去除該半導體層。
  3. 如申請專利範圍第2項所述之方法，另包含進行一乾蝕刻製程圖案化該半導體層。
  4. 如申請專利範圍第2項所述之方法，另包含進行一濕蝕刻製程去除該第一硬遮罩。
  5. 如申請專利範圍第2項所述之方法，另包含進行一濕蝕刻製程去除該第二硬遮罩。
  6. 如申請專利範圍第2項所述之方法，另包含進行一濕蝕刻製程去除該半導體層。
  7. 如申請專利範圍第2項所述之方法，其中該第二硬遮罩包含一介電層。
  8. 如申請專利範圍第2項所述之方法，其中該第一硬遮罩包含金屬氮化物。
  9. 如申請專利範圍第2項所述之方法，其中該半導體層包含多晶矽。
TW111130954A 2022-02-24 2022-08-17 一種製作半導體元件的方法 TW202335322A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210171542.X 2022-02-24
CN202210171542.XA CN116709891A (zh) 2022-02-24 2022-02-24 一种制作半导体元件的方法

Publications (1)

Publication Number Publication Date
TW202335322A true TW202335322A (zh) 2023-09-01

Family

ID=82899229

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130954A TW202335322A (zh) 2022-02-24 2022-08-17 一種製作半導體元件的方法

Country Status (4)

Country Link
US (1) US20230270017A1 (zh)
EP (1) EP4236662A1 (zh)
CN (1) CN116709891A (zh)
TW (1) TW202335322A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652795B1 (ko) * 2005-06-30 2006-12-01 주식회사 하이닉스반도체 질소성분이 함유된 금속막하드마스크를 이용한반도체소자의 스토리지노드콘택 형성 방법
US10756259B2 (en) * 2018-11-20 2020-08-25 Applied Materials, Inc. Spin orbit torque MRAM and manufacture thereof

Also Published As

Publication number Publication date
EP4236662A1 (en) 2023-08-30
US20230270017A1 (en) 2023-08-24
CN116709891A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
CN110707122B (zh) 半导体元件及其制作方法
TWI814942B (zh) 半導體元件及其製作方法
CN111969103A (zh) 半导体元件及其制作方法
CN112447788A (zh) 磁阻式随机存取存储器
CN110890460A (zh) 半导体元件及其制作方法
CN111564468A (zh) 半导体元件及其制作方法
CN112466901A (zh) 半导体元件及其制作方法
CN111916472A (zh) 磁阻式随机存取存储器
CN114447023A (zh) 半导体元件及其制作方法
TWI821466B (zh) 半導體元件及其製作方法
CN115440881A (zh) 半导体元件及其制作方法
CN111009606A (zh) 半导体元件及其制作方法
TWI815948B (zh) 半導體元件及其製作方法
TWI797357B (zh) 半導體元件及其製作方法
CN111969104A (zh) 半导体元件及其制作方法
CN112420918A (zh) 半导体元件及其制作方法
TW202335322A (zh) 一種製作半導體元件的方法
CN111477738A (zh) 一种制作半导体元件的方法
TWI814856B (zh) 半導體元件及其製作方法
US11968910B2 (en) Semiconductor device and method for fabricating the same
US11968911B2 (en) Semiconductor device and method for fabricating the same
EP4199688A1 (en) Semiconductor device and method for fabricating the same
US20240237553A1 (en) Semiconductor device and method for fabricating the same
TW202343683A (zh) 半導體元件及其製作方法
TW202339314A (zh) 半導體元件及其製作方法