CN1374691A - 顶部导体包层的制造方法 - Google Patents

Abstract

一种将磁性存储器器件顶部导体的二侧或三侧包覆在铁磁材料中的方法,此方法包括在存储器器件上的涂层中制作具有侧壁的沟槽。沿沟槽的侧壁淀积第一铁磁材料。沟槽底部中的任何铁磁材料能够被清除。导体材料被淀积在存储器器件上的沟槽中。第二铁磁材料被淀积在沟槽中的导体材料上,以便在导体的三侧周围形成由铁磁材料组成的包层。

Description

顶部导体包层的制造方法

技术领域

本发明一般涉及到对磁性RAM结构特别有用的顶部导体包层的制作方法以及顶部导体周围具有包层结构的磁性存储器器件。

背景技术

诸如磁性随机存取存储器(MRAM)之类的磁性存储器通常包括由磁性存储器单元组成的阵列。各个磁性存储器单元通常包括传感层和参考层。传感层通常是由存储可以借助于施加外磁场而改变的磁化取向图形的磁性材料组成的层或膜。参考层通常是由磁化被固定即“钉扎”在特定取向的磁性材料组成的层。磁性存储器可以被描述为包括与大量字线相交的大量位线。在各个交叉处，由矫顽磁性材料组成的薄膜被插入在相应的字线与位线之间。各个交点处的磁性材料构成磁性存储器单元，其中存储信息位。

磁性存储器单元的逻辑状态通常依赖于其对电流的电阻。磁性存储器单元的电阻依赖于其传感层和参考层中磁化的相对取向。若其传感层中的磁化总取向平行于其参考层中的磁化取向，则磁性存储器单元通常处于低阻状态。相反，若其传感层中的磁化总取向反平行于其参考层中的磁化取向，则磁性存储器单元通常处于高阻状态。

为了获得高密度，希望减小存储器单元的尺寸和提高存储器单元的封装密度。大量相互竞争的因素影响着这种存储器能够达到的封装密度。第一个因素是存储器单元的尺寸。存储器单元的尺寸通常必须随封装密度提高而减小。然而，存储器单元尺寸的减小增大了转换传感层磁化取向所需的场强。

第二个因素是字线和位线的宽度和厚度。字线和位线的尺度通常必须随封装密度的提高而减小。然而，字线和位线尺度的减小降低了能够容纳的电流，从而降低了相应磁位区的磁场。

第三个因素是字线与位线之间的距离，因而也是相邻存储器单元之间的距离。通常，字线与位线之间的距离必须随封装密度的提高而减小。然而，这就增大了一种线产生的磁场可能不利地影响存储在相邻存储器单元中的信息的可能性。

发明内容

已经考虑到开发一种具有产生增强的写入场的写入导体的磁性存储器，是有利的。此外，已经考虑到开发一种具有防止破坏磁化的磁力线闭合结构的磁性存储器，是有利的，此外，已经考虑到，开发一种制造这种导体结构的方法，是有利的。为此，已经考虑到，对磁性存储器的顶部导体进行包覆，是有利的。

本发明提供了一种用来将顶部导体的二侧或三侧包覆在磁性RAM结构的铁磁材料中的方法。存储器器件可以被提供在衬底上，而底部导体也在包层中。此方法包括，在制作在存储器器件和衬底上的绝缘涂层中的存储器器件上方制作沟槽。此沟槽包括由涂层形成的侧壁以及可以由存储器器件顶部表面形成的底部。第一铁磁材料被淀积在涂层上，特别是沿沟槽的侧壁。若有需要，可以清除淀积在沟槽底部的任何第一铁磁材料。导体材料被淀积在沟槽中和涂层上。若有需要，可以清除涂层上的任何导体或铁磁材料。于是，导体的至少二侧被包覆在铁磁材料中。此外，导体的底部也可以被包覆。

可以在沟槽中的导体材料上淀积第二铁磁材料，以便在导体的各个侧和顶部周围形成铁磁材料组成的包层。第二铁磁材料还可以沿沟槽侧壁淀积在第一铁磁材料上，以形成连续的包层。而且，在淀积第二铁磁材料之前，可以使导体的顶部表面凹陷。

从沟槽底部清除第一铁磁材料的步骤，可以包括对铁磁材料进行离子刻蚀，以便沿沟槽的侧壁留下铁磁材料。

从涂层清除导体或铁磁材料的步骤，最好包括例如用化学机械抛光工艺对导体材料进行抛光。抛光导体材料的步骤，最好包括在沟槽中的导体材料中产生延伸到涂层上表面以下高程的凹槽或凹陷。

本发明的其它特点和优点将在下列结合附图以举例方式的详细描述中提出。

附图说明

图1是磁性存储器器件的剖面图，示出了根据本发明的具有底部导体的顶部导体；

图2是垂直于图1磁性存储器器件侧剖面图的端剖面图，示出了底部导体；而

图3A-3I是例剖面图，示出了根据本发明在磁性存储器器件顶部和侧面周围制作铁磁包层的方法。

具体实施方法

为了便于理解本发明的原理，现参照附图所示的示例性实施方案，并使用特别的术语来进行描述。但要理解的是，这并不意味着对本发明范围的限制。相关领域中的技术人员可能遇到的此处所述本发明特点的任何改变和进一步修正，以及此处所述本发明原理的其它应用，都被认为在本发明的范围内。

如图1和2所示，示出了常规磁性存储器器件或单元，即一般地示于10的磁性RAM结构的一部分，它具有用来增强写入场和/或稳定磁性存储器单元10的底部和顶部结构即包层14和16。结构14和16包围着底部和顶部导体18和20，在磁性存储器单元10上进行读出和写入操作过程中，一起提供电流流动的通路。在此处列为参考的美国专利申请No.09/492557中，描述了底部结构14的制造方法。此外，在此处列为参考的美国专利No.5956267中，描述了这种包层结构。有利的是，图3A-3I示出了制造顶部结构即包层16的方法，并在下面加以描述。

图1示出了包层结构14和16、导体18和20、以及磁性存储器单元10沿平行于底部导体18长度的方向的侧剖面图。图2示出了包层结构14和磁性存储器单元10沿垂直于底部导体18长度的方向的侧剖面图。

参照图2，磁性存储器单元10最好包括能够在二种磁性状态之间改变的传感层28以及具有固定即“钉扎”的磁化取向的参考层32。此外，磁性存储器单元10包括传感层28与参考层32之间的隧穿势垒36。传感层28与参考层32可以位于势垒36的某一侧或相互调换位置。

磁性存储器单元10可以是自旋隧穿器件，其中在读出操作中，电荷穿过隧穿势垒36迁移。当读出电压被施加到磁性存储器单元10时，就发生穿过隧穿势垒36的这一电荷迁移。作为变通，巨磁阻(GMR)结构可以被用于磁性存储器单元10中，其中的隧穿势垒36被诸如铜的导体代替。

如上所述，图3A-3I示出了将存储器器件10的导体的三侧包覆在铁磁材料中的方法。此方法最好包括包覆顶部导体20的顶侧和反侧。参照图3A，存储器器件即磁性RAM结构10最好被提供在衬底上，如下面更详细地描述的那样。此衬底包括底部导体18和底部结构即包层14。

参照图3B，绝缘涂层40最好被淀积在存储器器件10上。此涂层40可以是氧化物、氮化物等。此外，最好例如在淀积涂层40之前，借助于在衬底上涂敷隔离介电层42，将隔离介电层42淀积在涂层40与衬底18之间。

参照图3C，在存储器器件10和衬底上的涂层40中制作沟槽46。此沟槽46具有侧壁50和底部54。可以用反应离子刻蚀方法，以本技术所知的方式来制作此沟槽。沟槽46可以由涂层40的侧壁50和存储器器件10的顶部构成。

参照图3D，铁磁包覆材料58即其第一层，沿沟槽46的侧壁50被淀积。此铁磁材料58可以是镍铁(NiFe)等。

在淀积过程中，铁磁材料58也可能被淀积在存储器器件10上方的沟槽46的底部54上以及涂层40上。参照图3E，可以从沟槽46的底部54以及从涂层40清除铁磁材料58，同时沿侧壁50留下铁磁材料58。可以利用各向异性反应离子刻蚀或离子研磨方法，以本技术所知的方式来完成铁磁材料58的清除。作为变通，铁磁材料58可以被留在存储器器件10上。

参照图3F，导体材料即层62被淀积在沟槽46中、存储器器件10上、以及铁磁材料58上。导体材料62可以是铜，并可以借助于淀积导电籽晶以及电镀铜导体材料而被淀积。作为变通，可以用物理气相淀积方法来淀积此导体。在淀积过程中，导体材料62也可能被淀积在涂层40上。

参照图3G，可以清除涂层40上的任何导体材料62或铁磁材料58。此外，最好沿侧壁50从包层材料58的上部66清除导体材料62。可以用化学机械抛光方法来清除导体材料62。涂敷材料62的淀积，形成了导体20。可以在磁性存储器器件10上方的导体材料62中形成延伸到低于涂层40上表面高程的凹陷70。凹陷70有助于形成下面讨论的连续包层。可以用化学机械抛光、化学腐蚀、或离子刻蚀来形成凹陷70。

参照图3H，在沟槽46中的导体材料62上以及沿沟槽46的侧壁50在铁磁材料58的上部66上，淀积铁磁材料74即其第二层。在淀积过程中，铁磁材料74也可能淀积在涂层40上。

参照图3I，例如用本技术所知的化学机械抛光方法，可以清除淀积在涂层40上的任何铁磁材料74。沿侧壁50的铁磁材料58以及导体材料62上的铁磁材料74，在导体20的三侧周围构成由铁磁材料组成的连续包层结构16。作为变通，在沿沟槽侧壁的铁磁材料58与导体上的铁磁材料74之间，可以存在小的间隙。

此铁磁材料可以包括高导磁率薄膜，或可以包括硬铁磁薄膜。

如上面关于图2所述，磁性存储器单元10可以包括具有可改变的磁化状态的传感层28以及具有钉扎的磁化取向的参考层32。此外，磁性存储器单元10包括传感层28与参考层32之间的隧穿势垒36。传感层和参考层的位置再次是可以互换的。

包层结构14或16的一个优点是降低了将磁性存储器单元10写入到所需逻辑状态所需要的电流电平。此包层结构相似于单匝电磁铁。流过导体18的电流，根据右手规则，将包层结构的磁化从其沿长度的静止状态旋转到垂直于电流流动方向的方向。这就产生一个磁场，此磁场与磁性存储器单元10中的传感层28相互作用，并可用来使传感层28中的磁化相对于磁性存储器单元10的钉扎参考层32发生旋转。

对磁性存储器单元10进行写入所需的电流电平的降低，降低了诸如MRAM之类的磁性存储器的功耗，因而是可取的。对于便携式应用，功耗的降低是特别有利的。此外，对磁性存储器单元10进行写入所需的电流电平的降低，减小了提供写入电流的功率晶体管占用的集成电路芯片面积，这就降低了磁性存储器的成本。

此外，包层结构14或16最好用作保持器，用来保持传感层28的磁性状态。包层结构可以是提供磁力线闭合的软磁材料，从而防止在边沿区域中形成去磁场。

包层结构到磁性存储器单元10的紧密间距，降低或消除了不存在包层结构时可能已经产生了的去磁场。这些磁场通过包层结构被引导，为明显降低起源于磁性存储器单元10的传感层28的去磁场的磁力线提供了通路。这就防止了磁性存储器单元10的传感层28中的总磁化偏离所希望的相对于磁性存储器单元10中的钉扎参考层32的平行或反平行方向。包层结构使磁性存储器单元10稳定在这样一种状态，使之增强用来存储数据位的高阻和低阻状态的稳定性。

当然可以理解的是，磁性存储器可以包括由磁性存储器单元组成的阵列，它包括磁性存储器单元10以及其它的磁性存储器单元。磁性存储器可以包括各个导体装置，它使得能够对磁性存储器单元进行读出和写入。此外，可以提供由包覆导体组成的阵列。

对顶部导体20进行的包覆，对于给定的电流，从开关MRAM结构的顶部导体20提供了比没有包覆情况下高大约2-3倍的磁场。此外，作为变通，顶部保持器结构16能够明显降低获得给定磁场所需的电流。

要理解的是，上述安排仅仅是本发明原理的示例性应用。本技术领域的熟练人员可以作出各种各样的修正和改变而不超越本发明的构思于范围，所附权利要求被认为覆盖了这些修正和安排。这样，虽然本发明已经被示于附图中并结合目前被认为是本发明最实际和优选实施方案具体而详细地在上面充分描述了，但对于本技术领域的一般熟练人员来说，显然可以作出各种各样的修正，包括但不局限于尺寸、材料、形状、形式、功能和操作方式、装配、以及使用方面的改变，而不偏离权利要求所提出的本发明的原理和概念。

Claims (10)

1.一种将存储器器件顶部导体的至少二侧包覆在铁磁材料中的方法，此方法包含下列步骤：

a)在存储器器件上的涂层中制作具有侧壁的沟槽；

b)沿沟槽的侧壁淀积铁磁材料；

c)在沿沟槽侧壁的铁磁材料之间的沟槽中淀积导体材料，从而在顶部导体二侧上形成由铁磁材料组成的包层。

2.根据权利要求1的方法，还包含在沟槽中的导体材料上淀积铁磁材料，以便在顶部导体的三侧周围形成由铁磁材料组成的包层的步骤。

3.根据权利要求1的方法，其中沿沟槽侧壁淀积铁磁材料的步骤还包括：

在沟槽底部淀积铁磁材料；以及

还包含从沟槽的至少部分底部清除铁磁材料，同时沿沟槽侧壁留下铁磁材料的步骤。

4.根据权利要求1的方法，其中在沟槽中淀积导体材料的步骤还包括：

在涂层上淀积导体材料；以及

还包含抛光导体材料，以便清除涂层上的导体材料的步骤。

5.根据权利要求5的方法，其中抛光导体材料的步骤还包括在沟槽中的导体材料中产生延伸到低于涂层上表面高程的凹陷的步骤。

6.根据权利要求1的方法，还包含在沟槽中的导体材料中产生延伸到低于涂层上表面高程的凹陷的步骤。

7.一种在磁性RAM结构的顶部导体的至少二侧周围制作铁磁包层的方法，此方法包含下列步骤：

a)提供磁性RAM结构；

b)在磁性RAM结构上淀积涂层；

c)在磁性RAM结构上的涂层中制作具有侧壁和底部的沟槽；

d)沿沟槽侧壁淀积铁磁包覆材料；

e)从磁性RAM结构上的沟槽的底部清除部分任何铁磁包覆材料，同时沿沟槽侧壁留下铁磁包覆材料；以及

f)在磁性RAM结构上的沟槽中淀积导体材料。

8.一种在磁性RAM结构的顶部导体的顶部和反侧周围制作铁磁包层的方法，此方法包含下列步骤：

a)提供排列在衬底上的磁性RAM结构；

b)在磁性RAM结构和衬底上淀积涂层；

c)在磁性RAM结构上的涂层中制作具有侧壁和底部的沟槽；

d)在涂层和磁性RAM结构上以及沿沟槽侧壁淀积铁磁包覆材料；

e)从磁性RAM结构上的沟槽的底部以及从涂层清除至少部分铁磁包覆材料，同时沿沟槽侧壁留下铁磁包覆材料；

f)在涂层上以及在磁性RAM结构上的沟槽中，淀积导体材料；

g)抛光导体材料，以清除涂层上以及沿沟槽侧壁的铁磁包覆材料的上部上的任何导体材料；

h)在涂层、沟槽中的导体材料、以及沿沟槽侧壁的铁磁包覆材料的顶部上，淀积铁磁包覆材料层；以及

i)抛光铁磁包覆材料层，以清除涂层上的任何铁磁包覆材料，同时在沟槽中的导体材料上留下部分铁磁包覆材料层。

9.一种磁性存储器器件，它包含：

a)具有底部导体以及带有侧壁和顶部的顶部导体的磁性RAM结构；

b)排列在至少顶部导体的侧壁上的铁磁包层。

10.根据权利要求9的器件，还包含：

排列在顶部导体顶部上的铁磁包层。

Images