JP2002334973A - 上部導体にクラッド層を形成するための方法 - Google Patents

上部導体にクラッド層を形成するための方法

Info

Publication number
JP2002334973A
JP2002334973A JP2002060538A JP2002060538A JP2002334973A JP 2002334973 A JP2002334973 A JP 2002334973A JP 2002060538 A JP2002060538 A JP 2002060538A JP 2002060538 A JP2002060538 A JP 2002060538A JP 2002334973 A JP2002334973 A JP 2002334973A
Authority
JP
Japan
Prior art keywords
trench
cladding
ferromagnetic
conductor
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002060538A
Other languages
English (en)
Other versions
JP2002334973A5 (ja
Inventor
Janice H Nickel
ジャニス・エイチ・ニッケル
Thomas C Anthony
トーマス・シー・アンソニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JP2002334973A publication Critical patent/JP2002334973A/ja
Publication of JP2002334973A5 publication Critical patent/JP2002334973A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】消費電力を低減し、動作を安定にするための磁
気メモリ素子用のクラッディング法を提供する。 【解決手段】磁気メモリデバイス用の上部導体の２つま
たは３つの側部を強磁性材料でクラッディングするため
の方法であり、この方法は、メモリデバイス上のコーテ
ィング層内に側壁を有するトレンチを形成するステップ
を含む。第１の強磁性材料は、トレンチの側壁に沿って
堆積される。トレンチの底部にある全ての強磁性材料を
除去することができる。導体材料が、メモリデバイス上
のトレンチ内に堆積される。第２の強磁性材料がトレン
チ内の導体材料上に堆積されて、導体の３つの側部のま
わりに強磁性材料のクラッディングが形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的には、上部
導体内にクラッド層を形成するための方法であって、特
に磁気ＲＡＭ構造に有用な方法と、上部導体の周囲にク
ラッド構造を有する磁気メモリ素子に関する。
【０００２】
【従来の技術】磁気ランダムアクセスメモリ（ＭＲＡ
Ｍ）のような磁気メモリは典型的には、磁気メモリセル
のアレイを含む。各磁気メモリセルは通常、センス層
と、リファレンス層とを有する。センス層は、通常、外
部磁界をかけることにより変更することが可能である向
きに磁化パターンを記憶する磁性材料の層あるいは薄膜
である。リファレンス層は、通常、磁化が特定の方向に
固定、すなわち「ピン止め」されている磁性材料の層で
ある。磁気メモリは、多数のワード線と交差した多数の
ビット線を含むものとして表現することができる。各交
差部では、磁気保磁性材料の薄膜が、対応するワード線
とビット線との間に介在する。各交差部における磁性材
料は、１ビットの情報を格納する磁気メモリセルを形成
する。
【０００３】磁気メモリセルの論理状態は典型的には、
それ自体の電流に対する抵抗に依存する。磁気メモリセ
ルの抵抗は、そのセンス層およびリファレンス層内の磁
化の相対的な向きに依存する。磁気メモリセルは典型的
には、センス層内の磁化の全体的な向きがリファレンス
層内の磁化の向きに平行である場合には、低抵抗の状態
にある。対照的に、センス層内の磁化の全体的な向きが
リファレンス層内の磁化の向きに平行でない場合には、
磁気メモリセルは典型的には高抵抗の状態にある。
【０００４】十分に高い密度を達成するために、メモリ
セルのサイズを低減し、メモリセルの記録密度（または
充填密度）を高めることが望ましい。多数の競合する要
因が、そのようなメモリに対して達成することができる
記録密度に影響を与える。第１の要因はメモリセルのサ
イズである。メモリセルのサイズは典型的には、記録密
度を高めていくとともに、低減されなければならない。
しかしながら、メモリセルのサイズを低減すると、セン
ス層の磁化の向きを切り替えるために必要とされる磁界
が大きくなる。
【０００５】第２の要因は、ワード線およびビット線の
幅および厚みである。ワード線およびビット線の寸法は
典型的には、記録密度を高めていくとともに、低減され
なければならない。しかしながら、ワード線およびビッ
ト線の寸法を低減すると、それに応じて許容可能な電流
が減少し、従って、対応する磁気ビット領域における磁
界も減少する。
【０００６】第３の要因は、ワード線とビット線との間
の距離、従って隣接するメモリセル間の距離である。典
型的には、ワード線とビット線との間の距離は、記録密
度を高めていくとともに、減少させなければならない。
しかしながら、これにより、１つの線によって生成され
る磁界が、隣接するメモリセルに格納される情報に悪影
響を及ぼす可能性が高くなる。
【０００７】改善された書込み磁界（またはフィール
ド）を形成する書込み導体を有する磁気メモリを開発す
ることが有利である。さらに、磁化に対する破壊を防ぐ
磁束閉じ込め構造を有する磁気メモリを開発することが
有利である。さらに、そのような導体構造を製造するた
めの方法を開発することが有利である。これを達成する
ために、磁気メモリの上部導体をクラッディングするこ
とが有利である。
【０００８】
【発明が解決しようとする課題】本発明の目的は、磁気
ＲＡＭ構造に対して、強磁性材料の上部導体の２つある
いは３つの側面をクラッディングするための方法を提供
することである。
【０００９】
【課題を解決するための手段】メモリ素子（または、メ
モリデバイス。以下、メモリ素子と記載する）は、同様
にクラッディングされた底部導体（または下部導体）を
備える基板上に設けることができる。その方法は、メモ
リ素子および基板上に形成された絶縁性コーティング層
内のメモリ素子上にトレンチ（trench）を形成するステ
ップを含む。トレンチは、コーティング層によって形成
される側壁と、メモリ素子の上側表面によって形成する
ことができる底面とを有する。第１の強磁性材料が、コ
ーティング層上に、具体的には、トレンチの側壁に沿っ
て堆積される。必要に応じて、トレンチの底部に堆積さ
れた第１の強磁性材料の任意の（または全ての）部分を
除去することができる。導体材料がトレンチ内、および
コーティング層上に堆積される。必要に応じて、コーテ
ィング層上の任意の（または全ての）導体あるいは強磁
性材料が除去される。こうして、導体の少なくとも２つ
の側面が、強磁性材料でクラッディングされる。さら
に、導体の底面をクラッディングすることもできる。
【００１０】導体の側面および上面の周囲に強磁性材料
のクラッディングを形成するために、トレンチ内の導体
材料上に第２の強磁性材料を堆積することができる。第
２の強磁性材料は、また、連続したクラッディングを形
成するために、トレンチの側壁に沿った第１の強磁性材
料上にも堆積することができる。さらに、第２の強磁性
材料を堆積する前に、導体の上側表面に凹状部分（すな
わち、窪み部分）を形成することができる。
【００１１】トレンチの底面から第１の強磁性材料を除
去するステップは、トレンチの側壁に沿って強磁性材料
を残すように、強磁性材料をイオンエッチングするステ
ップを含むことができる。
【００１２】コーティング層から導体あるいは強磁性材
料を除去するステップは、化学機械研磨プロセスのよう
な、導体材料を研磨するステップを含むことが好まし
い。導体材料を研磨するステップは、トレンチの導体材
料内に、コーティング層の上側表面の下の高さまで延在
する切れ込みあるいは凹部分を形成するステップを含む
ことが好ましい。
【００１３】本発明のさらに他の特徴および利点は、本
発明の特徴を例を用いて示す、添付図面並びに以下の詳
細な説明から明かになる。
【００１４】
【発明の実施の形態】本発明の原理の理解を促進するた
めに、以下では、図面に例示した典型的な実施形態を参
照するが、同じ内容を記述するために特定の用語を用い
ている。その場合でも、本発明の範囲を限定することを
意図していないことを理解されたい。本明細書に記載し
た本発明の任意の代替形態およびさらに他の変更形態、
また、本明細書に記載した本発明の原理の任意の他の適
用形態は、本開示を手にした当業者であれば容易に想到
することが可能であり、それらも本発明の範囲内のもの
である。
【００１５】図１および図２には、従来の磁気メモリ素
子またはセル、あるいは磁気ＲＡＭ構造の一部が全体と
して１０で示されており、書込み磁界を改善し、及び／
または磁気メモリセル１０を安定させるための底部およ
び上部構造、すなわち、クラッディング１４および１６
が示されている。構造１４および１６は、磁気メモリセ
ル１０に対する読出しおよび書込み動作中にともに電流
のための経路を提供するところの底部導体１８及び上部
導体２０を包む。底部構造１４を製造するための方法
は、米国特許出願第０９／４９２，５５７号に記載され
ており、それは参照により本明細書に援用される。さら
に、そのようなクラッド（クラッディング）構造は、米
国特許第５，９５６，２６７号に記載されており、これ
も参照により本明細書に援用される。上部構造すなわち
クラッディング１６を製造するための方法は、図３Ａ〜
図３Ｉに示されており、以下で説明する。
【００１６】図１に、底部導体１８の長さ方向と平行な
方向にある、クラッド構造１４および１６と、導体１８
および２０と、磁気メモリセル１０との側断面図を示
す。図２は、底部導体１８の長さ方向と垂直な方向にあ
る、クラッド構造１４と磁気メモリセル１０との側断面
図を示す。
【００１７】図２を参照する。磁気メモリセル１０は、
２つの磁気状態間で変更することができるセンス層２８
と、１組の「ピン止め」された磁化の向きを有するリフ
ァレンス層３２とを含むことが好ましい。さらに、磁気
メモリセル１０は、センス層２８とリファレンス層３２
との間にトンネル障壁３６を含む。センス層２８および
リファレンス層３２は、障壁３６のいずれか一方の側に
配置することができ、互いに入れ替えることもできる。
【００１８】磁気メモリセル１０には、読出し動作中に
トンネル障壁３６を通って電荷が移動する、スピントン
ネル素子（spin tunneling device）を用いることがで
きる。トンネル障壁３６を通り抜ける電荷の移動は、磁
気メモリセル１０に読出し電圧が印加される際に生じ
る。代替的には、磁気メモリセル１０において巨大な磁
気抵抗（ＧＭＲ）構造を用いることができ、この場合、
そのセルではトンネル障壁３６が銅のような導体で置き
換えられる。
【００１９】上記のように、図３Ａ〜図３Ｉは強磁性材
料であるメモリ素子１０の導体の３つの側部（または側
面）をクラッディングするための方法を示す。その方法
は、上部導体２０の上側表面および相対する側面をクラ
ッディングするステップを含むことが好ましい。図３Ａ
に示すように、メモリ素子あるいは磁気ＲＡＭ構造１０
は、以下でさらに詳細に説明するように、基板上に設け
ることが好ましい。基板は、底部導体１８と、底部構造
すなわちクラッディング１４とを含む。
【００２０】図３Ｂに示すように、絶縁性コーティング
層４０を、メモリ素子１０上に堆積するのが好ましい。
コーティング層４０として、酸化物、窒化物等を用いる
ことができる。さらに、分離誘電体層（isolation diel
ectric layer）４２を、たとえば、コーティング層４０
を堆積する前に、基板上に分離誘電体層４２を付加する
ことにより、コーティング層４０と基板１８との間に配
置するのが好ましい。
【００２１】図３Ｃを参照すると、トレンチ４６が、メ
モリ素子１０および基板の上側のコーティング層４０内
に形成される。トレンチ４６は、側壁５０と底面５４と
を有する。トレンチは、当該技術分野では既知のやり方
で、リアクティブイオンエッチングによって形成するこ
とができる。トレンチ４６は、コーティング層４０の側
壁５０と、メモリ素子１０の上側表面とによって形成す
ることができる。
【００２２】図３Ｄを参照すると、強磁性クラッディン
グ材料（強磁性被覆材、以下では強磁性材料またはクラ
ッディング材料とも記載）５８あるいはその第１の層
が、トレンチ４６の側壁５０に沿って堆積される。強磁
性材料５８として、ニッケル鉄（ＮｉＦｅ）等を用いる
ことができる。
【００２３】堆積プロセス中に、強磁性材料５８を、メ
モリ素子１０上のトレンチ４６の底面５４上、およびコ
ーティング層４０上に堆積することもできる。図３Ｅを
参照すると、強磁性材料５８を、トレンチ４６の底面５
４及びコーティング層４０から除去することができ、一
方、側壁５０に沿った強磁性材料５８は残されている。
強磁性材料５８の除去は、当該技術分野では既知のやり
方で、異方性リアクティブイオンエッチングやイオンミ
リング（ion milling）により行うことができる。代替
的には、強磁性材料５８を、メモリ素子１０上に残すこ
とができる。
【００２４】図３Ｆを参照すると、導体材料あるいは層
６２が、メモリ素子１０上および強磁性材料５８上のト
レンチ４６内に堆積される。導体材料６２として銅を用
いることができ、それは、導電性シードを堆積し、銅か
らなる導体材料を電気めっきすることに堆積することが
できる。代替的には、導体は、物理蒸着法によって堆積
することができる。また、導体材料６２を、堆積中にコ
ーティング層４０上に堆積することもできる。
【００２５】図３Ｇに示すように、コーティング層４０
上にある全ての導体材料６２、あるいは強磁性材料５８
を除去することができる。さらに、導体材料６２を、側
壁５０に沿ってクラッディング材料５８の上側部分６６
から除去するのが好ましい。導体材料６２は化学機械研
磨によって除去することができる。コーティング材料６
２を堆積することにより、導体２０が形成される。皿状
部７０、すなわち凹状部分または切れ込みを、磁気メモ
リ素子１０上の導体材料６２内に形成することができ、
それはコーティング層４０の上側表面の下の高さまで延
在する。皿状部７０によって、以下で説明する、連続し
たクラッド層を形成するのが容易になる。皿状部７０
は、化学機械研磨、化学エッチング、あるいはイオンエ
ッチングによって形成することができる。
【００２６】図３Ｈを参照すると、強磁性材料７４ある
いはその第２の層が、トレンチ４６内の導体材料６２
上、およびトレンチ４６の側壁５０に沿った強磁性材料
５８の上側部分６６上に堆積される。また、堆積プロセ
ス中に、強磁性材料７４を、コーティング層４０上に堆
積することもできる。
【００２７】図３Ｉを参照すると、コーティング層４０
上に堆積されたいずれの強磁性材料７４も、たとえば、
当該技術分野において既知の化学機械研磨によって除去
することができる。側壁５０に沿った強磁性材料５８、
および導体材料６２上の強磁性材料７４は、導体２０の
３つの側面のまわりに強磁性材料からなる連続的なクラ
ッドまたは構造１６を形成する。代替的には、トレンチ
の側壁に沿った強磁性材料５８と、導体上の強磁性材料
７４との間に小さな隙間が存在する場合がある。
【００２８】強磁性材料には、高透磁率の磁気薄膜、ま
たは硬質の強磁性薄膜（または、硬質の磁気薄膜）を含
めることができる。
【００２９】図２を参照して説明したように、磁気メモ
リセル１０は、変更可能な磁化状態を有するセンス層２
８と、ピン止めされた磁化の向きを有するリファレンス
層３２とを含むことができる。さらに、磁気メモリセル
１０は、センス層２８とリファレンス層３２との間にト
ンネル障壁３６を含む。この場合も、センス層とリファ
レンス層の位置を入れ替えることができる。
【００３０】クラッド構造１４または１６の１つの利点
は、磁気メモリセル１０を所望の論理状態に書き込むた
めに必要とされる電流レベルが低減されることである。
クラッド構造は、一巻きの電磁石に類似している。導体
１８中を流れる電流が、クラッド構造の磁化を、その長
さに沿った静的な状態から、右手の法則にしたがって電
流の方向に垂直な方向に回転させる。これは、磁気メモ
リセル１０内のセンス層２８と相互に作用し、かつ、磁
気メモリセル１０のピン止めされたリファレンス層３２
に対してセンス層２８内の磁化を回転させるのに有用な
磁界を作り出す。
【００３１】磁気メモリセル１０に書込みを行うのに必
要とされる電流レベルの低減は、ＭＲＡＭのような磁気
メモリの電力消費を低減するので望ましい。電力消費の
低減は、携帯型の用途の場合に特に有利である。さら
に、磁気メモリセル１０に書込みを行うのに必要とされ
る電流レベルの低減は、書込み電流を供給する電力トラ
ンジスタによって消費される集積回路チップの面積を低
減し、磁気メモリのコストを低減する。
【００３２】さらに、クラッド構造１４あるいは１６
は、センス層２８の磁気状態を保持するための保磁子と
して機能することが好ましい。クラッド構造には、磁束
を閉じ込めるための機構を提供し、それにより縁部領域
における減磁フィールド（または減磁磁界）の形成を防
ぐ軟質の磁性材料を用いることができる。
【００３３】クラッド構造と磁気メモリセル１０が非常
に接近して存在することにより、クラッド層がなければ
生成されていた減磁フィールドが低減、あるいは除去さ
れる。これらのフィールドは、クラッド構造内を通るよ
うに向けられ、磁気メモリセル１０のセンス層２８にお
いて生じる減磁フィールドを大幅に低減する磁束の経路
を提供する。これは、磁気メモリセル１０のセンス層２
８内の全体的な磁化が、磁気メモリセル１０内のピン止
めされたリファレンス層３２に対する所望の平行あるい
は非平行な方向から外れるのを防ぐ。クラッド構造は、
データビットを格納するための高抵抗状態および低抵抗
状態の安定性を改善するという点で、磁気メモリセル１
０を安定化する。
【００３４】当然ながら、磁気メモリは、磁気メモリセ
ル１０と共にさらに別の磁気メモリセルを含む磁気メモ
リセルのアレイを含むことができる。磁気メモリは、磁
気メモリセルに対して、読み出しアクセスおよび書き込
みアクセスを可能にする導体の配列を含むことができ
る。さらに、クラッド導体のアレイを設けることもでき
る。
【００３５】上部導体２０をクラッディングすることに
より、ＭＲＡＭ構造を切り替えるために、所与の電流に
対してクラッディングせずに得られるものより、上部導
体２０から約２〜３倍大きな磁界を与えることができ
る。さらに、代替的には、上部保磁子構造１６によっ
て、所与の磁界を発生するための電流を大幅に低減でき
るであろう。
【００３６】上記の構成は、本発明の原理の適用形態の
単なる例示である。当業者であれば、本発明の思想およ
び範囲から逸脱することなく、多数の変更形態および代
替構成を考案することが可能であり、特許請求の範囲
は、そのような変更形態および構成を網羅することを意
図している。従って、本発明を現時点で最も実用的で、
好ましい実施形態と思われる形態に関して、個別にかつ
詳細に図示し、説明したが、特許請求の範囲に記載され
ている本発明の原理および概念から逸脱することなく、
本発明に対して、サイズ、材料、形状、形態および機能
の相違、並びに動作、製造および使用の態様の相違（但
し、これらに限定されるわけではない）を含む多くの変
更をなすことが可能であることは、当業者には明らかで
あろう。
【００３７】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 １．強磁性材料で、メモリ素子用の上部導体の少なくと
も２つの側部をクラッディングするための方法であっ
て、 ａ）前記メモリ素子上のコーティング層内に側壁を有す
るトレンチを形成するステップと、 ｂ）前記トレンチの前記側壁に沿って強磁性材料を堆積
するステップと、 ｃ）前記トレンチの前記側壁に沿った前記強磁性材料間
の前記トレンチ内に導体材料を堆積するステップであっ
て、これにより前記強磁性材料のクラッディングが前記
上部導体の２つの側部に形成されることからなる、ステ
ップを含む方法。 ２．前記上部導体の３つの側部の周囲に前記強磁性材料
のクラッディングを形成するために、前記トレンチ内の
前記導体材料上に強磁性材料を堆積するステップをさら
に含む、上項１に記載の方法。 ３．トレンチの側壁に沿って強磁性材料を堆積する前記
ステップが、前記トレンチの底部に強磁性材料を堆積す
るステップと、前記トレンチの側壁に沿って強磁性材料
を残しつつ、前記トレンチの底部の少なくとも一部から
強磁性材料を除去するステップをさらに含むことからな
る、上項１に記載の方法。 ４．トレンチ内に導体材料を堆積する前記ステップが、
前記コーティング層上に導体材料を堆積するステップ
と、前記コーティング層上の前記導体材料を除去するた
めに前記導体材料を研磨するステップをさらに含むこと
からなる、上項１に記載の方法。 ５．導体材料を研磨する前記ステップが、前記コーティ
ング層の上側表面の下の高さまで延在する窪みを、前記
トレンチ内の前記導体材料内に形成するステップをさら
に含むことからなる、上項４に記載の方法。 ６．前記コーティング層の上側表面の下の高さまで延在
する窪みを、前記トレンチ内の前記導体材料内に形成す
るステップをさらに含む、上項１に記載の方法。 ７．磁気ＲＡＭ構造の上部導体の少なくとも２つの側部
のまわりに強磁性クラッディングを形成するための方法
であって、 ａ）磁気ＲＡＭ構造を設けるステップと、 ｂ）前記磁気ＲＡＭ構造上にコーティング層を堆積する
ステップと、 ｃ）前記磁気ＲＡＭ構造上の前記コーティング層内に側
壁と底部とを有するトレンチを形成するステップと、 ｄ）前記トレンチの前記側壁に沿って強磁性クラッディ
ング材料を堆積するステップと、 ｅ）前記トレンチの前記側壁に沿って前記強磁性クラッ
ディング材料を残しつつ、前記磁気ＲＡＭ構造上の前記
トレンチの前記底部から全ての強磁性クラッディング材
料のうちの少なくとも一部を除去するステップと、 ｆ）前記磁気ＲＡＭ構造上の前記トレンチ内に導体材料
を堆積するステップ含む、方法。 ８．磁気ＲＡＭ構造の上部導体の上面部及び対向する側
部のまわりに強磁性クラッディングを形成するための方
法であって、 ａ）基板上に配置された前記磁気ＲＡＭ構造を設けるス
テップと、 ｂ）前記磁気ＲＡＭ構造及び前記基板上にコーティング
層を堆積するステップと、 ｃ）前記磁気ＲＡＭ構造上の前記コーティング層内に側
壁と底部とを有するトレンチを形成するステップと、 ｄ）前記コーティング層及び前記磁気ＲＡＭ構造上で、
かつ前記トレンチの前記側壁に沿って強磁性クラッディ
ング材料を堆積するステップと、 ｅ）前記トレンチの前記側壁に沿った前記強磁性クラッ
ディング材料を残しつつ、前記磁気ＲＡＭ構造上の前記
トレンチの前記底部から、及び前記コーティング層から
前記強磁性クラッディング材料の少なくとも一部を除去
するステップと、 ｆ）前記磁気ＲＡＭ構造上の前記トレンチ内、及び前記
コーティング層上に導体材料を堆積するステップと、 ｇ）前記導体材料を研磨して、前記コーティング層の上
と、前記トレンチの前記側壁に沿った前記強磁性クラッ
ディング材料の上側部分の上とから全ての導体材料を除
去するステップと、 ｈ）前記コーティング層、前記トレンチ内の前記導体材
料、及び前記トレンチの前記側壁に沿った前記強磁性ク
ラッディング材料の前記上側部分の上側に強磁性クラッ
ディング材料の層を堆積するステップと、 ｉ）前記トレンチ内の前記導体材料上の前記強磁性クラ
ッディング材料の層の一部を残しつつ、前記コーティン
グ層上の全ての強磁性クラッディング材料を除去するた
めに、前記強磁性クラッディング材料の層を研磨するス
テップを含む、方法。 ９．ａ）下部導体と、側面および上部を有する上部導体
とを備える磁気ＲＡＭ構造と、 ｂ）前記上部導体の少なくとも前記側面上に配置される
強磁性クラッディングを含む、磁気メモリ素子。 １０．前記上部導体の上部に配置された強磁性クラッデ
ィングをさらに含む、上項９に記載の素子。
【００３８】本発明の概要は次のようである。磁気メモ
リデバイス用の上部導体の２つまたは３つの側部を強磁
性材料でクラッディングするための方法であり、この方
法は、メモリデバイス上のコーティング層内に側壁を有
するトレンチを形成するステップを含む。第１の強磁性
材料は、トレンチの側壁に沿って堆積される。トレンチ
の底部にある全ての強磁性材料を除去することができ
る。導体材料が、メモリデバイス上のトレンチ内に堆積
される。第２の強磁性材料がトレンチ内の導体材料上に
堆積されて、導体の３つの側部のまわりに強磁性材料の
クラッディングが形成される。
【００３９】
【発明の効果】本発明によれば、消費電力が少なく、か
つ、安定した情報の記録を行うことが可能な磁気メモリ
が得られる。
【図面の簡単な説明】
【図１】本発明に従う磁気メモリ素子の側断面図であ
り、下部導体と上部導体が示されている。
【図２】図１の磁気メモリ素子の側断面図に垂直な端面
断面図であり、下部導体が示されている。
【図３Ａ】図３Ｂ〜図３Ｉと共に、本発明による、磁気
メモリ素子の上部および側部の近くに強磁性クラッディ
ングを形成するための方法を示す側断面図である。
【図３Ｂ】図３Ａ及び図３Ｃ〜図３Ｉと共に、本発明に
よる、磁気メモリ素子の上部および側部の近くに強磁性
クラッディングを形成するための方法を示す側断面図で
ある。
【図３Ｃ】図３Ａ、図３Ｂ及び図３Ｄ〜図３Ｉと共に、
本発明による、磁気メモリ素子の上部および側部の近く
に強磁性クラッディングを形成するための方法を示す側
断面図である。
【図３Ｄ】図３Ａ〜図３Ｃ、及び、図３Ｅ〜図３Ｉと共
に、本発明による、磁気メモリ素子の上部および側部の
近くに強磁性クラッディングを形成するための方法を示
す側断面図である。
【図３Ｅ】図３Ａ〜図３Ｄ、及び、図３Ｆ〜図３Ｉと共
に、本発明による、磁気メモリ素子の上部および側部の
近くに強磁性クラッディングを形成するための方法を示
す側断面図である。
【図３Ｆ】図３Ａ〜図３Ｅ、及び、図３Ｇ〜図３Ｉと共
に、本発明による、磁気メモリ素子の上部および側部の
近くに強磁性クラッディングを形成するための方法を示
す側断面図である。
【図３Ｇ】図３Ａ〜図３Ｆ、図３Ｈ及び図３Ｉと共に、
本発明による、磁気メモリ素子の上部および側部の近く
に強磁性クラッディングを形成するための方法を示す側
断面図である。
【図３Ｈ】図３Ａ〜図３Ｇ、及び図３Ｉと共に、本発明
による、磁気メモリ素子の上部および側部の近くに強磁
性クラッディングを形成するための方法を示す側断面図
である。
【図３Ｉ】図３Ａ〜図３Ｈと共に、本発明による、磁気
メモリ素子の上部および側部の近くに強磁性クラッディ
ングを形成するための方法を示す側断面図である。
【符号の説明】
１０ 磁気メモリセル １８ 下部導体 ２０ 上部導体 ４０ コーティング層 ４６ トレンチ ５８ 強磁性材料（クラッディング材料） ６２ 導体材料
フロントページの続き (72)発明者 トーマス・シー・アンソニー アメリカ合衆国カリフォルニア州94087, サニーベイル，ピメント・アベニュー・ 1161 Ｆターム(参考） 5F083 FZ10 GA05 GA13 JA19 JA37 JA60 PR03 PR04 PR22 PR40

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】強磁性材料で、メモリ素子用の上部導体の
    少なくとも２つの側部をクラッディングするための方法
    であって、 ａ）前記メモリ素子上のコーティング層内に側壁を有す
    るトレンチを形成するステップと、 ｂ）前記トレンチの前記側壁に沿って強磁性材料を堆積
    するステップと、 ｃ）前記トレンチの前記側壁に沿った前記強磁性材料間
    の前記トレンチ内に導体材料を堆積するステップであっ
    て、これにより前記強磁性材料のクラッディングが前記
    上部導体の２つの側部に形成されることからなる、ステ
    ップを含む方法。
JP2002060538A 2001-03-09 2002-03-06 上部導体にクラッド層を形成するための方法 Pending JP2002334973A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/802,650 US6475812B2 (en) 2001-03-09 2001-03-09 Method for fabricating cladding layer in top conductor
US09/802650 2001-03-09

Publications (2)

Publication Number Publication Date
JP2002334973A true JP2002334973A (ja) 2002-11-22
JP2002334973A5 JP2002334973A5 (ja) 2005-04-07

Family

ID=25184320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002060538A Pending JP2002334973A (ja) 2001-03-09 2002-03-06 上部導体にクラッド層を形成するための方法

Country Status (8)

Country Link
US (1) US6475812B2 (ja)
EP (1) EP1239489B1 (ja)
JP (1) JP2002334973A (ja)
KR (1) KR100855573B1 (ja)
CN (1) CN1374691A (ja)
DE (1) DE60201036T2 (ja)
HK (1) HK1049067A1 (ja)
TW (1) TW513803B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004012199A1 (ja) * 2002-07-29 2004-02-05 Nec Corporation 磁気ランダムアクセスメモリ
JP2005129945A (ja) * 2003-10-24 2005-05-19 Hewlett-Packard Development Co Lp 熱支援型磁気メモリ構造
WO2005122259A1 (ja) * 2004-06-10 2005-12-22 Nec Corporation 磁気メモリ
JP2006511956A (ja) * 2002-12-19 2006-04-06 フリースケール セミコンダクター インコーポレイテッド 磁気電子デバイスに使用される磁束集中系路を作製するための方法
US7184301B2 (en) 2002-11-27 2007-02-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
JP2009283843A (ja) * 2008-05-26 2009-12-03 Renesas Technology Corp 半導体装置及びその製造方法
US7848136B2 (en) 2003-12-02 2010-12-07 Kabushiki Kaisha Toshiba Magnetic memory

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10043947A1 (de) * 2000-09-06 2002-04-04 Infineon Technologies Ag Integrierte Schaltungsanordnung
US6555858B1 (en) * 2000-11-15 2003-04-29 Motorola, Inc. Self-aligned magnetic clad write line and its method of formation
US6413788B1 (en) * 2001-02-28 2002-07-02 Micron Technology, Inc. Keepers for MRAM electrodes
US6720597B2 (en) * 2001-11-13 2004-04-13 Motorola, Inc. Cladding of a conductive interconnect for programming a MRAM device using multiple magnetic layers
US6661688B2 (en) * 2001-12-05 2003-12-09 Hewlett-Packard Development Company, L.P. Method and article for concentrating fields at sense layers
US6525957B1 (en) * 2001-12-21 2003-02-25 Motorola, Inc. Magnetic memory cell having magnetic flux wrapping around a bit line and method of manufacturing thereof
US6780653B2 (en) 2002-06-06 2004-08-24 Micron Technology, Inc. Methods of forming magnetoresistive memory device assemblies
US6770491B2 (en) * 2002-08-07 2004-08-03 Micron Technology, Inc. Magnetoresistive memory and method of manufacturing the same
US6914805B2 (en) * 2002-08-21 2005-07-05 Micron Technology, Inc. Method for building a magnetic keeper or flux concentrator used for writing magnetic bits on a MRAM device
KR100515053B1 (ko) * 2002-10-02 2005-09-14 삼성전자주식회사 비트라인 클램핑 전압 레벨에 대해 안정적인 독출 동작이가능한 마그네틱 메모리 장치
JP3906145B2 (ja) * 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
US6885074B2 (en) * 2002-11-27 2005-04-26 Freescale Semiconductor, Inc. Cladded conductor for use in a magnetoelectronics device and method for fabricating the same
US6909633B2 (en) 2002-12-09 2005-06-21 Applied Spintronics Technology, Inc. MRAM architecture with a flux closed data storage layer
US6909630B2 (en) 2002-12-09 2005-06-21 Applied Spintronics Technology, Inc. MRAM memories utilizing magnetic write lines
US6870759B2 (en) * 2002-12-09 2005-03-22 Applied Spintronics Technology, Inc. MRAM array with segmented magnetic write lines
US6812538B2 (en) 2003-02-05 2004-11-02 Applied Spintronics Technology, Inc. MRAM cells having magnetic write lines with a stable magnetic state at the end regions
US6864551B2 (en) * 2003-02-05 2005-03-08 Applied Spintronics Technology, Inc. High density and high programming efficiency MRAM design
US6940749B2 (en) 2003-02-24 2005-09-06 Applied Spintronics Technology, Inc. MRAM array with segmented word and bit lines
US6963500B2 (en) * 2003-03-14 2005-11-08 Applied Spintronics Technology, Inc. Magnetic tunneling junction cell array with shared reference layer for MRAM applications
US6933550B2 (en) * 2003-03-31 2005-08-23 Applied Spintronics Technology, Inc. Method and system for providing a magnetic memory having a wrapped write line
US7067866B2 (en) * 2003-03-31 2006-06-27 Applied Spintronics Technology, Inc. MRAM architecture and a method and system for fabricating MRAM memories utilizing the architecture
US6785160B1 (en) * 2003-04-29 2004-08-31 Hewlett-Packard Development Company, L.P. Method of providing stability of a magnetic memory cell
US7078239B2 (en) 2003-09-05 2006-07-18 Micron Technology, Inc. Integrated circuit structure formed by damascene process
US20050205952A1 (en) * 2004-03-19 2005-09-22 Jae-Hyun Park Magnetic random access memory cells having split sub-digit lines having cladding layers thereon and methods of fabricating the same
US6946698B1 (en) 2004-04-02 2005-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device having low-k inter-metal dielectric
US20060039183A1 (en) * 2004-05-21 2006-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structures
US7221584B2 (en) * 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US7407885B2 (en) * 2005-05-11 2008-08-05 Micron Technology, Inc. Methods of forming electrically conductive plugs
KR100682950B1 (ko) * 2005-07-28 2007-02-15 삼성전자주식회사 강유전체 기록매체 및 그 제조 방법
US7738287B2 (en) * 2007-03-27 2010-06-15 Grandis, Inc. Method and system for providing field biased magnetic memory devices
US7833806B2 (en) 2009-01-30 2010-11-16 Everspin Technologies, Inc. Structure and method for fabricating cladded conductive lines in magnetic memories
KR101983137B1 (ko) * 2013-03-04 2019-05-28 삼성전기주식회사 파워 인덕터 및 그 제조방법
US10403424B2 (en) 2017-06-09 2019-09-03 Texas Instruments Incorporated Method to form magnetic core for integrated magnetic devices
CN112133820A (zh) * 2019-06-25 2020-12-25 中电海康集团有限公司 Mram底电极的制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2728025B2 (ja) 1995-04-13 1998-03-18 日本電気株式会社 半導体装置の製造方法
ATE223108T1 (de) * 1995-04-24 2002-09-15 Infineon Technologies Ag Halbleiter-speichervorrichtung unter verwendung eines ferroelektrischen dielektrikums und verfahren zur herstellung
JPH09191084A (ja) * 1996-01-10 1997-07-22 Nec Corp 半導体装置及びその製造方法
US5732016A (en) * 1996-07-02 1998-03-24 Motorola Memory cell structure in a magnetic random access memory and a method for fabricating thereof
US6030877A (en) * 1997-10-06 2000-02-29 Industrial Technology Research Institute Electroless gold plating method for forming inductor structures
US5956267A (en) 1997-12-18 1999-09-21 Honeywell Inc Self-aligned wordline keeper and method of manufacture therefor
US6278165B1 (en) * 1998-06-29 2001-08-21 Kabushiki Kaisha Toshiba MIS transistor having a large driving current and method for producing the same
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
JP2000090658A (ja) * 1998-09-09 2000-03-31 Sanyo Electric Co Ltd 磁気メモリ素子
US6872993B1 (en) * 1999-05-25 2005-03-29 Micron Technology, Inc. Thin film memory device having local and external magnetic shielding
JP2001230468A (ja) * 2000-02-17 2001-08-24 Sharp Corp 磁気トンネル接合素子及びそれを用いた磁気メモリ
DE10106860A1 (de) * 2000-02-17 2001-08-30 Sharp Kk MTJ-Element und Magnetspeicher unter Verwendung eines solchen
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
TW459374B (en) * 2000-08-30 2001-10-11 Mosel Vitelic Inc Method for forming magnetic layer of magnetic random access memory
US6555858B1 (en) * 2000-11-15 2003-04-29 Motorola, Inc. Self-aligned magnetic clad write line and its method of formation
US6413788B1 (en) * 2001-02-28 2002-07-02 Micron Technology, Inc. Keepers for MRAM electrodes

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004012199A1 (ja) * 2002-07-29 2004-02-05 Nec Corporation 磁気ランダムアクセスメモリ
US7099184B2 (en) 2002-07-29 2006-08-29 Nec Corporation Magnetic random access memory
US7184301B2 (en) 2002-11-27 2007-02-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
JP2006511956A (ja) * 2002-12-19 2006-04-06 フリースケール セミコンダクター インコーポレイテッド 磁気電子デバイスに使用される磁束集中系路を作製するための方法
JP4759268B2 (ja) * 2002-12-19 2011-08-31 エバースピン テクノロジーズ インコーポレイテッド 磁気電子デバイスに使用される磁束集中系路を作製するための方法
JP2005129945A (ja) * 2003-10-24 2005-05-19 Hewlett-Packard Development Co Lp 熱支援型磁気メモリ構造
US7848136B2 (en) 2003-12-02 2010-12-07 Kabushiki Kaisha Toshiba Magnetic memory
WO2005122259A1 (ja) * 2004-06-10 2005-12-22 Nec Corporation 磁気メモリ
JP2009283843A (ja) * 2008-05-26 2009-12-03 Renesas Technology Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
HK1049067A1 (zh) 2003-04-25
CN1374691A (zh) 2002-10-16
KR100855573B1 (ko) 2008-09-03
US20020127743A1 (en) 2002-09-12
EP1239489B1 (en) 2004-08-25
KR20030009078A (ko) 2003-01-29
EP1239489A1 (en) 2002-09-11
DE60201036T2 (de) 2005-08-11
DE60201036D1 (de) 2004-09-30
TW513803B (en) 2002-12-11
US6475812B2 (en) 2002-11-05

Similar Documents

Publication Publication Date Title
JP2002334973A (ja) 上部導体にクラッド層を形成するための方法
US6358757B2 (en) Method for forming magnetic memory with structures that prevent disruptions to magnetization in sense layers
EP1248273B1 (en) Cladded read conductor for a tunnel junction memory cell
KR100948009B1 (ko) Ｍｔｊ ｍｒａｍ 셀, ｍｔｊ ｍｒａｍ 셀들의 어레이, 및 ｍｔｊ ｍｒａｍ 셀을 형성하는 방법
US7732881B2 (en) Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US6933155B2 (en) Methods for providing a sub .15 micron magnetic memory structure
US7247506B2 (en) Method for producing magnetic memory device
EP1420411A2 (en) Mram with asymmetric cladded conductor
US6791872B2 (en) Method and article for concentrating fields at sense layers
JP5652472B2 (ja) 磁気メモリ素子、磁気メモリ、及びその製造方法
JP2002538614A (ja) 記憶セル構造、およびこれを製造する方法
JP4580211B2 (ja) 軟らかい基準層を有する磁気メモリセル、不揮発性メモリアレイ、および、磁気メモリセルを形成する方法
JP3906172B2 (ja) 磁気ランダムアクセスメモリおよびその製造方法
KR100975803B1 (ko) Ｍｔｊ ｍｒａｍ 셀, ｍｔｊ ｍｒａｍ 셀들의 어레이, 및 ｍｔｊ ｍｒａｍ 셀을 형성하는 방법
JP2004311513A (ja) 磁気記憶装置およびその製造方法
US7105879B2 (en) Write line design in MRAM
JP2006173472A (ja) 磁気記憶装置およびその製造方法
US20080055789A1 (en) Magnetic random access memory device using current induced switching

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040521

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070322

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070717