KR100855573B1 - 상부 컨덕터 클래딩 방법, 강자성 클래딩 제조 방법 및자기 메모리 장치 - Google Patents

상부 컨덕터 클래딩 방법, 강자성 클래딩 제조 방법 및자기 메모리 장치 Download PDF

Info

Publication number
KR100855573B1
KR100855573B1 KR1020020012376A KR20020012376A KR100855573B1 KR 100855573 B1 KR100855573 B1 KR 100855573B1 KR 1020020012376 A KR1020020012376 A KR 1020020012376A KR 20020012376 A KR20020012376 A KR 20020012376A KR 100855573 B1 KR100855573 B1 KR 100855573B1
Authority
KR
South Korea
Prior art keywords
trench
conductor
ferromagnetic
cladding
coating layer
Prior art date
Application number
KR1020020012376A
Other languages
English (en)
Other versions
KR20030009078A (ko
Inventor
니켈자니스에이치
안토니토마스씨
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20030009078A publication Critical patent/KR20030009078A/ko
Application granted granted Critical
Publication of KR100855573B1 publication Critical patent/KR100855573B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 메모리 장치의 상부 컨덕터의 2 측면 혹은 3 측면을 강자성 물질로 클래딩하기 위한 방법은 메모리 장치 위의 코팅층에 측벽을 갖는 트렌치를 형성하는 단계를 포함한다. 제 1 강자성 물질은 트렌치의 측벽을 따라 증착된다. 트렌치 바닥의 임의의 강자성 물질은 제거될 수 있다. 컨덕터 물질은 메모리 장치 위의 트렌치에 증착된다. 제 2 강자성 물질은 트렌치의 컨덕터 물질 위에 증착되어 컨덕터의 3 측면 둘레에 강자성 물질의 클래딩을 형성한다.

Description

상부 컨덕터 클래딩 방법, 강자성 클래딩 제조 방법 및 자기 메모리 장치{METHOD FOR FABRICATING CLADDING LAYER IN TOP CONDUCTOR}
도 1은 본 발명에 따라서 하부 컨덕터를 갖는 상부 컨덕터를 도시하는 자기 메모리 장치의 단면도,
도 2는 하부 컨덕터의 길이에 수직한 방향에서의 자기 메모리 장치의 단면도,
도 3a 내지 도 3i는 본 발명에 따라서 자기 메모리 장치의 상면 및 측면 둘레에 강자성 클래딩을 형성하기 위한 방법을 도시하는 단면도.
도면의 주요 부분에 대한 부호의 설명
10 : 자기 메모리 셀 14, 16 : 클래딩
18, 20 : 컨덕터 28 : 감지층
32 : 기준층 36 : 터널 장벽
40 : 코팅층 46 : 트렌치
본 발명은 일반적으로 클래딩층(cladding layer)을 상부 컨덕터(top conductor)에 형성하기 위한 방법, 특히 자기 RAM 구조를 가질 때 유용한 방법 및 상부 컨덕터 둘레에 클래딩 구조를 갖는 자기 메모리 장치에 관한 것이다.
자기 랜덤 액세스 메모리(Magnetic Random Access Memory : MRAM)와 같은 자기 메모리는 전형적으로 자기 메모리 셀의 어레이를 포함한다. 각각의 자기 메모리 셀은 감지층과 기준층을 통상 포함한다. 감지층은 일반적으로 외부 자계의 애플리케이션에 의해 바뀔 수 있는 자화 배향 패턴을 저장하는 자기 물질층 혹은 물질막(layer or film of magnetic material)이다. 기준층은 통상 자기 물질상의 자화가 특정한 방향으로 고정(fix or pin)되는 자기 물질층이다. 자기 메모리는 다수의 워드 라인에 의해 교차되는 다수의 비트 라인을 포함하는 것으로 기술될 수 있다. 각 교차점에서, 보자성 물질(magnetically coercive material)의 박막이 대응하는 워드 라인과 비트 라인의 사이에 삽입된다. 각 교차점에서의 자기 물질은 1비트의 정보가 저장되는 자기 메모리 셀을 형성한다.
자기 메모리 셀의 논리 상태는 전형적으로 전류 흐름에 대한 자기 메모리 셀의 저항에 의존한다. 자기 메모리 셀의 저항은 감지층과 기준층에서의 자화의 상대 배향에 의존한다. 자기 메모리 셀은 감지층에서의 자화의 전체 배향이 기준층에서의 자화의 배향에 평행이면 전형적으로 낮은 저항 상태이다. 이와 달리, 자기 메모리 셀은 감지층에서의 자화의 전체 배향이 기준층에서의 자화의 배향에 역평행(anti-parallel)이면 전형적으로 높은 저항 상태이다.
메모리 셀의 크기를 줄이고, 패킹 밀도를 증가시켜 큰 밀도를 달성하는 것이 바람직하다. 다수의 경쟁 요인이 이러한 메모리를 달성할 수 있는 패킹 밀도에 영향을 미친다. 첫 번째 요인은 메모리 셀의 크기이다. 메모리 셀의 크기는 전형적으로 패킹 밀도를 증가시킴에 따라서 감소해야 한다. 그러나, 메모리 셀의 크기를 줄이는 것은 감지층의 자화 배향을 스위칭하는데 필요한 필드를 증가시킨다.
두 번째 요인은 워드 라인과 비트 라인의 폭과 두께이다. 워드 라인과 비트 라인의 치수는 전형적으로 패킹 밀도를 증가시킴에 따라 감소해야 한다. 그러나, 워드 라인과 비트 라인의 치수를 줄이는 것은 수용할 수 있는 전류를 감소시켜 대응하는 자기 비트 영역에서의 자계를 감소시킨다.
세 번째 요인은 워드 라인과 비트 라인간의 거리 및 인접한 메모리 셀간의 거리이다. 전형적으로, 워드 라인과 비트 라인간의 거리는 패킹 밀도를 증가시킴에 따라 감소해야 한다. 그러나, 이것은 하나의 라인에 의해 생성된 자계가 인접한 메모리 셀에 저장되어 있는 정보에 악영향을 미칠 수 있는 가능성을 증가시킨다.
개선된 기록 필드를 생성하는 기록 컨덕터를 갖는 자기 메모리를 개발하는 것이 바람직할 것이라고 인식되어 왔다. 또한, 자화에 대한 악영향을 방지하는 플럭스 밀봉 구조(flux closure structure)를 갖는 자기 메모리를 개발하는 것이 바람직할 것이라고 인식되어 왔다. 더욱이, 이와 같은 컨덕터 구조를 제조하는 방법을 개발하는 것이 바람직할 것이라고 인식되어 왔다. 이를 위해, 자기 메모리의 상부 컨덕터를 클래딩하는 것이 바람직할 것이라고 인식되어 왔다.
본 발명은 자기 RAM 구조에 있어서 상부 컨덕터의 2 측면 혹은 3 측면(two or three sides)을 강자성 물질로 클래딩하기 위한 방법을 제공한다. 메모리 장치는 또한 클래딩할 때 하부 컨덕터를 갖는 기판상에 제공될 수 있다. 이 방법은 메모리 장치 위의 트렌치를 메모리 장치 및 기판 위에 형성된 절연 코팅층에 형성하는 것을 포함한다. 트렌치는 코팅층에 의해 형성된 측벽과, 메모리 장치의 상면에 의해 형성될 수 있는 바닥을 포함한다. 제 1 강자성 물질은 코팅층상에 증착되는데, 특히 트렌치의 측벽을 따라 증착된다. 원한다면, 트렌치의 바닥에 증착된 임의의 제 1 강자성 물질은 제거될 수 있다. 컨덕터 물질이 트렌치 내부 및 코팅층상에 증착된다. 원한다면, 코팅층상의 임의의 컨덕터 물질 혹은 강자성 물질은 제거된다. 따라서, 컨덕터의 적어도 2 측면이 강자성 물질로 클래딩된다. 또한, 컨덕터의 바닥도 클래딩될 수 있다.
제 2 강자성 물질은 컨덕터의 측면 및 상면 둘레에 강자성 물질의 클래딩을 형성하기 위해 트렌치의 컨덕터 물질위에 증착될 수 있다. 제 2 강자성 물질은 또한 연속적인 클래딩을 형성하기 위해 트렌치의 측벽을 따라 제 1 강자성 물질상에 증착될 수 있다. 또한, 컨덕터의 상면은 제 2 강자성 물질을 증착하기 전에 리세스(recess)될 수 있다.
트렌치의 바닥으로부터 제 1 강자성 물질을 제거하는 단계는 트렌치의 측벽상의 강자성 물질을 그대로 두기 위해 강자성 물질을 이온 에칭하는 단계를 포함할 수 있다.
코팅층으로부터 컨덕터 물질 혹은 강자성 물질을 제거하는 단계는 바람직하게 화학-기계적 연마 프로세스(chem-mechanical polishing process)와 같은 프로세스로 컨덕터 물질을 연마하는 단계를 포함한다. 컨덕터 물질을 연마하는 단계는 바람직하게 트렌치의 컨덕터 물질에 압흔(indentation) 혹은 리세스를 생성하는 단계를 포함하는데, 이 압흔 혹은 리세스는 코팅층의 상면 아래의 융기부(elevation)로 연장된다.
첨부한 도면을 참조하여 본 발명의 특징을 예시하는 다음의 상세한 설명에 본 발명의 추가 특징 및 이점이 개시되어 있다.
이제, 본 발명의 원리의 이해를 돕기 위해, 도면에 도시되어 있는 실시예를 참조하고 특정한 용어를 이용하여 본 발명을 설명하겠다. 하지만, 이로 인해 본 발명의 범주를 제한하려는 것이 결코 아니라는 것을 알 것이다. 당업자라면 본 명세서에 개시되어 있는 본 발명의 특징들을 임의로 변경하고 추가 수정하며, 본 명세서에 도시된 바와 같이 본 발명의 원리를 추가 응용할 수 있는데, 이 또한 본 발명의 범주에 속한다.
도 1 및 도 2에 도시된 바와 같이, 일반적으로 참조 번호(10)로 표시된 종래 의 자기 메모리 장치 혹은 셀, 또는 자기 RAM 구조 일부는 기록 필드를 개선하고 및/또는 자기 메모리 셀(10)을 안정시키기 위한 하부 및 상부 구조 혹은 클래딩(14 및 16)을 갖는 것으로 도시되어 있다. 구조(14 및 16)는 자기 메모리 셀(10)상의 판독 및 기록 동작 동안에 전류 이동 경로를 함께 제공하는 하부 및 상부 컨덕터(18 및 20)를 둘러싼다(encase). 하부 구조(14)를 제조하기 위한 방법은 본 명세서에 참조 인용한 미국 특허 출원 제 09/492,557호에 개시되어 있다. 또한, 이와 같은 클래딩 구조는 본 명세서에 참조 인용한 미국 특허 제 5,956,267호에 개시되어 있다. 바람직하게, 상부 구조 혹은 클래딩(16)을 제조하기 위한 방법이 후술하는 도 3a 내지 도 3i에 도시되어 있다.
도 1은 하부 컨덕터(18)의 길이에 평행한 방향에서의 클래딩 구조(14 및 16), 컨덕터(18 및 20) 및 자기 메모리 셀(10)의 단면도이다. 도 2는 하부 컨덕터(18)의 길이에 수직한 방향에서의 클래딩 구조(14) 및 자기 메모리 셀(10)의 단면도이다.
도 2를 참조하면, 자기 메모리 셀(10)은 바람직하게 두 가지 자기 상태 사이에서 바뀔 수 있는 감지층(28) 및 한 세트 혹은 "고정된" 배향의 자화를 갖는 기준층(32)을 포함한다. 또한, 자기 메모리 셀(10)은 감지층(28)과 기준층(32) 사이의 터널 장벽(36)을 포함한다. 감지층 및 기준층(28 및 32)은 장벽(36)의 어느 한 쪽상에 배치될 수 있는데, 그 위치가 바뀔 수도 있다.
자기 메모리 셀(10)은 전하가 판독 동작 동안에 터널 장벽(36)을 통해 이동하는 스핀 터널링 장치일 수 있다. 이러한 터널 장벽(36)을 통한 전하 이동은 판 독 전압이 자기 메모리 셀(10)에 인가될 때 발생한다. 이와 달리, 터널 장벽(36)이 구리와 같은 컨덕터로 대체되는 자이언트 자기-저항(Giant Magneto-Resistive : GMR) 구조가 자기 메모리 셀(10)에 이용될 수 있다.
전술한 바와 같이, 도 3a 내지 도 3i는 메모리 장치(10)의 컨덕터의 3 측면을 강자성 물질로 클래딩하기 위한 방법을 도시하고 있다. 바람직하게, 이 방법은 상부 컨덕터(20)의 상부 및 대향 측면을 클래딩하는 것을 포함한다. 도 3a를 참조하면, 메모리 장치 혹은 자기 RAM 구조(10)는 상세히 후술하는 바와 같이 기판상에 바람직하게 제공된다. 기판은 하부 컨덕터(18) 및 하부 구조 혹은 클래딩(14)을 포함한다.
도 3b를 참조하면, 절연 코팅층(40)은 바람직하게 메모리 장치(10) 위에 증착된다. 코팅층(40)은 산화물, 질화물 혹은 그 밖의 유사물일 수 있다. 또한, 격리 유전체층(42)은 바람직하게 코팅층(40)을 증착하기 전에 격리 유전체층(42)을 기판 위에 도포(apply)하는 것과 같이 코팅층(40)과 기판(18) 사이에 배치된다.
도 3c를 참조하면, 트렌치(46)는 메모리 장치(10) 및 기판 위의 코팅층(40)에 형성된다. 트렌치(46)는 측벽(50)과 바닥(54)을 가지고 있다. 트렌치는 당업계에 알려져 있는 바와 같이 반응 이온 에칭에 의해 형성될 수 있다. 트렌치(46)는 코팅층(40)의 측벽(50) 및 메모리 장치(10)의 상부에 의해 형성될 수 있다.
도 3d를 참조하면, 강자성 클래딩 물질(58) 혹은 강자성 클래딩 물질의 제 1 층은 트렌치(46)의 측벽(50)을 따라 증착된다. 강자성 물질(58)은 니켈철(NiFe) 혹은 그 유사물일 수 있다.
강자성 물질(58)은 또한 증착 프로세스 동안에 메모리 장치(10) 위의 트렌치(46)의 바닥(54) 및 코팅층(40)상에 증착될 수 있다. 도 3e를 참조하면, 측벽(50)상의 강자성 물질(58)은 그대로 두고, 트렌치(46)의 바닥(54) 및 코팅층(40)상의 강자성 물질(58)은 제거될 수 있다. 강자성 물질(58)을 제거하는 것은 당업계에 알려져 있는 바와 같이 이방성 반응 이온 에칭 혹은 이온 밀링(anisotropic reactive ion etching or ion milling)에 의해 달성될 수 있다. 이와 달리, 강자성 물질(58)은 메모리 장치(10) 위에 남아 있을 수도 있다.
도 3f를 참조하면, 컨덕터 물질 혹은 컨덕터층(62)은 메모리 장치(10) 위의 트렌치(46) 내부 및 강자성 물질(58) 위에 증착된다. 컨덕터 물질(62)은 구리일 수 있으며, 도전 시드(conductive seed)를 증착하고, 구리 컨덕터 물질을 전기 도금(electroplate)하여 증착될 수 있다. 이와 달리, 컨덕터 물질은 물리적 기상 증착에 의해 증착될 수 있다. 컨덕터 물질(62)은 또한 증착 동안에 코팅층(40)상에 증착될 수 있다.
도 3g를 참조하면, 코팅층(40) 위의 임의의 컨덕터 물질(62) 혹은 강자성 물질(58)은 제거될 수 있다. 또한, 컨덕터 물질(62)은 바람직하게 측벽(50)상의 클래딩 물질(58)의 상단부(66)로부터 제거된다. 컨덕터 물질(62)은 화학-기계적 연마에 의해 제거될 수 있다. 코팅 물질(62)을 증착하는 것은 컨덕터(20)를 형성한다. 디시(dish : 70), 리세스 혹은 압흔은 자기 메모리 장치(10) 위의 컨덕터 물질(62)에 형성될 수 있는데, 이 디시는 코팅층(40)의 상면 아래의 융기부로 연장된다. 디시(70)는 후술하는 바와 같이 연속적인 클래딩층을 형성하는 것을 돕는다. 디시(70)는 화학-기계적 연마, 화학적 에칭 혹은 이온 에칭에 의해 형성될 수 있다.
도 3h를 참조하면, 강자성 물질(74) 혹은 강자성 물질의 제 2 층은 트렌치(46)의 컨덕터 물질(62) 위, 그리고 트렌치(46)의 측벽(50)에 따른 강자성 물질(58)의 상단부(66)상에 증착된다. 강자성 물질(74)은 또한 증착 프로세스 동안에 코팅층(40) 위에 증착될 수 있다.
도 3i를 참조하면, 코팅층(40)상에 증착된 임의의 강자성 물질(74)은 당업계에 알려져 있는 바와 같이 화학-기계적 연마와 같은 프로세스에 의해 제거될 수 있다. 측벽(50)상의 강자성 물질(58) 및 컨덕터 물질(62) 위의 강자성 물질(74)은 컨덕터(20)의 3 측면 둘레에 강자성 물질의 연속적인 클래딩 혹은 구조(16)를 형성한다. 이와 달리, 트렌치의 측벽상의 강자성 물질(58)과 컨덕터 위의 강자성 물질(74) 사이에 작은 갭이 있을 수도 있다.
강자성 물질은 높은 투자율의 자기막(high permeability magnetic film) 혹은 경성의 강자성막(hard ferromagnetic film)을 포함할 수 있다.
도 2에 관해 전술한 바와 같이, 자기 메모리 셀(10)은 가변 자화 상태를 갖는 감지층(28) 및 고정 배향의 자화를 갖는 기준층(32)을 포함할 수 있다. 또한, 자기 메모리 셀(10)은 감지층(28)과 기준층(32) 사이의 터널 장벽(36)을 포함한다. 다시 한번 말하지만, 감지층과 기준층의 위치는 바뀔 수 있다.
클래딩 구조(14 혹은 16)의 한 가지 이점은 이 구조가 자기 메모리 셀(10)을 원하는 논리 상태로 기록하는데 필요한 전류 레벨을 감소시킨다는 점이다. 클래딩 구조는 한 번 감긴 전자석(a single-turn electromagnet)과 유사하다. 컨덕터(18)를 통해 흐르는 전류는 오른손 법칙에 따라서 클래딩 구조의 자화를 길이 방향에 따른 정지 상태로부터 전류 이동 방향에 수직한 방향으로 회전시킨다. 이것은 자기 메모리 셀(10)의 감지층(28)과 상호작용하는 자계를 생성하는데, 이 자계는 자기 메모리 셀(10)의 고정 기준층(32)에 대해 감지층(28)의 자화를 회전시키는데 도움이 된다.
자기 메모리 셀(10)을 기록하는데 필요한 전류 레벨의 감소는 MRAM과 같은 자기 메모리의 전력 소모를 줄이기 때문에 바람직하다. 전력 소모의 감소는 특히 휴대용 애플리케이션에서 유용하다. 또한, 자기 메모리 셀(10)을 기록하는데 필요한 전류 레벨의 감소는 기록 전류를 공급하는 전력 트랜지스터가 차지하는 집적 회로 칩의 공간을 줄여, 자기 메모리의 비용을 낮춘다.
또한, 클래딩 구조(14 혹은 16)는 바람직하게 감지층(28)의 자기 상태를 유지하는 키퍼(keeper)로서 동작한다. 클래딩 구조는 자속을 가두기 위한 메카니즘을 제공하여 에지 영역에서 감자 필드(demagnetization field)가 형성되는 것을 방지하는 연성 자기 물질일 수 있다.
클래딩 구조를 자기 메모리 셀(10)에 근접시키는 것은 클래딩 구조가 없을 때 생성될 수 있는 감자 필드를 감소시키거나 혹은 제거한다. 이러한 필드는 자기 메모리 셀(10)의 감지층(28)에서 발생된 감자 필드를 실질적으로 감소시키는 플럭스 경로를 제공하는 클래딩 구조를 통해 진행된다. 이것은 자기 메모리 셀(10)의 감지층(28)에서의 전체 자화가 자기 메모리 셀(10)의 고정 기준층(32)에 대해 원하는 평행 혹은 역평행 방향에서 벗어나는 것을 방지한다. 클래딩 구조는 데이터 비트를 저장하기 위한 높은 저항 상태 및 낮은 저항 상태의 안정성을 개선한다는 점에서 자기 메모리 셀(10)을 안정화시킨다.
물론, 자기 메모리가 추가적인 자기 메모리 셀과 함께 자기 메모리 셀(10)을 구비하는 자기 메모리 셀의 어레이를 포함할 수 있다는 것을 알 것이다. 자기 메모리는 자기 메모리 셀에 판독 및 기록 액세스되게 하는 컨덕터 구성을 포함할 수 있다. 또한, 클래딩 컨덕터의 어레이가 제공될 수 있다.
상부 컨덕터(20)를 클래딩하는 것은 인가 전류에 대해 클래딩하지 않고 얻어진 필드에 비해 거의 2배 내지 3배 더 큰 필드를 상부 컨덕터(20)로부터 MRAM 구조를 스위칭하는데 제공한다. 또한, 이와 달리 상부 키퍼 구조(16)는 전류 이동을 실질적으로 감소시켜 소정 자계를 달성하게 할 것이다.
전술한 구성은 단지 본 발명의 원리의 예시적인 애플리케이션이라는 점을 알아야 한다. 당업자라면 본 발명의 사상과 범주를 벗어나지 않고서 본 발명을 다양하게 수정하고 이와 달리 구성할 수 있는데, 이와 같은 수정 및 구성은 본 발명의 청구범위에 속한다. 따라서, 도면에 도시되어 있는 본 발명의 실제적이고 바람직한 실시예를 통해 본 발명을 상세히 설명하였지만, 당업자라면 본 발명의 청구범위에 개시되어 있는 본 발명의 원리와 개념을 벗어나지 않고서 크기, 물질, 형상, 유형, 기능과 동작 방식, 어셈블리 및 그 이용을 변경하는 것을 포함하여 다양하게 수정할 수 있는데, 이러한 수정은 크기 등에 국한되지는 않는다.
본 발명은 상부 컨덕터 클래딩 방법, 강자성 클래딩 제조 방법 및 자기 메모리 장치에 관한 것으로 개선된 기록 필드를 생성하는 기록 컨덕터를 갖는 자기 메모리, 자화에 대한 악영향을 방지하는 플럭스 밀봉 구조를 갖는 자기 메모리, 이와 같은 컨덕터 구조를 제조하는 방법 및 자기 메모리의 상부 컨덕터를 클래딩하는 방법을 제공하는 효과가 있다.

Claims (10)

  1. 메모리 장치의 상부 컨덕터(a top conductor)의 적어도 2개의 측면(at least two sides)을 강자성 물질(ferromagnetic material)로 클래딩(cladding)하기 위한 방법에 있어서,
    a) 상기 메모리 장치 위의 코팅층에 측벽을 갖는 트렌치(a trench)를 형성하는 단계와,
    b) 상기 트렌치의 측벽을 따라 강자성 물질을 증착하는 단계와,
    c) 상기 트렌치의 측벽상의 강자성 물질 사이의 상기 트렌치 내에 컨덕터 물질(a conductor material)을 증착하여 상기 상부 컨덕터의 2개의 측면상에 상기 강자성 물질의 클래딩을 형성하는 단계를 포함하는
    상부 컨덕터 클래딩 방법.
  2. 제 1 항에 있어서,
    상기 트렌치 내의 상기 컨덕터 물질 위에 강자성 물질을 증착하여 상기 상부 컨덕터의 3개의 측면 둘레에 상기 강자성 물질의 클래딩을 형성하는 단계를 더 포함하는 상부 컨덕터 클래딩 방법.
  3. 제 1 항에 있어서,
    상기 트렌치의 측벽을 따라 강자성 물질을 증착하는 단계는
    상기 트렌치의 측벽과 바닥에 강자성 물질을 증착하는 단계와,
    상기 트렌치의 측벽상의 상기 강자성 물질을 그대로 두고, 상기 트렌치 바닥의 일부로부터 상기 강자성 물질을 제거하는 단계를 더 포함하는 상부 컨덕터 클래딩 방법.
  4. 제 1 항에 있어서,
    상기 트렌치내에 컨덕터 물질을 증착하는 단계는
    상기 코팅층 위에 컨덕터 물질을 증착하는 단계와,
    상기 컨덕터 물질을 연마(polishing)하여 상기 코팅층 위의 상기 컨덕터 물질을 제거하는 단계를 더 포함하는 상부 컨덕터 클래딩 방법.
  5. 제 4 항에 있어서,
    상기 컨덕터 물질을 연마하는 단계는 상기 트렌치 내의 상기 컨덕터 물질에 상기 코팅층의 상면 아래의 융기부(an elevation)로 연장되는 압흔(an indentation)을 생성하는 단계를 더 포함하는 상부 컨덕터 클래딩 방법.
  6. 제 1 항에 있어서,
    상기 트렌치 내의 상기 컨덕터 물질에 상기 코팅층의 상면 아래의 융기부로 연장되는 압흔을 생성하는 단계를 더 포함하는 상부 컨덕터 클래딩 방법.
  7. 자기 RAM 구조의 상부 컨덕터의 적어도 2개의 측면 둘레에 강자성 클래딩을 제조하기 위한 방법에 있어서,
    a) 자기 RAM 구조를 제공하는 단계와,
    b) 상기 자기 RAM 구조 위에 코팅층을 증착하는 단계와,
    c) 상기 자기 RAM 구조 위의 상기 코팅층에 측벽과 바닥을 갖는 트렌치를 형성하는 단계와,
    d) 상기 트렌치의 상기 측벽을 따라 강자성 클래딩 물질을 증착하는 단계와,
    e) 상기 트렌치의 상기 측벽상의 상기 강자성 클래딩 물질을 그대로 두고, 상기 자기 RAM 구조 위의 상기 트렌치의 바닥으로부터 임의의 강자성 클래딩 물질의 적어도 일부를 제거하는 단계와,
    f) 상기 자기 RAM 구조 위의 상기 트렌치 내에 컨덕터 물질을 증착하는 단계를 포함하는
    강자성 클래딩 제조 방법.
  8. 자기 RAM 구조의 상부 컨덕터의 상부 및 대향 측면 둘레에 강자성 클래딩을 제조하기 위한 방법에 있어서,
    a) 기판상에 배치된 자기 RAM 구조를 제공하는 단계와,
    b) 상기 자기 RAM 구조 및 상기 기판 위에 코팅층을 증착하는 단계와,
    c) 상기 자기 RAM 구조 위의 상기 코팅층에 측벽과 바닥을 갖는 트렌치를 형성하는 단계와,
    d) 상기 코팅층과 상기 자기 RAM 구조 위, 및 상기 트렌치의 측벽에 따라 강자성 클래딩 물질을 증착하는 단계와,
    e) 상기 트렌치의 측벽상의 상기 강자성 클래딩 물질을 그대로 두고, 상기 자기 RAM 구조 위의 상기 트렌치의 바닥 및 상기 코팅층으로부터 상기 강자성 클래딩 물질의 일부를 제거하는 단계와,
    f) 상기 자기 RAM 구조 위의 트렌치 내부 및 상기 코팅층 위에 컨덕터 물질을 증착하는 단계와,
    g) 상기 컨덕터 물질을 연마하여 상기 트렌치의 측벽에 배치된 상기 강자성 클래딩 물질의 상단부 및 상기 코팅층 위의 임의의 컨덕터 물질을 제거하는 단계와,
    h) 상기 코팅층, 상기 트렌치의 상기 컨덕터 물질 및 상기 트렌치의 측벽에 배치된 상기 강자성 클래딩 물질의 상단부 위에 강자성 클래딩 물질층을 증착하는 단계와,
    i) 상기 트렌치 내의 상기 컨덕터 물질 위의 상기 강자성 클래딩 물질층 일부를 그대로 두고, 상기 강자성 클래딩 물질층을 연마하여 상기 코팅층 위의 임의의 강자성 클래딩 물질을 제거하는 단계를 포함하는
    강자성 클래딩 제조 방법.
  9. 삭제
  10. 삭제
KR1020020012376A 2001-03-09 2002-03-08 상부 컨덕터 클래딩 방법, 강자성 클래딩 제조 방법 및자기 메모리 장치 KR100855573B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/802,650 US6475812B2 (en) 2001-03-09 2001-03-09 Method for fabricating cladding layer in top conductor
US09/802,650 2001-03-09

Publications (2)

Publication Number Publication Date
KR20030009078A KR20030009078A (ko) 2003-01-29
KR100855573B1 true KR100855573B1 (ko) 2008-09-03

Family

ID=25184320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020012376A KR100855573B1 (ko) 2001-03-09 2002-03-08 상부 컨덕터 클래딩 방법, 강자성 클래딩 제조 방법 및자기 메모리 장치

Country Status (8)

Country Link
US (1) US6475812B2 (ko)
EP (1) EP1239489B1 (ko)
JP (1) JP2002334973A (ko)
KR (1) KR100855573B1 (ko)
CN (1) CN1374691A (ko)
DE (1) DE60201036T2 (ko)
HK (1) HK1049067A1 (ko)
TW (1) TW513803B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10043947A1 (de) * 2000-09-06 2002-04-04 Infineon Technologies Ag Integrierte Schaltungsanordnung
US6555858B1 (en) * 2000-11-15 2003-04-29 Motorola, Inc. Self-aligned magnetic clad write line and its method of formation
US6413788B1 (en) * 2001-02-28 2002-07-02 Micron Technology, Inc. Keepers for MRAM electrodes
US6720597B2 (en) * 2001-11-13 2004-04-13 Motorola, Inc. Cladding of a conductive interconnect for programming a MRAM device using multiple magnetic layers
US6661688B2 (en) * 2001-12-05 2003-12-09 Hewlett-Packard Development Company, L.P. Method and article for concentrating fields at sense layers
US6525957B1 (en) * 2001-12-21 2003-02-25 Motorola, Inc. Magnetic memory cell having magnetic flux wrapping around a bit line and method of manufacturing thereof
US6780653B2 (en) * 2002-06-06 2004-08-24 Micron Technology, Inc. Methods of forming magnetoresistive memory device assemblies
JP2006134363A (ja) * 2002-07-29 2006-05-25 Nec Corp 磁気ランダムアクセスメモリ
US6770491B2 (en) * 2002-08-07 2004-08-03 Micron Technology, Inc. Magnetoresistive memory and method of manufacturing the same
US6914805B2 (en) * 2002-08-21 2005-07-05 Micron Technology, Inc. Method for building a magnetic keeper or flux concentrator used for writing magnetic bits on a MRAM device
KR100515053B1 (ko) * 2002-10-02 2005-09-14 삼성전자주식회사 비트라인 클램핑 전압 레벨에 대해 안정적인 독출 동작이가능한 마그네틱 메모리 장치
JP3906145B2 (ja) * 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
US7184301B2 (en) 2002-11-27 2007-02-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
US6885074B2 (en) * 2002-11-27 2005-04-26 Freescale Semiconductor, Inc. Cladded conductor for use in a magnetoelectronics device and method for fabricating the same
US6909633B2 (en) 2002-12-09 2005-06-21 Applied Spintronics Technology, Inc. MRAM architecture with a flux closed data storage layer
US6909630B2 (en) 2002-12-09 2005-06-21 Applied Spintronics Technology, Inc. MRAM memories utilizing magnetic write lines
US6870759B2 (en) * 2002-12-09 2005-03-22 Applied Spintronics Technology, Inc. MRAM array with segmented magnetic write lines
US6943038B2 (en) * 2002-12-19 2005-09-13 Freescale Semiconductor, Inc. Method for fabricating a flux concentrating system for use in a magnetoelectronics device
US6812538B2 (en) 2003-02-05 2004-11-02 Applied Spintronics Technology, Inc. MRAM cells having magnetic write lines with a stable magnetic state at the end regions
US6864551B2 (en) * 2003-02-05 2005-03-08 Applied Spintronics Technology, Inc. High density and high programming efficiency MRAM design
US6940749B2 (en) 2003-02-24 2005-09-06 Applied Spintronics Technology, Inc. MRAM array with segmented word and bit lines
US6963500B2 (en) * 2003-03-14 2005-11-08 Applied Spintronics Technology, Inc. Magnetic tunneling junction cell array with shared reference layer for MRAM applications
US7067866B2 (en) * 2003-03-31 2006-06-27 Applied Spintronics Technology, Inc. MRAM architecture and a method and system for fabricating MRAM memories utilizing the architecture
US6933550B2 (en) * 2003-03-31 2005-08-23 Applied Spintronics Technology, Inc. Method and system for providing a magnetic memory having a wrapped write line
US6785160B1 (en) * 2003-04-29 2004-08-31 Hewlett-Packard Development Company, L.P. Method of providing stability of a magnetic memory cell
US7078239B2 (en) 2003-09-05 2006-07-18 Micron Technology, Inc. Integrated circuit structure formed by damascene process
US6819586B1 (en) * 2003-10-24 2004-11-16 Hewlett-Packard Development Company, L.P. Thermally-assisted magnetic memory structures
US20050141148A1 (en) 2003-12-02 2005-06-30 Kabushiki Kaisha Toshiba Magnetic memory
US20050205952A1 (en) * 2004-03-19 2005-09-22 Jae-Hyun Park Magnetic random access memory cells having split sub-digit lines having cladding layers thereon and methods of fabricating the same
US6946698B1 (en) 2004-04-02 2005-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device having low-k inter-metal dielectric
US20060039183A1 (en) * 2004-05-21 2006-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structures
WO2005122259A1 (ja) * 2004-06-10 2005-12-22 Nec Corporation 磁気メモリ
US7221584B2 (en) * 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US7407885B2 (en) * 2005-05-11 2008-08-05 Micron Technology, Inc. Methods of forming electrically conductive plugs
KR100682950B1 (ko) * 2005-07-28 2007-02-15 삼성전자주식회사 강유전체 기록매체 및 그 제조 방법
US7738287B2 (en) * 2007-03-27 2010-06-15 Grandis, Inc. Method and system for providing field biased magnetic memory devices
JP2009283843A (ja) * 2008-05-26 2009-12-03 Renesas Technology Corp 半導体装置及びその製造方法
US7833806B2 (en) * 2009-01-30 2010-11-16 Everspin Technologies, Inc. Structure and method for fabricating cladded conductive lines in magnetic memories
KR101983137B1 (ko) * 2013-03-04 2019-05-28 삼성전기주식회사 파워 인덕터 및 그 제조방법
US10403424B2 (en) 2017-06-09 2019-09-03 Texas Instruments Incorporated Method to form magnetic core for integrated magnetic devices
CN112133820A (zh) * 2019-06-25 2020-12-25 中电海康集团有限公司 Mram底电极的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191084A (ja) * 1996-01-10 1997-07-22 Nec Corp 半導体装置及びその製造方法
JP2000090658A (ja) * 1998-09-09 2000-03-31 Sanyo Electric Co Ltd 磁気メモリ素子
WO2000072324A1 (en) * 1999-05-25 2000-11-30 Honeywell Inc. Local shielding for memory cells
JP2001230468A (ja) * 2000-02-17 2001-08-24 Sharp Corp 磁気トンネル接合素子及びそれを用いた磁気メモリ
WO2002041367A2 (en) * 2000-11-15 2002-05-23 Motorola, Inc., A Corporation Of The State Of Delaware Self-aligned magnetic clad write line and method thereof
WO2002084755A2 (en) * 2001-02-28 2002-10-24 Micron Technology, Inc. Keepers for mram electrodes

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2728025B2 (ja) 1995-04-13 1998-03-18 日本電気株式会社 半導体装置の製造方法
ATE223108T1 (de) * 1995-04-24 2002-09-15 Infineon Technologies Ag Halbleiter-speichervorrichtung unter verwendung eines ferroelektrischen dielektrikums und verfahren zur herstellung
US5732016A (en) * 1996-07-02 1998-03-24 Motorola Memory cell structure in a magnetic random access memory and a method for fabricating thereof
US6030877A (en) * 1997-10-06 2000-02-29 Industrial Technology Research Institute Electroless gold plating method for forming inductor structures
US5956267A (en) 1997-12-18 1999-09-21 Honeywell Inc Self-aligned wordline keeper and method of manufacture therefor
US6278165B1 (en) * 1998-06-29 2001-08-21 Kabushiki Kaisha Toshiba MIS transistor having a large driving current and method for producing the same
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
DE10106860A1 (de) * 2000-02-17 2001-08-30 Sharp Kk MTJ-Element und Magnetspeicher unter Verwendung eines solchen
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
TW459374B (en) * 2000-08-30 2001-10-11 Mosel Vitelic Inc Method for forming magnetic layer of magnetic random access memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191084A (ja) * 1996-01-10 1997-07-22 Nec Corp 半導体装置及びその製造方法
JP2000090658A (ja) * 1998-09-09 2000-03-31 Sanyo Electric Co Ltd 磁気メモリ素子
WO2000072324A1 (en) * 1999-05-25 2000-11-30 Honeywell Inc. Local shielding for memory cells
JP2001230468A (ja) * 2000-02-17 2001-08-24 Sharp Corp 磁気トンネル接合素子及びそれを用いた磁気メモリ
WO2002041367A2 (en) * 2000-11-15 2002-05-23 Motorola, Inc., A Corporation Of The State Of Delaware Self-aligned magnetic clad write line and method thereof
WO2002084755A2 (en) * 2001-02-28 2002-10-24 Micron Technology, Inc. Keepers for mram electrodes

Also Published As

Publication number Publication date
JP2002334973A (ja) 2002-11-22
DE60201036D1 (de) 2004-09-30
EP1239489B1 (en) 2004-08-25
TW513803B (en) 2002-12-11
EP1239489A1 (en) 2002-09-11
US6475812B2 (en) 2002-11-05
HK1049067A1 (zh) 2003-04-25
KR20030009078A (ko) 2003-01-29
CN1374691A (zh) 2002-10-16
US20020127743A1 (en) 2002-09-12
DE60201036T2 (de) 2005-08-11

Similar Documents

Publication Publication Date Title
KR100855573B1 (ko) 상부 컨덕터 클래딩 방법, 강자성 클래딩 제조 방법 및자기 메모리 장치
US6358757B2 (en) Method for forming magnetic memory with structures that prevent disruptions to magnetization in sense layers
USRE39799E1 (en) Memory cell array and method for manufacturing it
EP2266136B1 (en) Magnetic tunnel junction cell including multiple vertical magnetic domains
EP1420411A2 (en) Mram with asymmetric cladded conductor
US20080030906A1 (en) Magnetoresistive effect element and magnetic memory device
US7936596B2 (en) Magnetic tunnel junction cell including multiple magnetic domains
US20060163196A1 (en) Method for producing magnetic memory device
US7083990B1 (en) Method of fabricating MRAM cells
US6791872B2 (en) Method and article for concentrating fields at sense layers
JP5652472B2 (ja) 磁気メモリ素子、磁気メモリ、及びその製造方法
KR100470848B1 (ko) 반도체 기억 장치 및 그 제조 방법
WO2009020258A1 (en) Magnetic flux density driven magnetic domain wall moving memory device, operating method of the same, and forming method of the same
KR100975803B1 (ko) Ｍｔｊ ｍｒａｍ 셀, ｍｔｊ ｍｒａｍ 셀들의 어레이, 및 ｍｔｊ ｍｒａｍ 셀을 형성하는 방법
US6605837B2 (en) Memory cell configuration and production method
KR100887640B1 (ko) 요크 패턴을 갖는 자벽이동 메모리 장치 및 메모리 장치의형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 12