KR20070034710A - 스크린 프린팅을 이용하여 전자부품이 내장된 인쇄회로기판및 그 제조방법 - Google Patents

Abstract

캐리어 플레이트(carrier plate) 상에 감광재를 코팅하는 단계; 상기 감광재에 제1 회로 패턴을 형성하는 단계; 상기 제1 회로 패턴이 형성된 감광재 사이에 도전성 페이스트(conductive paste)를 프린팅하고 건조시켜 제1 회로층을 형성하는 단계; 상기 제1 회로층 상에 상기 전자부품이 수용될 공동(cavity) 및 비아홀(via hole)이 형성된 절연층을 적층하는 단계; 상기 공동 내에 접착제를 이용하여 상기 전자부품을 본딩(bonding)하는 단계; 상기 절연층 상에 상기 감광재를 코팅하며 상기 공동을 채우는 단계; 상기 감광재에 제2 회로 패턴을 형성하는 단계; 상기 제2 회로 패턴이 형성된 감광재 사이 및 상기 비아홀에 도전성 페이스트를 프린팅하고 건조시켜 제2 회로층을 형성하고 상기 비아홀을 채우는 단계; 및 상기 캐리어 플레이트를 제거하는 단계를 포함하는 전자부품이 내장된 인쇄회로기판의 제조방법에 관한 것이다. 전자부품이 내장된 이후에 회로 패턴 형성, 비아홀 충진 및 전자부품의 도통까지 한번의 공정으로 동시에 이루어져 공정을 최소화할 수 있고, 공정 리드 타임을 줄이고 제조 비용을 절감시키는 효과가 있다.

인쇄회로기판, 스크린 프린팅, 전자부품, 내장, 도전성 페이스트

Description

스크린 프린팅을 이용하여 전자부품이 내장된 인쇄회로기판 및 그 제조방법{Printed circuit board mounting electronic components within using screen printing and mounting method thereof}

도 1은 종래 와이어 본딩 방법에 의해 전자부품이 실장된 인쇄회로기판을 나타내는 도면.

도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 도전성 페이스트(conductive paste)를 스크린 프린팅하는 방법을 나타낸 도면.

도 3a 내지 도 5g는 본 발명의 바람직한 일 실시예에 따른 전자부품을 내장하는 인쇄회로기판의 제조방법을 나타낸 도면.

<도면의 주요부분에 대한 부호의 설명>

310 : 캐리어 플레이트

320, 390 : 감광재

340, 400 : 도전성 페이스트

350 : 절연재

360 : 공동(cavity)

365 : 비아홀(via hole)

380 : 전자부품

본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 도전성 페이스트(Conductive paste) 및 감광재를 스크린 프린팅(screen printing) 방식을 통해 프린팅함으로써 전자부품을 내장하는 인쇄회로기판 및 그 방법에 관한 것이다.

일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후 보드 상에 반도체 칩, 집적회로(IC) 또는 전자부품들을 배치 고정하고 이들간의 전기적 배선을 구현하여 절연체로 코팅한 것이다. 전자부품의 발달로 상기 인쇄회로기판을 중첩하여 만드는 다층 인쇄회로기판이 개발되고서, 다층 인쇄회로기판의 고밀도화를 위한 층간 도통 및 절연 설계에 관한 연구가 활발하게 진행되고 있다. 차세대 다기능성/소형 패키지를 위한 기술로서 반도체 소자 등의 부품을 내장한 고밀도 인쇄회로기판의 개발이 주목을 받고 있다.

고밀도의 회로 형성 기술이 적용된 기판을 HDI(High Density Interconnection) 기판이라 하며, HDI 기판의 성능은 층간 도통 및 절연 설계의 자유도에서 극대화된다. 이는 HDI 기판의 품질 특성, 고집적, 전기적 성능 향상과 직접적인 관계가 있다.

고밀도를 위해 인쇄회로기판 상에 집적회로 칩 또는 저항, 커패시터, 인덕터 등의 수동소자 칩(passive chip) 등의 전자부품을 실장하는 기술이 많이 존재한다. 이러한 실장 기술로는 와이어 본딩(Wire Bonding), 플립 칩(Flip Chip) 등의 방법이 있다.

도 1은 종래 와이어 본딩 방법에 의해 전자부품이 실장된 인쇄회로기판을 나타내는 도면이다. 도 1을 참조하면, 전자부품이 실장된 인쇄회로기판은 내층회로 등이 형성된 기판(substrate)(100), 전자부품(110), 와이어(120) 및 몰딩재(130)로 구성된다.

즉, 와이어 본딩은 기판(100)에 설계회로가 인쇄된 집적회로 칩 또는 수동소자 칩 등의 전자부품(110)을 접착제를 이용하여 기판(100) 상에 본딩시키고, 기판(100)의 리드 프레임과 전자부품(110)의 금속 단자(즉, 패드(pad)) 간에 정보 송수신을 위해 금속 와이어(wire)(120)로 접속시킨다. 그리고 전자부품(110) 및 와이어(120)를 열경화성 수지 또는 열가소성 수지 등의 몰딩재(130)으로 몰딩(molding)시킨다.

도 1에 도시된 와이어 본딩 이외의 방법으로 플립 칩(Filp chip)은 집적회로 칩 상에 금, 솔더(solder) 혹은 기타 금속 등의 소재로 수십 ㎛ 크기에서 수백 ㎛ 크기의 외부 접속 단자(즉, 범프(bump))를 형성하고, 기존의 와이어 본딩 방식과는 반대로, 범프가 형성된 집적회로 칩을 뒤집어(flip) 표면이 기판 방향을 향하도록 실장한다.

상술한 와이어 본딩 또는 플립 칩에 의한 실장 방법은 집적회로 칩 또는 수 동소자 칩 등의 전자부품을 인쇄회로기판 표면에 실장하는 것으로, 실장 후 전체 두께에 있어서 인쇄회로기판 및 전자부품의 두께의 합보다 작아질 수 없었다. 그리고 전자부품과 인쇄회로기판 사이에 접속 단자(즉, 와이어, 패드 및 범프)를 이용하여 전기적 접속을 이루는 바 상기 접속 단자의 절단, 부식 등으로 인해 전기적 접속이 끊어지거나 오작동되는 등 신뢰성의 문제점이 있었다.

따라서, 집적회로 칩 등의 전자부품을 인쇄회로기판의 표면 상 즉, 외부가 아닌 인쇄회로기판 내부에 전자부품을 실장하고 빌드업(Buildup) 층을 형성시켜 전기적 접속을 형성한다. 이를 통해 소형화를 추구하고, 고주파(100MHz 이상)에서 배선 거리를 최소화하고, 와이어 본딩이나 플립칩에서 부품 연결에서 오는 신뢰성의 문제점을 개선하고자 한다.

또한, 전자부품을 내장한 인쇄회로기판의 내층회로 또는 외층회로를 형성함에 있어서 종래 기술은 다음과 같다. 다층 인쇄회로기판을 제조하는 공정 중에서, 각 층에서의 전기 배선을 형성하는 회로(즉, 내층회로 또는 외층회로)를 형성하는 방법으로는 애디티브(additive) 방식, 서브트랙티브(subtractive) 방식 또는 세미-애디티브(semi-additive) 방식 등이 있다.

애디티브(additive) 방식은 절연 기판 상에 도전성 재료를 무전해 도금 또는 전해 도금 등을 통해 선택적으로 석출시키는 등의 방법으로 도금하여 도체 패턴을 형성하는 인쇄회로기판의 회로 형성 방법이다. 전해 동 도금(electrolytic copper plating)을 위한 시드층(seed layer)의 존재 유무에 따라 풀-애디티브(full-additive) 방식과 세미-애디티브(semi-additive) 방식으로 나누어 진다.

서브트랙티브(subtractive) 방식은 금속이 도포된 절연 기판 상에 도체 외에 불필요한 부분을 에칭 등에 의하여 선택적으로 제거하여, 도체 패턴을 형성하는 인쇄회로기판의 회로 형성 방법이다. 일반적으로 포토 레지스트(photo resist)로 도체 패턴이 형성될 부분 및 홀(hole) 내를 텐팅(Tenting)한 후 에칭하므로 텐트 및 에치(Tent and etch) 공법이라고도 한다.

상술한 고밀도 인쇄회로기판을 제조하기 위한 회로 형성 방법은 절연재 위에 감광성의 감광재료를 적층하고, 노광, 현상 공정을 거친 후 추후에 다시 감광재료를 박리하여 회로의 형성을 완성한다. 즉, 감광재료인 드라이 필름의 박리가 필요한 습식 공정(wet process)으로, 최근 고주파수(high frequency) 제품에서 요구되는 패키지 기판의 인쇄회로기판에서의 패턴 형성에 있어서 미세한 패턴 형성에 한계가 있다.

또한, 드라이 필름은 추후 박리가 되어야 하기 때문에 일정 수준 이상의 두께(약 25㎛)를 가져야 하고, 동 도금으로 형성되는 도체 패턴 즉, 외층회로의 밀착력 확보가 용이하지 않았다. 그리고 동 도금 방식으로 인해 최근 대두되고 있는 환경 오염에 주범이 되고 있으며, 회로 형성까지 공정 수가 많아 공정의 리드 타임이 길고 제조 비용이 많이 드는 단점이 있다.

또한, 습식 공정에 의해 이미 인쇄회로기판 상에 전자부품이 실장된 경우에 전자부품이 외부 응력을 상당 부분 받게 되는 문제점이 있었다.

따라서, 상술한 문제점들을 해결하기 위해 본 발명의 목적은 전자부품이 내장된 인쇄회로기판에서 회로를 형성하는 공정을 습식 공정(wet process)에서 건식 공정(dry process)로 변환하여 전자부품이 받을 수 있는 외부 응력을 최소화할 수 있는 전자부품이 내장된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 다른 목적은 전자부품이 내장되어 있는 코어층의 제작이 용이하여 다용도로 활용될 수 있는 전자부품이 내장된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 또 다른 목적은 전자부품이 내장된 이후에 회로 패턴 형성, 비아홀 충진 및 전자부품의 도통까지 한번의 공정으로 동시에 이루어져 공정을 최소화할 수 있고, 공정 리드 타임을 줄이고 제조 비용을 절감시킬 수 있는 전자부품이 내장된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 또 다른 목적은 전자부품의 위아래 주변에 홀을 형성할 수 있어 제품의 경박단소화가 가능한 전자부품이 내장된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 또 다른 목적은 도금 방식이 아닌 페이스트를 이용한 건식 공정(dry process)을 이용함으로써 환경 친화적인 공법을 사용하는 전자부품이 내장된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 또 다른 목적은 비아홀을 도전성 페이스트를 이용하여 충진함으로써 비아홀의 표면 평판도 문제가 해결될 수 있는 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.

상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면, 전자부품이 내장된 인쇄회로기판을 제조하는 방법에 있어서, (a) 캐리어 플레이트(carrier plate) 상에 감광재를 코팅하는 단계; (b) 상기 감광재에 제1 회로 패턴을 형성하는 단계; (c) 상기 제1 회로 패턴이 형성된 감광재 사이에 도전성 페이스트(conductive paste)를 프린팅하고 건조시켜 제1 회로층을 형성하는 단계; (d) 상기 제1 회로층 상에 상기 전자부품이 수용될 공동(cavity) 및 비아홀(via hole)이 형성된 절연층을 적층하는 단계; (e) 상기 공동 내에 접착제를 이용하여 상기 전자부품을 본딩(bonding)하는 단계; (f) 상기 절연층 상에 상기 감광재를 코팅하며 상기 공동을 채우는 단계; (g) 상기 감광재에 제2 회로 패턴을 형성하는 단계; (h) 상기 제2 회로 패턴이 형성된 감광재 사이 및 상기 비아홀에 도전성 페이스트를 프린팅하고 건조시켜 제2 회로층을 형성하고 상기 비아홀을 채우는 단계; 및 (i) 상기 캐리어 플레이트를 제거하는 단계를 포함하는 전자부품이 내장된 인쇄회로기판의 제조방법이 제공될 수 있다.

바람직하게는, 상기 (b) 단계는 상기 감광재 상에 상기 제1 회로층에 상응하는 마스크를 적층하는 단계; 소정의 광량을 조사(照射)하는 단계; 및 상기 마스크를 제거하고 현상하는 단계를 포함하고, 상기 (g) 단계는 상기 감광재 상에 상기 제2 회로층에 상응하는 마스크를 적층하는 단계; 소정의 광량을 조사(照射)하는 단계; 및 상기 마스크를 제거하고 현상하는 단계를 포함할 수 있다.

또한, 상기 제1 내지 제2 회로 패턴은 각각 절연 패턴 및 도체 패턴으로 형성되되, 상기 절연 패턴은 양각 형태의 상기 감광재로 구성되고, 상기 도체 패턴은 상기 절연 패턴 사이에 상기 도전성 페이스트가 채워짐으로써 구성되며, 상기 절연 패턴과 상기 도체 패턴의 두께는 동일 또는 유사할 수 있다.

또한, 상기 도전성 페이스트는 스크린 프린팅(screen printing) 방식에 의해 프린팅될 수 있고, 버핑(buffing)에 의해 상기 프린팅된 도전성 페이스트가 상기 제1 또는 제2 회로 패턴을 형성하는 감광재와 동일 또는 유사한 두께를 가질 수 있다.

또한, 상기 감광재는 절연 특성을 가지는 것을 특징으로 하고, 상기 전자부품은 수동소자 칩(passive chip)일 수 있다.

상기 목적들을 달성하기 위하여, 본 발명의 다른 측면에 따르면, 전자부품이 내장된 인쇄회로기판에 있어서, 공동이 형성되고 상기 공동 내에 상기 전자부품이 수용되는 절연층; 상기 절연층의 양면 상에 감광재에 의해 형성된 절연 패턴 사이에 도전성 페이스트에 의한 도체 패턴이 형성되고 상기 도체 패턴 및 상기 절연 패턴의 두께는 동일 또는 유사한 제1 및 제2 회로층을 포함하되, 상기 공동은 상기 감광재에 의해 채워지는 것을 특징으로 하는 인쇄회로기판이 제공될 수 있다.

바람직하게는, 상기 감광재는 절연 특성을 가지고, 상기 제1 및 제2 회로층 간의 층간 도통을 위한 비아홀을 더 포함하되, 상기 비아홀은 상기 도전성 페이스트에 의해 충진될 수 있다.

또한, 상기 도전성 페이스트는 상기 제1 및 제2 회로층의 형성 및 상기 비아홀의 충진을 위해 스크린 프린팅될 수 있으며, 버핑에 의해 상기 프린팅된 도전성 페이스트가 상기 감광재와 동일 또는 유사한 두께를 가질 수 있다.

이하의 내용은 단지 본 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만, 본 발명의 원리를 구현하고 본 발명의 개념과 범위에 포함된 다양한 방법 및 이를 사용하는 장치를 발명할 수 있는 것이다. 또한, 본 발명의 원리, 관점 및 실시예들 뿐만 아니라 특정 실시예를 열거하는 모든 상세한 설명은 구조적 및 기능적 균등물을 포함하도록 의도되는 것으로 이해되어야 한다.

본 발명의 그 밖의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 동일 또는 유사한 개체를 순차적으로 구분하기 위한 식별기 호에 불과하다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.

본 발명에서는 도금을 이용하는 습식 공정(wet process) 대신에 도전성 페이스트를 이용하는 건식 공정(dry process)을 이용한다. 즉, 다층 인쇄회로기판에서 각 층에 형성되는 도체 패턴이 종래의 동 도금이 아니라 도전성 페이스트로 구성된다. 도전성 페이스트를 도체 패턴으로 이용함에 따라, 도체 패턴을 음각으로 형성하는 감광재는 절연 특성을 가지고 있다. 즉, 절연층을 제외하고 실제 전기 신호가 전달되는 회로층에 있어서 고해상도를 가지는 감광재를 이용하여 도체 패턴이 음각으로 형성되도록 미세 패턴을 형성한다. 그리고 도전성 페이스트를 음각으로 형성된 도체 패턴에 스크린 프린팅 방식으로 채움으로써 회로가 형성된다.

상술한 스크린 프린팅 방식에 의하면 회로 패턴의 두께를 낮추고, 회로를 형성하는 표면 상의 와이어(wire) 간에 높이 차가 줄어들게 된다. 이로 인해 표면 처리시 좀더 안정적인 솔더 레지스트 도포가 가능하여, 두께가 얇고도 균일한 코팅이 가능해지는 장점이 있다. 따라서, 본 발명에서는 이하 설명할 도 2a 내지 도 2c에 도시된 방식을 기초로 하여 인쇄회로기판을 제조하기로 한다.

도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 도전성 페이스트(conductive paste)를 스크린 프린팅하는 방법을 나타낸 도면이다. 즉, 상술한 방 식의 원리를 나타낸 도면이다. 이를 위해 필요한 장비로는 프린터, 드라이어(dryer), 자외선 방사 장치, 버핑(buffing) 기계 등이 요구되며, 이는 일반적인 인쇄회로기판 제조공정시 사용되는 장비인 바 추가적인 비용 부담은 없다.

도 2a를 참조하면, 코어층이 형성되어 있고, 그 외부에 회로를 형성하기 위한 패턴이 형성된다. 상기 회로 패턴의 형성은 다음과 같다. 여기서, 회로 패턴이라 함은 전기 신호가 전달되는 도체 패턴과 전기 신호가 전달되지 않도록 하는 절연 패턴으로 구성된다.

일단 코어층에 절연층을 적층한다. 그리고 절연층 상에 절연 특성을 가지는 고해상도 감광재(202)를 도포 또는 적층한다. 고해상도로 함은 회로 패턴을 형성함에 있어서 미세 패턴(fine pattern)(예를 들어, 15/15 ㎛)의 구현이 가능함을 의미한다. 즉, 고해상도의 감광재(202)를 통해 미세 패턴을 가지는 회로 패턴을 형성할 수 있다.

그리고 감광재(202)를 노광/현상 공정을 통하여 절연 패턴이 양각으로 형성되고, 도체 패턴(204)이 음각으로 형성되도록 한다. 즉, 감광재(202)가 남아있는 부분이 절연 패턴이 되며, 추후 도전성 페이스트가 스크린 프린팅을 통해 코팅되는 부분(204)이 도체 패턴이 된다.

도 2b를 참조하면, 스퀴지(squeegee)(210), 스크린(screen)(220)을 이용하여 도전성 페이스트(conductive paste)(230)를 도 2a에 도시된 도체 패턴(204) 내에 프린팅하여 코팅한다. 또한, 도전성 페이스트(230)를 도 2a에 도시된 비아홀(206) 내에 프린팅하여 충진한다.

스퀴지(210)는 도 2b에 도시된 화살표 방향으로 이동하면서 스크린(220)을 통해 도전성 페이스트(230)가 균일하게 도 2a에 도시된 코어층 상에 프린팅 및 코팅되도록 한다. 이때 도전성 페이스트(230)는 코어층 상에 형성된 절연 패턴을 형성하는 감광재(202)의 두께보다 두껍게 코팅되어 절연 패턴을 덮을 수 있도록 하는 것이 바람직하다. 그리고 도전성 페이스트(230)를 열을 가하여 건조시킨다. 페이스트는 점성이 있는 것으로, 인쇄회로기판 상에서 사용되기 위해서는 경화되어야 할 필요가 있다. 따라서, 열에 의한 건조를 통해 도전성 페이스트(230)를 경화시킨다.

도 2c를 참조하면, 이후 버핑 기계(240)를 이용하여 절연 패턴을 형성하는 감광재보다 두껍게 코팅되고 경화된 도전성 페이스트를 그라인딩(grinding)하여 절연 패턴이 외부에 표시되도록 평평하게 만든다. 이를 위해서 버핑 기계(240)를 세팅하여 코팅된 도전성 페이스트가 감광재의 두께만큼만 남기고 그라인딩되도록 한다.

상술한 공정을 통해 회로 패턴이 형성된 인쇄회로기판의 표면 상에 도전성 페이스트를 스크린 프린팅하여 코팅함으로써 도체 패턴을 형성한다.

도 3a 내지 도 5g는 본 발명의 바람직한 일 실시예에 따른 전자부품을 내장하는 인쇄회로기판의 제조방법을 나타낸 도면이다. 인쇄회로기판에서 회로 패턴을 형성하는 방법은 도 2a 내지 도 2c에 도시된 스크린 프린팅 방식을 이용하여 고밀도의 미세 패턴이 형성되도록 한다.

도 3a 내지 도 3d는 인쇄회로기판의 제1 회로층을 형성하는 공정을 도시하 고 있다.

도 3a를 참조하면, 제1 회로층을 형성하기 위해서 추후 제거될 캐리어 플레이트(carrier plate)(310)를 준비한다.

도 3b를 참조하면, 상기 캐리어 플레이트(310) 상에 절연 특성을 가지는 감광재(320)를 적층 또는 도포한다. 감광재(320)는 빛의 광량에 따라 빛에 노출된 부분은 경화되고 그 외 부분은 경화되지 않거나 혹은 그 반대일 수 있다.

도 3c를 참조하면, 상기 감광재(320) 상에 제1 회로층에 상응하는 회로 패턴 즉, 절연 패턴 및 도체 패턴을 형성한다. 절연 패턴은 상기 감광재(320)가 양각 형태로 남아 있고, 도체 패턴은 추후 도전성 페이스트(340)에 의해 프린팅되어 채워질 수 있도록 음각 형태(330)가 된다. 회로 패턴은 감광재(320)의 특성을 이용하여 제1 회로층에 상응하는 마스크 적층, 노광, 현상 과정을 거쳐서 형성될 수 있다.

여기서, 감광재(320)는 고해상도의 특성을 가져 종래보다 훨씬 더 미세한 패턴의 형성이 가능하다.

도 3d를 참조하면, 도 2a 내지 도 2c에 도시된 스크린 프린팅 방식을 이용하여 도전성 페이스트(340)를 음각 형태의 도체 패턴(330) 내에 채우게 된다. 이로 인해 제1 회로층은 전기 신호가 전달될 수 있도록 도전성 페이스트(340)로 채워진 도체 패턴 및 전기 신호의 전달을 차단하는 절연 특성을 가지는 감광재(320)로 형성된 절연 패턴으로 구성되게 된다. 여기서, 도전성 페이스트(340)는 열에 의해 건조되어 경화된다. 그리고 버핑 기계에 의해 절연 패턴을 이루는 감광재(320)가 외 부로 드러나도록 연마됨이 바람직하다.

도 4a 내지 도 4b는 인쇄회로기판의 층간 구분을 위한 절연층을 제조하는 공정을 도시하고 있다.

도 4a를 참조하면, 상기 제1 회로층 상에 층간 구분을 위한 절연층을 형성하는 절연재(350)를 투입한다. 절연재(350)는 레진(resin), 프리프레그(prepreg) 등 전기 신호의 전달을 차단할 수 있는 물질이면 된다.

도 4b를 참조하면, 절연재(350)에 상기 제1 회로층과 추후 형성될 제2 회로층 간의 층간 도통을 위한 비아홀(via hole)(365)을 가공한다. 그리고 전자부품(380)을 내장하기 위한 공동(cavity)(360)을 가공한다. 비아홀(365) 및 공동(360)은 기계적 드릴링 또는 레이저 드릴링 등을 통해 가공된다. 기계적 드릴링은 드릴링 머신을 이용하여 비아홀(365) 및 공동(360)을 형성하고, 레이저 드릴링은 CO2 레이저 드릴링 또는 Nd-Yag 레이저 드릴링을 이용하여 비아홀(365) 및 공동(360)을 형성한다.

도 5a 내지 도 5g는 도 3d에 도시된 제1 회로층과 도 4b에 도시된 절연층을 적층한 후 전자부품을 내장한 인쇄회로기판을 제조하는 방법을 도시하고 있다.

도 5a를 참조하면, 비아홀(365) 및 공동(360)이 가공된 절연재(350)를 도 3d에 도시된 제1 회로층 상에 적층한다. 층간 연결을 위한 비아홀(365) 및 전자부품이 수용될 공동(360)이 제1 회로층 상의 정확한 위치에 배치되도록 적층한다.

도 5b 내지 도 5c를 참조하면, 공동(360)에 전자부품을 수용하기 위해서 접착제(370)를 이용하여 전자부품이 본딩될 수 있도록 한다. 그리고는 전자부품(380)을 공동(360) 내에 실장한다. 전자부품(380)은 집적회로 칩 또는 저항, 커패시터, 인덕터 등의 수동소자 칩일 수 있다.

도 5d를 참조하면, 전자부품(380)이 내장된 절연재(350) 상에 제2 회로층을 형성하기 위한 감광재(390)를 적층 또는 도포한다. 감광재(390)를 미리 비아홀(365)의 위치에 상응하는 부분에 구멍을 뚫은 후 적층할 수 있다. 여기서, 감광재(390)는 감광성 폴리머(photo sensitive polymer)일 수 있다. 감광재(390)는 제1 회로층과 제2 회로층 간의 연결을 위한 비아홀(365) 역시 적층 또는 도포된다. 이후 도 5e에서 설명할 패턴 형성을 위한 노광, 현상 공정을 통해 비아홀(365)은 제1 회로층과 제2 회로층 간의 연결을 위해 다시 오픈(open)된다.

여기서, 전자부품(380)이 수용된 공동(360)은 전자부품(380)에 의한 공간 외에 빈 공간이 발생한 상태이다. 종래에는 상기 빈 공간을 몰딩재를 이용하거나 수지를 이용하여 채우는 공정이 추가적으로 필요하였다. 하지만, 본 발명에서는 제2 회로층을 형성하기 위해 절연재(350) 상에 도포하는 감광재(390)가 공동(360) 내의 빈 공간에 채워지도록 한다. 즉, 감광재(390)를 이용하여 전자부품의 플러깅(plugging)까지 동시에 이루어지도록 한다. 감광재(390)는 절연 특성을 가지므로 몰딩재로 사용될 수 있다. 또한, 추가적인 공정이 필요하지 않음으로 인해 공정 리드 타임을 줄일 수 있다.

도 5e를 참조하면, 절연재(350) 상에 도포된 감광재(390) 상에 상에 제2 회 로층에 상응하는 회로 패턴 즉, 절연 패턴 및 도체 패턴을 형성한다. 절연 패턴은 상기 감광재(390)가 양각 형태로 남아 있고, 도체 패턴은 추후 도전성 페이스트(400)에 의해 프린팅되어 채워질 수 있도록 음각 형태가 된다. 회로 패턴은 감광재(390)의 특성을 이용하여 제2 회로층에 상응하는 마스크 적층, 노광, 현상 과정을 거쳐서 형성될 수 있다. 여기서, 감광재(390)는 고해상도의 특성을 가져 종래보다 훨씬 더 미세한 패턴의 형성이 가능하다. 또한, 이전 공정에서 감광재(390)의 적층 또는 도포로 인해 덮였었던 비아홀(365)은 제1 회로층과 제2 회로층 간의 연결을 위해 현상시켜 오픈시킨다.

도 5f를 참조하면, 도 2a 내지 도 2c에 도시된 스크린 프린팅 방식을 이용하여 도전성 페이스트(400)를 음각 형태의 도체 패턴 내에 채우게 된다. 그리고 스크린 프린팅 방식을 이용하여 도전성 페이스트(400)를 절연재(350)에 형성된 비아홀(365) 내에 채우게 된다.

이로 인해 제2 회로층은 전기 신호가 전달될 수 있도록 도전성 페이스트(400)로 채워진 도체 패턴 및 전기 신호의 전달을 차단하는 절연 특성을 가지는 감광재(390)로 형성된 절연 패턴으로 구성되게 된다. 여기서, 도전성 페이스트(400)는 열에 의해 건조되어 경화된다. 그리고 버핑 기계에 의해 절연 패턴을 이루는 감광재(390)가 외부로 드러나도록 연마됨이 바람직하다.

또한, 비아홀(365)이 도전성 페이스트(400)로 충진됨에 따라 제1 회로층과 제2 회로층은 전기적으로 도통되어 전기 접속을 유지한다.

도 5g를 참조하면, 제1 회로층 및 제2 회로층을 가지는 양면 인쇄회로기판 이 완성되었으므로, 평평도를 위한 보조 수단인 캐리어 플레이트(310)를 제거한다.

이로써 도전성 페이스트를 스크린 프린팅 방식으로 코팅하여 도체 패턴을 형성하고 고해상도의 감광재로 절연 패턴을 형성하여 양면에 제1 회로층 및 제2 회로층을 가지는 인쇄회로기판이 생성된다.

전자부품이 내장된 절연층과, 절연층의 양면에 적층된 감광재 및 도전성 페이스트을 스크린 프린팅 방식에 의해 프린팅함으로써 미세 패턴이 형성된 제1 및 제2 회로층을 포함하되, 상기 전자부품은 상기 감광재에 의해 플러깅되는 것을 특징으로 하는 인쇄회로기판이 형성된다.

이때 제1 및 제2 회로층 간의 층간 도통을 위한 비아홀을 더 포함할 수 있고, 비아홀은 스크린 프린팅 방식에 의해 상기 도전성 페이스트에 의해 충진된다. 도전성 페이스트는 제1 및 제2 회로층의 형성 및 비아홀의 충진을 위해 도 2a 내지 도 2c에 도시된 바와 같이 스크린 프린팅된다.

버핑에 의해 프린팅된 도전성 페이스트가 감광재와 동일 또는 유사한 두께를 가진다. 이로 인해 감광재로 형성되는 절연 패턴이 외부에 드러나게 되어 도전성 페이스트로 형성되는 도체 패턴 간에 절연이 가능하게 한다.

상술한 바와 같이, 본 발명에 따른 전자부품이 내장된 인쇄회로기판 및 그 제조방법은 전자부품이 내장된 인쇄회로기판에서 회로를 형성하는 공정을 습식 공 정(wet process)에서 건식 공정(dry process)로 변환하여 전자부품이 받을 수 있는 외부 응력을 최소화할 수 있다.

또한, 전자부품이 내장되어 있는 코어층의 제작이 용이하여 다용도로 활용될 수 있다.

또한, 전자부품이 내장된 이후에 회로 패턴 형성, 비아홀 충진 및 전자부품의 도통까지 한번의 공정으로 동시에 이루어져 공정을 최소화할 수 있고, 공정 리드 타임을 줄이고 제조 비용을 절감시킬 수 있다.

또한, 전자부품의 위아래 주변에 홀을 형성할 수 있어 제품의 경박단소화가 가능하다.

또한, 도금 방식이 아닌 페이스트를 이용한 건식 공정(dry process)을 이용함으로써 환경 친화적인 공법을 사용하여 환경 보호가 가능하다.

또한, 비아홀을 도전성 페이스트를 이용하여 충진함으로써 비아홀의 표면 평판도 문제가 해결될 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

1. 전자부품이 내장된 인쇄회로기판을 제조하는 방법에 있어서,

   (a) 캐리어 플레이트(carrier plate) 상에 감광재를 코팅하는 단계;

   (b) 상기 감광재에 제1 회로 패턴을 형성하는 단계;

   (c) 상기 제1 회로 패턴이 형성된 감광재 사이에 도전성 페이스트(conductive paste)를 프린팅하고 건조시켜 제1 회로층을 형성하는 단계;

   (d) 상기 제1 회로층 상에 상기 전자부품이 수용될 공동(cavity) 및 비아홀(via hole)이 형성된 절연층을 적층하는 단계;

   (e) 상기 공동 내에 접착제를 이용하여 상기 전자부품을 본딩(bonding)하는 단계;

   (f) 상기 절연층 상에 상기 감광재를 코팅하며 상기 공동을 채우는 단계;

   (g) 상기 감광재에 제2 회로 패턴을 형성하는 단계;

   (h) 상기 제2 회로 패턴이 형성된 감광재 사이 및 상기 비아홀에 도전성 페이스트를 프린팅하고 건조시켜 제2 회로층을 형성하고 상기 비아홀을 채우는 단계; 및

   (i) 상기 캐리어 플레이트를 제거하는 단계

   를 포함하는 전자부품이 내장된 인쇄회로기판의 제조방법.
2. 제1항에 있어서, 상기 (b) 단계는

   상기 감광재 상에 상기 제1 회로층에 상응하는 마스크를 적층하는 단계;

   소정의 광량을 조사(照射)하는 단계; 및

   상기 마스크를 제거하고 현상하는 단계

   를 포함하는 전자부품이 내장된 인쇄회로기판의 제조방법.
3. 제1항에 있어서, 상기 (g) 단계는

   상기 감광재 상에 상기 제2 회로층에 상응하는 마스크를 적층하는 단계;

   소정의 광량을 조사(照射)하는 단계; 및

   상기 마스크를 제거하고 현상하는 단계

   를 포함하는 전자부품이 내장된 인쇄회로기판의 제조방법.
4. 제1항에 있어서,

   상기 제1 내지 제2 회로 패턴은 각각 절연 패턴 및 도체 패턴으로 형성되되,

   상기 절연 패턴은 양각 형태의 상기 감광재로 구성되고, 상기 도체 패턴은 상기 절연 패턴 사이에 상기 도전성 페이스트가 채워짐으로써 구성되며, 상기 절연 패턴과 상기 도체 패턴의 두께는 동일 또는 유사한 전자부품이 내장된 인쇄회로기 판의 제조방법.
5. 제1항에 있어서,

   상기 도전성 페이스트는 스크린 프린팅(screen printing) 방식에 의해 프린팅되는 전자부품을 내장한 인쇄회로기판의 제조방법.
6. 제5항에 있어서,

   버핑(buffing)에 의해 상기 프린팅된 도전성 페이스트가 상기 제1 또는 제2 회로 패턴을 형성하는 감광재와 동일 또는 유사한 두께를 가지는 전자부품을 내장한 인쇄회로기판의 제조방법.
7. 제1항에 있어서,

   상기 감광재는 절연 특성을 가지는 것을 특징으로 하는 전자부품을 내장한 인쇄회로기판의 제조방법.
8. 제1항에 있어서,

   상기 전자부품은 수동소자 칩(passive chip)인 전자부품을 내장한 인쇄회로기판의 제조방법.
9. 전자부품이 내장된 인쇄회로기판에 있어서,

   공동이 형성되고 상기 공동 내에 상기 전자부품이 수용되는 절연층;

   상기 절연층의 양면 상에 감광재에 의해 형성된 절연 패턴 사이에 도전성 페이스트에 의한 도체 패턴이 형성되고 상기 도체 패턴 및 상기 절연 패턴의 두께는 동일 또는 유사한 제1 및 제2 회로층을 포함하되,

   상기 공동은 상기 감광재에 의해 채워지는 것을 특징으로 하는 인쇄회로기판.
10. 제9항에 있어서,

    상기 감광재는 절연 특성을 가지는 인쇄회로기판.
11. 제9항에 있어서,

    상기 제1 및 제2 회로층 간의 층간 도통을 위한 비아홀을 더 포함하되,

    상기 비아홀은 상기 도전성 페이스트에 의해 충진되는 인쇄회로기판.
12. 제11항에 있어서,

    상기 도전성 페이스트는 상기 제1 및 제2 회로층의 형성 및 상기 비아홀의 충진을 위해 스크린 프린팅되는 인쇄회로기판.
13. 제12항에 있어서,

    버핑에 의해 상기 프린팅된 도전성 페이스트가 상기 감광재와 동일 또는 유사한 두께를 가지는 인쇄회로기판.

Images