KR100730593B1 - 이너비아 다층인쇄회로기판 제조 장치 및 그 방법 - Google Patents

이너비아 다층인쇄회로기판 제조 장치 및 그 방법 Download PDF

Info

Publication number
KR100730593B1
KR100730593B1 KR1020050083169A KR20050083169A KR100730593B1 KR 100730593 B1 KR100730593 B1 KR 100730593B1 KR 1020050083169 A KR1020050083169 A KR 1020050083169A KR 20050083169 A KR20050083169 A KR 20050083169A KR 100730593 B1 KR100730593 B1 KR 100730593B1
Authority
KR
South Korea
Prior art keywords
inner via
printed circuit
circuit board
via hole
copper
Prior art date
Application number
KR1020050083169A
Other languages
English (en)
Other versions
KR20070028036A (ko
Inventor
이민우
Original Assignee
세크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세크론 주식회사 filed Critical 세크론 주식회사
Priority to KR1020050083169A priority Critical patent/KR100730593B1/ko
Publication of KR20070028036A publication Critical patent/KR20070028036A/ko
Application granted granted Critical
Publication of KR100730593B1 publication Critical patent/KR100730593B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은, 다층인쇄회로기판 제조장치에 있어서, 절연층의 양면에 동박이 부착된 동박적층판을 드릴 가공하여 상기 다층인쇄회로기판 내부에 형성되는 이너비아홀과 상기 이너비아홀이 가공된 동박적층판 상면에 위치한 동도금판과 상기 동도금판 상면에 인쇄된 두께 0.2 mm 이하인 회로 패턴 및 임피던스 정합 그라운드 코퍼 패드로 이루어진 다층인쇄회로기판과, 상기 다층인쇄회로기판의 설계를 제어하는 제어부 및 호스트 컴퓨터로 이루어진 이너비아 다층인쇄회로기판 제조 장치 및 그 방법에 대한 것이다.
본 발명의 임피던스 정합을 통한 이너비아 다층인쇄회로기판 제조 장치 및 방법은 상기 임피던스 정합을 위한 테스트시간이 최소화 될 수 있고, 보다 완전하고 왜곡이 없는 인쇄회로기판 출력 파형을 얻을 수 있는 효과가 있다.
인쇄회로기판, 다층인쇄회로기판, 이너비아, 임피던스 정합

Description

이너비아 다층인쇄회로기판 제조 장치 및 그 방법{MANUFACTURING SYSTEM OF MULTI LAYER PCB WITH INNER VIA HOLE AND THE METHOD THEREOF}
삭제
삭제
삭제
삭제
삭제
삭제
삭제
도 1은 이너비아 홀이 구비된 종래의 다층 인쇄회로 기판의 단면도이고,
도 2는 이너비아 홀이 구비된 본 발명의 한 실시예에 따른 다층인쇄회로 기판의 단면도이고,
도 3은 이너비아 홀이 구비된 본 발명의 한 실시예에 따른 다층인쇄회로 기판의 사시도이고,
도 4는 본발명의 한 실시예에 따른 이너비아 홀의 확대도이고,
도 5는 본발명의 이너비아 홀의 임피던스 정합 시스템 구성도이고,
도 6 a,b,c는 각각 본발명의 또 다른 실시예들에 따른 이너비아 홀들의 확대도들이고,
도 7 a,b는 본발명의 이너비아 홀의 임피던스 정합 결과 신호 파형이다.
* 도면에 대한 설명 *
1 : 인쇄회로기판 10 : 비아홀
11 : 동도금층 2,20 : 동박적층판
3, 30 : 이너비아홀 31 : 의사이너비아홀
5, 50 : 수지침투가공재 60 : 그라운드 코퍼 패드
100 : 제어부 200 : 표시부
300 : 임피던스 편집부 350 : 회로디자인편집부
400 : 기억부 500 : 호스트 컴퓨터
본 발명은 이너비아홀이 구비된 다층인쇄회로기판 제조 장치 및 방법에 관한 것으로, 보다 상세하게는 비아홀, 이너비아홀 및 의사이너비아홀 등의 형태 및 위치 등이 편집된 최적의 임피던스 정합에 의한 이너비아 다층인쇄회로기판 제조 장치 및 방법에 대한 것이다.
도 1에서 보면, 종래의 이너비아 홀에 대한 형태가 도시되어 있다.
일반적으로 비아 홀(via hole)(10) 및 이너비아홀(inner via hole)(3)을 이용한 임피던스 정합 다층기판은 인쇄회로 패턴이 각각 형성된 다수의 금속층들과, 상기 금속층들 사이에 각각 형성된 절연층을 구비하는 다층기판에 있어서, 상기 다수의 금속층들 중, 적어도 하나의 금속층은 다른 금속층들의 그라운드(ground)를 제공하는 그라운드 층으로 구성되고, 상기 고주파 신호층 사이를 연결하는 적어도 하나 이상의 비아 홀(10), 이너비아홀(3) 및 상기 그라운드 층을 관통하게 형성된 임피던스 정합 홀을 구비하며, 상기 비아 홀은 상기 정합 홀을 통해 그라운드와의 이격거리가 적절하게 조절되어 커패시턴스를 조절함으로써, 다른 층 사이의 고주파 신호 전달 시, 상기 다층기판의 임피던스를 정합시키는 임피던스 정합 비아 홀을 구비하는 다층기판에 대한 것이다. 이 때 상기 임피던스 정합 홀은 비아 홀 및 이너 비아홀에 깊이 방향으로 가공된다. 또한, 고주파 신호처리용 인쇄회로기판(PCB)의 중요한 문제는 전파지연, 전송선 반사, 신호손실, 높은 접속밀도에 따른 상호연결 및 임피던스 정합이다. 따라서, 상기 과제를 해결하기 위해서 회로폭, 회로 형상 및 모양, 두께를 제어하는 것이 필요한데, 인쇄회로기판의 층이 다층(multi-layer)으로 진행될 수록 어려움이 증가하고 있다.
그러나, 상기 비아홀 및 이너비아홀을 이용한 종래의 임피던스 정합을 설계하는 설계 툴 들은 단순히 설계 라이브러리를 갖추고, 유저가 설계한 패턴을 단순히 시뮬레이션하는 수준에 머물고 있다. 또한, 설계자가 단순하고 일률적인 비아 및 이너비아 홀을 인쇄회로기판 설계에 적용할 수 밖에 없어, 최근 복잡해지는 설계 요구 조건에 따라 임피던스 정합을 쉽게 맞추기가 어려워지고 있다.
본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 비아홀, 이너비아홀 및 의사 이너비아홀을 사용하여 용이하게 임피던스 정합을 할 수 있는 이너비아 다층인쇄회로기판 제조 장치 및 방법을 제공함에 있다.
본 발명의 이너비아 다층인쇄회로기판 제조 장치 및 그 방법은 다층인쇄회로기판 제조장치에 있어서, 절연층의 양면에 동박이 부착된 동박적층판을 드릴 가공하여 상기 다층인쇄회로기판 내부에 형성되는 이너비아홀과 상기 이너비아홀이 가공된 동박적층판 상면에 위치한 동도금판과 상기 동도금판 상면에 인쇄된 두께 0.2 mm 이하인 회로 패턴 및 임피던스 정합 그라운드 코퍼 패드로 이루어진 다층인쇄회로기판과, 상기 다층인쇄회로기판의 설계를 제어하는 제어부로 이루어진 것을 특징 으로 한다.
상기 동도금판 상면에 임피던스 정합 그라운드 코퍼 패드가 추가되어 형성된 것이 바람직하다.
삭제
상기 이너비아홀은 형상 및 모양이 비대칭 또는 대칭으로 이루어진 것이 바람직하다.
상기 임피던스 정합 그라운드 코퍼 패드는 형상 및 모양이 비대칭 또는 대칭으로 이루어진 것이 바람직하다.
상기 동박적층판 상면에는 의사 이너비아홀이 드릴 가공된 것이 바람직하다.
상기 의사 이너비아홀은 내부에 동박이 동도금이 형성되는 것이 바람직하다.
상기 다층인쇄회로기판의 설계를 제어하는 제어부는 임피던스 테스트 형상 및 모양을 기억하는 기억부와 임피던스 테스트 결과를 알려주는 표시부와 상기 테스트 결과에 부수되는 이너비아 및 의사이너비아의 크기 및 모양을 표시할 수 있는 파라미터를 편집할 수 있게 하는 임피던스편집부와 상기 테스트 결과에 부수되는 이너비아 및 의사이너비아의 위치를 표시할 수 있는 파라미터를 편집할 수 있게 하는 회로디자인편집부로 이루어진 제어부와, 상기 제어부와 통신 수단을 갖는 호스트 컴퓨터부로 이루어진 것이 바람직하다.
본 발명의 다른 형태에 따른 이너비아 다층인쇄회로기판의 제조방법은 다층인쇄회로기판 제조 방법에 있어서, 절연층의 양면에 동박이 부착된 동박적층판을 드릴 가공하여 상기 다층인쇄회로기판 내부에 이너비아홀을 형성하는 단계와
절연층의 양면에 동박이 부착된 동박적층판을 드릴로 깊이 가공하여 상기 다층인 쇄회로기판 내부에 의사 이너비아홀을 형성하는 단계와 상기 이너비아홀 및 의사 이너비아홀이 가공된 동박적층판 상면에 동도금하는 단계와 상기 동도금 상면에 두께 0.2 mm 이하인 회로 패턴을 인쇄하는 단계로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 이너비아 다층인쇄회로기판 제조 장치 및 방법의 구성 및 작용을 설명하도록 한다.
도 2, 3은 이너비아홀이 구비된 본 발명의 한 실시예에 따른 다층인쇄회로기판에 대한 것으로, 원자재인 동박적층판(20)에 두께 이하인 0.2 mm 이하의 임피던스 정합 회로 패턴이 동도금판으로 형성되어 있다. 상기 동박적층판(20)의 두께는 일반적으로 0.2 mm 이하이므로, 상기 임피던스 정합 회로 패턴이 0.2 mm 이하로 얇게 형성될 경우에는 선로 상태에서 인쇄회로기판 두께에 거의 영향을 주지 않으며, 그에 따라 임피던스 정합 변동폭이 매우 적어지게 된다.
또한, 본 발명에서는 8층 기판에 대해 실험 측정을 하였으나, 본 발명을 적용하면 8층기판 이상의 기판에서도 상기 임피던스 정합 변동폭을 상대적으로 적게 할 수 있다. 다만, 기판의 층 수가 높아질 수록 임피던스 정합을 맞추기 어렵고, 설계상 문제가 쉽게 발생하므로, 상기 이너비아 및 의사이너비아의 개수가 많아지게 된다. 이하 후술되어지는 제어부(100)의 회로디자인편집부(350)는 이를 위한 최적의 회로 패턴을 찾아낼 수 있을 것이다.
상기 임피던스 정합용 그라운드 코퍼 패드(ground copper pad)(60)는 상기 인쇄회로기판의 회로 패턴에 접지 효과를 주는 것으로서, 상기 임피던스 정합 회로 패턴의 두께와 동일하게 0.2 mm 이하로 얇게 형성함으로써 상기 임피던스 정합 회로 패턴의 접지와 양호한 회로 출력 신호를 위한 임피던스 정합을 달성할 수 있다. 상기 임피던스 정합 회로 패턴과 임피던스 정합 그라운드 코퍼 패드(60)의 두께를 0.2 mm 이상으로 하면, 임피던스 측정 실험 결과가 신호충실도(S/I;signal integrity) 관점에서 악영향을 미칠 수 있다. 따라서, 상기 두께를 0.2 mm 이하로 하여야 관통된 상기 비아홀(10,30)에서 손실되었던 임피던스와 타임 딜레이(Time delay)를 최소한으로 줄일 수 있다.
그리고, 본 발명에서는 상기 그라운드 코퍼 패드(60)의 위치와 넓이를 조절함으로써, 상기 이너비아의 동도금판과 이격 거리를 적절하게 조절하여 커패시턴스를 조절할 수 있고 임피던스를 쉽게 정합할 수 있다.
삭제
삭제
삭제
상기 의사 이너비아홀(pseudo inner via hole)(31)은 일반적인 이너비아홀과는 달리 인쇄회로기판 적층 후 비아 드릴 공정에서 깊이가 적층부를 관통하지 않은 상태에서 동도금이 된 것이다. 따라서, 상기 그라운드 코퍼 패드(60)와 상기 의사 이너비아홀(31)은 일반적인 이너비아홀의 임피던스 정합의 결과가 성공적으로 나타나지 않을 경우 사용할 수 있는 대용수단이다. 또한, 이너비아홀을 가공할 때 같은 공정 상에서 드릴 공정 및 동도금이 될 수 있어, 가공 효율도 증가시킬 수 있다.
도 4는 상기 이너비아홀(30)의 일 실시예를 도시한 것으로서, 나선형(Spiral) 이너비아홀(30)을 나타낸 것이다. 상기 이너비아홀(30)의 주위에 동도금층(11)이 형성되고, 그 주위에 나선형 동도금층(65)이 형성된 것을 도시한 것이다. 상기 동도금층(11)과 상기 나선형 동도금층(65)은 전기적으로 연결되지 않을 수도 있고 연결될 수도 있다. 상기 연결 상태는 임피던스 정합 조건에 따라 선택될 수 있으며, 전기적으로 연결되지 않았을 경우에서도 초고추파 상태에서 상호 작용(L,C)을 하여 임피던스가 변화될 수 있다. 상기 나선형 이너비아홀(30)은 그 크기와 두께(미도시)가 임피던스 정합 요구 조건에 따라 변화될 수 있다. 또한, 상기 의사 이너비아홀(31)도 상기 나선형 형태로 변형이 가능하다. 따라서, 단순히 상기 비아 및 이너비아의 내부에 동도금을 하는 방법과 상기 이너비아 상면에 상기 나선형 이너비아홀(30) 등을 동도금 인쇄하는 방법을 병행해서 사용함으로서, 보다 쉽게 최적의 임피던스 정합을 찾아 낼 수 있다.
삭제
상기 임피던스 정합은 다음과 같은 식으로 계산될 수 있다.
(1)
Figure 112005050033358-pat00001
여기에서, W'는
Figure 112005050033358-pat00002
이고,
(2)
Figure 112005050033358-pat00003
여기에서,
Figure 112005050033358-pat00004
이다.
상기 부호 W 는 상기 회로 패턴 및 동도금의 폭이고, t 는 상기 회로 패턴 및 동도금의 두께이며, b 는 실드(shield)하고 있는 상,하 그라운드 코퍼 패드(60)의 간격이고,
Figure 112007006714559-pat00005
은 인쇄회로기판 각 판의 유전율이다. 상기 식은 본 발명의 실험 조건인 시그널 특성 체크시 사용하는 125 Mhz의 주파수에 의한 것으로 실험 조건에 따라 상수가 달라질 수 있다. 또한, 상기 식은 기본적인 임피던스 정합 공식이고, 상기 패턴의 형상과 모양에 따라 상기 식이 변할 수 있다. 그리고, 상기 회로 패턴 및 동도금의 형상 및 모양의 변화에 따른 임피던스의 변화는 좀 더 복잡하지만, 고주파 상에서 임피던스의 미세한 변화가 있는 것은 당연하므로, 상기 식 등으로 계산이 불가능할 때는 실험적인 수치를 상기 형상 및 모양 별로 데이터 베이스화 해서 적용할 수 있다.
도 5는 표시부, 임피던스 편집부(300), 회로디자인편집부(350), 및 기억부(400)로 구성되는 제어부(100)에 관한 것이다. 상기 표시부(200)와 임피던스 편집부(300)와 회로디자인편집부(350)와 기억부(400)는 상기 임피던스 정합을 위한 제어부(100)로서, 상기 기억부(400)에 저장되어 있던 설계 데이터를 임의의 임피던스 정합 조건에 맞게 유저(user)가 편집할 수 있고, 상기 편집 데이터는 다시 기억부(400)에 저장되고, 상기 표시부(200)에 임피던스 정합 결과가 표시된다.
상기 회로디자인편집부(350)는 상기 이너비아홀(30) 또는 의사비아홀(31)을 드릴 작업할 경우 또는 다른 회로 패턴과 교차할 경우 또는 회로디자인이 너무 복잡하여 생산성이 저하될 경우 최적의 회로디자인을 맞추어 주는 역할을 한다. 또한, 상기 임피던스편집부(300)와 회로디자인편집부(350)의 임피던스 정합 결과는 다시 유저가 원하는 결과물을 위해 상기 호스트 컴퓨터(500)의 제어에 의하여 최적 결과를 맞출 수도 있다.
그리고, 상기 기억부(400)는 설계자의 숙련 데이터를 계속 저장할 수 있고, 상기 데이터의 축적은 차후의 임피던스 정합 설계의 난이도를 저하시킬 수 있다. 또한, 종래의 인쇄회로기판 설계 시뮬레이터 또는 캐드(CAD) 데이터를 사용하여 상기 임피던스 정합 결과를 보정할 수도 있다.
도 6 a,b,c는 상기 이너비아홀(30)의 다른 실시예를 도시한 것으로서, 나선형, 반구형, 원형의 형태가 나타나 있다. 상기 모양은 임피던스 정합 요구 조건에 따라 변할 수 있으며, 상기 제어부(100)의 기억부(400)에 저장되어, 호스트 컴퓨터(500)가 자동 임피던스 정합을 위해 상기 기억부(400)에 저장된 형상 및 모양을 유저가 선택할 수 있도록 상기 표시부(200)에 표시한다.
상기 도면에 예시한 형상 및 모양은 단순한 실시예를 나타낸 것으로서, 유저들이 상기 임피던스 정합이 용이한 변형된 형상 및 모양을 저장할 수 있고, 다른 유저가 다시 사용할 수 있다. 또한, 상기 형상 및 모양들은 좌우 대칭인 경우와 비대칭인 경우로 나누어질 수 있다.
도 7 a,b는 상기 임피던스 정합의 각 형상 및 모양들을 조합하여 상기 임피던스 정합 파라미터 편집 전·후 실험 결과를 나타낸 것으로서, 정상적인 사인파가 상기 인쇄회로기판에 입력되고 본 발명의 임피던스 정합이 적용 안되고 종래의 단순한 임피던스 정합 방법만이 적용된 상태로서, 많은 불규칙한 신호 왜곡이 생겼으나(도7 a), 상기 임피던스 정합이 적용된 후에는 입력 소스의 사인파와 거의 동일한 수준의 파형을 나타냈다(도 7 b). 그리고, 상기 제어부(100)의 기억부(400)에 저장된 임피던스 정합 데이터가 상기 과정의 반복을 통하여 축적될수록 좀 더 나은 신호 파형이 나타날 수 있음은 당연하다.
삭제
본 발명에 따르면, 다양한 형상 및 모양의 임피던스 정합을 통한 이너비아 다층인쇄회로기판 제조할 수 있어, 상기 미세한 임피던스 정합을 위한 테스트시간이 최소화 될 수 있고, 보다 완전하고 왜곡이 없는 인쇄회로기판 출력 파형을 얻을 수 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명 되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (8)

  1. 다층인쇄회로기판 제조장치에 있어서,
    동박적층판을 드릴 가공하여 상기 다층인쇄회로기판 내부에 형성되는 이너비아홀;
    상기 이너비아홀이 가공된 동박적층판 상면에 위치한 동도금판; 및
    상기 동도금판 상면에 두께 0.2 mm 이하로 구비된 회로 패턴 및 그라운드 코퍼 패드가 구비되어 있는 다층인쇄회로기판에 대하여
    임피던스가 정합되도록 상기 다층인쇄회로기판의 설계를 제어하는 제어부를 포함하는 것을 특징으로 하는 이너비아 다층인쇄회로기판 제조 장치.
  2. 제 1항에 있어서,
    상기 동도금판 상면의 임피던스 정합용 그라운드 코퍼 패드의 형상 및 모양이 비대칭 또는 대칭으로 형성된 것을 특징으로 하는 상기 이너비아 다층인쇄회로기판 제조 장치.
  3. 제 1항에 있어서,
    상기 이너비아홀의 형상 및 모양이 비대칭 또는 대칭으로 이루어진 것을 특징으로 하는 상기 이너비아 다층인쇄회로기판 제조 장치.
  4. 제 1항에 있어서,
    상기 이너비아홀 둘레에 동도금이 된 것을 특징으로 하는 상기 이너비아 다층인쇄회로기판 제조 장치.
  5. 제 1항에 있어서,
    상기 동박적층판 상면에 의사 이너비아홀이 드릴 가공된 것을 특징으로 하는 상기 이너비아 다층인쇄회로기판 제조 장치.
  6. 제 4항에 있어서,
    상기 의사 이너비아홀 내부 동박이 동도금된 것을 특징으로 하는 상기 이너비아 다층인쇄회로기판 제조 장치.
  7. 제 1항에 있어서,
    상기 다층인쇄회로기판의 설계를 제어하는 제어부는,
    임피던스 테스트 형상 및 모양을 기억하는 기억부;
    임피던스 테스트 결과를 알려주는 표시부;
    상기 테스트 결과에 부수되는 이너비아 및 의사이너비아의 형상 및 모양을 표시할 수 있는 파라미터를 편집할 수 있게 하는 임피던스편집부;
    상기 테스트 결과에 부수되는 이너비아 및 의사이너비아의 위치를 표시할 수 있는 파라미터를 편집할 수 있게 하는 회로디자인편집부로 이루어지고,
    상기 제어부와 통신하는 수단을 갖는 호스트 컴퓨터부를 더 포함하는 것을 특징으로 하는 상기 이너비아 다층인쇄회로기판 제조 장치.
  8. 다층인쇄회로기판 제조 방법에 있어서,
    동박적층판을 관통하도록 드릴 가공하여 이너비아홀을 형성하는 단계;
    동박적층판을 관통하지 않도록 깊이를 조절하여 드릴 가공하여 상기 다층인쇄회로기판 내부에 의사 이너비아홀을 형성하는 단계;
    상기 이너비아홀 및 의사 이너비아홀이 형성된 동박적층판 상면에 동도금하는 단계; 및
    상기 동도금 상면에 두께 0.2 mm 이하인 회로 패턴을 인쇄하는 단계;로 이루어진 것을 특징으로 하는 이너비아 다층인쇄회로기판 제조 방법.
KR1020050083169A 2005-09-07 2005-09-07 이너비아 다층인쇄회로기판 제조 장치 및 그 방법 KR100730593B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050083169A KR100730593B1 (ko) 2005-09-07 2005-09-07 이너비아 다층인쇄회로기판 제조 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050083169A KR100730593B1 (ko) 2005-09-07 2005-09-07 이너비아 다층인쇄회로기판 제조 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20070028036A KR20070028036A (ko) 2007-03-12
KR100730593B1 true KR100730593B1 (ko) 2007-06-20

Family

ID=38100957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050083169A KR100730593B1 (ko) 2005-09-07 2005-09-07 이너비아 다층인쇄회로기판 제조 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100730593B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102098879A (zh) * 2011-03-04 2011-06-15 奥士康精密电路(惠州)有限公司 一种内层厚铜板钻孔方法
US8159488B2 (en) 2008-08-22 2012-04-17 Samsung Electronics Co., Ltd. Voltage stabilizing circuit and display apparatus having the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102291929A (zh) * 2011-06-24 2011-12-21 福建星网锐捷网络有限公司 印刷电路板及控制印刷电路板上通孔结构的阻抗的方法
CN104597324B (zh) * 2013-10-31 2017-09-12 北大方正集团有限公司 一种电路板上过孔参数和过孔阻抗值的确定方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980013557A (ko) * 1996-07-09 1998-04-30 쯔지 하루오 프린트배선반 및 그의 제조방법 (a printedwiring voard and a production method thereof)
KR20020021405A (ko) * 1999-08-11 2002-03-20 토마스 디스테파노 기상 접속 기술
KR20050040589A (ko) * 2003-10-29 2005-05-03 삼성전기주식회사 광도파로가 형성된 인쇄회로 기판 및 그 제조 방법
KR20050072881A (ko) * 2004-01-07 2005-07-12 삼성전자주식회사 임피던스 정합 비아 홀을 구비하는 다층기판
KR20050081428A (ko) * 2004-02-13 2005-08-19 삼성전기주식회사 동축 비아홀을 구비한 인쇄회로기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980013557A (ko) * 1996-07-09 1998-04-30 쯔지 하루오 프린트배선반 및 그의 제조방법 (a printedwiring voard and a production method thereof)
KR20020021405A (ko) * 1999-08-11 2002-03-20 토마스 디스테파노 기상 접속 기술
KR20050040589A (ko) * 2003-10-29 2005-05-03 삼성전기주식회사 광도파로가 형성된 인쇄회로 기판 및 그 제조 방법
KR20050072881A (ko) * 2004-01-07 2005-07-12 삼성전자주식회사 임피던스 정합 비아 홀을 구비하는 다층기판
KR20050081428A (ko) * 2004-02-13 2005-08-19 삼성전기주식회사 동축 비아홀을 구비한 인쇄회로기판

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159488B2 (en) 2008-08-22 2012-04-17 Samsung Electronics Co., Ltd. Voltage stabilizing circuit and display apparatus having the same
CN102098879A (zh) * 2011-03-04 2011-06-15 奥士康精密电路(惠州)有限公司 一种内层厚铜板钻孔方法
CN102098879B (zh) * 2011-03-04 2012-10-24 奥士康精密电路(惠州)有限公司 一种内层厚铜板钻孔方法

Also Published As

Publication number Publication date
KR20070028036A (ko) 2007-03-12

Similar Documents

Publication Publication Date Title
US6444922B1 (en) Zero cross-talk signal line design
CN101341806B (zh) 改进印刷电路板信号层过渡的设备和方法
US7385470B2 (en) Technique for reducing via capacitance
US8049118B2 (en) Printed circuit board
US20070045000A1 (en) Multilayer printed circuit board
US20140326495A1 (en) High performance printed circuit board
US20060185890A1 (en) Air void via tuning
EP1443811A2 (en) High speed circuit board and method for fabrication
TWI429343B (zh) 電路板
US20070152769A1 (en) Semi-suspended coplanar waveguide on a printed circuit board
ATE553636T1 (de) Leiterplattentopologie für eine hochfrequenzschaltung
US7665206B2 (en) Printed circuit board and manufacturing method thereof
WO2001001453A2 (en) Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards
KR100730593B1 (ko) 이너비아 다층인쇄회로기판 제조 장치 및 그 방법
US20090122498A1 (en) Circuit board and conductive through hole structure thereof
US6658732B2 (en) Method of making higher impedance traces on low impedance circuit board
US11997800B2 (en) Systems and methods for removing undesired metal within vias from printed circuit boards
JP2006210748A (ja) ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
EP1951009A1 (en) Printed circuit board
JPH11150371A (ja) 多層回路基板
CN109803494B (zh) 电路板及其制造方法
JP4749966B2 (ja) プリント配線板の製造方法
KR100744082B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
US20240098898A1 (en) Power via resonance suppression
JP2006080162A (ja) プリント配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120530

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee