CN101341806B - 改进印刷电路板信号层过渡的设备和方法 - Google Patents

改进印刷电路板信号层过渡的设备和方法 Download PDF

Info

Publication number
CN101341806B
CN101341806B CN2005800354077A CN200580035407A CN101341806B CN 101341806 B CN101341806 B CN 101341806B CN 2005800354077 A CN2005800354077 A CN 2005800354077A CN 200580035407 A CN200580035407 A CN 200580035407A CN 101341806 B CN101341806 B CN 101341806B
Authority
CN
China
Prior art keywords
path
circuit board
coupled
alternate
welding resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800354077A
Other languages
English (en)
Other versions
CN101341806A (zh
Inventor
T·威格
T·梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101341806A publication Critical patent/CN101341806A/zh
Application granted granted Critical
Publication of CN101341806B publication Critical patent/CN101341806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

说明了一种用于改进印刷电路板信号层过渡的方法和设备。在一个实施例中，该方法包括在印刷电路板(PCB)内形成第一通路。第二通路在PCB内同时形成。在一个实施例中，第二通路定位于第一通路附近，以使第一和第二通路之间能够电磁耦合。第二通路形成之后，第一和第二通路连接起来以在第一和第二通路之间提供串联连接。在一个实施例中，第一和第二通路之间的串联连接减少了相对于第一通路的残端长度，以减少并可能消除例如对于短信号层过渡的残端谐振。也说明和要求了其它实施例。

Description

改进印刷电路板信号层过渡的设备和方法
技术领域
一个或多个实施例一般涉及集成电路和计算机系统设计领域。更具体地说，一个或多个实施例涉及一种用于改进印刷电路板信号层过渡的方法和设备。
背景技术
通路通常用于在印刷电路板(PCB)上的两层之间路由信号，本文中称为“信号层过渡”。含有通路的PCB通常具有4层或更多金属层，且可由阻燃剂4(FR4)材料组成。例如，在典型的4层板中，两层用于布线，两层用于电源和地。复杂的电路板可超过40层，有数个电源面以及许多地和布线层。PCB的厚度可各不相同，但典型的在0.060英寸和0.250英寸之间。电路板厚度一般由提供足够的电力输送、平面容量、地基准、屏蔽、所需迹线阻抗以及方便的布线所需要的层数来决定。
如图1所示，电路板10包含12层(12-26)。典型的是，通路30在例如电路板10的微带层12和带状线金属层16之间提供信号层过渡。镀通孔(PTH)是实现通路的一种常用构件，在PCB制造期间形成：在层压之后先机械钻孔完全穿过电路板，然后用铜或另一导体镀孔壁。这就形成一个管状或实心的导电圆筒，它用作穿过电路板整个厚度的连续电路径，连接邻接圆筒的任何金属层或迹线。
PTH通路的缺点在于，其电特性取决于哪些信号层穿过其圆筒过渡。使信号完全通过电路板到板相对侧的穿通板通路PTH通常可设计成没有任何明显的谐振，虽然会造成小量损耗和极大范围频率的反射。如图1所示，PTH通路30提供的信号层过渡小于电路板的厚度，在本文中称为“短层过渡”。例如，用于短层过渡的PTH也许只有0.092英寸厚电路板的0.010英寸，如图1所示，导致其相当一部分长度(28)在各层之间不携带直接信号，本文中称为“通路残端(stub)”。如图1所示，PTH通路30的未用长度构成通路残端28，当信号接近于其残端谐振频率时，它显示出强频率相关特性。
在PCB中由通路残端显示出的高频谐振是常见问题。残端谐振是众所周知的现象，其中通过具有残端的通路穿过电路板中各层的任何信号都会受到通路残端所显示出的固有无源谐振的影响。谐振发生在由PCB的局部几何形状和组成决定的频率。这种效应会急剧减少到达预期接收器的那部分能量，而增加向发射器的反射。通路残端还会增加在电路板谐振和通路-通路串扰中起作用的平行板模式转换效应。
而且，当电路板中所用的数据速率增加到多个千兆位/秒(gb/s)范围时，通路残端效应就越发成问题，且相当多的信号频谱含量接近它们残端的谐振频率。通过具有残端的通路的高反射和低传输是进一步增加电路板上数据传输速度的主要障碍。目前，还没有经济、易行的方法来减轻通路残端在许多常见通路配置中的影响，这些常见通路配置可包括普通的开放区域层过渡，或用于连接集成电路封装、芯片组插座或连接器的通路。
使用在许多大量制造(HVM)电路板生产设施中当前可用的加工技术，还不能应用处理残端的当前技术。已开发了几种方法来减轻通路谐振效应，或者将通路的电寄生效应减至最小。这些方法可包括调节通路的焊盘和阻焊盘(anti-pad)的尺寸和形状或钻孔的大小。它们还可包括反钻通路以及盲通路和掩埋通路。但是，这些方法中的许多都要求有在HVM工艺中不可用的附加加工操作。
附图说明
本发明的各种实施例在附图中以举例的方式而不是以限制的方式示出，附图包括：
图1示出具有常规镀通孔通路的电路板框图。
图2示出按照一个实施例的一对串联耦合通路串联连接的框图。
图3A-3H的框图示出按照一个或多个实施例图2的串联耦合通路的各种实现方案。
图4A-4D示出按照一个或多个实施例在生产连接器管脚区域中的差分串联耦合的通路。
图5A和5B示出穿通板通路相对残端连接的差分传输和反射之间的比较图。
图6A和6B示出按照一个实施例穿通板通路相对串联耦合通路的差分传输和反射。
图7示出包括常规反钻通路、常规掩埋通路和常规盲通路的电路板。
图8的电路板示出按照一个实施例的串联耦合的反钻通路。
图9的电路板示出按照一个实施例的串联耦合的掩埋通路。
图10示出按照一个实施例包括串联耦合的盲通路的电路板。
图11示出按照一个实施例的电子系统的框图，其电路板包括串联耦合的通路。
图12示出各种设计表示或格式的框图，用于使用所公开的技术进行设计的仿真、模拟和制造。
具体实施方式
在以下说明中，阐述了许多具体细节，例如逻辑实现方案、信号和总线的尺寸和名称、系统组件的类型和相互关系以及逻辑划分/集成选择，以提供更透彻的理解。但所属领域的技术人员应理解，所述实施例不用这些具体细节也可实现。在其它实例中，控制结构和门级电路未详细示出，以免使所述实施例模糊。所属领域的技术人员用本文所包含的说明，不必进行过度的实验就能够实现适当的电路。
在以下说明中，某些术语用来说明本发明的特性。例如术语“逻辑”代表配置成执行一个或多个功能的硬件和/或软件。例如，“硬件”的实例包括但不限于：集成电路、有限态自动机、乃至组合逻辑。集成电路可采取处理器的形式，如微处理器、专用集成电路、数字信号处理器、微控制器等。
图2为按照一个实施例的电路板100的框图，包括一对串联连接的通路(132和134)，以在一个或多个电路板层之间提供信号层过渡。如本文所述，在一个或多个电路板层之间提供信号层过渡的串联连接的通路对在本文中有时称为“回飞式(boomerang)通路”。在一个实施例中，回飞式通路包括由串联连接的通路组合形成的结构，以改进电路板中的信号传输，同时减少反射、串扰及与平行板谐振模式的耦合。
在一个实施例中，图2示出回飞式通路130，它提供电路板布线的新构件，通过此构件，穿通过电路板的两个或更多个串联通路过渡能够使信号层过渡的性能明显优于例如图1所示的单通路过渡能够使信号层过渡的性能。典型的是，回飞式通路130在电路板或PCB 100的金属微带层102和金属带状线层106之间提供信号层过渡。和图1所示的常规PTH通路30对比，回飞式通路130包括第一通路132和第二通路134，它们在PCB 100的背面119上串联耦合，背面119远离包含金属微带层102的PCB 100的顶面101。在一个实施例中，第一通路132和第二通路134在PCB 100中同时形成。典型的是，第一通路132和第二通路134在金属微带层118处接合，以在第一通路132和第二通路134之间提供串联连接，形成回飞式通路130。典型的是，回飞式通路130的通路残端138显著减小，以在电路板100的层102和106之间提供比图1所示的通路残端28改进的信号层过渡。
图3A示出按照参阅图2图示的实施例电路板100的框图，它包括回飞式通路130。典型的是，回飞式通路130提供在电路板100的第一层102和第三层106之间的信号层过渡。如图示出，在第一通路132和第二通路134之间的串联连接提供在远离金属微带层102的电路板100的背面119上。在一个实施例中，回飞式通路130的第一通路132和第二通路134之间的间距以及钻孔尺寸和其它参数可以变动，以控制通路132和134的耦合来“调谐”回飞式通路130的性能，进一步改进传输。在一个实施例中，通过按照所述实施例调节用于形成回飞式通路的各种参数，平行板模式耦合以及其它串扰机制可进一步减少。
图3B示出电路板100的框图，它包含的回飞式通路130具有在电路板100的背面串联耦合的第一通路132和第二通路134。但和图3A不同，第一通路132和第二通路134之间的间距增大，以提供第一通路132和第二通路134之间的松耦合，这与图3A所示的第一通路132和第二通路134之间的紧密间距所提供的紧耦合不同。
图3C进一步示出按照一个实施例的回飞式通路130，其中增加了阻焊盘。典型地，第一通路132包括阻焊盘136，且第二通路134包括阻焊盘138。在图示实施例中，阻焊盘136大于阻焊盘138。在一个实施例中，回飞式通路130形成为在阻焊盘136和阻焊盘138之间在尺寸上有所不同，以优化回飞式通路结构的自感和电容。在备选实施例中，阻焊盘136的尺寸可小于或等于阻焊盘138的尺寸，以得到在第一通路132和第二通路134之间所需的电感性和电容性耦合。在一个实施例中，阻焊盘的形状除圆形(如所示)外还可以是例如方形或它们的组合，以为微带连接到地层提供足够的间距以防止短路。
图3D的框图示出按照一个实施例的回飞式通路130，其中第二通路134具有大于第一通路132的直径。在一个实施例中，对回飞式通路130的第一通路132或第二通路134的直径进行调节，以在常规单端或差分通路结构中优化分层过渡的特定叠层的自感和电容。在一些实施例中，第一通路132可具有大于第二通路134的直径。
图3E进一步示出了回飞式通路130，在电路板100的内部层114中提供第一通路132和第二通路134之间的串联连接。在一个实施例中，提供这种配置以在第一通路132和第二通路134之间产生降低的互感。如图3F所示，在一个实施例中，回飞式通路130可以通过在多个电路板层(114和118)上提供第一通路132和第二通路134之间的串联连接来形成。典型的是，第一通路132在内部层114，如图3E所示，以及在电路板100的背面上，如图3A-3D所示，耦合到第二通路134。
图3G和3H示出回飞式通路130，在电路板100的第五层109和第七层112之间提供信号层过渡。如图3G所示，第一通路132和第二通路134之间的串联连接提供在电路板100的背面。典型的是，由图3G所示的串联连接造成的剩余残端对于具有较大厚度的电路板可能相当大。因此，在一个实施例中，如图3H所示，回飞式通路130在电路板100的第一层102和底层118上提供有并联连接，以消除如图3G所示的残端。
图4A的框图示出按照一个实施例在生产连接器管脚区域200中的差分回飞式通路(230和260)。在一些实施例中，一个或多个通路可串联耦合。典型的是，回飞式通路230和回飞式通路260形成为提供在用于形成回飞式通路的各个通路之间的松耦合，以及在差分信号通路234和264之间的松耦合。因此，如图所示，第一回飞式通路230包括第一通路232和第二通路234。同样，第二回飞式通路260包括第三通路262和第四通路264。如图所示，第一回飞式通路230的第一和第二通路(232和234)以及第二回飞式通路260的第三和第四通路(262和264)是间隔开的，以在各个通路之间提供松耦合。同样，如图所示，第二通路234和第四通路264也是间隔开的，以限制第二通路234和第四通路264之间的耦合。在一个实施例中，导电物质可加到第一通路和第二通路中的至少一个上，形成例如圈环，以增加电磁耦合。
如图4B所示，第一通路232和第二通路234之间以及第三通路262和第四通路264之间的间距与图3A所示的相同。但按照一个实施例，第二通路234和第四通路264定位为互相接近，以提供第二通路234和第四通路264之间的紧耦合。在一个实施例中，第一差分信号管脚耦合到第一通路232，且第二差分信号管脚耦合到第三通路262。典型的是，耦合到第二通路234的第一信号迹线240和耦合到第四通路的第二信号迹线270提供差分信号对。
图4C进一步示出图4A和4B所示的第一回飞式通路230和第二回飞式通路260的一个实施例，其中第一通路232和第二通路234之间以及第三通路262和第四通路264之间的间距减小，以提供第一回飞式通路230和第二回飞式通路260的各个通路之间的紧耦合。和图4A所示的实施例类似，第二通路234和第四通路264是间隔开的，以提供第二通路234和第四通路264之间的松耦合。
图4D又示出一个实施例，其中第一回飞式通路230和第二通路260，如图4A所示，提供第一回飞式通路和第二回飞式通路的各个通路之间的松耦合。但和图4A所示实施例不同的是，如图4D所示，按照一个实施例，地通路282提供在第二通路234和第四通路264之间，以为差分迹线202和204提供屏蔽和改进的共模性能。在一个实施例中，附加的地通路282提供附加的地返回路径，以更好地控制环路电感，以及对附近信号通路的附加屏蔽，因为在管脚区域中所加的通路可使信号处于更靠近电位源或串扰接收方。
图5A和5B示出了通路残端的影响，方法是在相当薄的0.062英寸厚的12层板上，例如图2所示，在实际穿通板连接的通路304和具有另外相同几何形状的残端连接的通路302之间比较传输(插入损耗)300，如图5A所示，以及反射(回波损耗)320，如图5B所示。如上所述，穿通板通路说明了一种PTH，它使信号完全穿过板到相对侧，其通常可以设计成没有任何明显的谐振，虽然它会造成小量的损耗和大范围频率上的反射。
对于相对薄、层数少的电路板，未用通路残端的第一谐振频率可以在15千兆赫(GHz)范围内。较大的电路板，例如在高速底板和计算机服务器中通常所用的那些电路板，会具有低得多的残端谐振频率，在10GHz以下。残端谐振的影响通常表现为信号反射增加而信号传输减少。如果在电路板中所用的信令拥有相当多的频率含量接近谐振频率，信号就会衰变和失真。
再参阅图5A和5B，由于差分信令在高数据速率时愈加普遍，因此图5A和5B中所示的所有曲线都是对于差分布线方案生成的，虽然类似现象在单端和差分信号布线中都会发生。典型的是，由于通路残端谐振频率在10GHz以下，因此其影响即使在GHz范围内也很明显。15分贝(dB)的回波损耗阈值常用作对连接器的可接受性量度，为2.2GHz。更厚的0.250英寸厚的电路板显示出甚至更差的性能，并会具有相应更低的谐振频率，其会妨碍数据传输，甚至在当前的数据速率。
图6A和6B示出按照一个实施例与产生图5A和5B所用的相同叠层和通路配置的曲线，其中这些同样的耦合通路对串联连接，以为每个信号形成回飞式通路354。典型地，超过12GHz时，其性能有利地与单穿通板过渡352的性能比较，如图6A和6B所示。典型地，1dB传输频率已从5GHz扩展到13GHz。类似地，15dB反射频率已从2.2GHz扩展到12GHz。这个改进是在没有试图优化时获得的。
但是，如图3A到3H和图4A到4D所示，按照所述实施例，类似参数可用来进一步改进通路结构如回飞式通路的性能。在一个实施例中，使用电磁模拟器就能进行优化，即：通过改变几个参数，包括调节孔直径、焊盘尺寸、阻焊盘尺寸和形状，以例如优化使用回飞式通路的特定叠层和层过渡的自感和电容。用于差分布线的常规通路通常允许通过调节它们的间距来优化单独导体之间的互感和电容。按照一个实施例，所有这些因素对单端和差分布线的回飞式通路都可进行类似调节。
引入了回飞式通路，用于差分布线(见图4A-4D)的四个钻孔中任一个之间的间距都可提供几个附加参数，其可用于进一步优化。在一个实施例中，回飞式连接的通路不必是同样的直径，这在保存布线空间或获得更佳耦合方面可能是有用的。而且，在一个实施例中，多于两个通路可以串联使用，以提供附加益处，但仍在实施例和所述权利要求书的范围之内。在一个实施例中，回飞式通路可用于提供穿通孔或压配合结构，它们用组件侧微带线馈电，这一般会有相当大的次谐振困难。例如，如图4A和4B所示，连接器管脚可插入第一通路232中，而迹线耦合到第二通路234，如图4A所示。
图7示出了电路板400，以示出减轻如图1A所示的通路谐振效应的方法。典型的是，图4示出反钻通路410、掩埋通路430和盲通路150，如业界已知。图7所示的通路配置减小了通路残端的长度。典型的是，反钻通路一般在电路板制品的电镀之后形成。在这种电镀之后，可用一个过大钻头对PTH圆筒的未用部分钻孔，以减少或去除潜在的谐振步骤，留下圆柱形的气空隙412。
常规情况，这种反钻或控制深度的钻孔过程要求每个电路板被分别处理并经过附加的钻孔过程，而常规的PTH钻孔可以在单个过程中在电路板叠层上同时执行。此外，对每个反钻孔都要求有精确的深度控制和配准，而穿通孔的钻孔不需要严格的深度控制，并可允许整体不太严格的钻孔配准。反钻通路所要求的附加处理和加工增加了电路板成本，并可对成品率有负面影响。
如图7所示，掩埋通路430和盲通路450可用来创建镀通孔，它们跨越特定的层过渡，却没有对于所需过渡必要之外的残端和钻孔。常规情况，盲通路和掩埋通路是在各个层中或各组PCB层中创建的，然后最终层压为完整的电路板，并随后进行最终穿通孔钻孔和电镀过程。创建掩埋通路430和盲通路450的工艺不同于常规的镀通孔技术，它对每组过渡要求有单独的钻孔和电镀步骤。和反钻一样，这是个工艺繁多的方法，会使电路板成本升高并降低成品率。而且，盲通路和掩埋通路一般与穿通孔引线的和压配合的组件不兼容。
图8示出按照一个实施例的电路板500，以示出耦合反钻通路对。典型的是，电路板500包括常规反钻通路510，以及耦合反钻通路530和耦合反钻通路550。如图所示，耦合反钻通路530包括在内部电路板层中串联耦合的第一反钻通路532和第二反钻通路534。如图所示，孔腔536和538去除了在第一通路532和第二通路534的串联连接下面的任何附加通路残端。如图还示出，耦合反钻通路530包括在通路552处的镀通孔，通路552串联耦合到反钻通路554，通路554包含孔腔556。如图所示，反钻耦合信号通路530和550的形成要求通向电路板的一侧，并要求有单一的孔深，同时在单个反钻通路上提供性能改进。
图9示出按照一个实施例的电路板600，以示出掩埋耦合信号通路。典型的是，掩埋通路610不能通过包含一个串联连接的通路而得到改进。但与没有附加耦合信号通路的通路相比，掩埋耦合信号通路630、650和670都提供改进。典型的是，掩埋耦合信号通路630包括掩埋通路632和镀通孔通路634，它们在电路板层内串联耦合。同样，按照一个实施例，掩埋耦合信号通路650包括在电路板层中串联耦合的掩埋通路652和镀通孔通路654。在一个实施例中，掩埋耦合信号通路670包括在内部电路板层中串联耦合的第一掩埋通路672和第二掩埋通路674。
图10示出按照一个实施例的电路板700，其包括盲耦合信号通路对。典型的是，盲通路710不能因添加串联连接的通路而得到改进。典型的是，按照一个实施例，盲耦合信号通路730包括第一盲通路732和第二盲通路734，它们在内部电路板层中串联耦合。按照一个实施例，盲耦合信号通路750包括串联耦合的镀通孔通路752和盲通路754。盲耦合信号通路770包括镀通孔通路772，它串联耦合到第一盲通路774-1和第二盲通路774-2。因此，如图8-10所示，使用串联连接的耦合信号通路，通过进一步消除未用残端以进一步减少残端谐振，可用来减少诸如反钻通路、盲通路和掩埋通路技术的步长。
图11是结合有至少一个电子配件如图2所示电路板100的电子系统800的框图。电子系统800可以是计算机系统，它包括系统总线810，以将电子系统800的各种组件电耦合在一起。系统总线810可以是单个总线或总线的任何组合。电路板100电耦合到系统总线810，并可包括任何电路或电路的组合。在一个实施例中，电路板100包括处理器140，它可以是任何类型。
如本文所用的，处理器是指任何类型的电路，例如但不限于：微处理器、微控制器、图形处理器或数字信号处理器。可包含在电路板100中的其它类型电路是定制电路或专用集成电路，例如通信电路150，以供在无线装置诸如蜂窝电话、传呼机、便携式计算机、双向无线电以及类似电子系统中使用。电子系统800还可包括外部存储器840，该外部存储器又可包括适合于特定应用的一个或多个存储元件，例如随机访问存储器(RAM)形式的主存储器840、一个或多个硬盘驱动器844、和/或处理诸如软磁盘、光盘(CD)和数字视频光盘(DVD)等可移动介质846的一个或多个驱动器。
电子系统800还可包括显示装置820、扬声器830以及控制器860，诸如键盘、鼠标、跟踪球、游戏控制器、扩音器、语音识别装置、或将信息输入到电子系统800中的任何其它装置。如本文所示，电路板100可在许多不同的实施例中实现，包括电子封装、电子系统和计算机系统。元件、材料、几何形状和尺寸都可有所不同，以适合特定的要求。
图12示出各种表示或格式的框图，用于使用所公开的技术作设计的仿真、模拟和制造930。表示设计的数据可以用许多方式来表示该设计。首先，在模拟中很有用，硬件可使用硬件描述语言或另一种功能性描述语言来表示，该语言实质上提供了一个预期所设计的硬件如何执行的计算机化模型。硬件模型910可存储在存储介质900中，例如计算机存储器，这样可使用模拟软件920模拟该模型，该模拟软件对硬件模型应用特定的测试程序组930，来确定它是否确实如设想那样运行。在一些实施例中，模拟软件未记录、捕获或包含在介质中。
此外，具有逻辑和/或晶体管门的电路级模型可在设计过程的一些阶段生产。使用可编程逻辑，该模型可由形成模型的专用硬件模拟器类似地模拟数次。这种类型的模拟更深层次看可以是一种仿真技术。在任何情况下，可重新配置的硬件是另一实施例，它可涉及采用所公开的技术存储模型的机器可读介质。
而且，大多数设计在某个阶段可达到数据表示硬件模型中各种器件的物理布局的水平。在使用常规半导体制造技术的情况下，表示硬件模型的数据可以是规定在生产集成电路所用的不同掩模层或掩模上有或没有各种特性的数据。再者，表示集成电路的这种数据实施本文公开的技术，因为电路逻辑和数据可模拟或制造为执行这些技术。
在设计的任何表示中，数据都可存储在任何形式的机器可读介质中。为传送这些信息而调制或另外产生的光波或电波960、存储器950、或者磁或光存储器940如盘都可以是机器可读介质。任何这些介质都可以承载设计信息。术语“承载”(例如机器可读介质承载信息)由此涵盖了存储在存储装置上的信息或者编码或调制到载波中或载波上的信息。描述设计或设计特点的位组(当实施在机器可读介质如载波或存储介质中时)是可以被密封在其自身之内和之外、或由其它项用于进一步设计或制造的制品。
备选实施例
应理解，对于其它实施例，可以使用不同的系统配置。例如，虽然系统800包括单个CPU 140，但对于其它实施例，多处理器系统(其中一个或多个处理器在配置和操作方面可类似于上述CPU 140)可从各种实施例的串联连接耦合通路中受益。其它不同类型的系统或不同类型的计算机系统例如服务器、工作站、台式计算机系统、游戏系统、嵌入式计算机系统、刀片服务器等等也可用于其它实施例。
已公开了实施例及最佳模式，在由以下权利要求书所定义的本发明实施例的范围之内，对所公开的实施例可以作修改和改变。

Claims (17)

1.一种电路板，包括：
至少一组多个信号通路，它们串联连接，以在一个或多个电路板层之间提供信号层过渡，其中所述至少一组多个信号通路包括：
具有第一阻焊盘的第一通路；
具有第二阻焊盘的第二通路，第二通路定位于第一通路附近，以使第一和第二通路之间能够电磁耦合，其中第一阻焊盘和第二阻焊盘具有不同的尺寸；
将所述第一通路和第二通路串联耦合的微带层；
第三通路；以及
第四通路，第四通路定位于第三通路附近，以使第三和第四通路之间能够电磁耦合，第三通路和第四通路串联连接。
2.如权利要求1所述的电路板，其中第一通路的直径大于第二通路的直径。
3.如权利要求1所述的电路板，其中第一通路的阻焊盘的尺寸小于第二通路的阻焊盘的尺寸。
4.如权利要求1所述的电路板，还包括：
第一连接器管脚，耦合到第一通路；
第一迹线，耦合到第二通路；
第二连接器管脚，耦合到第三通路；以及
第二迹线，耦合到第四通路，第一迹线和第二迹线提供差分信号对。
5.如权利要求1所述的电路板，还包括：
地通路，形成在第二通路和第四通路之间。
6.如权利要求1所述的电路板，其中第四通路定位于第二通路附近，以使第二通路和第四通路之间能够电磁耦合。
7.如权利要求1所述的电路板，其中第二通路的阻焊盘的形状不同于第一通路的阻焊盘的形状。
8.如权利要求1所述的电路板，其中第二通路的阻焊盘与第一通路的阻焊盘相交。
9.一种电子系统，包括：
总线；
存储器，耦合到所述总线；
电路板，电连接到所述总线，所述电路板包括第一通路和第二通路，第二通路定位于第一通路附近以使第一和第二通路之间能够电磁耦合，第一通路和第二通路串联连接以提供在一个或多个电路板层之间的信号层过渡，其中第一通路具有第一阻焊盘，第二通路具有第二阻焊盘，并且第一阻焊盘和第二阻焊盘具有不同的尺寸；
第三通路；以及
第四通路，第四通路定位于第三通路附近，以使第三和第四通路之间能够电磁耦合，第三通路和第四通路串联连接。
10.如权利要求9所述的系统，其中第一通路的直径大于第二通路的直径。
11.如权利要求9所述的系统，还包括：
第一连接器管脚，耦合到第一通路：
第一迹线，耦合到第二通路；
第二连接器管脚，耦合到第三通路：以及
第二迹线，耦合到第四通路，第一迹线和第二迹线提供差分信号对。
12.如权利要求9所述的系统，其中第二通路的阻焊盘与第一通路的阻焊盘相交。
13.如权利要求9所述的系统，其中第一通路包括盲通路，且第二通路包括镀通孔通路。
14.如权利要求9所述的系统，其中第一通路包括掩埋通路，且第二通路包括镀通孔通路。
15.如权利要求9所述的系统，其中第一通路包括反钻通路，且第二通路包括镀通孔通路。
16.如权利要求9所述的系统，还包括：
地通路，形成在第二通路和第四通路之间。
17.如权利要求9所述的系统，其中第四通路定位于第二通路附近，以使第二通路和第四通路之间能够电磁耦合。
CN2005800354077A 2004-10-29 2005-10-27 改进印刷电路板信号层过渡的设备和方法 Active CN101341806B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/976,423 2004-10-29
US10/976,423 US7501586B2 (en) 2004-10-29 2004-10-29 Apparatus and method for improving printed circuit board signal layer transitions
PCT/US2005/039316 WO2006050286A2 (en) 2004-10-29 2005-10-27 An apparatus and method for improving printed circuit board signal layer transitions

Publications (2)

Publication Number Publication Date
CN101341806A CN101341806A (zh) 2009-01-07
CN101341806B true CN101341806B (zh) 2011-04-27

Family

ID=36216815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800354077A Active CN101341806B (zh) 2004-10-29 2005-10-27 改进印刷电路板信号层过渡的设备和方法

Country Status (7)

Country Link
US (1) US7501586B2 (zh)
JP (1) JP4668277B2 (zh)
KR (1) KR100900832B1 (zh)
CN (1) CN101341806B (zh)
DE (1) DE112005002368T5 (zh)
TW (1) TWI308037B (zh)
WO (1) WO2006050286A2 (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151869A1 (en) * 2005-01-10 2006-07-13 Franz Gisin Printed circuit boards and the like with improved signal integrity for differential signal pairs
US7564694B2 (en) * 2005-12-21 2009-07-21 Intel Corporation Apparatus and method for impedance matching in a backplane signal channel
US7676920B2 (en) * 2006-10-16 2010-03-16 Dell Products L.P. Method of processing a circuit board
US8063316B2 (en) * 2007-06-14 2011-11-22 Flextronics Ap Llc Split wave compensation for open stubs
JP4901602B2 (ja) * 2007-06-22 2012-03-21 日立ビアメカニクス株式会社 プリント基板の製造方法及びプリント基板
US20090049414A1 (en) * 2007-08-16 2009-02-19 International Business Machines Corporation Method and system for reducing via stub resonance
US20090188710A1 (en) * 2008-01-30 2009-07-30 Cisco Technology, Inc. System and method for forming filled vias and plated through holes
JP2010027654A (ja) * 2008-07-15 2010-02-04 Nec Corp 配線基板、配線基板のビア形成方法、及び配線基板の製造方法
US8431831B2 (en) * 2008-10-08 2013-04-30 Oracle America, Inc. Bond strength and interconnection in a via
EP2420115B1 (en) * 2009-04-13 2015-04-08 Hewlett-Packard Development Company, L.P. Back drill verification feature
US8431834B2 (en) * 2009-06-16 2013-04-30 Ciena Corporation Method for assuring counterbore depth of vias on printed circuit boards and printed circuit boards made accordingly
US8389870B2 (en) 2010-03-09 2013-03-05 International Business Machines Corporation Coreless multi-layer circuit substrate with minimized pad capacitance
KR101026941B1 (ko) * 2010-04-07 2011-04-04 엘지이노텍 주식회사 인쇄회로 기판
US8542494B2 (en) 2010-04-29 2013-09-24 International Business Machines Corporation Circuit board having holes to increase resonant frequency of via stubs
US9159625B1 (en) * 2011-01-27 2015-10-13 Amkor Technology, Inc. Semiconductor device
US20140326495A1 (en) * 2011-08-25 2014-11-06 Amphenol Corporation High performance printed circuit board
US8889999B2 (en) * 2011-10-24 2014-11-18 Cisco Technology, Inc. Multiple layer printed circuit board with unplated vias
US8633398B2 (en) * 2011-10-25 2014-01-21 Hewlett-Packard Development Company, L.P. Circuit board contact pads
CN103096643B (zh) * 2011-11-03 2015-04-22 北大方正集团有限公司 检测pcb背钻孔的方法和pcb在制板
JP5919873B2 (ja) * 2012-02-21 2016-05-18 富士通株式会社 多層配線基板及び電子機器
US9118144B2 (en) 2012-06-08 2015-08-25 International Business Machines Corporation Multi-level connector and use thereof that mitigates data signaling reflections
US8715006B2 (en) * 2012-06-11 2014-05-06 Tyco Electronics Corporation Circuit board having plated thru-holes and ground columns
US9599661B2 (en) 2012-09-27 2017-03-21 Intel Corporation Testing device for validating stacked semiconductor devices
CN103841755A (zh) * 2012-11-26 2014-06-04 鸿富锦精密工业（深圳）有限公司 减小过孔残段的方法及利用该方法设计的印刷电路板
JP6003630B2 (ja) * 2012-12-27 2016-10-05 富士通株式会社 配線設計支援装置、配線設計支援方法及びプログラム
US9545003B2 (en) 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
US9024208B2 (en) * 2013-02-27 2015-05-05 Dell Products L.P. Systems and methods for frequency shifting resonance of an unused via in a printed circuit board
US10103054B2 (en) * 2013-03-13 2018-10-16 Intel Corporation Coupled vias for channel cross-talk reduction
US9955568B2 (en) 2014-01-24 2018-04-24 Dell Products, Lp Structure to dampen barrel resonance of unused portion of printed circuit board via
WO2016081855A1 (en) 2014-11-21 2016-05-26 Amphenol Corporation Mating backplane for high speed, high density electrical connector
US9571059B2 (en) * 2015-03-28 2017-02-14 Intel Corporation Parallel via to improve the impedance match for embedded common mode filter design
US10249924B2 (en) * 2015-06-26 2019-04-02 Intel Corporation Compact via structures and method of making same
US10038281B2 (en) * 2015-08-13 2018-07-31 Intel Corporation Pinfield crosstalk mitigation
CN105307404A (zh) * 2015-12-09 2016-02-03 浪潮电子信息产业股份有限公司 一种提高信号质量降低加工成本的并联过孔设计方法
US10257931B2 (en) * 2016-02-09 2019-04-09 Dell Products, L.P. Systems and methods for providing grooved vias in high-speed printed circuit boards
US10187972B2 (en) * 2016-03-08 2019-01-22 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10201074B2 (en) 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10798821B2 (en) 2016-04-02 2020-10-06 Intel Corporation Circuit board having a passive device inside a via
KR20180067148A (ko) * 2016-12-12 2018-06-20 삼성전자주식회사 인쇄회로기판 및 인쇄회로기판이 적용된 전자 장치
CN106791649A (zh) * 2016-12-21 2017-05-31 Tcl数码科技（深圳）有限责任公司 一种可实现双屏显示的显示系统及显示方法
US10201085B2 (en) 2017-03-21 2019-02-05 Sanmina Corporation Methods of forming blind vias for printed circuit boards
US10091873B1 (en) * 2017-06-22 2018-10-02 Innovium, Inc. Printed circuit board and integrated circuit package
US10917976B1 (en) * 2017-07-12 2021-02-09 Juniper Networks, Inc. Designing a printed circuit board (PCB) to detect slivers of conductive material included within vias of the PCB
CN107846780B (zh) * 2017-11-01 2020-06-16 苏州浪潮智能科技有限公司 一种在pcb板中走线的方法
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
US10524351B2 (en) * 2018-01-02 2019-12-31 Qualcomm Incorporated Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material
US10477672B2 (en) * 2018-01-29 2019-11-12 Hewlett Packard Enterprise Development Lp Single ended vias with shared voids
WO2019241107A1 (en) 2018-06-11 2019-12-19 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
CN111050493B (zh) * 2018-10-12 2022-10-11 中兴通讯股份有限公司 过孔反焊盘形状的确定方法及印刷电路板
JP6744034B1 (ja) * 2019-03-19 2020-08-19 Ｎｅｃプラットフォームズ株式会社 スルーホールビアおよび回路基板
US11289830B2 (en) 2019-05-20 2022-03-29 Amphenol Corporation High density, high speed electrical connector
CN110290631B (zh) * 2019-06-13 2020-12-18 广州广合科技股份有限公司 一种高速pcb板内外层损耗控制工艺
TW202147717A (zh) 2020-01-27 2021-12-16 美商安芬諾股份有限公司 具有高速安裝界面之電連接器
TW202147718A (zh) 2020-01-27 2021-12-16 美商安芬諾股份有限公司 具有高速安裝界面之電連接器
CN111642085B (zh) * 2020-06-19 2021-08-31 苏州浪潮智能科技有限公司 一种印刷电路板制作方法、系统、设备及计算机存储介质

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0342693Y2 (zh) * 1984-12-05 1991-09-06
US4789770A (en) 1987-07-15 1988-12-06 Westinghouse Electric Corp. Controlled depth laser drilling system
US4839497A (en) 1987-09-03 1989-06-13 Digital Equipment Corporation Drilling apparatus and method
US5432484A (en) 1992-08-20 1995-07-11 Hubbell Incorporated Connector for communication systems with cancelled crosstalk
US5338970A (en) 1993-03-24 1994-08-16 Intergraph Corporation Multi-layered integrated circuit package with improved high frequency performance
US5423484A (en) * 1994-03-17 1995-06-13 Caterpillar Inc. Injection rate shaping control ported barrel for a fuel injection system
JP3201345B2 (ja) * 1998-05-13 2001-08-20 日本電気株式会社 多層プリント配線板
JP3206561B2 (ja) * 1998-10-01 2001-09-10 日本電気株式会社 多層配線基板
JP2001313448A (ja) * 2000-04-28 2001-11-09 Nitto Denko Corp 両面フレキシブル配線板、ｉｃカードおよび両面フレキシブル配線板の製造方法
US6710675B2 (en) 2000-10-04 2004-03-23 Hewlett-Packard Development Company, L.P. Transmission line parasitic element discontinuity cancellation
US6934785B2 (en) * 2000-12-22 2005-08-23 Micron Technology, Inc. High speed interface with looped bus
JP2003309378A (ja) * 2002-04-18 2003-10-31 Mitsubishi Electric Corp 信号伝送用多層配線板
CN1292625C (zh) 2002-09-30 2006-12-27 松下电器产业株式会社 印刷电路板、组合衬底、印刷电路板制造方法和电子装置
US7013452B2 (en) 2003-03-24 2006-03-14 Lucent Technologies Inc. Method and apparatus for intra-layer transitions and connector launch in multilayer circuit boards
JP4259311B2 (ja) * 2003-12-19 2009-04-30 株式会社日立製作所 多層配線基板

Also Published As

Publication number Publication date
KR20070049240A (ko) 2007-05-10
US7501586B2 (en) 2009-03-10
WO2006050286A3 (en) 2006-07-20
DE112005002368T5 (de) 2007-09-27
JP2008518486A (ja) 2008-05-29
KR100900832B1 (ko) 2009-06-04
JP4668277B2 (ja) 2011-04-13
TW200631473A (en) 2006-09-01
TWI308037B (en) 2009-03-21
CN101341806A (zh) 2009-01-07
US20060090933A1 (en) 2006-05-04
WO2006050286A2 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
CN101341806B (zh) 改进印刷电路板信号层过渡的设备和方法
US9986634B2 (en) Circuit board via configurations for high frequency signaling
US6713685B1 (en) Non-circular micro-via
KR100651414B1 (ko) 동축 비아홀을 구비한 인쇄회로기판
US8063316B2 (en) Split wave compensation for open stubs
JP4755209B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4823252B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
US11076493B2 (en) Implementing high-speed signaling via dedicated printed circuit-board media
EP1127387B1 (en) Non-circular micro-via
US20100108369A1 (en) Printed Circuit Boards, Printed Circuit Board Capacitors, Electronic Filters, Capacitor Forming Methods, and Articles of Manufacture
KR100730593B1 (ko) 이너비아 다층인쇄회로기판 제조 장치 및 그 방법
CN112672518A (zh) 一种消除60GHz内谐振的差分过孔结构优化方法
CN111465170A (zh) 电路板、插拔模块和电路板的制备工艺
CN113709962B (zh) 一种差分信号传输多层pcb板结构
CN210641126U (zh) 一种pcb板
US20240098898A1 (en) Power via resonance suppression
WO2024045975A1 (zh) 印刷电路板、电子设备及印刷电路板制备方法
Park et al. New Vertical Connection in PCB and its Scalable Model
CN115348734A (zh) 一种高速信号过孔设计方法、过孔结构及印制电路板
Bokhari Effect of printed circuit board vias on high speed signal propagation
JP3069422B2 (ja) 多層プリント配線板のパターン設計処理方法および装置
Siadat et al. Pinout Optimization for 10 Gbps+ Serial Link Routing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant