CN1292625C - 印刷电路板、组合衬底、印刷电路板制造方法和电子装置 - Google Patents

印刷电路板、组合衬底、印刷电路板制造方法和电子装置 Download PDF

Info

Publication number
CN1292625C
CN1292625C CN03160253.3A CN03160253A CN1292625C CN 1292625 C CN1292625 C CN 1292625C CN 03160253 A CN03160253 A CN 03160253A CN 1292625 C CN1292625 C CN 1292625C
Authority
CN
China
Prior art keywords
current
circuit board
printed circuit
hole
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN03160253.3A
Other languages
English (en)
Other versions
CN1498058A (zh
Inventor
森本滋
足立寿史
中谷俊文
滝波浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1498058A publication Critical patent/CN1498058A/zh
Application granted granted Critical
Publication of CN1292625C publication Critical patent/CN1292625C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供印刷电路板、组合衬底和制造印刷电路板的方法，所述印刷电路板能在所希望的频率上抑制其中的传输损耗。一种印刷电路板，其具有：多层衬底；贯穿多层衬底的通孔；表面布线，其布设在多层衬底的表面，并连接至作为通孔的一端的端部；至少一个内层，其形成在多层衬底的内部，并连接至通孔导电部分除了上下端以外的部分；和载流元件，其连接至与上述端部相对侧面上没有表面布线与其相连的端部，其中，载流元件有一个电气长度，依据该长度，致使从内层布线和最靠近这个端部的通孔的连接点，观察的在预定频率上的阻抗值，高于在载流元件不存在的情况下，从连接点观察的阻抗值。

Description

印刷电路板、组合衬底、印刷电路板制造方法和电子装置
技术领域
本发明涉及印刷电路板、印刷电路板制造方法、采用印刷电路板的组合衬底和采用印刷电路板的电子装置。
背景技术
就近年来的信息设备来说，有需要在多层衬底上传输GHz量级的高速信号。例如，现有技术有一种多层印刷电路板，它能抑制电源和地之间的电压波动，并抑制由于不必要的电磁波辐射和外部电磁场的侵入而引起的装置失灵(参见日本专利公报No.10-190237。这个文件披露的内容在这里全部并入参考。)至于这类多层衬底，有一种IVH(内通孔)衬底。尽管INH衬底有一个优点，即它能只在所希望的层之间形成通孔，以有效地利用空间，但也有一个缺点，即生产耗时，花费较多。
于是，玻璃环氧树脂常用作成本低廉的多层衬底材料。为连接以玻璃环氧树脂作为材料的多层衬底表面和内层的线路，常使用贯穿多层衬底的通孔。图16表示形成在多层衬底1001上、贯穿这种多层衬底1001的通孔1003的形态。通孔1003的内侧镀以导电层(未示)。表面布线1002布设在图16中所示的多层衬底1001的上侧表面，表面布线1002的一部分连接至端部1006，它是通孔1003的一端。内层布线1004布设在多层衬底1001内部的层间，并连接至连接点1008，它是通孔1003的导电部分的除了上下端以外的部分。通孔1003的导电部分，从连接点1008至与端部1006相对的端部1007的部分，没有什么连接。
然而，一种结构，其中形成将表面上的布线连通至玻璃环氧树脂多层衬底背面的通孔，通孔的无用端部形成一个谐振器，由于这个谐振器的谐振，在所需要的频率上会发生功率损耗。
在图16所示的例子中，通孔1003的导电部分从端部1006至连接点1008的部分，是把传输至表面布线1002的信号传输至内层布线的有效工作的必要部分，但是，从连接点1008至端部1007的部分是无用的部分，它实质上对信号的传输不起有效的作用。
如果以等效电路表示，图16所示的多层衬底将表示为图18。表面布线1002表示为线D1。内层布线表面为线D3。通孔1003的导电部分的必要部分表示为D2，无用部分1005表示为D4。
如上所述，通孔1003的无用部分1005以开路短线形成一个谐振器。图17表示无用部分1005的电气长度变化与从表面布线1002向内层布线1004传输的信号衰减之间的关系。如图中所示，当无用部分1005的电气长度变成在所希望的频率上的波长的1/4相对应的电气长度时，衰减变成最大。
发明内容
本发明的目的是提供印刷电路板、组合衬底和印刷电路板的制造方法，它们能在所希望的频率上抑制由于上述问题所致的传输损耗。
根据本发明，能提供这种印刷电路板、组合衬底和印刷电路板的制造方法，它们能在所希望的频率上抑制其中的传输损耗。
本发明的第1方面是一种印刷电路板，其具有：
多层衬底；
贯穿所述多层衬底的通孔；
表面布线，其布设在所述多层衬底的表面，并连接至作为通孔的一端的第一端；
至少一个内层布线，其形成在所述多层衬底的内部，并连接至所述通孔导电部分除了上下端以外的部分；和
载流元件，其连接至第二端，所述第二端在所述通孔导电部分的所述第一端的相对侧面上并且没有表面布线与其相连，其中
所述载流元件有一个电气长度，依据该电气长度，在预定频率上的阻抗值，高于从在所述内层布线与所述通孔导电部分之间的连接点中的最靠近所述第二端的第一连接点观察的所述载流元件侧上的预定值；和所述预定值是在所述载流元件不存在的情况下，从所述第一连接点观察所述第二端的在预定频率上的阻抗值。
本发明的第2方面是根据本发明的第1方面的印刷电路板，其中：从通孔的导电部分的所述第一连接点至所述第二端的电气长度和所述载流元件的电气长度的总和，实质上是所述预定频率的相应波长的n/2倍，n是自然数，并且，所述载流元件的端部开路。
本发明的第3方面是根据本发明的第1方面的印刷电路板，其中：从通孔的导电部分的所述第一连接点至所述第二端的电气长度和所述载流元件的电气长度的总和，基本上是所述预定频率的相应波长的(2n-1)/4倍，n是自然数，并且，所述载流元件的端部接地。
本发明的第4方面是根据本发明的第2或第3方面中的任何一种印刷电路板，其中：所述载流元件的一部分是由片状电感器形成的。
本发明的第5方面是根据本发明的第1至第3方面中的任何一种印刷电路板，其中：所述载流元件的一部分是由至少一个通孔形成的。
本发明的第6方面是根据本发明的第2或第3方面中的任何一种印刷电路板，其中：所述载流元件的形状实质上是扇形。
本发明的第7方面是根据本发明的第1方面的印刷电路板，其中，所述载流元件形成在所述第一连接点与所述第二端之间的预定层之间，并连接至所述通孔的导电部分，而不是连接至所述第二端。
本发明的第8方面是根据本发明的第1方面的印刷电路板，进一步具有贯穿所述多层衬底、与所述通孔不同的另一通孔，并且其中：
所述表面布线是不同的信号线，所述不同的信号线的一端连接至所述通孔的一端，而所述不同的信号线的另一端连接至所述另一通孔的一端；
至少一根内层布线，连接至所述另一通孔的导电部分除了上下端以外的部分；
不同于所述载流元件的载流元件，它连接至所述另一通孔的另一端；
所述通孔的导电部分，从所述第一连接点至所述第二端的电气长度和所述载流元件的电气长度的总和，实质上是所述预定频率的相应波长的(2n-1)/4倍，n是自然数；
所述另一通孔的导电部分，从多个连接点中最靠近所述另一端的连接点至所述内层布线的电气长度，和所述另一载流元件的电气长度的总和，实质上是所述预定频率的相应波长的(2n-1)/4倍，n是自然数；和
所述载流元件的端部和所述另一载流元件的端部相互连接。
本发明的第9方面是一种印刷电路板，其具有：
多层衬底；
贯穿所述多层衬底的通孔；
表面布线，其布设在所述多层衬底的表面，并连接至作为通孔的一端的第一端；
至少一个内层布线，其形成在所述多层衬底的内部，并连接至所述通孔导电部分除了上下端以外的部分；和
电阻器和电容器的串联电路，
其特征在于：
在所述通孔的导电部分，所述串联电路连接在所述第一端相对侧的没有所述表面布线与其相连的第二端与所述内层布线和所述通孔的导电部分之间的连接点中最靠近所述第二端的第一连接点之间。
本发明的第10方面是根据本发明的第9方面的印刷电路板，其中：
所述电阻器是连接至所述第二端的片状电阻器；
所述电容器是以所述内层布线或内层图形，以及作为电极的焊盘和作为电介质的所述多层衬底的一部分形成的；和
所述内层布线或内层图形连接至所述第一连接点，所述焊盘形成在有所述第二端存在的表面上并且与所述片状电阻器连接，所述多层衬底的一部分是通过夹在所述内层布线或内层图形与所述焊盘之间而形成的。
本发明的第11方面是组合衬底，其具有根据本发明的第1方面的印刷电路板，和形成在所述印刷电路板上的至少一层的衬底层。
本发明的第12方面，是一种制造印刷电路板的方法，其具有：
将载流元件连接至第二端的步骤，第二端在贯穿多层衬底的通孔的第一端相对侧并且没有表面布线与其相连，而在通孔导电部分的所述第一端有表面布线相连；和
确定所述载流元件的电气长度的步骤，以致使从连接至所述通孔导电部分的除了所述第一端和所述第二端以外的部分、并形成在所述多层衬底内部的至少一内层布线与所述通孔的导电部分之间的连接点中的最靠近所述第二端的第一连接点观察的所述载流元件侧在预定频率上的阻抗值，高于预定值，其中：
所述预定值是在所述载流元件不存在的情况下，从所述第一连接点观察的所述第二端侧在所述预定频率上的阻抗值。
本发明的第13方面是一种制造印刷电路板的方法，其中：电阻器和电容器的串联电路，连接在位于贯穿多层衬底的通孔的并具有与通孔的导电部分的所述第一端连接的表面布线的第一端的相对侧、并且没有表面布线与其相连的第二端，与连接至所述通孔导电部分的除了所述第一端和所述第二端以外的部分、并形成在所述多层衬底内部的至少一内层布线与所述通孔导电部分之间的连接点中的最靠近所述第二端的第一连接点之间。
本发明的第14方面是一种电子装置，其具有根据本发明的第一方面的印刷电路板，和布设在所述印刷电路板表面或内部的电子元件。
附图说明
图1(a)是根据本发明第一实施例的印刷电路板的横截面图；
图1(b)是根据本发明第一实施例的印刷电路板的背面平面图；
图1(c)是根据本发明第一实施例的印刷电路板的背面平面图；
图2(a)是根据本发明第一实施例的印刷电路板开路短线型的电压特性图；
图2(b)是根据本发明第一实施例的印刷电路板开路短线型的位置图；
图2(c)是根据本发明第一实施例的印刷电路板开路短线型的阻抗特性图；
图3是根据本发明实施例的印刷电路板等效电路的电路连接图；
图4(a)是根据本发明第一实施例的印刷电路板开路短线型的电压特性图；
图4(b)是根据本发明第一实施例的印刷电路板开路短线型的位置图；
图4(c)是根据本发明第一实施例的印刷电路板开路短线型的阻抗特性图；
图5(a)是根据本发明第一实施例的印刷电路板另一示例的横截面图；
图5(b)是根据本发明第一实施例的印刷电路板另一示例的背面平面图；
图6(a)是根据本发明第一实施例的印刷电路板另一示例的横截面图；
图6(b)是根据本发明第一实施例的印刷电路板另一示例的背面平面图；
图7是根据本发明第一实施例的印刷电路板另一示例的背面平面图；
图8(a)是根据本发明第一实施例的印刷电路板另一示例的横截面图；
图8(b)是根据本发明第一实施例的印刷电路板另一示例的横截面图；
图9是用作根据本发明第一实施例的印刷电路板另一示例的组合衬底的横截面图；
图10(a)是在短路短线样本用作根据本发明第一实施例的印刷电路板另一示例的情况下，使用不同信号时的印刷电路板的内部透视图；
图10(b)是在短路短线样本用作根据本发明第一实施例的印刷电路板另一示例的情况下，使用不同信号时的印刷电路板的背面平面图；
图11是根据本发明第二实施例的印刷电路板的内部透视图；
图12是根据本发明第二实施例的印刷电路板的等效电路的电路连接图；
图13(a)是根据本发明第二实施例的印刷电路板的背面平面图；
图13(b)是根据本发明第二实施例的印刷电路板另一示例的背面平面图；
图14(a)是现有技术的印刷电路板的衰减频率特性图；
图14(b)是根据本发明第一实施例的印刷电路板的衰减频率特性图；
图15(a)是现有技术的印刷电路板的衰减频率特性图；
图15(b)是根据本发明第二实施例的印刷电路板的衰减频率特性图；
图16是现有技术的印刷电路板的横载面图；
图17是现有技术的印刷电路板的特性示意图；和
图18是现有技术的印刷电路板等效电路的电路连接图。
参考标号说明
1多层衬底
2表面布线
3、18通孔
4、19内层布线
5第二部分
6、7端部
8、16连接点
9载流元件
14地电极
15片状电感器
17衬底
20连接部分
21内层图形
22焊盘图形
23片状电阻器
24电容器
具体实施方式
(第一实施例)
图1表示根据本发明第一实施例的印刷电路板的截面图。
首先，将描述根据第一实施例的印刷电路板的结构。图1所示的印刷电路板，使用玻璃环氧树脂衬底作为多层衬底1，其上形成贯穿多层衬底1的通孔3。通孔3的内层镀以导电层(未示)。表面布线2布设在图1所示的多层衬底1上侧的表面，表面布线2的一部分连接至端部6，其是通孔3的一端，是本发明中的第一端的示例。内层布线4布设在多层衬底1内部的层间，连接至连接点8，连接点8是除通孔3的导电部分的上下端以外的部分，是本发明第一连接点的示例。
通孔3的导电部分中的电气长度为L2的载流元件9连接至端部7，端部7是本发明第二端的示例，在与端部6相对的侧面(图1所示背面)上没有表面布线2连接，载流元件9布置在多层衬底1的背面。图1(b)表示从背面观看图1(a)所示印刷电路板的平面图。这样，载流元件9布设在印刷电路板的背面，它的端部没有任何连接。
这里，通孔3导电部分中的从端部6至连接点8的部分，定义为对通孔3的工作原本必要的第一部分，而从连接点8至端部7的部分，定义为对通孔3的工作基本上无用的第二部分。在图1(a)图中，参考标号5表示第二部分。设第二部分的电气长度是L1，对于所希望的频率的相应波长λ，载流元件9的电气长度L2由如下公式确定。
[公式1]
L1+L2＝nλ/2(n是自然数)
下面，将描述根据本实施例的印刷电路板的工作。在描述它之前，将描述开路短线的工作原理。
图2是开路短线10的工作原理的说明图。图2(c)以预定波长λ的信号，表示从图2(b)各点观察的开路端11的阻抗特性图。在开路短线10中，从距离开路端11λ/2的点A观察的开路端11的阻抗实质上是无限大(最大)。如图2(a)中所示，点A上的信号电压也变成最大值。更具体地说，在开路短线10中，在距离开路端11λ/2的点A上，是与开路相同的状态。在距离开路端nλ/2(n是自然数2或以上)的点上，它也处于开路状态。
因此，如果通孔3和载流元件9考虑为开路短线，并满足(公式1)的条件情况下，从连接点8观察的端部7在预定频率上的阻抗为无限大。因此，只要在预定频率满足(公式1)的条件，在预定频率1/λ上，通孔3只将表面布线2连接至内层布线4，并且，第二部分5实际上不存在，这样，波长为λ的电信号就不受第二部分5和载流元件9的影响。
图3表示图1所示印刷电路板的等效电路图。图3所示电路，由线D5连接至线D4的端部而构成。在图3所示电路中，如果上述(公式1)满足的话，则波长λ的电信号不受D4和D5的影响。
如上所述，关于根据本实施例的印刷电路板，甚至采用玻璃环氧树脂衬底，也能在所希望的频率上，使印刷电路板由于通孔3的第二部分5谐振而具有的传输损耗得到抑制。
尽管前面描述的是通孔3的第二部分5和载流元件9工作于开路短线的情况的示例，但也可想象通孔3的第二部分5和载流元件9工作于短路短线的情况。图4是短路短线12工作原理的说明图。图4(c)是在预定波长为λ信号上，从图4(b)各点观察的短路端13的阻抗特性图。例如，在离短路端13距离为λ/4的点B上，从点B观察的短路端13的阻抗实质上为无限大(图4(c))。如图4(a)所示，点B上的信号电压变成最大。更具体地说，在预定频率(1/λ)上，是与距离短路端13的距离为λ/4的点上为开路的状态相同的状态。在预定频率上，在距离短路端13(2n-1)λ/4(n是2或以上的自然数)的点上，也处于开路状态。
因此，如果通孔3和载流元件9考虑为短路短线，并处于满足下面条件的情况下，则从连接点8观察的端部7在预定频率上的阻抗为无限大。
[公式2]
L1+L2＝(2n-1)λ/4(n是自然数)
更具体地说，在预定载流元件9的电气长度使从连接点8观察的载流元件9在与波长λ相应的预定频率上的阻抗为最大情况下，对于预定波长λ的电信号，通孔3只将表面布线2连接至内层布线4，并且，不受通孔3导电部分中从连接点8至端部7的部分和载流元件9的影响。图1(c)表示在通孔3的第二部分5和载流元件9工作于短路短线的情况下，从背面观察的印刷电路板的平面图。如此，载流元件9布置在印刷电路板的背面，处于其端部连接至地电极的状态，这是本发明的地电极的示例。
就上述而论，载流元件9的一部分可由片状电感器构成。如果是这样，能够减小根据本实施例布置在印刷电路板背面的载流元件9的整个长度。图5(a)表示根据本实施例的印刷电路板在布设片状电感器15情况下的横截面图，图5(b)是它的背面平面图。由此，如果载流元件9的电气长度为L2，能减小载流元件9的物理长度，而同时减小上述传输损耗，从而减小根据本实施例的印刷电路板背面上的布线面积。甚至在载流元件9为短路短线的情况下，也能减小载流元件9的物理长度，如同利用片状电感器15的开路短线的情况。
也能用通孔30构成载流元件9的一部分。如果是这样，能减小布置在根据本实施例的印刷电路板背面的载流元件9的部分长度。图6(a)表示这种情况下的根据本实施例的印刷电路板横截面图，图6(b)是它背面平面图。如果包括通孔30的载流元件9的电气长度为L2，能减小在根据本实施例的印刷电路板背面上的载流元件9的布线面积，而同时减小上述传输损耗时。图6(a)和6(b)表示一个通孔30的情况。但是，载流元件9的一部分可由多个通孔构成。在这种情况下，能进一步减小在根据本实施例的印刷电路板背面上的载流元件9的布线面积。
载流元件9不限于线样形状，也可以是扇形。图7表示载流元件9形成为扇形情况下的，从根据本发明的印刷电路板背面看的平面图。在这种情况下，使形成的扇形载流元件9的半径(也就是说，从通孔3连接至扇形弧的距离)变成L2。这样，通过将载流元件9的形状基本上变成扇形，能够扩展超过图2(c)所示λ/2附近的预定阻抗的频率范围α。更明确地说，能使根据本实施例的印刷电路板用在λ/2为中心的更宽的频率范围内。
根据上面的描述，载流元件9是沿多层衬底1背面的表面布置的。但是，载流元件9也可以布置在多层衬底1背面的附近。图8(a)表示的印刷电路板横截面图的情况是，载流元件9不是沿多层衬底1背面的表面布置的，而是在背面附近的层间布置的。在这种情况下，载流元件9被连接至靠近通孔3导电部分的端部7的连接点16。形成从连接点8至通孔3导电部分的连接点16的电气长度L1和载流元件9的电气长度L2的总和，满足开路短线情况下的(公式1)和满足短路短线情况下的(公式2)。因此，能得到与上述相同的效果。
还有，载流元件9可连接在连接点8与端部7之间，而不是布置在多层衬底1背面的附近(参看图8(b))。更明确地说，载流元件9可以在从连接点8至端部7的预定的层间形成，其与通孔3的导电部分相连，而不是与端部7相连。如果是那样，也能得到与上述相同的效果。
根据上面的描述，确定载流元件9，使它的电气长度(L2)和通孔3的第二部分5的电气长度(L1)的总和满足(公式1)或(公式2)的条件。更明确地说，确定载流元件9的电气长度，使从连接点8起的载流元件9侧在与波长λ相应的预定频率上的阻抗为最大。但是，也可以确定电气长度L2，使从连接点8观察的载流元件9侧在预定频率上的阻抗变成高于预定值。
进一步，如果是那样，预定值可以是在载流元件9不存在的情况下，从连接点8起看到的端部7侧的阻抗。即使在这种情况下，也能得到与上述相同的效果。
可以想象这样的情况，在上述印刷电路板的表面或背面形成由至少一层树脂层形成的衬底17，从而构成组合衬底。图9表示这种组合衬底的横截面图。图9所示的组合衬底具有由多层树脂层形成的衬底17，其在形成在多层衬底1的表面和背面上。衬底17具有形成在这里的内层布线19和通孔18，它们连接至多层衬底1的表面或背面上形成的表面布线2。
根据上面的描述，如果载流元件9是短路短线型，则载流元件9就连接至地电极14。但是，下面的情况也是可以想象的。
图10(a)表示在不同信号线连接至通孔3a和3b用作表面布线情况下，短路短线型印刷电路板的内部透视图。图10(b)表示从背面侧观察的图10(a)所示印刷电路板的平面图。通孔3a和3b的端部6a和6b有连接到这里的表面布线2a和2b，并有通过表面布线2a和2b输入到这里的不同信号。更具体地说，不同的信号输入至表面布线2a和2b，使得输入至表面布线2a的信号相位和输入至表面布线2b的信号相位变成相互相反。如此构成，使得通孔3a和3b第二部分5a和5b的电气长度(L1)与连接至通孔3a和3b的端部7a和7b的载流元件9a和9b的电气长度(L2)的总和，分别满足(公式2)。载流元件9a和9b在连接部20相互短接。如果不同信号输入至这种结构的印刷电路板，则连接部20实际上接地，第二部分5a和载流元件9a以及第二部分5b和载流元件9b，变成等效于连接至地电极14的状态，从而分别作为短路短线而工作。所以，根据图10所示印刷电路板，不需要单独的地电极，能实现紧密形式的短路短线型印刷电路板。
在图10所示的示例中，根据本发明的通孔3a相应于根据本发明的通孔，通孔3b作为相应于根据本发明的另一通孔示例，表面布线2a相应于根据本发明的不同信号线之一，表面布线2b作为相应于根据本发明的另一不同信号线的示例，端部6a相应于根据本发明的每一端部，端部6b作为根据本发明的另一通孔的一端的示例，端部7a相应于根据本发明的第二端部，端部7b作为相应于根据本发明的另一通孔的另一端的示例，载流元件9a相应于根据本发明的载流元件，载流元件9b作为相应于根据本发明的另一载流元件的示例。
根据上面的描述，在多层衬底1中是一根内层布线4连接至通孔3。但是，在存在多根内层布线4并且它们分别连接至通孔3的情况下，最靠近内层布线4与通孔3导电部分之间的连接点中的端部7的连接点，理应是连接点8。在此情况下，也能得到与上述相同的效果。
本实施例的范围还包括印刷电路板的制造方法，其具有：将载流元件9连接至端部7的步骤，与贯穿多层衬底1的通孔3的端部6相对侧并且没有表面布线2的端部7连接，在通孔的导电部分的端部6具有与其相连的表面布线2；和确定载流元件9的电气长度的步骤，以致使在预定频率上的阻抗高于一预定值，该预定值是从至少有一内层布线4连接至除了通孔3导电部分的端部6和端部7之外的部分、并形成在多层衬底1与通孔3的导电部分之间的连接点中的最靠近端部7的连接点8起看到的载流元件9侧的阻抗值。并且，其中预定值是载流元件9不存在情况下，从连接点8起看到的端部7侧在预定频率上的阻抗值。
(示例1)
图14表示利用载流元件9作为开路短线的情况与不利用载流元件9的情况之间的比较。图14(a)表示不利用载流元件9情况下，在图16所示的正面示例印刷电路板上，从表面布线1002传输至内层布线1004的信号功率衰减的频率特性。在所希望的5GHz和10GHz频率上的衰减，分别是5.5dB和98dB。图14(b)表示利用图1所示载流元件9的情况下，衰减的频率特性。在所希望5GHz和18GHz频率上的衰减是3.2dB和18dB，表明衰减有改善。
(第二实施例)
图11表示根据本发明第二实施例的内部透视图。
首先，将描述根据第二实施例的结构。与第一实施例中相同的元件给以相同的参考标号，将省略对它们的描述。关于根据第二实施例的印刷电路板，作为本发明的电阻器示例的片状电阻器23的一端连接至通孔3的导电部分的端部7，片状电阻器23的另一端连接至作为形成在本发明的多层衬底1背面上的焊盘示例的焊盘图形22。作为本发明的焊盘样内层图形的内层图形21形成在内层布线4与通孔3之间的连接点8上。内层图形21是在多层衬底1上形成通孔3时必然形成的焊盘，是放大了的。焊盘图形22有几乎与内层图形21相同的尺寸，并且是与内层图形21相对形成。
如图11中所示，内层图形21和焊盘图形22布置在通孔3的第二部分5上端和下端，从而等效于具有作为本发明的电容器示例的电容器24，即以内层图形21和焊盘图形22作为电极，以多层衬底1的一部分作为电介质夹在内层图形21和焊盘图形22之间而形成。这样，片状电阻器23和电容器24的串联电路与通孔3的第二部分5并联连接，从而降低由通孔3的第二部分5形成的寄存谐振电路的Q值。图12表示根据这个实施例如上面那样构成的印刷电路板的等效电路。
图13(a)表示从背面观察图11中所示的印刷电路板的平面图。图11和13(a)以圆形表示焊盘图形22，但可以例如图13(b)中所示的那样的扇形。也可以是任何其他形状例如方形。如果那样，即如果焊盘图形22例如是扇形，则连接至内层布线4的内层图形21也变为扇形。布置时，背面上的焊盘图形22的扇形和内层图形21的扇形中间夹入多层衬底1的一部分，使它们相互面对。
如上所述，根据这个实施例的印刷电路板，能降低由通孔3的第二部分5形成的寄生谐振电路的Q值，从而减少信号的传输损耗。
根据上面的描述，多层衬底1中是有一内层布线4连接至通孔3。但是，在存在多个内层布线4并分别连接至通孔3的情况下，内层布线4和通孔3的导电部分之间的连接点中最靠近端部7的连接点，理应可以是连接点8。假如这样的话，也能得到与上述相同的效果。
根据上面的描述，电容器24是由内层图形21、焊盘图形22和夹在内层图形21和焊盘图形22之间的多层衬底1的一部分形成的。但是，也可以有这样的结构，其中连接内层布线4和连接点8的内层图形21不是专门形成的，而电容器24是以形成内层布线4的布线图形本身、焊盘图形22和夹在它们之间的多层衬底1的一部分形成。
图9中所示的组合衬底已经用第一实施例的印刷电路板为例作过描述。也可以想象这样的情况，由至少一层树脂层形成的衬底17形成在第二实施例的印刷电路板的表面或背面，从而构成组合衬底。
这个实施例的范围也包括制造这种印刷电路板的方法，即将片状电阻器23和电容器24的串联电路连接在端部7和连接点8之间，所述端部7的贯穿多层衬底1的通孔3和端部6相对侧面没有表面布线2与其相连，而有表面布线2连接至通孔导电部分的端部6，所述连接点8是连接至通孔3导电部分除了端部6和端部7以外的部分并形成在多层衬底1内部的至少一内层布线4与通孔3的导电部分之间的连接点中的最靠近端部7的连接点。
(示例2)
图15是对使用C-R串联电路和不使用C-R串联电路的情况的比较。图15(a)表示图16中的刚才的示例，在印刷电路板上从表面布线1002传输至内层布线1004的信号功率衰减的频率特性。在所希望的18Gz的频率上衰减为98dB。图15(b)表示将片状电阻器23和电容器24的串联电路，并联连接在连接点8和端部7之间的情况下，从表面布线2传输至内层布线4的信号功率衰减的频率特性。在所希望的18GHz频率上的衰减为23dB，这表明衰减情况有显著的改善。
根据上面的描述，本发明的印刷电路板，它的表面侧与它的背面侧不同。但是，这种不同是为了描述的方便，所以，对于本发明的印刷电路板来说，表面侧和背面侧可以反过来。
不必多说，虽然在上面的描述中，多层衬底1举例有三层，但不受限于此，而可以有任意层数。
已描述过的多层衬底1是玻璃环氧树脂。但是，它也可由玻璃环氧树脂以外的材料构成。如果是那样，通孔3的导电部分应该包含第二部分5而形成，而不是只形成第一部分，并将载流元件9连接至通孔的端部7，从而使印刷电路板的制造更容易一些。这样，能得到与上述相同的效果。
本发明的范围也包括一种电子装置，其具有根据第一或第二实施例的印刷电路板，和布设在印刷电路板的表面或内部的电子元件。在上面的示例中，列举5GHz和18GHz作为本发明的预定或希望的频率。但是，它们只是示例，并不表示有任何限制。例如，它们可以是发射机或接收机用的频率，也可以是别的电子装置用的频率。即使在这种情况下，也能得到同样的效果。
根据本发明的印刷电路板、组合衬底和印刷电路板的制造方法，能在所希望的频率上抑制其传输损耗，所以对印刷电路板、组合衬底等等是有用的。

Claims (7)

1.一种印刷电路板，其具有：
多层衬底；
贯穿所述多层衬底的通孔；
表面布线，其布设在所述多层衬底的表面，并连接至作为所述通孔的一端的第一端；
至少一个内层布线，其形成在所述多层衬底的内部，并连接至所述通孔导电部分除了上下端以外的部分；和
载流元件，其连接至第二端，所述第二端在所述通孔导电部分的所述第一端的相对侧面上并且没有表面布线与其相连，
其中：
所述载流元件有一个电气长度，依据该电气长度，在预定频率上的阻抗值，高于从在所述内层布线与所述通孔导电部分之间的连接点中的最靠近所述第二端的第一连接点观察的所述载流元件侧上的预定值；和
所述预定值是在所述载流元件不存在的情况下，从所述第一连接点观察所述第二端的在预定频率上的阻抗值；
从所述通孔的导电部分的所述第一连接点至所述第二端的电气长度和所述载流元件的电气长度的总和，实质上是所述预定频率的相应波长的n/2倍，n是自然数；
所述载流元件的端部开路。
2.一种印刷电路板，其具有：
多层衬底；
贯穿所述多层衬底的通孔；
表面布线，其布设在所述多层衬底的表面，并连接至作为所述通孔的一端的第一端；
至少一个内层布线，其形成在所述多层衬底的内部，并连接至所述通孔导电部分除了上下端以外的部分；和
载流元件，其连接至第二端，所述第二端在所述通孔导电部分的所述第一端的相对侧面上并且没有表面布线与其相连，
其中：
所述载流元件有一个电气长度，依据该电气长度，在预定频率上的阻抗值，高于从在所述内层布线与所述通孔导电部分之间的连接点中的最靠近所述第二端的第一连接点观察的所述载流元件侧上的预定值；和
所述预定值是在所述载流元件不存在的情况下，从所述第一连接点观察所述第二端的在预定频率上的阻抗值；
从所述通孔导电部分的所述第一连接点至所述第二端的电气长度和所述载流元件的电气长度的总和，基本上是所述预定频率的相应波长的(2n-1)/4倍，n是自然数；
所述载流元件的端部接地。
3.根据权利要求1或2所述的印刷电路板，其特征在于：所述载流元件的一部分是由片状电感器形成的。
4.根据权利要求1或2所述的印刷电路板，其特征在于：所述载流元件的一部分是由至少一个通孔形成的。
5.根据权利要求1或2所述的印刷电路板，其特征在于：所述载流元件的形状实质上是扇形。
6.一种组合衬底，其特征在于：具有权利要求1或2的印刷电路板，和形成在所述印刷电路板上的至少一层的衬底层。
7.一种电子装置，其特征在于：具有根据本发明的权利要求1或2的印刷电路板，和布设在所述印刷电路板表面或内部的电子元件。
CN03160253.3A 2002-09-30 2003-09-28 印刷电路板、组合衬底、印刷电路板制造方法和电子装置 Expired - Fee Related CN1292625C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002287850 2002-09-30
JP2002287850 2002-09-30

Publications (2)

Publication Number Publication Date
CN1498058A CN1498058A (zh) 2004-05-19
CN1292625C true CN1292625C (zh) 2006-12-27

Family

ID=32697426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03160253.3A Expired - Fee Related CN1292625C (zh) 2002-09-30 2003-09-28 印刷电路板、组合衬底、印刷电路板制造方法和电子装置

Country Status (2)

Country Link
US (1) US20040136169A1 (zh)
CN (1) CN1292625C (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705695B2 (en) * 2004-07-23 2010-04-27 Nec Corporation Composite via structures and filters in multilayer printed circuit boards
US7501586B2 (en) * 2004-10-29 2009-03-10 Intel Corporation Apparatus and method for improving printed circuit board signal layer transitions
US20060185890A1 (en) * 2005-02-22 2006-08-24 Litton Uk Limited Air void via tuning
US8063316B2 (en) * 2007-06-14 2011-11-22 Flextronics Ap Llc Split wave compensation for open stubs
WO2009028108A1 (en) * 2007-08-31 2009-03-05 Nec Corporation Multi-layer substrate
CN101459105B (zh) * 2007-12-13 2010-09-08 上海百嘉电子有限公司 薄膜线路或薄膜开关的制造方法
JP2011216957A (ja) 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 高周波回路基板
US9204533B2 (en) * 2011-10-31 2015-12-01 Samsung Electro-Mechanics Co., Ltd. Asymmetrical multilayer substrate, RF module, and method for manufacturing asymmetrical multilayer substrate
CN103260336B (zh) * 2012-02-20 2016-01-27 联想(北京)有限公司 一种pcb板及电子设备
US9024208B2 (en) * 2013-02-27 2015-05-05 Dell Products L.P. Systems and methods for frequency shifting resonance of an unused via in a printed circuit board
US20140262499A1 (en) * 2013-03-14 2014-09-18 Boulder Wind Power, Inc. Methods and apparatus for optimizing electrically inoperative zones on laminated composite assemblies
WO2015048808A1 (en) * 2013-09-30 2015-04-02 Wolf Joseph Ambrose Silver thick film paste hermetically sealed by surface thin film multilayer
US9385408B2 (en) * 2013-12-19 2016-07-05 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Reduced backdrilling with quarter wavelength transmission line stubs
US9793775B2 (en) 2013-12-31 2017-10-17 Boulder Wind Power, Inc. Methods and apparatus for reducing machine winding circulating current losses
US10257931B2 (en) * 2016-02-09 2019-04-09 Dell Products, L.P. Systems and methods for providing grooved vias in high-speed printed circuit boards
US10157832B2 (en) * 2017-03-08 2018-12-18 Globalfoundries Inc. Integrated circuit structure including via interconnect structure abutting lateral ends of metal lines and methods of forming same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867985B2 (ja) * 1996-12-20 1999-03-10 日本電気株式会社 プリント回路基板
US6269240B1 (en) * 1998-06-12 2001-07-31 Hughes Electronics Corporation Slidable connection for a retractable antenna to a mobile radio
JP3710652B2 (ja) * 1999-08-03 2005-10-26 三菱電機株式会社 ストリップライン給電装置

Also Published As

Publication number Publication date
CN1498058A (zh) 2004-05-19
US20040136169A1 (en) 2004-07-15

Similar Documents

Publication Publication Date Title
CN1292625C (zh) 印刷电路板、组合衬底、印刷电路板制造方法和电子装置
CN1251350C (zh) 滤波电路装置及其制造方法
CN1216514C (zh) 备有多层陶瓷基板和内埋被动元件的多层电路模组
CN1177329C (zh) 双向非固态阻抗受控的参考平面及其形成方法
CN1062377C (zh) 多层穿心式电容器阵列
CN1237854C (zh) 使用含氟聚合物复合衬底来制造微波多功能模块的方法
CN1224301C (zh) 高频模块
CN1106790C (zh) 电路元件阻件及其制作方法
CN1204787C (zh) 印刷电路板、无线电波接收转换器以及天线装置
CN1187865C (zh) 使用垂直连接带状线的多层微波耦合器
CN1457527A (zh) 介电滤波器、天线收发转换装置和使用滤波器的通讯装置
CN1476633A (zh) 高频模件板装置
CN1499667A (zh) 高频组件、模式变换结构及方法
CN1521847A (zh) 电子部件封装构件及其制造方法
CN1929123A (zh) 多层配线基板及其制造方法
CN1697593A (zh) 线路基板、生产该线路基板的方法以及电子设备
CN1756474A (zh) 射频模块及其制造方法
CN1301051C (zh) 印刷电路板
CN1314776A (zh) 单片陶瓷电子元件及其制造方法和电子器件
CN101049058A (zh) 陶瓷多层基板及其制造方法
CN1473375A (zh) 用于蜂窝无线装置的天线
CN1353459A (zh) 用于集成电路的电感器
CN101052266A (zh) 布线电路基板及其制造方法
CN1383353A (zh) 布线基板
CN1295885C (zh) 高频开关、无线电通信装置和高频转换方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061227

Termination date: 20100928