CN1237854C - 使用含氟聚合物复合衬底来制造微波多功能模块的方法 - Google Patents

使用含氟聚合物复合衬底来制造微波多功能模块的方法 Download PDF

Info

Publication number
CN1237854C
CN1237854C CNB998058289A CN99805828A CN1237854C CN 1237854 C CN1237854 C CN 1237854C CN B998058289 A CNB998058289 A CN B998058289A CN 99805828 A CN99805828 A CN 99805828A CN 1237854 C CN1237854 C CN 1237854C
Authority
CN
China
Prior art keywords
layer
similar
component
minutes
degrees centigrade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998058289A
Other languages
English (en)
Other versions
CN1299581A (zh
Inventor
J·J·洛戈塞提斯
J·麦克安德鲁斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Merrimac Industries Inc
Original Assignee
Merrimac Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Merrimac Industries Inc filed Critical Merrimac Industries Inc
Publication of CN1299581A publication Critical patent/CN1299581A/zh
Application granted granted Critical
Publication of CN1237854C publication Critical patent/CN1237854C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/034—Organic insulating material consisting of one material containing halogen
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916—Simultaneous circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24562—Interlaminar spaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24628—Nonplanar uniform thickness material
    • Y10T428/24661—Forming, or cooperating to form cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/3154—Of fluorinated addition polymer from unsaturated monomers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Reinforced Plastic Materials (AREA)
  • Laminated Bodies (AREA)

Abstract

为制造微波多层集成电路和微波多功能模块而提供了一种平台。制造工艺涉及使用熔焊把含氟聚合物复合衬底(1-10)焊接成为一多层结构(200)。嵌有半导体器件、蚀刻的电阻器和电路图案以及镀敷的通孔的焊接多层(1-10)形成自包含表面安装模块(200)。可使用膜焊接(或可能的熔焊)以一层或多层来覆盖嵌入的半导体器件，包括嵌入的有源半导体器件。

Description

使用含氟聚合物复合衬底来制造微波多功能模块的方法
技术领域
本发明涉及多层集成电路和微波多功能模块。尤其是，本发明揭示了一种通过在利用熔焊工艺焊接在一起成为多层结构的含氟聚合物复合衬底内嵌入半导体器件(包括有源半导体器件)来制造这种电路和模块的方法。
背景技术
几十年来，无线通信系统在技术上变得越来越先进，其性能提高表现在尺寸变小、操作于较高的频率及伴随的带宽增加、对于给定功率输出的较低功耗以及坚固性等方面。向着更好通信系统的这种趋势推动了对这些系统制造商的更大需求。
今天，卫星、军事和其它边缘数字通信系统的需求用上了微波技术。在这些应用中，电路和系统需要小型且重量轻的表面安装封装。微波信号处理的需求还需要仔细地选择材料以使配套组件之间的热膨胀性匹配，并把焊点(solder joint)减到最少从而可提高可靠性。同时，诸如尺寸和可制造性等因素需要更高水平的集成并并减少分立元件，以降低工程成本并减少产品设计周期时间。
可以用构造所使用的材料对微波电路进行分类。例如，流行的技术包括低温共烧陶瓷(LTCC)、陶瓷/聚酰胺(CP)、环氧玻璃纤维(FR4)、含氟聚合物复合物(PTFE)以及混合介质(MDk，FR4与PTFE的混合)。每种技术具有它自己的强度并处理了如上所述的一种或几种问题，但目前的技术未提出所有的问题。
例如，通常利用使用FR4、PTFE或MDk技术的多层印刷电路板把信号按路由发送到利用导体聚合物的的焊接连接而安装在表面上的元件。对于这些电路，可丝网印刷或蚀刻电阻器并可掩埋。这些技术可形成多功能模块(MCM)，这些模块带有单片微波集成电路(MMIC)并可安装在母板上。
虽然FR4具有低成本且易于加工，但它通常不适用于微波频率，因为其损耗角正切较高且材料的介电常数和温度之间的相关性较高。它还有热膨胀系数(CTE)差异从而引起组件失配的趋势。即使近来对FR4板的改进已提高了电学性能，但用来焊接成的热固膜可能限制层间通孔连接的类型。
对于大多数微波应用，PTFE是一种比FR4更好的技术。具有玻璃和陶瓷的复合物通常具有优越的热稳定性。此外，可使用PTFE技术来制造复杂的微波电路，熔焊的应用使得可形成均质多层。然而，目前利用此技术的方法导致器件暴露于这些多功能模块的表面。此外，设计周期时间将较长且涉及大的成本。
另一种类型的普通技术是CP，它涉及把非常薄的聚酰胺介质和金金属化层加到包含MMIC的陶瓷底层上。该技术可生产数量级小于FR4、PTFE或MDk的电路，且通常在高的微波频率下工作得相当好。可给半导体覆盖一层聚酰胺。然而，与PTFE技术相同，设计周期相对长且费钱。此外，CTE的差异通常使某些配套组件失配。
最后，通过组合陶瓷和金金属化层来形成多层结构的LTCC技术在高的微波频率下也工作得很好。此外，可容易地形成空腔，以把器件包含在其中，并覆盖一层陶瓷。然而，与CP技术相同，设计周期通常相对长且费钱，而且CTE的差异常引起某些配套组件的失配。
发明内容
本发明涉及一种利用含氟聚合物复合衬底制造多层集成电路以及微波多功能模块的工艺和方法，利用熔焊工艺把这种衬底焊接在一起成为多层结构。复合衬底材料包括填充有玻璃纤维和陶瓷的聚四氟乙烯(PTFE)。可在各个衬底层中轧制出切口，为半导体器件腾出空间。可使用聚合物焊接膜层焊接附加的一层或多层衬底层，以覆盖嵌入该结构内的半导体器件。最好，使用通孔来连接各层的电路，这些通孔可具有诸如圆形、槽形和/或椭圆形等各种形状。
本发明的一个目的是提供一种适用于大量生产和少量生产的低成本制造工艺。
本发明的另一个目的是使用对微波信号的介质损耗角正切低的含氟聚合物复合衬底材料来提供嵌有半导体器件(包括有源半导体器件)的多功能模块。
本发明的又一个目的是提供嵌有半导体器件(包括有源半导体器件)的多功能模块，其中嵌入的半导体器件被一个或多个覆盖层所保护。
本发明的再一个目的是使用大范围可能的介电常数值的含氟聚合物复合衬底材料来提供嵌有半导体器件(包括有源半导体器件)的多功能模块。
本发明的另一个目的是使用具有基本上与铜和铝的CTE值匹配的小CTE值的含氟聚合物复合衬底材料来提供嵌有半导体器件(包括有源半导体器件)的多功能模块。
本发明又一个目的是提供嵌有半导体器件(包括有源半导体器件)的多功能模块，由于焊接区中的CTE不相等而使该模块具有最小的应力。
本发明的再一个目的是提供嵌有半导体器件(包括有源半导体器件)的多功能模块，该模块具有穿过焊接区的可靠性提高的经镀敷的通孔。
本发明的另一个目的是提供嵌有半导体器件(包括有源半导体器件)的多功能模块，其中电路图案与电阻器之间的连接是连续的，从而提供基本上比焊点更可靠的互连。
本发明的又一个目的是提供嵌有半导体器件(包括有源半导体器件)的多功能模块，其互连路径长度减小，从而对无源元件提供较低的插入损耗。
本发明的再一个目的是利用聚合物膜焊接工艺焊接各层来提供多功能模块并保护嵌入特定层内形成的空腔中的半导体器件(包括有源半导体器件)。
本发明的另一个目的是提供嵌有半导体器件(包括有源半导体器件)的轮廓小的多功能模块结构。
本发明的又一个目的是提供嵌有半导体器件(包括有源半导体器件)的型面低的多功能模块结构。
本发明的再一个目的是提供嵌有半导体器件(包括有源半导体器件)的重量轻的多功能模块结构。
本发明的另一个目的是提供嵌有半导体器件(包括有源半导体器件)的多功能模块结构，其表面安装格式与微带或共面波导兼容。
本发明的又一个目的是提供一种模块体系结构设计的平台方法，它是一个可适用于产生专用集成电路的多层设计方案。
本发明的再一个目的是提供一种模块体系结构设计的平台方法，该方法提供了比其它模块体系结构设计方法短的产品设计周期时间。
本发明的还有一个目的是提供一种用于嵌有半导体器件(包括有源半导体器件)的衬底层的熔化工艺，它产生了在微波频率下电学性能提高的均质电介质。
附图概述
以下附图中的一些示出衬底层上的电路图案，包括铜蚀刻和孔。虽然可放大诸如孔等某些结构以清楚地示出，但这些图中的形状和各结构的相对放置是相对于一实施例精确绘制的。
图1是示出具有十层的本发明一较佳实施例的子组件和最终组件的组装概观的流程图。
图2a是通过图1的流程图中概述的工艺所产生的十层微波多层集成电路的最终组件的俯视图。
图2b是通过图1的流程图中概述的工艺所产生的十层微波多层集成电路的最终组件的仰视图。
图2c是通过图1的流程图中概述的工艺所产生的十层微波多层集成电路的最终组件的侧视图。
图3a是图2所示十层微波多层集成电路的未完成第一层的俯视图。
图3b是图2所示十层微波多层集成电路的未完成第一层的侧视图。
图4a是图2所示十层微波多层集成电路的未完成第二层的俯视图。
图4b是图2所示十层微波多层集成电路的未完成第二层的仰视图。
图4c是图2所示十层微波多层集成电路的未完成第二层的侧视图。
图5a是图2所示十层微波多层集成电路的未完成第三层的俯视图。
图5b是图2所示十层微波多层集成电路的未完成第三层的仰视图。
图5c是图2所示十层微波多层集成电路的未完成第三层的侧视图。
图6a是图2所示十层微波多层集成电路的三层子组件的俯视图。
图6b是图2所示十层微波多层集成电路的三层子组件的侧视图。
图7a是图2所示十层微波多层集成电路的未完成第四层的俯视图。
图7b是图2所示十层微波多层集成电路的未完成第四层的仰视图。
图7c是图2所示十层微波多层集成电路的未完成第四层的侧视图。
图8a是图2所示十层微波多层集成电路的未完成第五层的俯视图。
图8b是图2所示十层微波多层集成电路的未完成第五层的侧视图。
图9a是图2所示十层微波多层集成电路的未完成第六层的俯视图。
图9b是图2所示十层微波多层集成电路的未完成第六层的仰视图。
图9c是图2所示十层微波多层集成电路的未完成第六层的侧视图。
图10a是图2所示十层微波多层集成电路的第一两层子组件的俯视图。
图10b是图2所示十层微波多层集成电路的第一两层子组件的仰视图。
图10c是图2所示十层微波多层集成电路的第一两层子组件的侧视图。
图11a是图2所示十层微波多层集成电路的未完成第七层的俯视图。
图11b是图2所示十层微波多层集成电路的未完成第七层的仰视图。
图11c是图2所示十层微波多层集成电路的未完成第七层的侧视图。
图12a是图2所示十层微波多层集成电路的未完成第八层的俯视图。
图12b是图2所示十层微波多层集成电路的未完成第八层的侧视图。
图13a是图2所示十层微波多层集成电路的未完成第九层的俯视图。
图13b是图2所示十层微波多层集成电路的未完成第九层的侧视图。
图14a是图2所示十层微波多层集成电路的第二两层子组件的俯视图。
图14b是图2所示十层微波多层集成电路的第二两层子组件的仰视图。
图14c是图2所示十层微波多层集成电路的第二两层子组件的侧视图。
图15a是图2所示十层微波多层集成电路的九层子组件的俯视图。
图15b是图2所示十层微波多层集成电路的九层子组件的侧视图。
图16a是图2所示十层微波多层集成电路的未完成第十层的俯视图。
图16b是图2所示十层微波多层集成电路的未完成第十层的侧视图。
图17a是图2所示十层微波多层集成电路的焊接膜的俯视图。
图17b是图2所示十层微波多层集成电路的焊接膜的侧视图。
本发明的详细说明
I.衬底层
这里所述的多层结构包括衬底层的堆叠。把衬底“层”定义为一侧或两侧上包括电路的衬底。在一层内可嵌入诸如二极管等半导体器件。
把衬底层的堆叠接合起来，以形成多层结构。多层结构可具有极少或许多层。在如下所述的较佳实施例中，揭示了十层多层结构。
在一较佳实施例中，衬底近似于0.13mm到0.76mm厚，而且是聚四氟乙烯(PTFE)、玻璃和陶瓷的复合材料。通常，厚得多的衬底是可能的，但它们实际上导致电路较大，这在许多应用中是不想要的。如多层电路领域内的普通技术人员所公知，PTFE是熔焊的较佳材料，而添加玻璃和陶瓷改变了介电常数并增加了稳定性。替代材料变得可从市场上获得。较厚的衬底是可能的，但它们实际上导致电路较大，这在许多应用中是不想要的。最好，衬底复合材料的CTE接近于铜的CTE，诸如从近似于每摄氏度百万分之七到近似于每摄氏度百万分之二十七。最好，衬底复合材料的介质损耗角正切对于微波信号从近似于0.0013到近似于0.0024。
虽然这些层的介电常数可具有诸如从近似于1到近似于100的大的范围，但目前，市场上可获得的具有想要特性的衬底的典型介电常数近似于2.9到近似于10.2。
II.熔焊工艺
焊接PTFE复合衬底层的一个较佳方法是熔焊。熔焊工艺提供了在微波频率下具有优越的电学性能的均质结构。例如，熔焊基本上减少了由焊接区中的CTE差异所引起的应力并提高了穿过焊接区的经镀敷通孔的可靠性。
通常，在热压机(autoclave press)或液压机中，通过把衬底层加热到超过PTFE复合材料的熔点，与此同时以机械或等压方式或这两种方式的组合加上预定数量的压强，这样来实现熔焊。通常，由具有多个(最好是三个或八个，但可能更多)销钉(pin)的精密固定装置来保证各层的对准，以在PTFE树脂的状态变为粘性液体及相邻层在压力下熔焊时使流动稳定。依据被焊接的堆叠的应用和尺寸，销钉的构造最好是三角形或矩形的。销钉本身最好是圆形、正方形、矩形、椭圆形或菱形的，但也可具有其它实施例中的其它形状。
虽然焊接压强通常从近似于10PSI变到近似于1000PSI且焊接温度通常从近似于350摄氏度变为450摄氏度，但温升曲线的一个例子为200PSI，在40分钟内从室温上升到240摄氏度，在45分钟内上升到375摄氏度，在375摄氏度驻留15分钟并在90分钟内下降到35摄氏度。
III.槽、空腔和孔的形成
最好使由多层构成的各层和子组件在大的衬底板(通常为22.9cm乘以30.5cm或45.7cm乘以61.0cm)上形成阵列。通常由具有多个(最好为三个到八个，但可能更多)销钉的精密固定装置来保证衬底板在刻模机(router)台上的对准。依据被焊接的堆叠的应用和尺寸，销钉的构造最好是三角形或矩形的。销钉本身最好是圆形、正方形、矩形、椭圆形或菱形的，但也可具有其它实施例中的其它形状。
空腔或锪孔(spot face)图案最好与待嵌入其中的器件的形状一致，以把空腔尺寸减到最小。在组件或子组件中形成槽。在一较佳实施例中，通过钻出由平板(flat)(在一较佳实施例中，平板为1.0mm长)连接在一起的两个椭圆形孔随后以端铣刀清理边缘来形成槽。在一较佳实施例中钻出透孔或通孔，但也可通过等离子体蚀刻。最好也通过钻孔和/或铣削来清理子组件或组件(或在某些实施例中的各层)的边缘或转角。
对于大多数应用，速度、进给和钻孔击中数目以及所钻的总线性距离都是在钻孔和/或铣削过程中要监测的重要参数。工具的磨损对含氟聚合物复合材料的涂抹(smear)有贡献，且也可能影响镀敷过程。虽然在另一个实施例中也可使用标准高速钢，但在一较佳实施例中，利用硬质合金钻头和端铣刀。在一较佳实施例中，钻头的速度范围近似于30,000到150,000RPM，而端铣刀的速度范围近似于25,000到75,000RPM。这些工具的进给速率的范围在每分钟51和127cm之间。对于典型的钻头，钻头范围近似于200到800，刻模板的线性距离近似于64到254cm。普通的计划是以50,000RPM的速率钻出最多250击，并以35,000RPM的速率刻出最多127cm的线性距离。最好，在达到最大击中数目和线性距离时更换工具。
IV.槽、空腔和孔的镀敷
镀敷槽、空腔和孔的表面的一个较佳方法涉及以钠蚀刻剂(或在另一个实施例中，用等离子体)激活表面，接着通过在醇中漂洗15到30分钟来清洁衬底，然后最好在温度为21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟。然后，在近似于90到180摄氏度下把衬底真空烘烤近似于30到2小时，但最好在149摄氏度下真空烘烤一小时，以除去水分。然后，给衬底镀敷铜，最好首先使用无电镀铜晶粒(seed)层接着使用电解铜板，最好镀敷到近似于13到25微米的厚度。然后，最好把衬底在水(最好是去离子的)中漂洗至少一分钟。
V.半导体器件的附加
最好，把例如二极管、放大器、晶体管和其它有源器件等半导体器件嵌入特定衬底层中形成的空腔中。例如，这些器件可以是未封装或以表面安装封装的小片、梁式引线、芯片标度(chip-scale)、触发器和/或BGA。在一较佳实施例中，以气动或手工分配的焊膏来附加这些器件；在其它较佳实施例中，可使用导电聚合物、丝焊或烧焊来进行附加。可通过手工或诸如SMT挑选和放置设备等机械来放置这些器件。
VI.膜焊接
虽然熔焊通常对膜焊接是较佳的，但还有使用膜焊接的某些情况。例如，嵌入衬底空腔内的某些器件不能承受熔焊工艺的热量和/或压强。有利的是，使用如下所述的聚合物膜焊接工艺把至少一个覆盖层焊接到具有嵌入的器件的子组件上。一层或多层覆盖层保护器件免受环境影响，并可免去对附加封装的需要。通常，通过使用手工观察系统、自动观察系统或X射线系统在对一层或多层覆盖层进行膜焊接前检查所放置的器件。
最好利用厚度近似于25到64微米的焊接膜，但它最好是38微米。通常，对热固或热塑聚合物膜进行加工，以对附加的器件、通孔和空腔形成清理。通常，在热压机或液压机中，通过把包含夹住焊接膜的衬底层的子组件加热到超过焊接膜熔点，与此同时加上(最好以机械方式、等压方式或这两种方式的组合)预定数量的压强来实现膜焊接。通常，由具有多个(最好是三个或八个，但可能更多)销钉(pin)的精密固定装置来保证各层及焊接膜的对准。
虽然焊接压强和温度可改变，但热固聚合物膜的固化曲线的一个例子为200PSI，在30分钟内从室温上升到180摄氏度，在180摄氏度驻留90分钟，在30分钟内再上升到245摄氏度，在245摄氏度驻留120分钟，并在60分钟内下降到35摄氏度。热塑聚合物膜的固化曲线的一个例子为200PSI，在30分钟内从室温上升到150摄氏度，在150摄氏度驻留50分钟并在30分钟内下降到35摄氏度。
VII.掩模对准和暴光
一般，依据CAD软件的平台策略来产生掩模文件。虽然在另一较佳实施例中可使用十字线，但在一较佳实施例中，对目标进行数字化以便进行对准，然后钻孔并固定。在近似于5到30分钟内把衬底层加热到近似于90到125摄氏度的温度，但最好在5分钟内加热到90摄氏度，然后层压光致抗蚀剂。使用目标(或十字线)和对准销钉使掩模在衬底板上对准，使用适当的暴光设定使光致抗蚀剂曝光，以在留下的抗蚀剂区下形成电路图案。
VIII.铜蚀刻
通常，铜蚀刻中所使用的过程涉及在有空隙的铜箔层中蚀刻电路图案。最好，可在近似于18微米厚的铜(也叫做盎司铜)上蚀刻小到近似于76微米的线宽和间隙。可在诸如盎司铜等更薄的铜层上蚀刻诸如近似于25微米的更小几何尺寸。在一较佳实施例中，通过加上强碱或酸除去衬底层或子组件上的铜来实现铜蚀刻。通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁衬底层或子组件。然后，把衬底层或子组件在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一小时来除去水分。
IX.电阻器的蚀刻
在一较佳实施例中，使用类似于铜蚀刻的方法，在接近铜层的薄的磷酸镍膜中蚀刻电阻器。通常，在加上第二掩模以及加上碱性铵前对电路碱性铜蚀刻。在一较佳实施例中，慢慢地蚀刻每个电阻器以上的铜，直到到达镍的表面。
X.衬底板分离(depaneling)方法
在如上所述把焊接层组件制成阵列时，必须把它们从衬底板上移去。虽然在其它较佳实施例中可使用金刚石锯和EXCIMER(准分子)激光器，但上述钻孔和铣削过程通常用于衬底板分离阵列。
通常，由具有多个(最好为三个到八个，但可能更多)销钉的精密固定装置来保证衬底板在刻模机台上的对准。依据被焊接的堆叠的应用和尺寸，销钉的构造最好是三角形或矩形的。销钉本身最好是圆形、正方形、矩形、椭圆形或菱形的，但也可具有其它实施例中的其它形状。通常，使用钻孔与铣削的组合来产生组件的最终轮廓，然后，把这些组件与其底板分离并移至储存托架上。
再者，速度、进给和钻孔击中数目以及所钻的总线性距离都是在钻孔和/或铣削过程中要监测的重要参数。工具的磨损对含氟聚合物复合材料的涂抹有贡献，且也可能影响镀敷过程。在一较佳实施例中，钻头的速度范围近似于30,000到150,000RPM，而端铣刀的速度范围近似于25,000到75,000RPM。这些工具的进给速率的范围在每分钟51和127cm之间。对于典型的钻头，钻头范围近似于200到800，刻模板的线性距离近似于64到254cm。普通的计划是以50,000RPM的速率钻出最多250击，并以35,000RPM的速率刻出最多127cm的线性距离。最好，在达到最大击中数目和线性距离时更换工具。
XI.平台设计
在一较佳实施例中，使用模块体系结构设计的平台策略在可互换的层的功能组之间提供统一的轮廓和互连路径。因而，一旦产生足够大的模块库，就可基本上减少结合这些模块的随后电路的设计时间。
在一较佳实施例中，通过三维CAD绘图文件编制和可编程程序步骤来实现平台设计策略。可混合来自预先设计的库的功能层块或模块，并使它们匹配以构造满足专门应用的电路。可通过覆盖对每个轮廓都共同的三维结构模板来设计新的功能块。在一较佳实施例中，根据想要的组件中的层数自动地构成程序步骤并把它覆盖到新的设计上。
XII.应用制造程序的例子
参考图1，流程图100示出用来组合层1、2、3、4、5、6、7、8、9、10以形成最终组件或多层结构200的过程的板的概观，在一个较佳实施例中，每一层具有2.03平方厘米的侧面尺寸。
作为以下更详细所述的过程的简短概观，流程图100所述如下。制造层1、2、3，然后对它们进行焊接以形成子组件110。制造层5、6，然后对它们进行焊接以形成子组件120。制造层8，9，然后对它们进行焊接以形成子组件130。制造子组件110、层4、子组件120、层7和子组件130，然后对它们进行焊接以形成子组件140。如图2所示，使用焊接膜150来焊接子组件140和层10，以形成多层结构200。
在一较佳实施例中，用来焊接各层(或把各层焊接成子组件)以形成子组件的焊接工艺是上述熔焊工艺。
在以下所述的较佳实施例中，层1、3、10的衬底的厚度近似于760微米，层4、7的衬底的厚度近似于510微米，5、6、8、9的衬底的厚度近似于250微米，层2的衬底的厚度近似于130微米。通常，以铜对衬底进行金属化来形成电路，铜通常为5到250微米厚且最好近似于13到64微米厚，可给铜镀敷例如锡或镍/金或锡/铅化合物。由通孔(最好镀敷有铜)来连接这些电路，通孔的直径通常为0.13到3.2mm，其直径最好近似于0.2到0.48mm。
以下是用来制造多层结构200的过程的逐步描述。可理解，所使用的数字(仅仅是示例，尺寸、温度、时间)是近似值且可改变，对本领域内的技术人员很明显的是，可以不同的顺序进行某些步骤。
还应理解，图中把衬底层的轮廓示为在所施加的所有步骤完成后得到的衬底层。因而，某些图在衬底层的边缘处示出的转角孔和槽直到把所有层都焊接在一起时才存在，在如图2所示的多层结构200中对槽250进行铣削并钻出转角孔260和边缘孔270。
a.子组件110
参考图3，示出层1的一个较佳实施例。首先，如图3a所示，在层1中钻出直径近似于0.48mm的三个孔310。接着，对层1进行钠蚀刻，导致蚀刻出三个电阻器340。对待镀敷铜的基于PTFE的衬底进行钠蚀刻中所使用的过程对镀敷PTFE衬底领域内的技术人员是众所周知的。接着，通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的温度下在水(最好是去离子的)中漂洗至少15分钟来清洁层1。然后，把层1在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一个小时。给层1镀敷铜，最好首先使用无电镀方法接着使用电解方法，把铜镀敷到近似于13到25微米的厚度。最好把层1在水(最好是去离子的)中漂洗至少一分钟。在近似于5到30分钟内把层1加热到近似于90到125摄氏度，但最好在5分钟内加热到90摄氏度，然后层压光致抗蚀剂。使用掩模，并使用适当的暴光设定对光致抗蚀剂进行显影以形成图3a所示的图案。对层1的顶面进行铜蚀刻。通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁层1。然后，把层1在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一小时。
参考图4，示出层2的一个较佳实施例。首先，如图4a和4b所示，在层2中钻出直径近似于0.25mm的三个孔405以及直径近似于0.48mm的一个孔410。接着，对层2进行钠蚀刻。接着，通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的温度下在水(最好是去离子的)中漂洗至少15分钟来清洁层2。然后，把层2在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一个小时。给层2镀敷铜，最好首先使用无电镀方法接着使用电解方法，把铜镀敷到近似于13到25微米的厚度。最好把层2在水(最好是去离子的)中漂洗至少一分钟。在近似于5到30分钟内把层2加热到近似于90到125摄氏度，但最好在5分钟内加热到90摄氏度，然后层压光致抗蚀剂。使用掩模，并使用适当的暴光设定对光致抗蚀剂进行显影以形成图4a和4b所示的图案。对层2的顶面和底面进行铜蚀刻。通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁层2。然后，把层2在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一小时。
参考图5，示出层3的一个较佳实施例。首先，如图5a和5b所示，在层3中钻出直径近似于0.25mm的四个孔505。接着，对层3进行钠蚀刻。接着，通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的温度下在水(最好是去离子的)中漂洗至少15分钟来清洁层3。然后，把层3在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一个小时。给层3镀敷铜，最好首先使用无电镀方法接着使用电解方法，把铜镀敷到近似于13到25微米的厚度。最好把层3在水(最好是去离子的)中漂洗至少一分钟。在近似于5到30分钟内把层3加热到近似于90到125摄氏度，但最好在5分钟内加热到90摄氏度，然后层压光致抗蚀剂。使用掩模，并使用适当的暴光设定对光致抗蚀剂进行显影以形成图5b所示的图案。对层3的底面进行铜蚀刻。通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁层3。然后，把层3在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一小时。
参考图6，子组件110是通过把层1、2、3焊接在一起来制造的。如图6b所示，使用上述熔焊工艺，把层1的顶部焊接到层2的底部，把层2的顶部焊接到层3的底部。然后，如图6a所示，在子组件110中钻出直径近似于0.48mm的27个孔610。接着，对子组件110进行钠蚀刻。接着，通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的温度下在水(最好是去离子的)中漂洗至少15分钟来清洁子组件110。然后，把子组件110在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一个小时。给子组件110镀敷铜，最好首先使用无电镀方法接着使用电解方法，把铜镀敷到近似于13到25微米的厚度。最好把子组件110在水(最好是去离子的)中漂洗至少一分钟。在近似于5到30分钟内把子组件110加热到近似于90到125摄氏度，但最好在5分钟内加热到90摄氏度，然后层压光致抗蚀剂。使用掩模，并使用适当的暴光设定对光致抗蚀剂进行显影以形成图6a所示的图案。对子组件110的顶面进行铜蚀刻。通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁子组件110。然后，把子组件110在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一小时。
b.层4
参考图7，示出层4的一个较佳实施例。首先，如图7a所示，在层4中钻出直径近似于0.25mm的三十个孔705以及直径近似于0.48mm的八个孔710。接着，对层4进行钠蚀刻。接着，通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的温度下在水(最好是去离子的)中漂洗至少15分钟来清洁层4。然后，把层4在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一个小时。给层4镀敷铜，最好首先使用无电镀方法接着使用电解方法，把铜镀敷到近似于13到25微米的厚度。最好把层4在水(最好是去离子的)中漂洗至少一分钟。在近似于5到30分钟内把层4加热到近似于90到125摄氏度，但最好在5分钟内加热到90摄氏度，然后层压光致抗蚀剂。使用掩模，并使用适当的暴光设定对光致抗蚀剂进行显影以形成图7a和7b所示的图案。对层4的顶面和底面进行铜蚀刻。通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁层4。然后，把层4在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一小时。
c.子组件120
参考图8，示出层5的一个较佳实施例。首先，如图8a所示，在层5中钻出直径近似于0.25mm的四个孔805以及直径近似于0.48mm的两个孔810。接着，对层5进行钠蚀刻。接着，通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的温度下在水(最好是去离子的)中漂洗至少15分钟来清洁层5。然后，把层5在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一个小时。给层5镀敷铜，最好首先使用无电镀方法接着使用电解方法，把铜镀敷到近似于13到25微米的厚度。最好把层5在水(最好是去离子的)中漂洗至少一分钟。在近似于5到30分钟内把层5加热到近似于90到125摄氏度，但最好在5分钟内加热到90摄氏度，然后层压光致抗蚀剂。使用掩模，并使用适当的暴光设定对光致抗蚀剂进行显影以形成图8a所示的图案。对层5的顶面进行铜蚀刻。通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁层5。然后，把层5在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一小时。
参考图9，示出层6的一个较佳实施例。首先，如图9a和9b所示，在层6中钻出直径近似于0.25mm的六个孔905。接着，对层6进行钠蚀刻。接着，通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的温度下在水(最好是去离子的)中漂洗至少15分钟来清洁层6。然后，把层6在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一个小时。给层6镀敷铜，最好首先使用无电镀方法接着使用电解方法，把铜镀敷到近似于13到25微米的厚度。最好把层6在水(最好是去离子的)中漂洗至少一分钟。在近似于5到30分钟内把层6加热到近似于90到125摄氏度，但最好在5分钟内加热到90摄氏度，然后层压光致抗蚀剂。使用掩模，并使用适当的暴光设定对光致抗蚀剂进行显影以形成图9b所示的图案。对层6的底面进行铜蚀刻。通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁层6。然后，把层6在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一小时。
参考图10，子组件120是通过把层5、6焊接在一起来制造的。如图10c所示，使用上述熔焊工艺，把层5的顶部焊接到层6的底部。然后，如图10a和10b所示，在子组件120中钻出直径近似于0.20mm的136个孔1003以及直径近似于0.25mm的18个孔1005。接着，对子组件120进行钠蚀刻。接着，通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的温度下在水(最好是去离子的)中漂洗至少15分钟来清洁子组件120。然后，把子组件120在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一个小时。给子组件120镀敷铜，最好首先使用无电镀方法接着使用电解方法，把铜镀敷到近似于13到25微米的厚度。最好把子组件120在水(最好是去离子的)中漂洗至少一分钟。在近似于5到30分钟内把子组件120加热到近似于90到125摄氏度，但最好在5分钟内加热到90摄氏度，然后层压光致抗蚀剂。使用掩模，并使用适当的暴光设定对光致抗蚀剂进行显影以形成图10a和10b所示的图案。对子组件120的顶面和底面进行铜蚀刻。同在两个位置处进行铣削而形成开口的切口1050、1060。通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁子组件120。然后，把子组件120在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一小时。
d.层7
参考图11，示出层7的一个较佳实施例。首先，如图11a和11b所示，在层7中钻出直径近似于0.25mm的28个孔1105。接着，对层7进行钠蚀刻。接着，通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的温度下在水(最好是去离子的)中漂洗至少15分钟来清洁层7。然后，把层7在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一个小时。给层7镀敷铜，最好首先使用无电镀方法接着使用电解方法，把铜镀敷到近似于13到25微米的厚度。最好把层7在水(最好是去离子的)中漂洗至少一分钟。在近似于5到30分钟内把层7加热到近似于90到125摄氏度，但最好在5分钟内加热到90摄氏度，然后层压光致抗蚀剂。使用掩模，并使用适当的暴光设定对光致抗蚀剂进行显影以形成图11a和11b所示的图案。对层7的两侧进行铜蚀刻。通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁层7。然后，把层7在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一小时。
e.子组件130
参考图12，示出层8的一个较佳实施例。首先，如图12a所示，在层8中钻出直径近似于0.25mm的四个孔1205。接着，对层8进行钠蚀刻。接着，通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的温度下在水(最好是去离子的)中漂洗至少15分钟来清洁层8。然后，把层8在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一个小时。给层8镀敷铜，最好首先使用无电镀方法接着使用电解方法，把铜镀敷到近似于13到25微米的厚度。最好把层8在水(最好是去离子的)中漂洗至少一分钟。在近似于5到30分钟内把层8加热到近似于90到125摄氏度，但最好在5分钟内加热到90摄氏度，然后层压光致抗蚀剂。使用掩模，并使用适当的暴光设定对光致抗蚀剂进行显影以形成图12a所示的图案。对层8的顶面进行铜蚀刻。通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁层8。然后，把层8在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一小时。
参考图13，示出层9的一个较佳实施例。层9是如图13a所示的具有锪孔(spotfaced)口平面1370、1380(有时也叫做“扩孔(counterbored)”)，其深度近似于130到200微米，未穿透衬底。在锪孔平面(顶)一侧上对层9进行钠蚀刻。通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的温度下在水(最好是去离子的)中漂洗至少15分钟来清洁层9。然后，把层9在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一个小时。
参考图14，通过把层8，9焊接在一起来制造子组件130。如图14c所示，使用上述熔焊工艺，把层8的顶部焊接到层9的底部。然后，如图14a和4b所示，在子组件130中钻出直径近似于0.20mm的240个孔1403。接着，对子组件130进行钠蚀刻。接着，通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的温度下在水(最好是去离子的)中漂洗至少15分钟来清洁子组件130。然后，把子组件130在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一个小时。给子组件130镀敷铜，最好首先使用无电镀方法接着使用电解方法，把铜镀敷到近似于13到25微米的厚度。最好把子组件130在水(最好是去离子的)中漂洗至少一分钟。在近似于5到30分钟内把子组件130加热到近似于90到125摄氏度，但最好在5分钟内加热到90摄氏度，然后层压光致抗蚀剂。使用掩模，并使用适当的暴光设定对光致抗蚀剂进行显影以形成图14b所示的图案。对子组件130的底面进行蚀刻。通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁子组件130。然后，把子组件130在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一小时。
f.子组件140
参考图15，通过把子组件110、层4、子组件120、层7、子组件130焊接在一起来制造子组件140。如图15b所示，使用上述焊接工艺，把子组件110的顶部焊接到层4的底部，把层4的顶部焊接到子组件120的底部，把子组件120的顶部焊接到层7的底部，以及把层7的顶部焊接到子组件130的底部。在近似于5到30分钟内把子组件140加热到近似于90到125摄氏度，但最好在5分钟内加热到90摄氏度，然后层压光致抗蚀剂。使用掩模，并使用适当的暴光设定对光致抗蚀剂进行显影以形成图15a所示的图案。对子组件130的顶面进行铜蚀刻。通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁子组件130。通过在四个位置处进行铣削来形成开口的切口1550、1560、1570、1580。在一较佳实施例中，使用诸如Sn96AgO4焊膏等焊膏来安装50欧姆的电阻器1581、1582、130欧姆的电阻器1585、1586、0.68μF的电容器1590、1591、P/N CLC 416放大器1592、以及二极管环1595、1596。
通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁子组件140。然后，把子组件140在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一小时。
g.层10
参考图16，示出层10的一个较佳实施例。层10是如图16a所示的锪孔平面1670、1680、1690，其深度近似于0.51mm，未穿透衬底。在锪孔平面(顶)一侧上对层10进行钠蚀刻。通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的温度下在水(最好是去离子的)中漂洗至少15分钟来清洁层10。然后，把层10在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在149摄氏度下真空烘烤一个小时。
h.焊接膜150
参考图17，示出焊接膜150的一个较佳实施例。如图17a所示，通过在四个位置处进行铣削来形成开口的切口1750、1760、1770、1780。在一较佳实施例中，焊接膜150为近似于38微米厚的热固聚合物焊接膜，它是依据以下方案固化的：300PSI，在30分钟内从室温上升到180摄氏度，在180摄氏度处驻留65分钟，在30分钟内下降到35摄氏度。或者，焊接膜150依据以下概述而固化：300PSI，在30分钟内从室温上升到105摄氏度，在10分钟内再上升到180摄氏度，在180摄氏度处驻留65分钟，在22分钟内下降到35摄氏度。在另一较佳实施例中，焊接膜150是近似于38微米厚的热塑聚合物焊接膜，它是依据以下方案固化的：200PSI，在30分钟内从室温上升到150摄氏度，在150摄氏度处驻留50分钟，在30分钟内下降到35摄氏度。可使用其它类型的焊接膜，通常遵循制造商对焊接的规定。
i.多层结构200
参考图2，通过依据有关的固化方案把子组件140和层100焊接在一起来制造多层结构200。使用焊接膜150把子组件140的顶部焊接到层10的底部。然后，如图2a和2b所示，在多层结构200中铣削出八个槽250。对多层结构200进行钠蚀刻。接着，通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的温度下在水(最好是去离子的)中漂洗至少15分钟来清洁多层结构200。然后，把多层结构200在近似于90到180摄氏度下真空烘烤近似于30分钟到2小时，但最好在100摄氏度下真空烘烤一个小时。给多层结构200镀敷铜，最好首先使用无电镀方法接着使用电解方法，把铜镀敷到近似于13到25微米的厚度。最好把多层结构200在水(最好是去离子的)中漂洗至少一分钟。在近似于5到30分钟内把多层结构200加热到近似于90到125摄氏度，但最好在5分钟内加热到90摄氏度，然后层压光致抗蚀剂。使用掩模，并使用适当的暴光设定对光致抗蚀剂进行显影以形成图2b所示的图案。对多层结构200的底面进行铜蚀刻。通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁多层结构200。给多层结构200镀敷锡或铅，然后把锡/铅镀层加热到熔点，以使额外的镀层回流到焊接合金中。再次通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁多层结构200。在多层结构200中钻出半径近似于1mm的四个转角孔260和四个边缘孔270。使用衬底板分离方法对多层结构200进行衬底板分离，可包括钻孔和铣削、金刚石锯和/或EXCIMER激光器。再次通过在醇中漂洗15到30分钟，然后最好在21到52摄氏度的水(最好是去离子的)中漂洗至少15分钟来清洁多层结构200。然后，把多层结构200在近似于90到125摄氏度下真空烘烤近似于45到90分钟，但最好在100摄氏度下真空烘烤一小时。
XIII.其它实施例
应理解，本领域内的技术人员可根据以上所揭示的工艺来制造各种电路。例如，可在多层结构中引入不同的电路，并可改变所使用的层数。本领域内的技术人员还可以明显的方式改变制造工艺(例如，钻出不同数目的孔，使用不同掩模，增加不同的器件)。
此外，虽然已示出、描述并提出应用于本发明实施例的基本新特征，但可理解，本领域内技术人员可对这里所揭示的本发明的形式和细节进行各种省略和替换以及变化，而不背离本发明的精神。清楚地，以相同的方式执行基本上相同的功能以实现相同结果的这些元件和/或方法步骤的所有组合将在本发明的范围内。因此，本发明仅受限于所附权利要求书指示的范围。

Claims (15)

1.一种多层结构(200)，其特征在于包括：
多层(1-10)，每一层包括含氟聚合物复合衬底，其中对所述多层的至少一个子集进行熔焊，以提供均质电介质；以及
嵌入所述多层结构(200)中并被所述多层中的至少一层覆盖的至少一个有源半导体器件(1592)，所述多层中的所述至少一层被焊接到所述多层的所述至少一个子集。
2.如权利要求1所述的多层结构(200)，其特征在于所述含氟聚合物复合衬底具有从近似于2.9到近似于10.2的相对介电常数值。
3.如权利要求1所述的多层结构(200)，其特征在于所述含氟聚合物复合衬底对微波信号具有从近似于0.0013到近似于0.0024的介质损耗角正切。
4.如权利要求1所述的多层结构(200)，其特征在于通过镀敷的通孔(1005)来连接所述多层中的至少两层。
5.如权利要求1所述的多层结构(200)，其特征在于使用焊接膜(150)把所述多层(1-10)中的所述至少一层焊接到所述多层的所述至少一个子集。
6.如权利要求1所述的多层结构(200)，其特征在于利用预先设计的模块库来设计所述多层结构(200)。
7.如权利要求1所述的多层结构，其特征在于所述多层结构是一多层结构阵列的一部分，所述多层结构阵列为22.9cm宽，且30.5cm长。
8.如权利要求7所述的多层结构，其特征在于所述多层结构阵列为45.7cm宽，且61.0cm长。
9.一种用于制造具有至少一个嵌入的有源半导体器件的均质介电子组件的工艺，其特征在于，包括以下步骤：
制造包括含氟聚合物化合物衬底的多层；
在所述多层中的至少一层中形成切口；
在所述形成切口后，把所述多层的所述至少一层熔焊到所述多层中的另外的至少一层上，其中所述切口留下置于所述多层中的所述至少一层与所述多层中的所述另外的至少一层之间的至少一部分金属化；
在所述熔焊后，把所述至少一个有源半导体器件附加到所述金属化上，从而形成具有至少一个嵌入的有源半导体器件的所述均质介电子组件；
对所述至少一个嵌入的有源半导体器件进行覆盖，所述覆盖包括把至少一个覆盖层焊接到所述均质介电子组件上。
10.如权利要求9所述的制造均质介电子组件的工艺，其特征在于所述焊接利用焊接膜把至少一个覆盖层焊接到所述均质介电子组件上。
11.如权利要求9所述的制造均质介电子组件的工艺，其特征在于还包括穿过含氟聚合物复合衬底进行钻孔以产生至所述切口的通路的步骤，其中在所述钻孔前所述切口被含氟聚合物复合衬底完全包裹。
12.如权利要求9所述的制造均质介电子组件的工艺，其特征在于通过镀敷的通孔来连接所述多层中的至少两层。
13.如权利要求9所述的制造均质介电子组件的工艺，其特征在于利用预先设计的模块库来设计所述均质介电子组件。
14.如权利要求11所述的制造均质介电子组件的工艺，其特征在于通过镀敷的通孔来连接所述多层中的至少两层。
15.如权利要求11所述的制造均质介电子组件的工艺，其特征在于利用预先设计的模块库来设计所述均质介电子组件。
CNB998058289A 1998-02-13 1999-02-11 使用含氟聚合物复合衬底来制造微波多功能模块的方法 Expired - Fee Related CN1237854C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US7457198P 1998-02-13 1998-02-13
US09/199,675 1998-11-25
US09/199,675 US6099677A (en) 1998-02-13 1998-11-25 Method of making microwave, multifunction modules using fluoropolymer composite substrates
US60/074,571 1998-11-25

Publications (2)

Publication Number Publication Date
CN1299581A CN1299581A (zh) 2001-06-13
CN1237854C true CN1237854C (zh) 2006-01-18

Family

ID=26755806

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998058289A Expired - Fee Related CN1237854C (zh) 1998-02-13 1999-02-11 使用含氟聚合物复合衬底来制造微波多功能模块的方法

Country Status (9)

Country Link
US (2) US6099677A (zh)
EP (1) EP1060647B1 (zh)
JP (1) JP3556904B2 (zh)
KR (1) KR20010040861A (zh)
CN (1) CN1237854C (zh)
AT (1) ATE350885T1 (zh)
CA (1) CA2320064C (zh)
DE (1) DE69934674T2 (zh)
WO (1) WO1999041957A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3416737B2 (ja) * 1999-05-20 2003-06-16 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージの製造方法
JP3314304B2 (ja) 1999-06-07 2002-08-12 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用の回路基板
US6560844B1 (en) * 2000-02-24 2003-05-13 Honeywell International Inc. Alignment plate with matched thermal coefficient of expansion
US6765455B1 (en) * 2000-11-09 2004-07-20 Merrimac Industries, Inc. Multi-layered spiral couplers on a fluropolymer composite substrate
US7506438B1 (en) * 2000-11-14 2009-03-24 Freescale Semiconductor, Inc. Low profile integrated module interconnects and method of fabrication
US20020158305A1 (en) * 2001-01-05 2002-10-31 Sidharth Dalmia Organic substrate having integrated passive components
US6486537B1 (en) * 2001-03-19 2002-11-26 Amkor Technology, Inc. Semiconductor package with warpage resistant substrate
PE20030062A1 (es) 2001-05-30 2003-02-08 Sugen Inc Derivados aralquilsulfonil-3-(pirrol-2-ilmetiliden)-2-indolinona como inhibidores de quinasas
US6890864B2 (en) * 2001-07-12 2005-05-10 Nec Electronics Corporation Semiconductor device fabricating method and treating liquid
US6614308B2 (en) * 2001-10-22 2003-09-02 Infineon Technologies Ag Multi-stage, high frequency, high power signal amplifier
US6576998B1 (en) 2002-02-28 2003-06-10 Amkor Technology, Inc. Thin semiconductor package with semiconductor chip and electronic discrete device
US6788171B2 (en) * 2002-03-05 2004-09-07 Xytrans, Inc. Millimeter wave (MMW) radio frequency transceiver module and method of forming same
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US6987307B2 (en) * 2002-06-26 2006-01-17 Georgia Tech Research Corporation Stand-alone organic-based passive devices
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
US20040148756A1 (en) * 2002-09-09 2004-08-05 Pommer Richard J. Alignment plate with matched thermal coefficient of expansion
US7489914B2 (en) * 2003-03-28 2009-02-10 Georgia Tech Research Corporation Multi-band RF transceiver with passive reuse in organic substrates
US20040209044A1 (en) * 2003-04-15 2004-10-21 Adam Gadway Non-homogeneous multilayer circuit assemblies and method of manufacture
US7250827B2 (en) * 2003-09-10 2007-07-31 Merrimac Industries, Inc. Circuitry module
US7042307B2 (en) * 2003-09-10 2006-05-09 Merrimac Industries, Inc. Coupler resource module
KR100541085B1 (ko) * 2003-09-24 2006-01-11 삼성전기주식회사 적층형 세라믹 커플러
US7416630B2 (en) * 2003-11-24 2008-08-26 Northrop Grumman Corporation Fabrication of LTCC T/R modules with multiple cavities and an integrated ceramic ring frame
TWI298522B (en) * 2004-01-13 2008-07-01 Hon Hai Prec Ind Co Ltd A manufacturing method of a cavity
TW200529371A (en) * 2004-02-20 2005-09-01 Hon Hai Prec Ind Co Ltd A manufacturing method of a stamper
US7297875B2 (en) * 2004-04-27 2007-11-20 Merrimac Industries, Inc. Fusion bonded assembly with attached leads
US8345433B2 (en) * 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
WO2006057729A2 (en) * 2004-11-22 2006-06-01 Intraglobal Corporation Monolithic multi-level module and method
US20060115789A1 (en) * 2004-11-26 2006-06-01 Wishart Kenneth D Self-approximating intraoral
US7564303B2 (en) * 2005-07-26 2009-07-21 Infineon Technologies Ag Semiconductor power device and RF signal amplifier
US7372334B2 (en) * 2005-07-26 2008-05-13 Infineon Technologies Ag Output match transistor
JP2007098409A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 板材分断方法、金型、プリント基板、および電子機器
US7439840B2 (en) 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US7808434B2 (en) * 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
US7989895B2 (en) 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates
TW200924453A (en) * 2007-11-16 2009-06-01 Htc Corp Wireless communication module
US8044749B1 (en) 2008-02-26 2011-10-25 Anaren, Inc. Coupler device
US20100300734A1 (en) * 2009-05-27 2010-12-02 Raytheon Company Method and Apparatus for Building Multilayer Circuits
CN104145538B (zh) 2012-02-08 2018-12-14 克兰电子公司 多层式电子组件和用于将电路部件嵌入三维模块的方法
CN102709627A (zh) * 2012-06-25 2012-10-03 世达普(苏州)通信设备有限公司 波导双工器器件
US9831768B2 (en) 2014-07-17 2017-11-28 Crane Electronics, Inc. Dynamic maneuvering configuration for multiple control modes in a unified servo system
US9780635B1 (en) 2016-06-10 2017-10-03 Crane Electronics, Inc. Dynamic sharing average current mode control for active-reset and self-driven synchronous rectification for power converters
US9742183B1 (en) 2016-12-09 2017-08-22 Crane Electronics, Inc. Proactively operational over-voltage protection circuit
US9735566B1 (en) 2016-12-12 2017-08-15 Crane Electronics, Inc. Proactively operational over-voltage protection circuit
US9979285B1 (en) 2017-10-17 2018-05-22 Crane Electronics, Inc. Radiation tolerant, analog latch peak current mode control for power converters
WO2019173091A1 (en) * 2018-03-06 2019-09-12 Avx Corporation Thin film surface mountable high frequency coupler
US10425080B1 (en) 2018-11-06 2019-09-24 Crane Electronics, Inc. Magnetic peak current mode control for radiation tolerant active driven synchronous power converters
CN113644429B (zh) * 2021-08-10 2022-08-02 合肥工业大学 一种可重构四种微波功能的平面微波无源器件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849284A (en) * 1987-02-17 1989-07-18 Rogers Corporation Electrical substrate material
US4788766A (en) * 1987-05-20 1988-12-06 Loral Corporation Method of fabricating a multilayer circuit board assembly
US5053921A (en) * 1989-05-15 1991-10-01 Rogers Corporation Multilayer interconnect device and method of manufacture thereof
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
JP2840493B2 (ja) * 1991-12-27 1998-12-24 株式会社日立製作所 一体型マイクロ波回路
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
US5287619A (en) * 1992-03-09 1994-02-22 Rogers Corporation Method of manufacture multichip module substrate
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
US5274912A (en) * 1992-09-01 1994-01-04 Rogers Corporation Method of manufacturing a multilayer circuit board
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
US5495394A (en) * 1994-12-19 1996-02-27 At&T Global Information Solutions Company Three dimensional die packaging in multi-chip modules
US5657537A (en) * 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
US5629241A (en) * 1995-07-07 1997-05-13 Hughes Aircraft Company Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
FR2739492B1 (fr) * 1995-10-03 1997-11-07 Dassault Electronique Circuit hyperfrequence multi-couches a elements actifs integres
EP0795907A1 (fr) * 1996-03-14 1997-09-17 Dassault Electronique Circuit hyperfréquence multicouches à éléments actifs intégrés

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
US11172572B2 (en) 2012-02-08 2021-11-09 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink

Also Published As

Publication number Publication date
DE69934674T2 (de) 2007-10-18
DE69934674D1 (de) 2007-02-15
ATE350885T1 (de) 2007-01-15
JP3556904B2 (ja) 2004-08-25
US6395374B1 (en) 2002-05-28
WO1999041957A8 (en) 1999-11-04
CA2320064A1 (en) 1999-08-19
US6099677A (en) 2000-08-08
EP1060647A4 (en) 2005-06-29
CA2320064C (en) 2005-02-08
EP1060647B1 (en) 2007-01-03
WO1999041957A1 (en) 1999-08-19
KR20010040861A (ko) 2001-05-15
CN1299581A (zh) 2001-06-13
EP1060647A1 (en) 2000-12-20
JP2002503889A (ja) 2002-02-05

Similar Documents

Publication Publication Date Title
CN1237854C (zh) 使用含氟聚合物复合衬底来制造微波多功能模块的方法
CN1236658C (zh) 单片陶瓷电子元件及其制造方法和电子器件
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1201642C (zh) 印刷电路板及其制造方法
CN1076872C (zh) 载片及其制造方法和安装方法
CN1199537C (zh) 多层基体的制造方法和用该制造方法制出的多层基体
CN1518080A (zh) 电子元件封装结构及其制造方法
CN1521847A (zh) 电子部件封装构件及其制造方法
CN1174665C (zh) 多层挠性布线板
CN1264388C (zh) 树脂板及其应用
CN1577813A (zh) 电路模块及其制造方法
CN1947475A (zh) 印刷电路板的装配面板、用于封装印刷电路板的单元片材、软硬板以及它们的制造方法
CN1438833A (zh) 有内构电子元件的电路板及其制造方法
CN1491439A (zh) 多芯片电路模块及其制造方法
CN1449232A (zh) 电路部件内装模块及其制造方法
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1941339A (zh) 嵌入有半导体ic的基板及其制造方法
CN1520611A (zh) 制造无引线的多模具承载体用的结构和方法
CN1516898A (zh) 半导体装置及其制造方法
CN1649148A (zh) 芯片及使用该芯片的多芯片半导体器件及其制造方法
CN1798478A (zh) 包括嵌入芯片的印刷电路板及其制造方法
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1434498A (zh) 倒装片型半导体器件及其制造方法
CN1191619C (zh) 电路装置及其制造方法
CN101032194A (zh) 多层布线板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060118

Termination date: 20140211